JPH0812892B2 - 高周波トランジスタ - Google Patents
高周波トランジスタInfo
- Publication number
- JPH0812892B2 JPH0812892B2 JP61123404A JP12340486A JPH0812892B2 JP H0812892 B2 JPH0812892 B2 JP H0812892B2 JP 61123404 A JP61123404 A JP 61123404A JP 12340486 A JP12340486 A JP 12340486A JP H0812892 B2 JPH0812892 B2 JP H0812892B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip
- common electrode
- electrode pad
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、樹脂封止型の高周波用のバイポーラ又は電
界効果トランジスタに関するもので、特に共通（接地）
端子に直列にはいる寄生インダクタンスの改善に係るも
のである。
界効果トランジスタに関するもので、特に共通（接地）
端子に直列にはいる寄生インダクタンスの改善に係るも
のである。
（従来の技術） TV受像機のチューナ回路等に使用される樹脂封止型の
高周波増幅用トランジスタには、放射状の４本の端子か
ら成るμ−Ｘ形の外囲器が使用されることが多い。第２
図はこのμ−Ｘ形の外囲器を有する従来の高周波トラン
ジスタの外形を示す平面図であって、本発明のトランジ
スタにおいても外形は同じである。第３図はモールド樹
脂を取り除いた従来の高周波トランジスタの内部を示す
平面図である。一般にトランジスタは４端子電気回路素
子として使用されることが多い。従ってコレクタ、ベー
ス、エミッタの各端子のうちいずれか１つを共通端子と
して使用する。第２図に示す例では1a及び3aはエミッタ
端子で、入力及び出力の共通端子として使用される。従
ってベース端子2aは入力用端子、コレクタ端子4aは出力
用端子となる。５はモールド樹脂の外囲器である。又図
示していないがベース端子が入力及び出力の共通端子の
場合には、エミッタ端子が入力端子、コレクタ端子が出
力端子となる。
高周波増幅用トランジスタには、放射状の４本の端子か
ら成るμ−Ｘ形の外囲器が使用されることが多い。第２
図はこのμ−Ｘ形の外囲器を有する従来の高周波トラン
ジスタの外形を示す平面図であって、本発明のトランジ
スタにおいても外形は同じである。第３図はモールド樹
脂を取り除いた従来の高周波トランジスタの内部を示す
平面図である。一般にトランジスタは４端子電気回路素
子として使用されることが多い。従ってコレクタ、ベー
ス、エミッタの各端子のうちいずれか１つを共通端子と
して使用する。第２図に示す例では1a及び3aはエミッタ
端子で、入力及び出力の共通端子として使用される。従
ってベース端子2aは入力用端子、コレクタ端子4aは出力
用端子となる。５はモールド樹脂の外囲器である。又図
示していないがベース端子が入力及び出力の共通端子の
場合には、エミッタ端子が入力端子、コレクタ端子が出
力端子となる。
第３図において符号１、２及び４は単位リードフレー
ムを構成する各リードを表し、１はエミッタ用リード、
２はベース用リード、４はコレクタ用リードである。破
線で示す円5aは樹脂外囲器５の輪郭を示す。エミッタ用
リード１は樹脂封止される部分（インナーリードと呼ば
れる）と、この部分から外囲器外に延在する部分（アウ
ターリードと呼ばれる）とから成り、アウターリードは
エミッタ端子1a及び3aとなる。ベース用リード２のアウ
ターリードはベース端子2aとなる。又コレクタ用リード
４のアウターリードはコレクタ端子4aとなり、そのイン
ナーリード端部に半導体素子チップ６が接着される。こ
のチップ６の表面にはエミッタ電極パッド（共通電極パ
ッド）７及びベース電極パッド８が形成されており、各
々１本の金属細線９及び10によってエミッタ用リード１
及びベース用リード２のそれぞれのインナーリードに接
続されている（シングルボンディングと呼ぶ）。なお半
導体ペレット６の底面はコレクタ電極となっており、半
田等を介してコレクタ用リード４のインナーリードに接
続される。
ムを構成する各リードを表し、１はエミッタ用リード、
２はベース用リード、４はコレクタ用リードである。破
線で示す円5aは樹脂外囲器５の輪郭を示す。エミッタ用
リード１は樹脂封止される部分（インナーリードと呼ば
れる）と、この部分から外囲器外に延在する部分（アウ
ターリードと呼ばれる）とから成り、アウターリードは
エミッタ端子1a及び3aとなる。ベース用リード２のアウ
ターリードはベース端子2aとなる。又コレクタ用リード
４のアウターリードはコレクタ端子4aとなり、そのイン
ナーリード端部に半導体素子チップ６が接着される。こ
のチップ６の表面にはエミッタ電極パッド（共通電極パ
ッド）７及びベース電極パッド８が形成されており、各
々１本の金属細線９及び10によってエミッタ用リード１
及びベース用リード２のそれぞれのインナーリードに接
続されている（シングルボンディングと呼ぶ）。なお半
導体ペレット６の底面はコレクタ電極となっており、半
田等を介してコレクタ用リード４のインナーリードに接
続される。
一般にトランジスタの電極引き出し線（前記金属細線
とリードとを含む）は、微弱ではあるがそれ自体インダ
クタンスを有し、又引き出し線相互の間には寄生容量が
ある。周波数の増加につれてこれらのリアクタンスを無
視することができなくなる。従って高周波（例えば100M
Hz以上）で使用するトランジスタでは、引き出し線の直
列インダクタンスが小さく、且つ線相互の間の容量が小
さいことが要求される。このため前記高周波トランジス
タにおいては、素子の大きさを小さくして、内部の結線
による直列インダクタンスを減少させると共に、更に引
き出し線を平らなリボン状とし、これを放射状に引き出
している。
とリードとを含む）は、微弱ではあるがそれ自体インダ
クタンスを有し、又引き出し線相互の間には寄生容量が
ある。周波数の増加につれてこれらのリアクタンスを無
視することができなくなる。従って高周波（例えば100M
Hz以上）で使用するトランジスタでは、引き出し線の直
列インダクタンスが小さく、且つ線相互の間の容量が小
さいことが要求される。このため前記高周波トランジス
タにおいては、素子の大きさを小さくして、内部の結線
による直列インダクタンスを減少させると共に、更に引
き出し線を平らなリボン状とし、これを放射状に引き出
している。
（発明が解決しようとする問題点） 高周波トランジスタの電極引き出し線に直列にはいる
インダクタンスは、ベース回路に入って入力損失を与
え、又エミッタ回路に入って、帰還作用を現し、利得低
下や動作不安定の現象を引き起こすようになる。この
為、トランジスタの電極引き出し線の直列インダクタン
スは小さければ小さい程よく、この低減についての市場
のニーズは大きい。
インダクタンスは、ベース回路に入って入力損失を与
え、又エミッタ回路に入って、帰還作用を現し、利得低
下や動作不安定の現象を引き起こすようになる。この
為、トランジスタの電極引き出し線の直列インダクタン
スは小さければ小さい程よく、この低減についての市場
のニーズは大きい。
本発明の目的は、モールドタイプの外囲器を用いた高
周波トランジスタにおいて、従来技術では困難であった
電極引き出し線の低インダクタンス化を実現し、より高
利得と動作の安定性が得られる高周波トランジスタを安
価に提供することである。
周波トランジスタにおいて、従来技術では困難であった
電極引き出し線の低インダクタンス化を実現し、より高
利得と動作の安定性が得られる高周波トランジスタを安
価に提供することである。
［発明の構成］ （問題点を解決するための手段） 本発明は、インナーリードの端部に半導体素子チップ
を搭載する出力用の第１のリードと、入力用の第２のリ
ードと、インナーリードからそれぞれ反対方向に延在す
る２つのアウターリードのうち少なくとも１つを入力及
び出力の共通端子とする第３のリードと、前記チップ上
の電極パッドと第２及び第３のリードとをそれぞれ接続
する金属細線とを有し、第１のリードと第２のリードと
が第３のリードの中央部を挾んで配置されて成る樹脂封
止型の高周波トランジスタにおいて、前記チップ上の共
通電極パッドと第３のリードとを少なくとも２本の異な
る方向の金属細線で接続して成ることを特徴とする樹脂
封止型の高周波トランジスタである。
を搭載する出力用の第１のリードと、入力用の第２のリ
ードと、インナーリードからそれぞれ反対方向に延在す
る２つのアウターリードのうち少なくとも１つを入力及
び出力の共通端子とする第３のリードと、前記チップ上
の電極パッドと第２及び第３のリードとをそれぞれ接続
する金属細線とを有し、第１のリードと第２のリードと
が第３のリードの中央部を挾んで配置されて成る樹脂封
止型の高周波トランジスタにおいて、前記チップ上の共
通電極パッドと第３のリードとを少なくとも２本の異な
る方向の金属細線で接続して成ることを特徴とする樹脂
封止型の高周波トランジスタである。
なお本発明の高周波トランジスタにおいて、共通電極
パッドと共通端子用の第３のリードとを２本の互いに反
対方向の短い金属細線で接続したトランジスタは望まし
い実施態様である。
パッドと共通端子用の第３のリードとを２本の互いに反
対方向の短い金属細線で接続したトランジスタは望まし
い実施態様である。
（作用） 本発明の高周波トランジスタの前記構成において、第
３のリードと共通電極パッドとを少なくとも２本の異な
る方向の金属細線で接続するのは、共通電極を流れる電
流を分流し、金属細線１本当りの電流値を減らし表皮効
果を緩和させると共に、それぞれの金属細線を流れる電
流による磁力線の相殺効果が得られ、結果として綜合的
な等価インダクタンス及び等価インピーダンスは低下す
る。特に２本の互いに反対向きの長さの同じ短い金属細
線で接続する場合には、前記磁力線の打ち消し合いが効
率よく行われ、低インダクタンス化を実現するのに望ま
しい。
３のリードと共通電極パッドとを少なくとも２本の異な
る方向の金属細線で接続するのは、共通電極を流れる電
流を分流し、金属細線１本当りの電流値を減らし表皮効
果を緩和させると共に、それぞれの金属細線を流れる電
流による磁力線の相殺効果が得られ、結果として綜合的
な等価インダクタンス及び等価インピーダンスは低下す
る。特に２本の互いに反対向きの長さの同じ短い金属細
線で接続する場合には、前記磁力線の打ち消し合いが効
率よく行われ、低インダクタンス化を実現するのに望ま
しい。
（実施例） 本発明の高周波トランジスタの実施例として、エミッ
タ共通（接地）で使用される高周波増幅用バイポーラ形
トランジスタについて説明する。第２図はこのトランジ
スタの外形を示す平面図で、従来のトランジスタと同じ
であり、説明を省略する（従来の技術の項参照）。第１
図は本発明の高周波トランジスタの樹脂封止された部分
の拡大平面図で、便宜上外囲器の樹脂５を除去してあ
る。本発明のトランジスタのリードフレームは、板厚0.
2mmの銅合金板より作られ、出力用端子4aを持つ第１の
リード（コレクタ用リード）24と、入力用端子2aを持つ
第２のリード（ベース用リード）22と、入力及び出力の
共通端子1a,3aを持つ第３のリード（エミッタ用リー
ド）21とフレーム等（図示なし）とから構成される。半
導体素子チップ26はコレクタ用リード24の端部に接着さ
れ、これと対向するエミッタ用リード21の部分に凹形の
切り欠き部23が設けられる。チップ26はこの切り欠き部
23によってほぼ３方向から囲まれる。この為チップ上の
入出力共通の電極パッド27とエミッタ用リード21との距
離を従来より短くでき、更に共通電極パッド27に対し反
対方向となる同一の長さの２本の金属細線29aと29bとに
よって共通電極パッド27とエミッタ用リード21とを接続
（デュアルボンディング）することが可能となる。デュ
アルボンディングはステッチボンダーを採用し、２本の
金属細線を共通電極パッド27で切断されることなくステ
ッチ状に接続すると容易であり望ましい。更に別の方法
としてはチップ26上に共通電極パッド27を２つ設けるか
或いはパッドの面積をほぼ２倍とし、金属細線29a及び2
9bを各々独立に反対方向となるようにボンディングして
もよい。金属細線は直径20μｍの金（Au）線が用いられ
る。なおチップ上のベース電極パッド28は、従来と同様
金属細線30を用いてベース用リード22に接続される。
タ共通（接地）で使用される高周波増幅用バイポーラ形
トランジスタについて説明する。第２図はこのトランジ
スタの外形を示す平面図で、従来のトランジスタと同じ
であり、説明を省略する（従来の技術の項参照）。第１
図は本発明の高周波トランジスタの樹脂封止された部分
の拡大平面図で、便宜上外囲器の樹脂５を除去してあ
る。本発明のトランジスタのリードフレームは、板厚0.
2mmの銅合金板より作られ、出力用端子4aを持つ第１の
リード（コレクタ用リード）24と、入力用端子2aを持つ
第２のリード（ベース用リード）22と、入力及び出力の
共通端子1a,3aを持つ第３のリード（エミッタ用リー
ド）21とフレーム等（図示なし）とから構成される。半
導体素子チップ26はコレクタ用リード24の端部に接着さ
れ、これと対向するエミッタ用リード21の部分に凹形の
切り欠き部23が設けられる。チップ26はこの切り欠き部
23によってほぼ３方向から囲まれる。この為チップ上の
入出力共通の電極パッド27とエミッタ用リード21との距
離を従来より短くでき、更に共通電極パッド27に対し反
対方向となる同一の長さの２本の金属細線29aと29bとに
よって共通電極パッド27とエミッタ用リード21とを接続
（デュアルボンディング）することが可能となる。デュ
アルボンディングはステッチボンダーを採用し、２本の
金属細線を共通電極パッド27で切断されることなくステ
ッチ状に接続すると容易であり望ましい。更に別の方法
としてはチップ26上に共通電極パッド27を２つ設けるか
或いはパッドの面積をほぼ２倍とし、金属細線29a及び2
9bを各々独立に反対方向となるようにボンディングして
もよい。金属細線は直径20μｍの金（Au）線が用いられ
る。なおチップ上のベース電極パッド28は、従来と同様
金属細線30を用いてベース用リード22に接続される。
最後にモールド樹脂で封止する。破線25で示す曲線は
樹脂外囲器の輪郭である。
樹脂外囲器の輪郭である。
以上の実施例では、リードフレームの共通端子用リー
ドの形状を変更したことにより、半導体素子チップの共
通電極パッドと共通端子用リードを結ぶ金属細線を従来
に比し約半分にすることができ、１本の金属細線を接続
するだけでもインダクタンスを低下させ利得を増大する
ことができる。なお共通端子用リードに凹形の切り欠き
部を設けない場合でも、共通電極パッドと第３のリード
とを少なくとも２本の異なる方向の金属細線で接続すれ
ば、磁力線の相殺効果が得られ、リードの表皮効果も緩
和され本発明の目的は達成される。
ドの形状を変更したことにより、半導体素子チップの共
通電極パッドと共通端子用リードを結ぶ金属細線を従来
に比し約半分にすることができ、１本の金属細線を接続
するだけでもインダクタンスを低下させ利得を増大する
ことができる。なお共通端子用リードに凹形の切り欠き
部を設けない場合でも、共通電極パッドと第３のリード
とを少なくとも２本の異なる方向の金属細線で接続すれ
ば、磁力線の相殺効果が得られ、リードの表皮効果も緩
和され本発明の目的は達成される。
なお実施例としてバイポーラトランジスタについて述
べたが高周波電界効果トランジスタにも適用可能であ
る。又エミッタ共通（接地）でなくベース共通（接地）
等で使用する場合でも差し支えない。
べたが高周波電界効果トランジスタにも適用可能であ
る。又エミッタ共通（接地）でなくベース共通（接地）
等で使用する場合でも差し支えない。
［発明の効果］ 本発明では、半導体素子チップの共通電極パッドと共
通端子用リードとを結ぶ少なくとも２本の金属細線を使
用することにより磁力線の打ち消し合う効果を生じイン
ダクタンスはより減少する。特に実施例の如く、同一の
長さを持つ２本の金属細線で共通電極パッドに対し反対
方向に接続した場合には共通電極引き出し線のインダク
タンスは大幅に低下し高利得を得ることができる。
通端子用リードとを結ぶ少なくとも２本の金属細線を使
用することにより磁力線の打ち消し合う効果を生じイン
ダクタンスはより減少する。特に実施例の如く、同一の
長さを持つ２本の金属細線で共通電極パッドに対し反対
方向に接続した場合には共通電極引き出し線のインダク
タンスは大幅に低下し高利得を得ることができる。
第４図に本発明による高周波トランジスタと従来のト
ランジスタとのそれぞれの利得の周波数特性の一例を示
す。曲線ａは本発明の、曲線ｂは従来のそれぞれの特性
を示す。縦軸はエミッタ接地のＳパラメータで表した利
得|S21e|2を［dB］値で示したもので横軸は周波数であ
る。
ランジスタとのそれぞれの利得の周波数特性の一例を示
す。曲線ａは本発明の、曲線ｂは従来のそれぞれの特性
を示す。縦軸はエミッタ接地のＳパラメータで表した利
得|S21e|2を［dB］値で示したもので横軸は周波数であ
る。
本発明により、従来よりも電極引き出し線の低インダ
クタンス化を実現し、高利得で安定した特性の高周波ト
ランジスタを従来と同様安価に提供できる。
クタンス化を実現し、高利得で安定した特性の高周波ト
ランジスタを従来と同様安価に提供できる。
第１図は本発明の高周波トランジスタの部分拡大平面
図、第２図は本発明及び従来の高周波トランジスタの外
形平面図、第３図は従来の高周波トランジスタの部分拡
大平面図、第４図は本発明及び従来のそれぞれの高周波
トランジスタの利得の周波数特性図である。 1,21……第３のリード（共通端子用又はエミッタ用リー
ド）、1a,3a……共通端子（エミッタ端子）、2,22……
第２のリード（入力用又はベース用リード）、2a……入
力用端子（ベース端子）、4,24……第１のリード（出力
用又はコレクタ用リード）、4a……出力用端子（コレク
タ端子）、５……樹脂外囲器、6,26……半導体素子チッ
プ、7,27……共通電極パッド（エミッタ電極パッド）、
9,29a,29b……金属細線（共通電極用）、23……切り欠
き部。
図、第２図は本発明及び従来の高周波トランジスタの外
形平面図、第３図は従来の高周波トランジスタの部分拡
大平面図、第４図は本発明及び従来のそれぞれの高周波
トランジスタの利得の周波数特性図である。 1,21……第３のリード（共通端子用又はエミッタ用リー
ド）、1a,3a……共通端子（エミッタ端子）、2,22……
第２のリード（入力用又はベース用リード）、2a……入
力用端子（ベース端子）、4,24……第１のリード（出力
用又はコレクタ用リード）、4a……出力用端子（コレク
タ端子）、５……樹脂外囲器、6,26……半導体素子チッ
プ、7,27……共通電極パッド（エミッタ電極パッド）、
9,29a,29b……金属細線（共通電極用）、23……切り欠
き部。
Claims (5)
- 【請求項１】長手方向の一方の側を出力用端子とし他方
の側の端部に半導体素子チップを搭載する第１のリード
と、長手方向の一方の側を入力用端子とする第２のリー
ドと、中央部からそれぞれ反対方向に延在する両方の側
のうち少なくとも１つを入力及び出力の共通端子とする
第３のリードと、前記チップ上に形成される半導体素子
の電極パッドと第２及び第３のリードとをそれぞれ電気
接続する金属細線とを有し、第１のリードと第２のリー
ドとが第３のリードの中央部を挾んで配置されて成る樹
脂封止型の高周波トランジスタにおいて、 前記チップ上の共通電極パッドと第３のリードとを少な
くとも２本の異なる方向の金属細線で接続して成ること
を特徴とする樹脂封止型の高周波トランジスタ。 - 【請求項２】第１のリードのチップ搭載端と対向する第
３のリード部分に凹形の切り欠き部を設け、この切り欠
き部によって前記チップをほぼ３方向から囲む特許請求
の範囲第１項記載の高周波トランジスタ。 - 【請求項３】前記チップ上の共通電極パッドと第３のリ
ードとを２本の互いに反対向きの短い金属細線で接続し
て成る特許請求の範囲第１項又は第２項記載の高周波ト
ランジスタ。 - 【請求項４】前記２本の金属細線は前記チップの共通電
極上で切断されることなく接続されている特許請求の範
囲第３項記載の高周波トランジスタ。 - 【請求項５】前記チップ上の共通電極パッドと第３のリ
ードとを接続する少なくとも２本の金属細線は、前記チ
ップ上に設けられた少なくとも２個の共通電極パッドに
各々独立に接続されている特許請求の範囲第１項ないし
第３項記載の高周波トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61123404A JPH0812892B2 (ja) | 1986-05-30 | 1986-05-30 | 高周波トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61123404A JPH0812892B2 (ja) | 1986-05-30 | 1986-05-30 | 高周波トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62281458A JPS62281458A (ja) | 1987-12-07 |
| JPH0812892B2 true JPH0812892B2 (ja) | 1996-02-07 |
Family
ID=14859715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61123404A Expired - Lifetime JPH0812892B2 (ja) | 1986-05-30 | 1986-05-30 | 高周波トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812892B2 (ja) |
-
1986
- 1986-05-30 JP JP61123404A patent/JPH0812892B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62281458A (ja) | 1987-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0425036A (ja) | マイクロ波半導体装置 | |
| US6492667B2 (en) | Radio frequency semiconductor apparatus | |
| JP2509027B2 (ja) | 半導体装置 | |
| JP2002134685A (ja) | 集積回路装置 | |
| JPS5931042A (ja) | 高周波高出力半導体装置 | |
| JPH0812892B2 (ja) | 高周波トランジスタ | |
| JP2538072B2 (ja) | 半導体装置 | |
| US6329707B1 (en) | Twin transistor device with improved collector-base isolation | |
| JPH0697203A (ja) | 半導体装置 | |
| JPH09213868A (ja) | マイクロ波半導体集積回路用リ−ドフレ−ム | |
| US20010032739A1 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| JPH04317364A (ja) | 樹脂封止型半導体装置とそれの製造に使用するリードフレーム | |
| JP2534841B2 (ja) | マイクロ波集積回路用外囲器 | |
| JPH06216143A (ja) | 改良型トランジスタ装置レイアウト | |
| JP3307361B2 (ja) | 高周波バイポーラトランジスタ | |
| JPS63265457A (ja) | 高周波トランジスタ | |
| JP2906753B2 (ja) | リードフレーム | |
| JPS60178704A (ja) | 膜回路型半導体装置 | |
| JP2725317B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04206654A (ja) | リードフレームおよび半導体装置 | |
| JPH09148363A (ja) | 半導体装置 | |
| JPH06260563A (ja) | トランジスタ用パッケージ | |
| JPS6243545B2 (ja) | ||
| JPH0732213B2 (ja) | マイクロ波集積回路用外囲器 | |
| JPH05291476A (ja) | 半導体装置 |