JPH08118747A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は情報処理装置に関し、イメージ展開
されたデータの縦方向／横方向の変換を容易にして、用
紙サイズに関わらず、いかなる設定においても、メモリ
を有効利用できるようにすることを目的とする。 【構成】 ＣＰＵ８と、イメージバッファ１と、ビデオ
出力コントローラ９を設け、ビデオ出力コントローラ９
に、イメージバッファアドレス制御部１２と、印刷時に
イメージバッファから先読みしたデータを一時格納し
て、出力制御を行うための印刷バッファ１０と、イメー
ジバッファ１から印刷バッファへのデータ転送時に、バ
スの選択によりビット制御を行うバスセレクト回路７
と、印刷バッファアドレス制御部１３と、印刷バッファ
１０から読み出した並列データを直列データに変換する
データ並列／直列変換部４を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、パソコン、ワ
ークステーション等の情報処理装置に利用されるビデオ
インターフェース出力制御機構を備えた情報処理装置に
関する。

【０００２】特に、本発明では、ビデオインターフェー
スのレーザプリンタへの出力データ（印刷用のビデオデ
ータ）を制御するビデオ出力コントローラにおいて、イ
メージ展開されたデータを縦方向、及び横方向へ任意に
変換して出力できるようにしたビデオインターフェース
出力制御機構を備えた情報処理装置に関する。

【０００３】

【従来の技術】図１３は従来の装置構成図、図１４は従
来のイメージバッファアドレス制御部のブロック図、図
１５は従来のイメージバッファ説明図である。

【０００４】従来、パソコン、或いはワークステーショ
ン等においては、ビデオインターフェースのレーザプリ
ンタへのデータ出力制御を行うビデオ出力コントローラ
を備えた装置が知られていた。

【０００５】図１３に示したように、前記装置（パソコ
ン等）には、装置全体の制御を行うＣＰＵ８、イメージ
データ（印刷用のデータ）を格納するイメージバッファ
１、イメージバッファ１のアドレス制御を行うイメージ
バッファアドレス制御部１２、ビデオ出力の制御を行う
ビデオ出力コントローラ９等を備えている。

【０００６】また、前記ビデオ出力コントローラ９に
は、縦方向バスセレクト回路２、横方向バスセレクト回
路３、印刷バッファ１０、及びデータ並列／直列変換部
（データＰ／Ｓ変換部）４等を備えている。

【０００７】前記ビデオ出力コントローラ９では、縦方
向バスセレクト回路２、及び横方向バスセレクト回路３
が、イメージバッファ１にイメージ展開された印刷用の
データを縦方向、及び横方向へ変換して印刷バッファ１
０へ出力し、データ並列／直列変換部（データＰ／Ｓ変
換部）４が、印刷バッファ１０のデータを並列／直列変
換してビデオ出力コントローラ９からのビデオ出力とす
る。

【０００８】この場合、イメージバッファ１は、例え
ば、ＤＲＡＭ（１Ｍｂｉｔ×１ｂｉｔを８個で１列と
し、Ａ列、Ｂ列、Ｃ列、Ｄ列からなる４列の３２ｂｉｔ
のデータバスで４Ｍバイトの記憶容量）で構成されてお
り、ＣＰＵ８が印刷データをイメージ展開（ビット展
開）するものである。このイメージバッファ１に展開さ
れたイメージデータの１例を図１５に示す。

【０００９】前記イメージバッファアドレス制御部１２
には、図１４に示したように、１ラスタサイズアドレス
生成部１２Ａ、ラスタカウントサイズアドレス生成部１
２Ｂ、及びセレクタ１２Ｃを備えている。

【００１０】そして、前記セレクタ１２Ｃでは、１ラス
タサイズアドレス生成部１２Ａからの９本のアドレス線
と、ラスタカウントサイズアドレス生成部１２Ｂからの
１本のアドレス線を下位アドレス線として入力し、ラス
タカウントサイズアドレス生成部１２Ｂからの１０本の
アドレス線を上位アドレス線として入力し、前記上位ア
ドレス線と下位アドレス線を時分割で切替えることによ
り、１０本のアドレス線をイメージバッファ１のアドレ
ス線へ接続している。

【００１１】すなわち、イメージバッファ１が前記構成
の場合、イメージバッファアドレス制御部１２は、それ
ぞれのＤＲＡＭへ与える時分割以前のアドレス線（セレ
クタ１２Ｃの入力側のアドレス線）が２０本となる。こ
のアドレス線を１ラスタ５１２バイトの場合、下位９本
は１ラスタサイズとなり、上位１１本はラスタカウント
サイズとなる。

【００１２】また、１ラスタサイズが１０２４バイトの
場合は、下位、上位各１０本がそれぞれに振り分けられ
る。以下、イメージバッファ１に展開されたイメージデ
ータを縦方向／横方向に変換して出力する場合の処理に
ついて説明する。

【００１３】通常の場合、１ラスタは５１２バイト、ま
たは１０２４バイト固定値（用紙サイズにより選択）で
ある。従って、物理的に図１５のようなバッファ構成と
なっている。図１５の例では、第１ラスタ目はＡ列（５
１２バイト）、第２ラスタ目はＢ列（５１２バイト）
と、順次ラスタ毎にチップ列が切替わり、４ラスタを１
サイクル（Ａ列〜Ｄ列）として、サイクリックにアドレ
スが変換するようにアドレスが制御される。

【００１４】前記のようにイメージ展開されたイメージ
バッファ１のデータに対し、ＣＰＵ８から縦印刷指定が
行われた場合、縦方向バスセレクト回路２によりイメー
ジバッファ１のデータを縦方向に変換して印刷バッファ
１０へ出力する。

【００１５】この場合、縦方向バスセレクト回路２で
は、先ず、Ａ列のデータ（５１２バイト）を順次（例え
ば、８ビット単位）印刷バッファ１０に書き込む。その
後、このＡ列のデータを印刷バッファ１０から読み出
し、データ並列／直列変換部（データＰ／Ｓ変換部）４
へ出力する。

【００１６】前記Ａ列のデータを出力している間に、Ｂ
列のデータ（５１２バイト）を印刷バッファ１０に書き
込み先読みさせる。この処理をＡ列〜Ｄ列に対し順次繰
り返して行う。

【００１７】イメージバッファ１のアドレス線の下位ア
ドレスは、１ラスタ中データをイメージバッファ１より
１バイト読み出す毎にインクリメントされる。上位アド
レスは、Ａ列〜Ｄ列を読み出す毎にインクリメントされ
る。縦方向バスセレクト回路２のセレクトは、ラスタ毎
に、Ａ列Ｄ７〜Ｄ０、Ｂ列Ｄ７〜Ｄ０、Ｃ列Ｄ７〜Ｄ
０、Ｄ列Ｄ７〜Ｄ０と切替えられる。

【００１８】また、ＣＰＵ８から横印刷指定が行われた
場合、横方向バスセレクト回路３により、イメージバッ
ファ１のデータを横方向に変換して出力する。この場
合、先ず、Ａ列〜Ｄ列のデータの内、５１１バイト目の
データを、横方向バスセレクト回路３のＡ〜Ｄ列Ｄ０の
バスをセレクトし、１ラスタ分のデータを印刷バッファ
１０へ書き込む。

【００１９】その後、この印刷バッファ１０へ書き込ま
れたデータを読み出し、データ並列／直列変換部４へ出
力する。このデータを出力している間に、５１１バイト
目のデータを、横方向バスセレクト回路３のＡ〜Ｄ列Ｄ
１のバスをセレクトし、２ラスタ目の１ラスタ分データ
を印刷バッファ１０へ書き込む。この処理をＤ０〜Ｄ７
に対して順次繰り返して行う。

【００２０】イメージバッファ１のアドレス線の下位ア
ドレスは、データ並列／直列変換部４より出力されるデ
ータの８ラスタ分が印刷バッファ１０へ書き込まれると
デクリメントされる。上位アドレスは、イメージバッフ
ァ１を１回読み出しする毎にインクリメントされる。

【００２１】横方向バスセレクト回路３のセレクトは、
ラスタ毎に、Ａ〜Ｄ列Ｄ０、Ａ〜Ｄ列Ｄ１、Ａ〜Ｄ列Ｄ
２、Ａ〜Ｄ列Ｄ３、Ａ〜Ｄ列Ｄ４、Ａ〜Ｄ列Ｄ５、Ａ〜
Ｄ列Ｄ６、Ａ〜Ｄ列Ｄ７と切替えられる。

【００２２】以上の処理を繰り返して行うことにより、
縦方向、或いは横方向への変換を行い、更に、データ並
列／直列変換を行った後、ビデオデータをレーザプリン
タへ出力する。

【００２３】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。前記従来例で
は、ビデオデータを出力する際、アドレス制御を容易に
するために、イメージバッファ（ＤＲＡＭ）を構成する
メモリチップの配列に依存して縦／横変換を行ってい
る。

【００２４】このような方法では、イメージバッファの
ラスタとチップ列の切替えを同時に行う必要がある。従
って、ラスタサイズを、アドレスビットが桁上げする位
置、例えば、５１２バイト、または１０２４バイトとい
った固定値に設定する必要がある。

【００２５】このため、現在のように、プリンタが高密
度になり、印刷する用紙のサイズが多種になると、各サ
イズに合わせたデータ組み立てを行う場合、例えば、デ
ータ組み立てに必要なラスタサイズが、８００バイトの
場合でも、１０２４バイトの領域を確保しておかなけれ
ばならない。

【００２６】従って、メモリを有効利用できない。ま
た、出力データの縦／横変換が固定的であり、任意に変
換することは困難である。本発明は、このような従来の
課題を解決し、イメージ展開されたデータの縦方向／横
方向の変換を容易にすると共に、用紙サイズに関わら
ず、いかなる設定においても、メモリを有効利用できる
ようにすることを目的とする。

【００２７】

【課題を解決するための手段】図１は本発明の原理説明
図である。本発明は前記の目的を達成するため、情報処
理装置に、ＣＰＵ８と、イメージバッファ１と、ビデオ
出力コントローラ９を設け、前記ビデオ出力コントロー
ラ９には、印刷時にイメージバッファからデータを先読
みする際のアドレス制御を行うイメージバッファアドレ
ス制御部１２と、印刷時にイメージバッファから先読み
したデータを一時格納して、出力制御を行うための印刷
バッファ１０と、イメージバッファ１から印刷バッファ
へのデータ転送時に、バスの選択によりビット制御を行
うバスセレクト回路７と、印刷バッファへのデータの書
き込み、及び読み出し時のアドレス制御を行う印刷バッ
ファアドレス制御部１３と、印刷バッファ１０から読み
出した並列データを直列データに変換するデータ並列／
直列変換部（データＰ／Ｓ変換部）４を設けた。

【００２８】また、前記各部は次の機能を備えている。 (1) ：ビデオ出力コントローラ９は、イメージバッファ
１からのデータを印刷バッファ１０へ格納する処理、及
び印刷バッファ１０からのデータ出力処理により、印刷
データを縦方向、及び横方向に変換する機能を備えてい
る。

【００２９】(2) ：イメージバッファアドレス制御部１
２は、イメージバッファ１からデータを先読みする際、
縦０°、縦１８０°、横９０°、横２７０°の各印刷方
向に応じて、読み出しアドレスを発生させる機能を備え
ている。

【００３０】(3) ：印刷バッファアドレス制御部１３
は、印刷バッファ１０からデータを読み出す際、縦０
°、縦１８０°、横９０°、横２７０°の各印刷方向に
応じて、読み出しアドレスを発生させる機能を備えてい
る。

【００３１】(4) ：印刷バッファ１０は、少なくとも、
２系統のバッファ（＃１、＃２）で構成され、これら２
系統のバッファを交互に切替えながら、イメージバッフ
ァから先読みしたデータの格納用と、データ出力のため
の読み出し用として使用する。

【００３２】

【作用】前記構成に基づく本発明の作用を、図１に基づ
いて説明する。ＣＰＵ８はコンピュータ１４内の制御を
行っており、データの印刷出力時には、印刷データをイ
メージバッファ１にイメージ展開する。その後、ビデオ
出力コントローラ９が印刷データの出力制御を行い、レ
ーザプリンタ１５へビデオデータを出力する。

【００３３】この場合、ビデオ出力コントローラ９で
は、イメージバッファ１のイメージデータを先読みして
バスセレクト回路７へ転送し、ここで、バスの選択を行
ってビット変換した後、印刷バッファ１０へ書き込む。

【００３４】この時、イメージバッファ１からのデータ
の読み出しは、イメージバッファアドレス制御部１２が
アドレス制御を行い、印刷バッファ１０へのデータの書
き込みは、印刷バッファアドレス制御部１３がアドレス
制御を行う。

【００３５】この場合、イメージバッファアドレス制御
部１２は、イメージバッファからデータを先読みする
際、縦０°、縦１８０°、横９０°、横２７０°の各印
刷方向に応じて、読み出しアドレスを発生させる。

【００３６】また、イメージバッファ１から先読み処理
を行う時、印刷バッファ１０には、バッファ＃１とバッ
ファ＃２からなる２系統のバッファを設け、これらのバ
ッファ＃１、＃２を交互に切替えながらデータの書き込
みを行う。

【００３７】前記のように、印刷バッファ１０を２系統
用意して、一方のバッファにデータを書き込んだ後、レ
ーザプリンタ１５の用紙搬送に同期して他方のバッファ
からデータを読み出し、データ並列／直列変換部４を介
してレーザプリンタ１５へデータ転送を開始する。

【００３８】この場合、印刷バッファ１０から読み出し
たデータは、データ並列／直列変換部４により直列デー
タに変換した後、レーザプリンタ１５へ転送する。前記
印刷バッファ１０からのデータの読み出し時には、印刷
バッファアドレス制御部１３は、印刷バッファからデー
タを読み出す際、縦０°、縦１８０°、横９０°、横２
７０°の各印刷方向に応じて、読み出しアドレスを発生
させる。この間、先読み処理により、イメージバッファ
１からの転送データを前記一方のバッファへ書き込む処
理を行う。

【００３９】以上のようにしてデータを転送することに
より、レーザプリンタ１５で印刷された結果は、０°、
９０°、１８０°、２７０°に回転されたものとなる。
このように、イメージ展開されたデータの縦方向／横方
向の変換を容易にして、用紙サイズに関わらず、いかな
る設定においても、メモリを有効利用できるようにする
ことができる。

【００４０】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図１２は、本発明の実施例を示した図であ
り、図２〜図１２中、１はイメージバッファ、４はデー
タ並列／直列変換部（データＰ／Ｓ変換部）、７はバス
セレクト回路、８はＣＰＵ（中央演算処理装置）、９は
ビデオ出力コントローラ、１０は印刷バッファ、１２は
イメージバッファアドレス制御部、１３は印刷バッファ
アドレス制御部、１４はコンピュータ、１５はレーザプ
リンタを示す。

【００４１】§１：実施例の装置の構成説明・・・図２
参照 図２は実施例の装置構成図である。実施例の装置はパソ
コン、或いはワークステーション等のコンピュータの例
である。図示のように、コンピュータ１４には、ＣＰＵ
８、イメージバッファ１、ビデオ出力コントローラ９等
が設けてあり、このビデオ出力コントローラ９から出力
されるビデオデータは、レーザプリンタ１５へ出力する
ように構成されている。

【００４２】前記レーザプリンタ１５は、コンピュータ
１４に対し、ビデオインターフェースケーブルにより接
続されており、ビデオ出力コントローラ９から転送され
たビデオデータを印刷して出力するものである。

【００４３】また、ビデオ出力コントローラ９には、バ
スセレクト回路７、印刷バッファ１０、イメージバッフ
ァアドレス制御部１２、印刷バッファアドレス制御部１
３、データ並列／直列変換部４等が設けてある。更に、
印刷バッファ１０は４個のＳＲＡＭで構成されており、
これらのＳＲＡＭを使用して先読み処理を行うように構
成されている。

【００４４】前記各部の機能等は次の通りである。 (1) ：ＣＰＵ（中央演算処理装置）８は、コンピュータ
１４の各種処理や制御を行うプロセッサである（ビデオ
出力コントローラ９の専用プロセッサではない）。

【００４５】(2) ：イメージバッファ１は、ＣＰＵ８が
アクセスするワーク用のバッファ（汎用バッファ）であ
り、その一部を印刷データ展開（ビット展開）用の領域
として使用するものである。

【００４６】(3) ：ビデオ出力コントローラ９は、レー
ザプリンタ１５へ出力するビデオデータの出力制御を行
うものである。 (4) ：バスセレクト回路７は、ＣＰＵバスのバスセレク
トを行い、ビットの入替え、バイト列の入替え等（ビッ
ト制御）を行うものである。

【００４７】(5) ：印刷バッファ１０は、バスセレクト
回路７から出力されるデータを一時格納するものであ
る。この印刷バッファ１０には、４個のＳＲＡＭが設け
てあり、Ａ系のＳＲＡＭとＢ系のＳＲＡＭとの２系統に
別れている。

【００４８】すなわち、Ａ系のＳＲＡＭは、ＳＲＡＭ
Ａ−、ＳＲＡＭ Ａ−の２個で構成されており、Ｂ
系のＳＲＡＭは、ＳＲＡＭ Ｂ−、ＳＲＡＭ Ｂ−
の２個で構成されている。これらの各ＳＲＡＭの記憶容
量は、例えば、３２Ｋビット×８ビット（８ビット幅）
である。

【００４９】(6) ：イメージバッファアドレス制御部１
２は、イメージバッファ１からデータを先読みする際の
アドレス制御を行うものである。 (7) ：印刷バッファアドレス制御部１３は、印刷バッフ
ァ１０へのデータの書き込み時、及び印刷バッファから
のデータの読み出し時にアドレス制御を行うものであ
る。

【００５０】(8) ：データ並列／直列変換部４は、印刷
バッファ１０から出力された並列データを直列データに
変換するものである。 §２：印刷時の動作概要説明・・・図２参照 前記コンピュータの印刷時における動作概要は次の通り
である。通常運用時には、ＣＰＵ８はコンピュータ１４
内の制御を行っており、データの印刷出力時には、印刷
データをイメージバッファ１にイメージ展開（ビット展
開）する。その後、ビデオ出力コントローラ９が、イメ
ージバッファ１からデータを先読みして、印刷データの
出力制御を行い、レーザプリンタ１５へビデオデータを
出力する。

【００５１】この場合、ビデオ出力コントローラ９で
は、イメージバッファ１のイメージデータを先読みして
バスセレクト回路７へ転送し、ここで、バスの選択を行
ってビット制御を行い、印刷バッファ１０へ書き込む。

【００５２】この時、イメージバッファ１からのデータ
の先読みは、イメージバッファアドレス制御部１２がア
ドレス制御を行い、印刷バッファ１０へのデータの書き
込みは、印刷バッファアドレス制御部１３がアドレス制
御を行う。

【００５３】なお、イメージバッファ１のデータ幅は３
２ビットであり、印刷バッファ１０のデータ幅は８ビッ
トである。従って、印刷バッファ１０の各ＳＲＡＭへの
データの書き込みは８ビット単位で行う。

【００５４】前記のように、イメージバッファ１から印
刷バッファ１０へのイメージデータの転送時には、先読
み処理が行われる。これは、レーザプリンタ１５へのデ
ータ転送がプリンタの定めるビデオクロックに同期して
データ転送を行うためである。

【００５５】この先読み処理を行うため、印刷バッファ
１０には、Ａ−、Ａ−からなるＡ系のＳＲＡＭと、
Ｂ−、Ｂ−からなるＢ系のＳＲＡＭからなる２系統
のＳＲＡＭを設け、これらＡ系、Ｂ系の各ＳＲＡＭを交
互に切替えながらデータの書き込みを行う。

【００５６】また、前記のように、印刷バッファ１０を
２系統用意して、Ａ系のＳＲＡＭにデータを書き込んだ
後、レーザプリンタ１５の用紙搬送に同期して、Ａ系の
ＳＲＡＭからデータ並列／直列変換部４を介してレーザ
プリンタ１５へデータ転送を開始する。

【００５７】この間、先読み処理により、イメージバッ
ファ１からの転送データをＢ系のＳＲＡＭへ書き込む処
理を行う。このようにして先読みを行うことにより、レ
ーザプリンタ１５の定めるビデオクロックに同期してビ
デオデータの転送を行うことができる。

【００５８】§３：イメージデータの説明・・・図３参
照 図３はイメージデータの説明図である。イメージバッフ
ァ１に展開されたイメージデータの１例を図３に示す。
このイメージデータは、ＣＰＵ８から指示された（ｍ，
ｎ）のデータ量に展開された矩形データである。

【００５９】このデータは、（１，１）、（２，１）、
（３，１）・・・・（ｍ，１）・・・・で表し、各デー
タは、３２ビットで構成されている。例えば、（２，
１）は、７〜０（Ｄ７〜Ｄ０の桁）からなる８ビットの
データ、１５〜８（Ｄ１５〜Ｄ８の桁）からなる８ビッ
トのデータ、２３〜１６（Ｄ２３〜Ｄ１６の桁）からな
る８ビットのデータ、３１〜２４（Ｄ３１〜Ｄ２４の
桁）からなる８ビットのデータの合計３２ビットのデー
タで構成されている。

【００６０】このデータは、イメージバッファアドレス
制御部１２のアドレス制御によりイメージバッファ１か
ら読み出され、バスセレクト回路７でバスのセレクト処
理が行われた後、印刷バッファアドレス制御部１３のア
ドレス制御により印刷バッファ１０へ格納される。

【００６１】この場合、レーザプリンタ１５の処理に同
期させるため、従来と同様に、先読み処理が行われる。
このラスタ先読み処理ではイメージバッファ１からの読
み出し順序は、縦０°、縦１８０°と横９０°、横２７
０°とそれぞれ違う方法で読み出す。

【００６２】縦０°では、（１，１）、（２，１）、
（３，１）・・・（ｍ−２，１）、（ｍ−１，１）、
（ｍ，１）の順序で読み出す。縦１８０°では、（ｍ，
ｎ）、（ｍ−１，ｎ）、（ｍ−２，ｎ）、（ｍ−３，
ｎ）・・・（３，ｎ）、（２，ｎ）、（１，ｎ）の順序
で読み出す。

【００６３】横９０°では、（ｍ，１）、（ｍ，２）、
（ｍ，３）・・・（ｍ，ｎ−２）、（ｍ，ｎ−１）、
（ｍ，ｎ）の順序で読み出される。横２７０°では、
（１，ｎ）、（１，ｎ−１）、（１，ｎ−２）・・・
（１，３）、（１，２）、（１，１）の順序で読み出さ
れる。

【００６４】前記の縦０°、縦１８０°、横９０°、横
２７０°の読み出しでは、それぞれイメージバッファア
ドレス制御部１２が、前記データの各アドレスを発生さ
せてアドレス制御を行う。

【００６５】§４：縦印刷時の処理の説明・・・図４参
照 図４は縦印刷時の処理フローチャートである。以下図４
に基づいて縦印刷時の処理を説明する。なお、Ｓ１〜Ｓ
１４は各処理ステップを示す。

【００６６】縦０°、縦１８０°の変換時には次のよう
にして処理を行う。ＣＰＵ８により、印刷開始起動が行
われ、Ｉ／Ｏライトコマンドが発行されると（Ｓ１）、
ビデオ出力コントローラ９ではラスタ先読みをスタート
させる（Ｓ２）。

【００６７】先ず、イメージバッファアドレス制御部１
２のアドレス制御によりイメージバッファ１をアクセス
して、イメージバッファ１からイメージデータを読み出
す（Ｓ３）。この時読み出したデータは、バスセレクト
回路７によりデータ変換され、印刷バッファ１０へ書き
込まれる（Ｓ４）。

【００６８】この場合、印刷バッファアドレス制御部１
３により印刷バッファ１０のアドレス制御が行われ、例
えば、Ａ系のＳＲＡＭへ書き込まれる。このようにして
１ラスタの読み込みが終了すると（Ｓ５）、印刷バッフ
ァ１０からレーザプリンタ１５へのデータ転送が、レー
ザプリンタ１５からの同期信号によりスタートする（Ｓ
６）。

【００６９】その後、印刷バッファ１０がアクセスされ
（Ｓ７）、Ａ系のＳＲＡＭからデータが読み出されてレ
ーザプリンタ１５へ転送される。そして、１ラスタのデ
ータ転送が終了するまで前記処理を繰り返して行い（Ｓ
８）、１ラスタのデータ転送が終了すると、印刷指定長
のデータが終了したか否かを判定する（Ｓ９）。

【００７０】その結果、印刷指定長のデータ転送が終了
していれば処理を終了するが、印刷指定長のデータ転送
が終了していなければ、前記Ｓ６の処理から繰り返して
行う。

【００７１】一方、前記印刷バッファ１０のＡ系のＳＲ
ＡＭからのデータ転送が開始されると、次のラスタであ
るＮ＋１ラスタ（次のラスタ）の先読みが開始される
（Ｓ１１）。

【００７２】この処理では、前記Ｓ３、Ｓ４、Ｓ５の処
理と同様にして先読みを行う。先ず、イメージバッファ
アドレス制御部１２のアドレス制御によりイメージバッ
ファ１をアクセスして、イメージバッファ１からイメー
ジデータを読み出し（Ｓ１２）、印刷バッファ１０をア
クセスしてデータを書き込む（Ｓ１３）。この場合、Ｂ
系のＳＲＡＭへデータ転送する。

【００７３】この処理を１ラスタ読み込みが終了するま
で行い（Ｓ１４）、１ラスタの読みみ込みが終了する
と、前記Ｓ９の処理を行う。以上のように、イメージバ
ッファ１のデータを先読みしながら、順次印刷バッファ
１０のＡ系のＳＲＡＭ、Ｂ系のＳＲＡＭへと交互にデー
タ転送を行うことにより、レーザプリンタの処理に同期
したビデオデータの転送ができる。

【００７４】§５：横印刷時の処理の説明・・・図５参
照 図５は横印刷時の処理フローチャートである。以下、図
５に基づいて、横印刷時の処理を説明する。なお、Ｓ２
１〜Ｓ３５は各処理ステップを示す。

【００７５】横９０°、横２７０°の変換時には次のよ
うにして処理を行う。ＣＰＵ８により、印刷開始起動が
行われ、Ｉ／Ｏライトコマンドが発行されると（Ｓ２
１）、ビデオ出力コントローラ９ではラスタ先読みをス
タートさせる（Ｓ２２）。

【００７６】先ず、イメージバッファアドレス制御部１
２のアドレス制御によりイメージバッファ１をアクセス
して、イメージバッファ１からイメージデータを読み出
す（Ｓ２３）。この時読み出したデータは、バスセレク
ト回路７によりデータ変換され、印刷バッファ１０へ書
き込まれる。

【００７７】この場合、印刷バッファアドレス制御部１
３により印刷バッファ１０のアドレス制御が行われ、該
印刷バッファ１０へのアクセスを行い（Ｓ２４）、例え
ば、Ａ系のＳＲＡＭへ書き込まれる。このようにして３
２ラスタの読み込みが終了すると（Ｓ２５）、印刷バッ
ファ１０からレーザプリンタ１５へのデータ転送が、レ
ーザプリンタ１５からの同期信号によりスタートする
（Ｓ２６）。

【００７８】その後、印刷バッファ１０がアクセスされ
（Ｓ２７）、Ａ系のＳＲＡＭからデータが読み出されて
レーザプリンタ１５へ転送される。そして、１ラスタの
データ転送が終了するまで前記処理を繰り返して行い
（Ｓ２８）、１ラスタのデータ転送が終了すると、３２
ラスタのデータ転送が終了したか否かを判定し（Ｓ３
０）、終了していなければ、印刷データの転送をスター
トさせ（Ｓ２９）、前記Ｓ２７の処理から繰り返して行
う。

【００７９】しかし、Ｓ３０の処理で、３２ラスタのデ
ータ転送が終了していたら、印刷指定長のデータが終了
したか否かを判定する（Ｓ３１）。その結果、印刷指定
長のデータ転送が終了していれば処理を終了するが、印
刷指定長のデータ転送が終了していなければ、前記Ｓ２
６の処理から繰り返して行う。

【００８０】一方、前記印刷バッファ１０のＡ系のＳＲ
ＡＭからのデータ転送が開始されると、次のラスタであ
るＮ×３２＋１ラスタ（次のラスタ）からＮ×３２＋３
２ラスタまでの先読みが開始される（Ｓ３２）。

【００８１】この処理では、前記Ｓ２３、Ｓ２４、Ｓ２
５の処理と同様にして先読みを行う。先ず、イメージバ
ッファアドレス制御部１２のアドレス制御によりイメー
ジバッファ１をアクセスして、イメージバッファ１から
イメージデータを読み出し（Ｓ３３）、印刷バッファ１
０をアクセスしてデータを書き込む（Ｓ３４）。この場
合、Ｂ系のＳＲＡＭへデータ転送する。

【００８２】この処理を３２ラスタ読み込みが終了する
まで行い（Ｓ３５）、３２ラスタの読み込みが終了する
と、前記Ｓ３１の処理を行う。以上のように、イメージ
バッファ１のデータを先読みしながら、順次印刷バッフ
ァ１０のＡ系のＳＲＡＭ、Ｂ系のＳＲＡＭへと交互にデ
ータ転送を行うことにより、レーザプリンタの処理に同
期したビデオデータの転送ができる。

【００８３】§６：印刷バッファへのデータ書き込みの
説明・・・図６〜図９参照 図６は印刷バッファへの書き込み説明図１（縦０°）、
図７は印刷バッファへの書き込み説明図２（縦１８０
°）、図８は印刷バッファへの書き込み説明図３（横９
０°）、図９は印刷バッファへの書き込み説明図４（横
２７０°）である。なお、図６〜図９のＳＲＡＭアドレ
ス進行方向は、イメージバッファ１から転送されたデー
タをＳＲＡＭへ書き込む際のアドレス進行方向である。

【００８４】(1) ：縦０°の場合の書き込み 縦０°で印刷バッファ１０へデータを書き込む場合、図
６に示したように、ＳＲＡＭのＡ−には、（１，１）
→（３，１）・・・の順にアドレスをインクリメントし
ながら、８ビット単位のデータを書き込む。また、ＳＲ
ＡＭのＡ−には、（２，１）→（４，１）・・・の順
にアドレスをインクリメントしながら８ビット単位のデ
ータを書き込む。

【００８５】(2) ：縦１８０°の場合の書き込み 縦１８０°で印刷バッファ１０へデータを書き込む場
合、図７に示したように、ＳＲＡＭのＡ−には、
（ｍ，ｎ）→（ｍ−２，ｎ）・・・の順にアドレスをイ
ンクリメントしながら、８ビット単位のデータを書き込
む。また、ＳＲＡＭのＡ−には、（ｍ−１，ｎ）→
（ｍ−３，ｎ）・・・の順にアドレスをインクリメント
しながら８ビット単位のデータを書き込む。

【００８６】(3) ：横９０°の場合の書き込み 横９０°で印刷バッファ１０へデータを書き込む場合、
図８に示したように、ＳＲＡＭのＡ−には、（ｍ，
１）→（ｍ，３）・・・の順にアドレスをインクリメン
トしながら、８ビット単位のデータを書き込む。また、
ＳＲＡＭのＡ−には、（ｍ，２）→（ｍ，４）・・・
の順にアドレスをインクリメントしながら８ビット単位
のデータを書き込む。

【００８７】(4) ：横２７０°の場合の書き込み 横２７０°で印刷バッファ１０へデータを書き込む場
合、図９に示したように、ＳＲＡＭのＡ−には、
（１，ｎ）→（１，ｎ−２）・・・の順にアドレスをイ
ンクリメントしながら、８ビット単位のデータを書き込
む。また、ＳＲＡＭのＡ−には、（１，ｎ−１）→
（１，ｎ−３）・・・の順にアドレスをインクリメント
しながら８ビット単位のデータを書き込む。

【００８８】§７：印刷バッファからデータを読み出し
て、レーザプリンタへ転送する場合の処理説明 前記のような状態でイメージバッファ１から転送したデ
ータを印刷バッファ１０の各ＳＲＡＭへ書き込み、この
データを読み出し、データ並列／直列変換部４で直列デ
ータに変換した後、レーザプリンタ１５へ転送する。こ
の場合の処理は次のようにして行う。

【００８９】縦印刷時の転送では、印刷バッファ１０の
ＳＲＡＭのアドレス０からデータを読み出し、以降、ア
ドレスは順にインクリメントしていく。データ並列／直
列変換部４では、印刷バッファ１０のＳＲＡＭから読み
出されたデータは、ＭＳＢビットから転送し、最後にＬ
ＳＢビットを転送する。

【００９０】横位置印刷の場合は、ラスタ先読み処理
で、印刷バッファ１０のＳＲＡＭには３２ラスタ分のデ
ータが書き込まれている。従って、最初の８ラスタの転
送時のアドレスは、下位２ビットは００ｂ固定で、３ビ
ット目以降は０からインクリメントしていく。

【００９１】９ラスタ目から８ラスタ目は下位２ビット
は０１ｂ固定で３ビット目以降は０からインクリメント
していく。１７ラスタ目から８ラスタは下位２ビットは
１０ｂ固定で、３ビット目以降は０からインクリメント
していく。２５ラスタ目から８ラスタは下位２ビットは
１０ｂ固定で、３ビット目以降は０からインクリメント
していく。

【００９２】８ラスタ中の処理は、最初の１ラスタ目は
印刷バッファ１０のＳＲＡＭバスのＭＳＢ（Ｄ７）を転
送する。２ラスタ目は印刷バッファ１０のＳＲＡＭバス
のＤ６を転送する。以降、ＬＳＢデータが転送される８
ラスタ目まで転送する。

【００９３】以上の処理で、データを転送することによ
り、印刷された結果は０°、９０°、１８０°、２７０
°に回転された印字結果となる。 §８：タイムチャートによる動作の説明・・・図１０〜
図１２参照 図１０はデータアクセス時のタイムチャート１（縦印刷
時）、図１１はデータアクセス時のタイムチャート２
（横印刷時）、図１２はデータアクセス時のタイムチャ
ート３（ビデオ出力時）である。

【００９４】(1) ：縦印刷時の処理説明・・・図１０参
照 図１０において、はＣＰＵ８による印刷開始信号（Ｉ
／Ｏライトコマンド）、はレーザプリンタ１５からの
プリンタＨＳ同期信号（水平同期信号）、は印刷バッ
ファ１０へのデータの書き込みサイクル、は印刷バッ
ファ１０からのデータ読み出しサイクルを示す。

【００９５】また、ＡはＡ系統のＳＲＡＭ、ＢはＢ系統
のＳＲＡＭである。従って、図示のＡ書き込みはＡ系の
ＳＲＡＭへデータを書き込む動作であり、Ｂ書き込みは
Ｂ系のＳＲＡＭへデータを書き込む動作である。

【００９６】また、Ａ読み出しはＡ系のＳＲＡＭからデ
ータを読み出す動作であり、Ｂ読み出しは、Ｂ系のＳＲ
ＡＭからデータを読み出す動作である。なお、縦印刷時
の処理は、図４に示してあるので、説明は省略する。

【００９７】(2) ：横印刷時の処理説明・・・図１１参
照 図１１において、はＣＰＵ８による印刷開始信号（Ｉ
／Ｏライトコマンド）、はレーザプリンタ１５からの
プリンタＨＳ同期信号（水平同期信号）、は印刷バッ
ファへのデータの書き込みサイクル、は印刷バッファ
１０からのデータ読み出しサイクルを示す。

【００９８】また、ＡはＡ系統のＳＲＡＭ、ＢはＢ系統
のＳＲＡＭである。従って、図示のＡ書き込みはＡ系の
ＳＲＡＭへデータを書き込む動作であり、Ｂ書き込みは
Ｂ系のＳＲＡＭへデータを書き込む動作である。また、
Ａ読み出しはＡ系のＳＲＡＭからデータを読み出す動作
であり、Ｂ読み出しは、Ｂ系のＳＲＡＭからデータを読
み出す動作である。なお、横印刷時の処理は、図５に示
してあるので、説明は省略する。

【００９９】(3) ：ビデオ出力時の処理説明・・・図１
２参照 図１２において、はレーザプリンタ１５からのプリン
タＨＳ同期信号（水平同期信号）、はイメージバッフ
ァからのデータ読み出しサイクル、はイメージバッフ
ァリードサイクル、は印刷バッファライトサイクル、
は印刷バッファからのデータ読み出しサイクル、は
印刷バッファリードサイクル（縦）、はビデオ出力
（縦）、は印刷バッファリードサイクル（横）、は
ビデオ出力（横）である。

【０１００】なお、前記とは縦印刷時のタイムチャ
ートであり、とは横印刷時のタイムチャートであ
る。なお、印刷時の処理については前記実施例の説明を
参照されたい。

【０１０１】（他の実施例）以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 (1) ：図２に示した印刷バッファには、Ａ系、Ｂ系とも
２個のＳＲＡＭを使用しているが、各系統毎に少なくと
も１個（合計で２個）あれば実施可能である。但し、Ａ
系、Ｂ系共、２個以上のＳＲＡＭを使用して、時分割制
御を行っても良い。

【０１０２】(2) ：図２に示した印刷バッファのＳＲＡ
Ｍは、ＳＲＡＭに限らず、ＤＲＡＭ、疑似ＳＲＡＭ等の
メモリを使用することも可能である。

【０１０３】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ：前記ビデオ出力コントローラはハードウェア構成
のコントローラであり、このビデオ出力コントローラに
より印刷時の縦／横変換処理を自動的に行う。従って、
ソフトウェアのアプリケーションプログラムは、印刷時
のデータの出力方向を意識することなくデータの組み立
てを行うことができる。

【０１０４】(2) ：いかなる用紙サイズの場合でも、メ
モリ領域に無駄がなく、処理速度が向上する。 (3) ：ビデオ出力コントローラの制御により、印刷方向
の縦０°、縦１８０°、横９０°、横２７０°変換が自
動的にできる。この変換処理は、例えば、両面印刷等に
利用でき、レーザプリンタの性能向上が可能となる。

【０１０５】(4) ：イメージバッファはＣＰＵがアクセ
スする汎用のバッファを使用できるので、印刷データ専
用に設計する必要がなく、メモリの構成方法に大きな自
由度が得られる。

【０１０６】(5) ：印刷バッファを、各系統共、複数個
にして、ラスタ毎に時分割制御を行えば、ビデオクロッ
クが高速の場合にも十分に対応することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施例の装置構成図である。

【図３】実施例におけるイメージデータの説明図であ
る。

【図４】実施例における縦印刷時の処理フローチャート
である。

【図５】実施例における横印刷時の処理フローチャート
である。

【図６】実施例における印刷バッファへの書き込み説明
図１（縦０°）である。

【図７】実施例における印刷バッファへの書き込み説明
図２（縦１８０°）である。

【図８】実施例における印刷バッファへの書き込み説明
図３（横９０°）である。

【図９】実施例における印刷バッファへの書き込み説明
図４（横２７０°）である。

【図１０】実施例におけるデータアクセス時のタイムチ
ャート１（縦印刷時）である。

【図１１】実施例におけるデータアクセス時のタイムチ
ャート２（横印刷時）である。

【図１２】実施例におけるデータアクセス時のタイムチ
ャート３（ビデオ出力時）である。

【図１３】従来の装置構成図である。

【図１４】従来のイメージバッファアドレス制御部のブ
ロック図である。

【図１５】従来のイメージバッファ説明図である。

【符号の説明】

１ イメージバッファ ４ データ並列／直列変換部 ７ バスセレクト回路 ９ ビデオ出力コントローラ １０ 印刷バッファ １２ イメージバッファアドレス制御部 １３ 印刷バッファアドレス制御部 １５ レーザプリンタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 印刷データをイメージ展開するための領
   域を有するイメージバッファと、 ビデオインターフェースの出力制御を行うビデオ出力コ
   ントローラを備え、 前記ビデオ出力コントローラには、 印刷時に、イメージバッファからデータを先読みする際
   のアドレス制御を行うイメージバッファアドレス制御部
   と、 印刷時に、イメージバッファから先読みしたデータを一
   時格納して、出力制御を行うための印刷バッファと、 前記イメージバッファから印刷バッファへのデータ転送
   時に、バスの選択によりビット制御を行うバスセレクト
   回路と、 印刷バッファへのデータの書き込み、及び読み出し時の
   アドレス制御を行う印刷バッファアドレス制御部を設け
   たことを特徴とする情報処理装置。
2. 【請求項２】 前記ビデオ出力コントローラは、 イメージバッファからのデータを印刷バッファへ格納す
   る処理、及び印刷バッファからのデータ出力処理によ
   り、印刷データを縦方向、及び横方向に変換する機能を
   備えていることを特徴とした請求項１記載の情報処理装
   置。
3. 【請求項３】 前記イメージバッファアドレス制御部
   は、 イメージバッファからデータを先読みする際、縦０°、
   縦１８０°、横９０°、横２７０°の各印刷方向に応じ
   て、読み出しアドレスを発生させる機能を備えているこ
   とを特徴とした請求項１記載の情報処理装置。
4. 【請求項４】 前記印刷バッファアドレス制御部は、 印刷バッファからデータを読み出す際、縦０°、縦１８
   ０°、横９０°、横２７０°の各印刷方向に応じて、読
   み出しアドレスを発生させる機能を備えていることを特
   徴とした請求項１記載の情報処理装置。
5. 【請求項５】 前記印刷バッファは、 少なくとも、２系統のバッファ（＃１、＃２）で構成さ
   れ、これら２系統のバッファを交互に切替えながら、イ
   メージバッファから先読みしたデータの格納用と、デー
   タ出力のための読み出し用として使用するものであるこ
   とを特徴とした請求項１記載の情報処理装置。