JPH0117183B2

JPH0117183B2 -

Info

Publication number: JPH0117183B2
Application number: JP57052876A
Authority: JP
Inventors: Takeshi Murata; Hiroyuki Koarai; Takashi Tanaka; Tomonari Adachi; Hideyuki Saso
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1982-03-31
Filing date: 1982-03-31
Publication date: 1989-03-29
Also published as: JPS58169665A

Description

【発明の詳細な説明】 (1) 発明の技術分野本発明は、プリンタやフアクシミリ装置などの
イメージ処理機器における、イメージ情報の記憶
のためのイメージ・メモリ・システムに関し、特
に縦長と横長のフオーマツト形式をもつイメージ
情報を、一方のフオーマツトから他方のフオーマ
ツトへ任意に変換して記憶することを可能にする
イメージ配列の縦横変換回路に関する。

(2) 技術の背景最近のプリンタは、A4，B5などの指定された
寸法の用紙に、文字の縦打ちあるいは横打ちな
ど、任意のフオーマツトで印字することが可能な
方式のものが多くなつている。このような方式の
プリンタにおいて、縦長フオーマツトのイメージ
を横長の印字用紙に出力したい場合、あるいは逆
の場合がある。このために、通常、プリンタ内の
イメージ・バツフアとしては、第１図ａ，ｂに示
すように、任意のフオーマツトでの出力要求に応
えられるような、縦横とも最大サイズのフオーマ
ツトB4を許容できる、たとえば4095×4095の方
形アドレス空間のメモリが用意されている。

しかし、このような方形アドレス空間のメモリ
は、図中の斜線部分が示すように、無駄な領域が
多く、またメモリ素子の利用効率も悪い。特に、
イメージ・バツフアは、処理を高速化するために
通常２個設けられこれを交互に切替えて使用され
るから、なおさらである。

そこで、その改善策として第２図に示すよう
に、イメージ・メモリ内のイメージ格納領域を、
左側の縦長最大サイズのイメージ配列位置に固定
し、残りの右側領域を、文字発生器（Ｃ・Ｇ）、
制御命令を格納する領域、ワーク領域などに使用
し、下部は未使用として、メモリ素子を実装しな
いようにする方式が提案されている。

この場合、フオーマツト・サイズによつては、
横長あるいは縦長のフオーマツトを、それぞれ縦
長あるいは横長のフオーマツトに変換する必要が
生じる。この変換は、座標軸の90度回転変換であ
り、単純に行アドレスと列アドレスとを交換した
だけでは、イメージが反転して90度回転が実現で
きない。メモリ全体の座標軸を90度回転したアド
レス演算系、アクセス系があればよいが、このた
めには、通常のアクセス処理のためのアドレス演
算系とアクセス系と併せて２組用意しなければな
らず、ハードウエアの負担が大きくなる。

他方、特公昭54−39098号（イメージ処理のた
めのメモリ・システム：IBM）や、本出願人に
よる特願昭56−101498号に開示されている形式の
イメージ・メモリ・システムでは、記憶処理を高
速化するために、イメージ配列と呼ばれる複数の
イメージ点を単位として、これを同数の記憶モジ
ユールに分散し、同時に読出し／書込みを実行処
理することが行なわれる。第３図は、このような
イメージ副配列の１例を示す。先頭位置のイメー
ジ点Ｉ（ｉ・ｊ）を基点にして、列に並列なＰ×
１または行に並行な１×Ｐの、いずれかのＰビツ
トのイメージ副配列が選択される。Ｐは２以上の
整数であり、一般には１バイトや２バイトなど、
メモリのアクセス単位に関連して定められる。こ
の場合には、イメージ配列の回転変換と同時に、
イメージ副配列の指定をも切替える必要がある。

(3) 発明の目的本発明の目的は、前掲したイメージ副配列処理
形式のイメージ・メモリ・システムにおいて、従
来のアドレス演算系およびアクセス系を変更する
ことなく、しかも、文字発生器領域やワーク領域
も同時に設定可能な、簡単な構成によるイメージ
配列の縦横変換回路を提供することにある。

本発明の他の目的は、本出願人により先に出願
された特願昭56−231492号に開示されている発明
の、他の変型技術を提供することにある。

(4) 発明の構成本発明の原理を第４図により説明する。同図
は、本来のイメージ〓を示す。これを書込み時
に、行アドレスｉと列アドレスｊとを交換するこ
とにより、同図に示すように、イメージメモリ
中には、反転したイメージ〓が記憶される。そこ
で本発明は、読出し時にはに示すように、イメ
ージメモリ上で行アドレスの最後の方から逆順の
アクセスを行ない、結果として、に示すよう
に、の書込み時に、あたかもの正置イメージ
〓が記憶されていたかのように出力するよう、ア
ドレス変換処理を行なうものである。

本発明は、そのための構成として、イメージ配
列中のイメージ点を選択するための行アドレスｉ
および列アドレスｊと、Ｐを２以上の定められた
数として、Ｐ個のイメージ点を行に並行な１×Ｐ
または列に並行なＰ×１のいずれかの副配列で指
定する副配列タイプ指定信号ｔとによりアクセス
制御されるイメージ・メモリを有するイメージ・
メモリ・システムにおいて、イメージ配列の縦長または横長のいずれかのフ
オーマツトを指定する回転モード信号RMと、行
アドレスｉと列アドレスｊとの間の相互変換を指
定するアドレス反転モード信号Ａと、上記回転モ
ード信号RMがフオーマツトの指定を縦長または
横長の一方から他方に変更したとき、上記副配列
タイプ指定信号ｔの値を反転して、副配列１×Ｐ
またはＰ×１の一方から他方に指定を変更すると
ともにアドレス反転モード信号Ａの値を反転し
て、行アドレスｉを新たな列アドレスj′とし、列
アドレスｊについては、書込み時にはそのまま新
たな行アドレスi′とするが読出し時にはイメージ
配列の最大列アドレス値ｊ maxから列アドレ
ス値を減算した値を新たな行アドレスi′とするア
ドレス変換手段とを備えていることを特徴とする
ものである。

(5) 発明の実施例以下に、本発明を実施例にしたがつて説明す
る。第５図は、本実施例で使用されるイメージ・
メモリの構成説明図、第６図は本実施例の縦横変
換回路を制御する外部レジスタの信号説明図であ
る。

第５図において同図ａは縦横変換前のイメージ
配列、同図ｂは変換後のイメージ配列を示してい
る。行、列それぞれ4095のアドレス位置をもち、
各12ビツトの行アドレスi_11-0と列アドレスj_11-0と
によりイメージ点Ｉ（ｉ，ｊ）を選択する。イメ
ージ副配列は16ビツト構成であり、副配列タイプ
指定信号ｔを使用して、第３図に示すＰ×１タイ
プをｔ＝１，１×Ｐタイプをｔ＝０で表わしてい
る。

第６図において、同図ａは、各フオーマツト
B4／A4，B5／A5について、縦長と横長とのい
ずれのイメージ配列で使用するかを指示する、回
転モード信号RMを示す。たとえば、第５図ａに
示すように、A4／B4フオーマツトを横長で使用
したい場合には、同図ｂに示すように、イメー
ジ・メモリには縦長に回転交換して格納されなけ
ればならない。これをRM＝“１”で表示する。
またA4／B4を縦長で使用する場合には回転変換
の必要がないので、RM＝“０”となる。A5／B5
フオーマツトの場合には、A4／B4と逆の関係が
成立する。このように、RM＝“１”の場合には、
縦横変換処理が起動されなければならない。

第６図ｂにおいて、メモリ・モード信号MM
は、イメージ・メモリのアクセス要求が、文字発
生器またはワーク領域に対するものか（＝“00”）、
イメージ・バツフア領域に対するものか（＝
“１”）を指示する。また副配列タイプ指定信号ｔ
は、イメージ副配列のアクセス・タイプの１×Ｐ
を水平モード（＝“０”）、Ｐ×１を垂直モード
（＝“１”）として指定する。そして、アドレス反
転モード信号Ａは、イメージ配列回転変換のため
の行アドレスi_11-0と列アドレスj_11-0との入れ替え
処理の有無を指示する。

第６図ｃにおいて、読出し信号Ｒと書込み信号
Ｗとは、アドレス反転モード時に、行アクセス
が、正順アクセスか逆順アクセスかを指示するた
めに使用される。信号Ｒと信号Ｗとは相補的な値
をとり、一方が“１”のとき、他方は“０”を示
す。Ａ＝“１”の順合でＲ＝“１”、すなわち読出
し時には、逆順の行アドレスを生成するための減
算回路を機能化する。

次に、第７図の実施例回路を使用する。

同図において、１はイメージ・メモリ、２はモ
ジユール構成の実メモリ、３はイメージ・メモリ
空間上の行アドレスｉと列アドレスｊとから、記
憶モジユールの番号Ｍ（ｉ，ｊ）とその記憶位置
Ａ（ｉ，ｊ）とを計算するアドレス演算回路であ
る。

４は縦横変換回路であり、５，６は行、列間で
のアドレス交換を行なうデータ・セレクタ、７は
最大列アドレス値ｊ maxからj_11-0を減算する
減算回路、８はデータ・セレクタ、９はNAND
ゲートであり、１０乃至１２は反転信号をつくる
ためのインバータ、１３および１４はANDゲー
トである。

動作において、メモリ・モード信号MMが、イ
メージ・バツフア処理動作を示す“１”の値をと
り、そして回転モード信号RMが、フオーマツト
の回転格納が必要であることを指示する“１”の
値をとつているとき、NANDゲート９の出力は
“０”となり、データ・セレクタ８は、その入力
Ａ，，ｔ，のうち、，を選択して出力す
る。

信号は、データ・セレクタ５，６に、縦横変
換のための行と列のアドレス入れ替えを指示す
る。

ここで、書込み信号Ｗが、書込み動作を示す
“１”の値をとつているとき、データ・セレクタ
６は、行アドレスi_11-0を列アドレスj′_11-0に出力
し、またデータ・セレクタ５は、ANDゲート１
４を経て入力されたj_11-0を、行アドレスi′_11-0に
出力する。他方、書込み信号Ｗが“０”、したが
つて読出し信号Ｒが“１”の読出し動作時には、
減算回路７およびANDゲート１３を経て、逆順
アドレス（ｊ max−i_11-0）が、データ・セレ
クタ５からi′_11-0に出力される。

他方、イメージ・バツフア処理ではないか
（MM＝“０”）、あるいはイメージ・バツフア処理
であつても縦横変換処理が不要の場合（RM＝
“０”）には、NANDゲート９の出力は“１”と
なり、データ・セレクタ８は、入力Ａ，ｔを選択
し出力する。この場合には、データ・セレクタ
５，６において、i_11-0がi′_11-0に、そして、j_11-0
がj′_11-0にそのまま出力される。これらの信号は、
それぞれアドレス演算回路３に供給される。この
場合には、Ｒ，Ｗの値の如何に拘らず、減算回路
７による逆順アドレスの生成機能は働かされな
い。

(6) 発明の効果以上のようにして、イメージ・メモリ１は従来
の構成のままで、従来と同じ形の入力信号ｔ／
i′_11-0，j′_11-0を処理すればよく、簡単な回路でメ
モリの効率的な利用を図ることが可能となる。

【図面の簡単な説明】

第１図は従来のイメージ・メモリの利用状態説
明図、第２図は改善されたイメージ・メモリの利
用状態説明図、第３図はイメージ副配列の説明
図、第４図は本発明における縦横変換処理の説明
図、第５図は実施例のイメージ・メモリ構成図、
第６図は実施例の縦横変換動作を制御する信号の
説明図、第７図は実施例の構成図である。図において、１はイメージ・メモリ、４は縦横
変換回路、５，６，８はデータ・セレクタ、７は
減算回路、９はNANDゲート、10乃至12インバ
ータ、１３，１４はANDゲートを示す。

Claims

【特許請求の範囲】１イメージ配列中のイメージ点を選択するため
の行アドレスｉおよび列アドレスｊと、Ｐを２以
上の定められた数として、Ｐ個のイメージ点を行
に並行な１×Ｐまたは列に並行なＰ×１のいずれ
かの副配列で指定する副配列タイプ指定信号ｔと
によりアクセス制御されるイメージ・メモリを有
するイメージ・メモリ・システムにおいて、イメージ配列の縦長または横長のいずれかのフ
オーマツトを指定する回転モード信号RMと、行
アドレスｉと列アドレスｊとの間の相互変換を指
定するアドレス反転モード信号Ａと、上記回転モ
ード信号RMがフオーマツトの指定を縦長または
横長の一方から他方に変更したとき、上記副配列
タイプ指定信号ｔの値を反転して、副配列１×Ｐ
またはＰ×１の一方から他方に指定を変更すると
ともにアドレス反転モード信号Ａの値を反転し
て、行アドレスｉを新たな列アドレスj′とし、列
アドレスｊについては、書込み時にはそのまま新
たな行アドレスi′とするが読出し時にはイメージ
配列の最大列アドレス値ｊ maxから列アドレ
ス値を減算した値を新たな行アドレスi′とするア
ドレス変換手段とを備えていることを特徴とする
イメージ配列の縦横変換回路。