JPH08102623A - 電力増幅器のバイアス回路 - Google Patents
電力増幅器のバイアス回路Info
- Publication number
- JPH08102623A JPH08102623A JP6261104A JP26110494A JPH08102623A JP H08102623 A JPH08102623 A JP H08102623A JP 6261104 A JP6261104 A JP 6261104A JP 26110494 A JP26110494 A JP 26110494A JP H08102623 A JPH08102623 A JP H08102623A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- output
- bias
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
大に流れるのを防止する。また、電源オンから短時間で
バイアス電流を安定にする。 【構成】 SEPP出力段のパワートランジスタに接続
したエミッタ抵抗からバイアス電流に応じた検出信号を
検出回路により検出し、その検出信号とあらかじめ設定
された第1の基準信号との比較を第1の比較器により行
う。積分・駆動回路で比較器の出力信号を積分し、得ら
れる積分信号によって前記出力段のパワートランジスタ
の各ベースにバイアスを供給し、バイアス電流の制御を
行う。この検出回路の出力とあらかじめ設定された第2
の基準信号との比較を第2の比較器により行う。その出
力比較信号の状態をレベル保持回路で一定時間保持す
る。レベル保持回路の出力に応じ、前記積分・駆動回路
の積分時定数を切り換えるべくスイッチを切り換える。
Description
アス電流の制御を行う電力増幅器のバイアス回路に係
り、特に電力増幅器の電源オン時などの過渡状態に動作
する保護回路に関する。
御を行う電力増幅器には、例えば、特公平4−2772
5号公報がある。図5にその従来例の回路図を示す。図
中、11aは差動増幅器、11b及び11cは減衰器で、
これらはA、B2点間の電圧を検出する検出回路11を
構成する。20は、検出回路11で検出した電圧と基準
信号源21の電圧とを比較する比較器である。13aは
抵抗、13bはコンデンサでこれらは積分回路を構成
し、13cは、積分回路の積分信号によりその内部イン
ピーダンスが変化する駆動回路で、本従来例ではフォト
カプラである。これらより成る回路を積分・駆動回路1
3と呼ぶことにする。
ジスタ5及び6のバイアス電流はエミッタ抵抗7及び8
に流れ、これらエミッタ抵抗7及び8の両端A、B間に
電圧降下を生じるから、検出回路11には上記バイアス
電流の大きさに応じた電圧が印加され、検出回路11の
出力にバイアスの大きさに応じた検出信号が得られる。
この検出信号は、比較器20の一方の端子に印加され、
その他方の端子Eに印加された基準信号源21の基準信
号レベルと比較される。
り検出信号が大きい場合には高(H)レベル信号を、検
出信号が小さい場合には低(L)レベル信号を生じ、こ
の比較信号を積分・駆動回路13に印加する。積分・駆
動回路13は、比較信号を積分して得られる積分信号に
よりフォトカプラ13cの内部インピーダンスを変化さ
せる。この内部インピーダンスの変化によって点C、D
間の電圧降下を変化させ、パワートランジスタ5及び6
のバイアス電流を制御する。
ワーアンプなどの電力増幅器では、最終出力段の電源電
圧に対し、低い電圧の別電源によって、初段をドライブ
することが多い。また、出力段電源にはリップル除去の
ための大容量の電源コンデンサが接続されている。この
ような電力増幅器では、電源オフ直後、電源コンデンサ
のチャージ電荷により、出力段のみが動作している状
態、即ち出力段は電圧が印加されて、バイアス電流が流
れない状態になる。また、リモートコントロール(リモ
コン)の機能を搭載するパワーアンプの中には、リモコ
ン・パワーオン・スタンバイ時、前記のようにバイアス
電流が流れない状態になっているものがある。
回路を用いた場合、電源オフ直後、出力段はバイアス電
流が流れないため、図5中のA、B間の電圧は零、検出
回路11の検出信号もほぼ零となる。この状態では比較
器20の出力は低(L)レベル信号となり、積分・駆動
回路13のフォトカプラ13cは高インピーダンスにな
っている。即ち、バイアス電流を最大限に流すように制
御されている。
と過大なバイアス電流が流れ出し、パワートランジスタ
が破損する恐れがある。また、過大なバイアス電流が流
れ出した場合、A、B間の電圧は急激に上昇し、検出回
路11の出力も増加、比較器20の出力も高(H)レベ
ル信号となるが、抵抗13a及びコンデンサ13bで構成
される積分回路の時定数による時間は大電流が流れてし
まう。本発明は上記のような問題点に鑑みなされたもの
で、上記のような電源オン直後でも過大なバイアス電流
が流れず、瞬時に安定動作に移行できるバイアス回路を
提供するものである。
PP出力段のパワートランジスタに接続されたエミッタ
抵抗からバイアス電流に応じた検出信号を検出し出力す
る検出回路と、検出回路の検出信号とあらかじめ設定さ
れた第1の基準信号との比較を行う第1の比較回路と、
第1の比較回路の出力信号を積分して得られる積分信号
によって出力段のパワートランジスタの各ベースにバイ
アスを供給しバイアス電流を制御する積分・駆動回路と
によりバイアス電流の制御を行う電力増幅器のバイアス
回路に係る。
じめ設定された第2の基準信号との比較を行う第2の比
較回路と、第2の比較回路の出力信号のレベルを一定時
間保持するレベル保持回路と、レベル保持回路の出力に
応じ積分・駆動回路の積分時定数の切り換えを行う切り
換え回路とによって構成したものである。また、切り換
え回路はレベル保持回路の出力信号によって半導体素子
のインピーダンスを変化させて切り換える構成としたも
のである。
は、電力増幅器の通常動作外の状態を検出し、積分回路
時定数を小さくし、バイアス制御ループの応答を速くす
ることができる。
一実施例の回路図を示す。図中、検出回路11、第1の
比較回路12及び積分・駆動回路13は、通常動作にお
いて従来例で示した回路と同様な動作を行うので説明は
省略する。14は第2の比較回路で、検出回路11の差
動増幅器11aの検出信号と第2の比較回路14の一方
の端子Fに印加された第2の基準信号源15からの基準
信号レベルとの比較を行う。この時、第2の基準信号源
15の基準信号レベルは、第1の比較回路12の端子E
に印加された第1の基準信号源17の基準信号レベルよ
りも低い値に設定しておく。
信号源15からの基準信号レベルより検出信号が大きい
場合には低(L)レベル信号を、検出信号が小さい場合
には高(H)レベル信号を発生する。なお、前記2つの
基準信号レベルの関係から、電力増幅器の通常動作中に
おいて、第2の比較回路14の出力は低(L)レベルを
取り続け、高(H)レベルになることはない。第2の比
較回路14の出力はレベル保持回路3に入力される。レ
ベル保持回路3は、入力信号が低(L)レベルから高
(H)レベルに変化した場合、瞬時に高(H)レベル信
号を出力する。入力信号が高(H)レベルから低(L)
レベルに変化した場合、一定時間の後、低(L)レベル
信号を出力する。
2に示す構成で実現できる。その動作を説明すると、入
力aが低(L)レベルの場合、トランジスタQ1はOF
FでコンデンサCは充電状態(点pの電位は+Vレベ
ル)であるため、トランジスタQ2もOFFで出力bは
低(L)レベルになる。
(H)レベルに変わると、トランジスタQ1のONによ
りコンデンサCは急速に放電されトランジスタQ2がO
Nし、すぐに出力bは高(H)レベルになる。この状態
で入力aが高(H)レベルから低(L)レベルに変化し
た場合、トランジスタQ1はOFFするが、コンデンサ
Cのチャージ電荷は抵抗R4を通し、ゆっくりと充電す
るため、一定時間の後にトランジスタQ2がOFFし、
出力bは低(L)レベルへ変化する。
回路16が動作して積分回路13の時定数を切り換え
る。レベル保持回路3の出力が低(L)レベルでスイッ
チ回路16はOFF、高(H)レベルでスイッチ回路1
6はONとなる。このスイッチ回路16により、積分回
路13を構成する抵抗13a(Ra)に抵抗13d(Rb)
が並列に挿入され、時定数が変わる。
3の時定数τは次のようになる。 スイッチOFF τOFF=C*Ra スイッチON τON =C*((Ra*Rb)/(Ra+Rb)) 従って、スイッチOFF状態の積分回路の時定数は大き
く、スイッチON状態の積分回路の時定数は小さくする
ことができる。即ち、電力増幅器を通常スイッチOFF
で動作させるのに対し、スイッチON時はバイアス制御
ループの応答を速くすることができる。これら一連の回
路動作のタイミングを図3に示す。
が、第1の比較器12の基準信号源17を抵抗分圧し、
第2の比較回路14のF端子に印加する構成としてもよ
い。
動回路13とスイッチ回路16を示すものである。図4
(a)ではスイッチ回路16としてトランジスタを用いて
いる。また、図4(b)は積分回路の時定数を決める2つ
の抵抗を直列接続し、トランジスタのスイッチングによ
り、時定数の切り換えを行う。時定数は以下のように切
り換わる。 トランジスタOFF τOFF=C*(Ra+Rb) トランジスタON τON =C*Rb 図4(c)は図4(a)のスイッチング素子であるトランジ
スタの代わりに電界効果トランジスタ(FET)を用い
たものである。
渡状態に積分回路時定数を小さくし、バイアス電流の制
御ループ応答を速くすることで、過大なバイアス電流が
流れないようにできる。また、電源オンから短時間でバ
イアス電流を安定させることができる。
を示す回路図。
図。
ミングを示す説明図。
おける積分・駆動回路の一実施例を示す回路図。
す回路図。
Claims (2)
- 【請求項1】 SEPP出力段のパワートランジスタ5
および6に接続されたエミッタ抵抗7および8からバイ
アス電流に応じた検出信号を検出し出力する検出回路1
1と、該検出回路11の検出信号とあらかじめ設定され
た第1の基準信号源17との比較を行う第1の比較回路
12と、該第1の比較回路12の出力信号を積分して得
られる積分信号によって前記出力段のパワートランジス
タ5および6の各ベースC点およびD点にバイアスを供
給しバイアス電流を制御する積分・駆動回路13とによ
りバイアス電流の制御を行うバイアス回路において、 前記検出回路11の出力とあらかじめ設定された第2の
基準信号源15との比較を行う第2の比較回路14と、
該第2の比較回路14の出力信号のレベルを一定時間保
持するレベル保持回路3と、該レベル保持回路3の出力
に応じ前記積分・駆動回路13の積分時定数の切り換え
を行う切り換え回路16とを備えたことを特徴とする電
力増幅器のバイアス回路。 - 【請求項2】 切り換え回路16はレベル保持回路3の
出力信号によって半導体素子のインピーダンスを変化さ
せて切り換えることを特徴とする請求項1記載の電力増
幅器のバイアス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26110494A JP3343833B2 (ja) | 1994-09-30 | 1994-09-30 | 電力増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26110494A JP3343833B2 (ja) | 1994-09-30 | 1994-09-30 | 電力増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08102623A true JPH08102623A (ja) | 1996-04-16 |
JP3343833B2 JP3343833B2 (ja) | 2002-11-11 |
Family
ID=17357146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26110494A Expired - Fee Related JP3343833B2 (ja) | 1994-09-30 | 1994-09-30 | 電力増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3343833B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2367282A2 (en) | 2010-03-12 | 2011-09-21 | Fujitsu Limited | An electronic apparatus, transmitter, amplifier, and amplifier control method |
-
1994
- 1994-09-30 JP JP26110494A patent/JP3343833B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2367282A2 (en) | 2010-03-12 | 2011-09-21 | Fujitsu Limited | An electronic apparatus, transmitter, amplifier, and amplifier control method |
US8385859B2 (en) | 2010-03-12 | 2013-02-26 | Fujitsu Limited | Electronic apparatus, transmitter, amplifier, and amplifier control method |
Also Published As
Publication number | Publication date |
---|---|
JP3343833B2 (ja) | 2002-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5939938A (en) | Amplifier circuit with reduced DC power related turn-on and turn-off transients | |
US5966004A (en) | Electronic system with regulator, and method | |
US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
JPH05300726A (ja) | 電力トランジスタをターン・オン及びターン・オフさせる回路 | |
JPH0514064A (ja) | 2つの動作モードを有する増幅器 | |
JP2002196830A (ja) | 定電圧レギュレータ及びその使用方法 | |
EP0913928B1 (en) | Power amplification device | |
JP3323998B2 (ja) | 電源装置 | |
JPH08102623A (ja) | 電力増幅器のバイアス回路 | |
JPH01223520A (ja) | 直流電源 | |
JPH04295222A (ja) | 安定化電源回路 | |
JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
JPH0236728A (ja) | 利得1の電流制限回路 | |
US6037839A (en) | BTL amplifying circuit | |
JP3355197B2 (ja) | デジタル出力回路 | |
JPH0744248A (ja) | 定電圧回路 | |
JPH0542482Y2 (ja) | ||
JP2710334B2 (ja) | 電力増幅装置 | |
JP2001094203A (ja) | レーザ駆動装置 | |
JP2000323977A (ja) | 出力回路 | |
JP2905671B2 (ja) | 安定化電源回路 | |
JPH10173446A (ja) | 電力増幅器 | |
JPH0865061A (ja) | アイドリング電流制御回路 | |
JPH04223508A (ja) | 定電圧回路 | |
JP2002244746A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020806 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |