JPH079986B2 - 電荷結合素子の製造方法 - Google Patents
電荷結合素子の製造方法Info
- Publication number
- JPH079986B2 JPH079986B2 JP29806487A JP29806487A JPH079986B2 JP H079986 B2 JPH079986 B2 JP H079986B2 JP 29806487 A JP29806487 A JP 29806487A JP 29806487 A JP29806487 A JP 29806487A JP H079986 B2 JPH079986 B2 JP H079986B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer electrode
- insulating film
- forming
- buried channel
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は電荷結合素子（CCD）の製造方法に関するもの
で、特に２相駆動の電荷結合素子の電極形成に関するも
のである。
で、特に２相駆動の電荷結合素子の電極形成に関するも
のである。
（従来の技術） 従来、例えば埋込みチャネル型２相駆動の電荷結合素子
は第３図（ａ）〜（ｄ）に示す如く製造されている。ま
ず、例えばＮ型シリコン基板１にボロンイオン（B+）を
打込んだ後熱処理を施して、前記基板１内にＰウェル層
２を形成する。つづいてこのＰウェル層２にリンイオン
（P-）を打ち込み熱処理を施して埋込みチャネル層３を
形成し、さらにこの埋込みチャネル層３上に絶縁膜４を
形成した後、第１の転送電極５を形成する（同図
（ａ））。
は第３図（ａ）〜（ｄ）に示す如く製造されている。ま
ず、例えばＮ型シリコン基板１にボロンイオン（B+）を
打込んだ後熱処理を施して、前記基板１内にＰウェル層
２を形成する。つづいてこのＰウェル層２にリンイオン
（P-）を打ち込み熱処理を施して埋込みチャネル層３を
形成し、さらにこの埋込みチャネル層３上に絶縁膜４を
形成した後、第１の転送電極５を形成する（同図
（ａ））。
次に、第２の転送電極が形成されるべき部分の絶縁膜４
を例えばフッ化アンモニウム液（NH4F）でエッチングす
る。その際、オーバエッチングのために参照番号６で示
すように転送電極エッジ部下の絶縁膜が少し除去されて
しまう（同図（ｂ））。
を例えばフッ化アンモニウム液（NH4F）でエッチングす
る。その際、オーバエッチングのために参照番号６で示
すように転送電極エッジ部下の絶縁膜が少し除去されて
しまう（同図（ｂ））。
この状態で次に第２転送電極下の絶縁膜７を形成する。
このとき第１転送電極５上にも同時に絶縁膜８が形成さ
れる。その際、絶縁膜成長により第１転送電極５のエッ
ジが持ち上り、またこのエッジ下に参照番号９で示すよ
うに絶縁膜のくぼみ領域ができる。続いて第２転送電極
下の埋込みチャネル層３の濃度を下げるために、ボロン
イオン（B+）10を打ち込む（同図（ｃ））。
このとき第１転送電極５上にも同時に絶縁膜８が形成さ
れる。その際、絶縁膜成長により第１転送電極５のエッ
ジが持ち上り、またこのエッジ下に参照番号９で示すよ
うに絶縁膜のくぼみ領域ができる。続いて第２転送電極
下の埋込みチャネル層３の濃度を下げるために、ボロン
イオン（B+）10を打ち込む（同図（ｃ））。
最後に第２転送電極11を形成する（同図（ｄ））。
（発明が解決しようとする問題点） このように、従来の２相駆動CCDの製造方法では、第２
転送電極11下の埋込みチャネル層３の濃度を下げるため
に、第３図（ｃ）に示したように埋込みチャネル層３の
表面酸化による濃度低下と、逆導電型の不純物を打ち込
むことによる濃度低下とを利用している。しかしこの従
来の方法においては、酸化工程でできたくぼみ領域９の
下方部分には、ボロンイオン（B+）が打ち込まれないこ
とになる。そのため、同じ第２転送電極11下の不純物濃
度を比較して見た場合、エッジ部分の濃度だけ他の部分
より濃くなる。このことは、チャネル内に部分的にポテ
ンシャル（電位）のポケットができることを意味する。
このことは、２相駆動の転送電圧が高い場合（10V程
度）にはフリジン電界のためにさほど問題にならない
が、低電圧（5V程度）にはフリジン電界が大きくないた
めに多いに問題となる。
転送電極11下の埋込みチャネル層３の濃度を下げるため
に、第３図（ｃ）に示したように埋込みチャネル層３の
表面酸化による濃度低下と、逆導電型の不純物を打ち込
むことによる濃度低下とを利用している。しかしこの従
来の方法においては、酸化工程でできたくぼみ領域９の
下方部分には、ボロンイオン（B+）が打ち込まれないこ
とになる。そのため、同じ第２転送電極11下の不純物濃
度を比較して見た場合、エッジ部分の濃度だけ他の部分
より濃くなる。このことは、チャネル内に部分的にポテ
ンシャル（電位）のポケットができることを意味する。
このことは、２相駆動の転送電圧が高い場合（10V程
度）にはフリジン電界のためにさほど問題にならない
が、低電圧（5V程度）にはフリジン電界が大きくないた
めに多いに問題となる。
本発明は以上に鑑みてなされたもので、イオン打込みに
よる埋込みチャネル層の濃度低下を行なうことなしに、
低い転送電圧で２相駆動が可能な電荷結合素子の製造方
法を提供することを目的とする。
よる埋込みチャネル層の濃度低下を行なうことなしに、
低い転送電圧で２相駆動が可能な電荷結合素子の製造方
法を提供することを目的とする。
（問題点を解決するための手段） 本発明は、半導体基板に第１導電型の領域を形成する工
程と、この第１導電型領域の表面に第２導電型の埋込み
チャネル層を形成する工程と、この埋込みチャネル層の
表面に第１の絶縁膜を形成する工程と、この第１の絶縁
膜の表面に第１の転送電極を形成する工程と、この第１
転送電極の表面に第２の絶縁膜を形成すると共に第２の
転送電極が形成されるべき領域に対応する前記埋込みチ
ャネル層の部分の不純物濃度を低下させる第１の酸化工
程と、前記第２の転送電極が形成されるべき領域に対応
する前記第１絶縁膜の部分をエッチングにより除去する
工程と、前記第１絶縁膜を除去した領域に対応する前記
埋込みチャネル層の部分の表面に第３の絶縁膜を形成す
ると共にこの第３の絶縁膜が表面に形成される前記埋込
みチャネル層の部分の不純物濃度を低下させる第２の酸
化工程と、前記第３の絶縁膜の表面に前記第２転送電極
を形成する工程とを有する、埋込みチャネル型電荷結合
素子の製造方法を提供するものである。
程と、この第１導電型領域の表面に第２導電型の埋込み
チャネル層を形成する工程と、この埋込みチャネル層の
表面に第１の絶縁膜を形成する工程と、この第１の絶縁
膜の表面に第１の転送電極を形成する工程と、この第１
転送電極の表面に第２の絶縁膜を形成すると共に第２の
転送電極が形成されるべき領域に対応する前記埋込みチ
ャネル層の部分の不純物濃度を低下させる第１の酸化工
程と、前記第２の転送電極が形成されるべき領域に対応
する前記第１絶縁膜の部分をエッチングにより除去する
工程と、前記第１絶縁膜を除去した領域に対応する前記
埋込みチャネル層の部分の表面に第３の絶縁膜を形成す
ると共にこの第３の絶縁膜が表面に形成される前記埋込
みチャネル層の部分の不純物濃度を低下させる第２の酸
化工程と、前記第３の絶縁膜の表面に前記第２転送電極
を形成する工程とを有する、埋込みチャネル型電荷結合
素子の製造方法を提供するものである。
（作用） 上記製造方法においては、第２転送電極が形成されるべ
き領域下の埋込みチャネル層の不純物濃度は、第１の酸
化工程および第２の酸化工程の２回の酸化工程により低
下し、所望の濃度にコントロールされる。この場合、濃
度低下手段としてイオン打込みは用いていないので、エ
ッヂ部だけ濃度が低下しないという問題は生ぜず、濃度
低下は第２転送電極下全体にわたって一様になされる。
き領域下の埋込みチャネル層の不純物濃度は、第１の酸
化工程および第２の酸化工程の２回の酸化工程により低
下し、所望の濃度にコントロールされる。この場合、濃
度低下手段としてイオン打込みは用いていないので、エ
ッヂ部だけ濃度が低下しないという問題は生ぜず、濃度
低下は第２転送電極下全体にわたって一様になされる。
第１の酸化工程は低温（例えば850℃）で行なうことが
望ましい。低温で行なった場合、埋込みチャネル層の濃
度低下の進行はゆっくりとなるため、濃度コントロール
が容易だからである。
望ましい。低温で行なった場合、埋込みチャネル層の濃
度低下の進行はゆっくりとなるため、濃度コントロール
が容易だからである。
（実施例） 第１図（ａ）〜（ｄ）を用いて本発明の一実施例を示
す。
す。
まず従来例と同じようにＮ型半導体基板21上にＰウェル
層22、埋込みチャネル層23、絶縁膜24、第１の転送電極
25を形成する（同図（ａ））。
層22、埋込みチャネル層23、絶縁膜24、第１の転送電極
25を形成する（同図（ａ））。
次に、低温例えば850℃で30分間第１の酸化工程を行な
う。低温で酸化した場合、第１転送電極25に使用してい
るポリシリコンの表面には厚い酸化膜層26が形成される
が、転送電極がない部分にはさほど酸化膜が成長しない
（同図（ｂ））。また、この低温酸化工程により、転送
電極がない部分の下の埋込みチャネル層23の不純物濃度
が低下する。この場合、低温であるため濃度低下は比較
的ゆっくりと進むので、この第１の酸化工程により後述
の第２の酸化工程による濃度低下量も見込んだ最終的な
濃度低下量を適切にコントロールすることができる。
う。低温で酸化した場合、第１転送電極25に使用してい
るポリシリコンの表面には厚い酸化膜層26が形成される
が、転送電極がない部分にはさほど酸化膜が成長しない
（同図（ｂ））。また、この低温酸化工程により、転送
電極がない部分の下の埋込みチャネル層23の不純物濃度
が低下する。この場合、低温であるため濃度低下は比較
的ゆっくりと進むので、この第１の酸化工程により後述
の第２の酸化工程による濃度低下量も見込んだ最終的な
濃度低下量を適切にコントロールすることができる。
続いて第２転送電極が形成されるべき部分の絶縁膜26を
例えばフッ化アンモニウム液（NH4F）でエッチングする
（同図（ｃ））。
例えばフッ化アンモニウム液（NH4F）でエッチングする
（同図（ｃ））。
次に、例えば950℃の高温で第２の酸化工程を行なう。
これにより、第１転送電極下の絶縁膜厚と同程度の厚み
まで第２転送電極下の絶縁膜27を形成する。この絶縁膜
27はゲート酸化膜として使用されるために、酸化温度は
少なくとも900℃以上の高温でなければならない。第２
転送電極下の埋込みチャネル層23の不純物濃度はこの高
温酸化工程により更に低下する。以上の２回の酸化工程
による不純物濃度の低下はポテンシャルに換算した場合
に約2V程度になるようコントロールされる。
これにより、第１転送電極下の絶縁膜厚と同程度の厚み
まで第２転送電極下の絶縁膜27を形成する。この絶縁膜
27はゲート酸化膜として使用されるために、酸化温度は
少なくとも900℃以上の高温でなければならない。第２
転送電極下の埋込みチャネル層23の不純物濃度はこの高
温酸化工程により更に低下する。以上の２回の酸化工程
による不純物濃度の低下はポテンシャルに換算した場合
に約2V程度になるようコントロールされる。
最後に第２転送電極28を形成する（同図（ｄ））。
このように、埋込みチャネル層23の濃度低下は酸化工程
のみを利用して行われるため、第２転送電極28下全体に
わたって一様になされる。
のみを利用して行われるため、第２転送電極28下全体に
わたって一様になされる。
第２図に本発明の一実施例における第１転送電極下のポ
テンシャルから第２転送電極下のポテンシャルを引いた
段差値の測定結果を示す。これによるとポテンシャル段
差はほぼ2V程度になっており、サンプル毎のばらつきも
ほとんど見られない。これは、低温酸化工程によってポ
テンシャル低下量がうまくコントロールされた結果とみ
られる。ポテンシャル段差と最低駆動電圧との間には非
常に強い相関が見られ、段差が2Vの場合には最低駆動電
圧としては約4.5Vになる。従来の場合には前述のように
ポテンシャルポケットが第１転送電極と第２転送電極の
エッジ部分で形成されるために、ポテンシャル段差が一
部で非常に大きい場所が存在する。そうした場合には低
電圧での２相駆動が実現できない。本発明の場合には表
面不純物度の濃度低下手段としてイオン打込みを用いて
いないためにポテンシャルポケットができず、従って低
電圧駆動が可能となる。
テンシャルから第２転送電極下のポテンシャルを引いた
段差値の測定結果を示す。これによるとポテンシャル段
差はほぼ2V程度になっており、サンプル毎のばらつきも
ほとんど見られない。これは、低温酸化工程によってポ
テンシャル低下量がうまくコントロールされた結果とみ
られる。ポテンシャル段差と最低駆動電圧との間には非
常に強い相関が見られ、段差が2Vの場合には最低駆動電
圧としては約4.5Vになる。従来の場合には前述のように
ポテンシャルポケットが第１転送電極と第２転送電極の
エッジ部分で形成されるために、ポテンシャル段差が一
部で非常に大きい場所が存在する。そうした場合には低
電圧での２相駆動が実現できない。本発明の場合には表
面不純物度の濃度低下手段としてイオン打込みを用いて
いないためにポテンシャルポケットができず、従って低
電圧駆動が可能となる。
〔発明の効果〕 以上説明したように本発明によれば、酸化工程のみによ
り第２転送電極下の埋込みチャネル層の不純物濃度を低
下させているので、低濃度部分を第２転送電極下全体に
わたって一様に形成することができ、よって従来のよう
にポテンシャルポケットが生じることがなく、低電圧で
の駆動が可能な電荷結合素子を提供することができる。
り第２転送電極下の埋込みチャネル層の不純物濃度を低
下させているので、低濃度部分を第２転送電極下全体に
わたって一様に形成することができ、よって従来のよう
にポテンシャルポケットが生じることがなく、低電圧で
の駆動が可能な電荷結合素子を提供することができる。
第１図（ａ）〜（ｄ）は本発明の一実施例の製造工程を
示す断面図、第２図は本発明の一実施例における第１転
送電極下のポテンシャルから第２転送電極下のポテンシ
ャルを引いたポテンシャル段差図、第３図（ａ）〜
（ｄ）は従来の製造工程を示す断面図である。 1,21…Ｎ型シリコン基板、2,22…Ｐウェル層、3,23…Ｎ
型埋込みチャネル層、4,24…絶縁膜、5,25…第１転送電
極、６…第１転送電極エッジ部分下の絶縁膜のオーバエ
ッチングされた部分、７…第２転送電極下の絶縁膜、8,
26…第１転送電極上の絶縁膜、９…絶縁膜のくぼみ領
域、10…ボロンイオン打込み、11,27…第２転送電極。
示す断面図、第２図は本発明の一実施例における第１転
送電極下のポテンシャルから第２転送電極下のポテンシ
ャルを引いたポテンシャル段差図、第３図（ａ）〜
（ｄ）は従来の製造工程を示す断面図である。 1,21…Ｎ型シリコン基板、2,22…Ｐウェル層、3,23…Ｎ
型埋込みチャネル層、4,24…絶縁膜、5,25…第１転送電
極、６…第１転送電極エッジ部分下の絶縁膜のオーバエ
ッチングされた部分、７…第２転送電極下の絶縁膜、8,
26…第１転送電極上の絶縁膜、９…絶縁膜のくぼみ領
域、10…ボロンイオン打込み、11,27…第２転送電極。
Claims (2)
- 【請求項１】半導体基板に第１導電型の領域を形成する
工程と、この第１導電型領域の表面に第２導電型の埋込
みチャネル層を形成する工程と、この埋込みチャネル層
の表面に第１の絶縁膜を形成する工程と、この第１の絶
縁膜の表面に第１の転送電極を形成する工程と、この第
１転送電極の表面に第２の絶縁膜を形成すると共に第２
の転送電極が形成されるべき領域に対応する前記埋込み
チャネル層の部分の不純物濃度を低下させる第１の酸化
工程と、前記第２の転送電極が形成されるべき領域に対
応する前記第１絶縁膜の部分を除去する工程と、前記第
１絶縁膜を除去した領域に対応する前記埋込みチャネル
層の部分の表面に第３の絶縁膜を形成すると共にこの第
３の絶縁膜が表面に形成される前記埋込みチャネル層の
部分の不純物濃度を低下させる第２の酸化工程と、前記
第３の絶縁膜の表面に前記第２転送電極を形成する工程
とを有する、埋込みチャネル型電荷結合素子の製造方
法。 - 【請求項２】前記第１の酸化工程は低温で行う特許請求
の範囲第１項記載の電荷結合素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29806487A JPH079986B2 (ja) | 1987-11-26 | 1987-11-26 | 電荷結合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29806487A JPH079986B2 (ja) | 1987-11-26 | 1987-11-26 | 電荷結合素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01138757A JPH01138757A (ja) | 1989-05-31 |
| JPH079986B2 true JPH079986B2 (ja) | 1995-02-01 |
Family
ID=17854669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29806487A Expired - Fee Related JPH079986B2 (ja) | 1987-11-26 | 1987-11-26 | 電荷結合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079986B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04260370A (ja) * | 1991-02-14 | 1992-09-16 | Sony Corp | 固体撮像装置 |
-
1987
- 1987-11-26 JP JP29806487A patent/JPH079986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01138757A (ja) | 1989-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2551940B2 (ja) | 半導体素子の製造方法 | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| KR20010048716A (ko) | 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법 | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| JPH079986B2 (ja) | 電荷結合素子の製造方法 | |
| RU1830156C (ru) | Способ изготовлени полупроводниковых приборов | |
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| KR920001032B1 (ko) | 반도체장치의 제조방법 | |
| JPH0519979B2 (ja) | ||
| JP3173114B2 (ja) | 薄膜トランジスタ | |
| KR100289055B1 (ko) | 피-채널 이중확산 전력소자의 제조방법 | |
| JPS6237818B2 (ja) | ||
| JPH0682668B2 (ja) | 半導体装置の製造方法 | |
| JP2526476B2 (ja) | 半導体装置の製造方法 | |
| JPS62241376A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61231767A (ja) | アクテイブマトリクス基板の製造方法 | |
| JP3532494B2 (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JP2919659B2 (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| KR930006141B1 (ko) | 대칭적 소오스/드레인 접합형성 방법 | |
| JP3297102B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH0697276A (ja) | 半導体装置の製造方法 | |
| JPH0576787B2 (ja) | ||
| JPS587876A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS60133755A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |