JPH0799367A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH0799367A JPH0799367A JP5240017A JP24001793A JPH0799367A JP H0799367 A JPH0799367 A JP H0799367A JP 5240017 A JP5240017 A JP 5240017A JP 24001793 A JP24001793 A JP 24001793A JP H0799367 A JPH0799367 A JP H0799367A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- electrode
- package
- base substrate
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Semiconductor Lasers (AREA)
- Details Of Measuring And Other Instruments (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】半導体レーザパッケージを小型化すると共に、
半導体レーザチップに印加する高周波の不要輻射を抑制
する。 【構成】半導体レーザチップ１がパッケージベース基板
２にボンディングされ、上記パッケージベース基板２に
対して電極端子15が垂直方向に貫通して設けられてい
る。更に、上記半導体レーザチップ１が収納された半導
体レーザパッケージ32を構成している。そして、上記パ
ッケージベース基板を貫通する電極端子15が２層以上の
絶縁材料16, 17の間に挟み込まれた導電性材料で構成さ
れて電極が形成されている。
半導体レーザチップに印加する高周波の不要輻射を抑制
する。 【構成】半導体レーザチップ１がパッケージベース基板
２にボンディングされ、上記パッケージベース基板２に
対して電極端子15が垂直方向に貫通して設けられてい
る。更に、上記半導体レーザチップ１が収納された半導
体レーザパッケージ32を構成している。そして、上記パ
ッケージベース基板を貫通する電極端子15が２層以上の
絶縁材料16, 17の間に挟み込まれた導電性材料で構成さ
れて電極が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、光情報処理、光計測及
び光通信に適用される半導体レーザ装置に関するもので
ある。
び光通信に適用される半導体レーザ装置に関するもので
ある。
【０００２】
【従来の技術】従来の半導体レーザ装置の構造を図15に
示している。この図15において、１は半導体レーザチッ
プであって、半導体レーザチップ１が収納された半導体
レーザパッケージを構成し、２はパッケージベース基
板、３はモニタ用受光素子、４は電極端子、５は端子絶
縁部である。また、このような従来の技術を利用し、更
に多くの電極端子（10ピン）４，４，…を構成した半導
体レーザ装置の構造を図16に示している。この図16にお
いて、６は信号検出用受光素子である。
示している。この図15において、１は半導体レーザチッ
プであって、半導体レーザチップ１が収納された半導体
レーザパッケージを構成し、２はパッケージベース基
板、３はモニタ用受光素子、４は電極端子、５は端子絶
縁部である。また、このような従来の技術を利用し、更
に多くの電極端子（10ピン）４，４，…を構成した半導
体レーザ装置の構造を図16に示している。この図16にお
いて、６は信号検出用受光素子である。
【０００３】また、図15及び図16に示す従来の技術の問
題点を解決するために、新たに提案された従来の技術を
図17乃至図19に示している。この図17乃至図19におい
て、７はセラミック外縁部、８は金属ベース基板、９は
マイクロプリズム、10はカバーガラス、11は電極端子に
相当する電極配線パターンである。
題点を解決するために、新たに提案された従来の技術を
図17乃至図19に示している。この図17乃至図19におい
て、７はセラミック外縁部、８は金属ベース基板、９は
マイクロプリズム、10はカバーガラス、11は電極端子に
相当する電極配線パターンである。
【０００４】
【発明が解決しようとする課題】上述した半導体レーザ
装置において、図15に示す従来の技術では、パッケージ
ベース基板２に対して電極端子４を絶縁するために端子
絶縁部５が必要であり、この端子絶縁部５の材料として
はガラスや樹脂が用いられている。このような半導体レ
ーザパッケージの作製工程において、電極端子４をパッ
ケージベース基板２に接触しないようにするためには、
通常、端子絶縁部５に約１ｍｍ以上の穴径が必要であっ
た。従って、このような方法により半導体レーザパッケ
ージの電極端子４の数を増やすためには、端子絶縁部５
の穴の間隔を考慮して設計する必要があり、半導体レー
ザパッケージが大きくなってしまうという問題があっ
た。実際、このような技術を利用して10端子の半導体レ
ーザパッケージを構成した場合、図16に示すように、外
形が９ｍｍ径と非常に大きくなっていた。このような問
題を解決するために、上記端子絶縁部５の穴径を小さく
する例も示されているが、穴径が 0.8mm以下になると、
作製コストが非常に大きくなるという問題があった。
装置において、図15に示す従来の技術では、パッケージ
ベース基板２に対して電極端子４を絶縁するために端子
絶縁部５が必要であり、この端子絶縁部５の材料として
はガラスや樹脂が用いられている。このような半導体レ
ーザパッケージの作製工程において、電極端子４をパッ
ケージベース基板２に接触しないようにするためには、
通常、端子絶縁部５に約１ｍｍ以上の穴径が必要であっ
た。従って、このような方法により半導体レーザパッケ
ージの電極端子４の数を増やすためには、端子絶縁部５
の穴の間隔を考慮して設計する必要があり、半導体レー
ザパッケージが大きくなってしまうという問題があっ
た。実際、このような技術を利用して10端子の半導体レ
ーザパッケージを構成した場合、図16に示すように、外
形が９ｍｍ径と非常に大きくなっていた。このような問
題を解決するために、上記端子絶縁部５の穴径を小さく
する例も示されているが、穴径が 0.8mm以下になると、
作製コストが非常に大きくなるという問題があった。
【０００５】そこで、このような問題を解決する構造と
して、図17乃至図19に示すように、パッケージベース基
板２を貫通するような電極端子４を設けずに、電極配線
パターン11でもって電極端子を構成する構造が提案され
ている。このような半導体レーザパッケージにおいて
は、半導体レーザ装置として高出力の半導体レーザチッ
プ１を実装する必要があり、光磁気ディスクや相変化型
光ディスクに対応した光ピックアップに応用することを
考えた場合、半導体レーザ装置のノイズ特性を向上させ
るために、半導体レーザチップ１に数百ＭHzの高周波を
印加する必要がある。この半導体レーザチップ１に高周
波を印加する場合、上記図15に示す半導体レーザ装置に
おいては、例えば、実開昭６３−１６４８１３号公報に
示す構造に構成され、図20に示すように構成される。こ
の図20において、12は高周波回路基板、13は高周波回路
パッケージである。このように高周波回路基板12及びそ
の高周波が印加される半導体レーザパッケージの電極端
子４は、高周波回路パッケージ13及びパッケージベース
基板２によりシールドされており、高周波の外部への輻
射が最小限に抑えられることになる。このシールド特性
は、光ピックアップ及び光ディスク機器への不要輻射に
よる影響を抑えるためにも、非常に重要な特性である。
しかし、図17乃至図19に示す半導体レーザパッケージの
場合、半導体レーザチップ１への高周波の印加は、半導
体レーザパッケージの内部から周辺にまたがるように蒸
着された電極配線パターン11を通して印加する以外にな
く、特に、この電極配線パターン11において、半導体レ
ーザパッケージの周辺の表面に露出された部分から不要
輻射30が発生するという問題があった。
して、図17乃至図19に示すように、パッケージベース基
板２を貫通するような電極端子４を設けずに、電極配線
パターン11でもって電極端子を構成する構造が提案され
ている。このような半導体レーザパッケージにおいて
は、半導体レーザ装置として高出力の半導体レーザチッ
プ１を実装する必要があり、光磁気ディスクや相変化型
光ディスクに対応した光ピックアップに応用することを
考えた場合、半導体レーザ装置のノイズ特性を向上させ
るために、半導体レーザチップ１に数百ＭHzの高周波を
印加する必要がある。この半導体レーザチップ１に高周
波を印加する場合、上記図15に示す半導体レーザ装置に
おいては、例えば、実開昭６３−１６４８１３号公報に
示す構造に構成され、図20に示すように構成される。こ
の図20において、12は高周波回路基板、13は高周波回路
パッケージである。このように高周波回路基板12及びそ
の高周波が印加される半導体レーザパッケージの電極端
子４は、高周波回路パッケージ13及びパッケージベース
基板２によりシールドされており、高周波の外部への輻
射が最小限に抑えられることになる。このシールド特性
は、光ピックアップ及び光ディスク機器への不要輻射に
よる影響を抑えるためにも、非常に重要な特性である。
しかし、図17乃至図19に示す半導体レーザパッケージの
場合、半導体レーザチップ１への高周波の印加は、半導
体レーザパッケージの内部から周辺にまたがるように蒸
着された電極配線パターン11を通して印加する以外にな
く、特に、この電極配線パターン11において、半導体レ
ーザパッケージの周辺の表面に露出された部分から不要
輻射30が発生するという問題があった。
【０００６】本発明は、斯かる点に鑑みてなされたもの
で、半導体レーザパッケージの小型化を図ると共に、不
要輻射の発生を抑制することができるようにすることを
目的とするものである。
で、半導体レーザパッケージの小型化を図ると共に、不
要輻射の発生を抑制することができるようにすることを
目的とするものである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明が講じた手段は、半導体レーザチップが直
接あるいはヒートシンク材を介してパッケージベース基
板にボンディングされ、上記パッケージベース基板に対
して電極端子の一部又は全端子が垂直方向に貫通して設
けられ、上記半導体レーザチップが収納された半導体レ
ーザパッケージを構成している半導体レーザ装置を対象
としている。そして、上記パッケージベース基板を貫通
する電極端子が２層以上の絶縁材料の間に挟み込まれた
導電性材料で構成されて電極が形成された構成としてい
る。また、上記電極には電気回路が実装された構成と
し、また、上記パッケージベース基板を垂直方向に貫通
する電極端子は、高周波が印加される電極端子に構成さ
れ、また、上記パッケージベース基板は、平板状又は凹
状に形成された構成としている。また、上記半導体レー
ザパッケージは、リードフレームに複数個連結して形成
され、また、上記電極端子に接続される電気回路の回路
基板にはスルーホールが形成され、１つのスルーホール
に複数の電極端子を有する電極が挿入された構成として
いる。
めに、本発明が講じた手段は、半導体レーザチップが直
接あるいはヒートシンク材を介してパッケージベース基
板にボンディングされ、上記パッケージベース基板に対
して電極端子の一部又は全端子が垂直方向に貫通して設
けられ、上記半導体レーザチップが収納された半導体レ
ーザパッケージを構成している半導体レーザ装置を対象
としている。そして、上記パッケージベース基板を貫通
する電極端子が２層以上の絶縁材料の間に挟み込まれた
導電性材料で構成されて電極が形成された構成としてい
る。また、上記電極には電気回路が実装された構成と
し、また、上記パッケージベース基板を垂直方向に貫通
する電極端子は、高周波が印加される電極端子に構成さ
れ、また、上記パッケージベース基板は、平板状又は凹
状に形成された構成としている。また、上記半導体レー
ザパッケージは、リードフレームに複数個連結して形成
され、また、上記電極端子に接続される電気回路の回路
基板にはスルーホールが形成され、１つのスルーホール
に複数の電極端子を有する電極が挿入された構成として
いる。
【０００８】
【作用】上記の構成により、本発明では、電極端子が、
２層以上の絶縁材料の間に挟み込まれた導電性材料で形
成されているので、半導体レーザチップ及び／又はその
他の素子チップ（受光素子チップ、演算回路素子チップ
等）を収納し、且つ多くの電極端子を必要とする半導体
レーザパッケージを非常に小型化することができる。し
かも、上記電極端子がパッケージベース基板を垂直方向
に貫通していることから、半導体レーザチップに印加す
る高周波の外部への不要輻射を抑えることができる。
２層以上の絶縁材料の間に挟み込まれた導電性材料で形
成されているので、半導体レーザチップ及び／又はその
他の素子チップ（受光素子チップ、演算回路素子チップ
等）を収納し、且つ多くの電極端子を必要とする半導体
レーザパッケージを非常に小型化することができる。し
かも、上記電極端子がパッケージベース基板を垂直方向
に貫通していることから、半導体レーザチップに印加す
る高周波の外部への不要輻射を抑えることができる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１乃至図４は、本発明の第１実施例を示
している。この図１において、１は半導体レーザチッ
プ、２はパッケージベース基板、６は信号検出用受光素
子、14は５端子が一体化されたセラミック２層電極、15
はセラミック２層電極14に形成されて電極端子となる金
属蒸着パターンであって、上記半導体レーザチップ１は
パッケージベース基板２に直接あるいはヒートシンク材
を介してボンディングされている。また、図３におい
て、16は第１のセラミック層、17は第２のセラミック
層、18は各セラミック層16，17の張り合わせ面、19及び
20は各セラミック層16，17における上面及び18の反対面
の外側面である。また、図４において、21はセラミック
２層電極14が挿入される貫通孔である。上記図１におけ
るセラミック２層電極は、図３に示すように、第１のセ
ラミック層16と第２のセラミック層17とを張り合わせ面
18にて張り合わせすることにより形成されている。つま
り、第１のセラミック層16と第２のセラミック層17と
は、それぞれ張り合わせ面18と上面19及び外側面20と
に、複数本（図３の場合５本）の金属蒸着パターン15が
形成されている。これらの２つのセラミック層を張り合
わせ面18において、お互いの５本の電極端子である金属
蒸着パターン15が重なるように張り合わせる。このよう
にして作製したセラミック２層電極14を、図４に示すよ
うに、パッケージベース基板２に形成された貫通孔21に
差し込むことにより、半導体レーザパッケージ32が完成
する。
に説明する。図１乃至図４は、本発明の第１実施例を示
している。この図１において、１は半導体レーザチッ
プ、２はパッケージベース基板、６は信号検出用受光素
子、14は５端子が一体化されたセラミック２層電極、15
はセラミック２層電極14に形成されて電極端子となる金
属蒸着パターンであって、上記半導体レーザチップ１は
パッケージベース基板２に直接あるいはヒートシンク材
を介してボンディングされている。また、図３におい
て、16は第１のセラミック層、17は第２のセラミック
層、18は各セラミック層16，17の張り合わせ面、19及び
20は各セラミック層16，17における上面及び18の反対面
の外側面である。また、図４において、21はセラミック
２層電極14が挿入される貫通孔である。上記図１におけ
るセラミック２層電極は、図３に示すように、第１のセ
ラミック層16と第２のセラミック層17とを張り合わせ面
18にて張り合わせすることにより形成されている。つま
り、第１のセラミック層16と第２のセラミック層17と
は、それぞれ張り合わせ面18と上面19及び外側面20と
に、複数本（図３の場合５本）の金属蒸着パターン15が
形成されている。これらの２つのセラミック層を張り合
わせ面18において、お互いの５本の電極端子である金属
蒸着パターン15が重なるように張り合わせる。このよう
にして作製したセラミック２層電極14を、図４に示すよ
うに、パッケージベース基板２に形成された貫通孔21に
差し込むことにより、半導体レーザパッケージ32が完成
する。
【００１０】上記半導体レーザパッケージ32において
は、金属蒸着パターン15である複数の電極端子（図３の
場合５本）を一度に差し込むことができるので、従来の
ようにピン数分だけ電極端子を差し込む必要がない。ま
た、電極端子である金属蒸着パターン15とパッケージベ
ース基板２との絶縁も、セラミック２層電極14自体の表
面が絶縁性をもっているため、特に留意することなく差
し込むだけで絶縁が確保できるので、従来の図15及び図
16に示す半導体レーザパッケージのように端子絶縁部５
内におけるピン位置を考慮する必要がなくなり、作製が
容易に行える。また、セラミック２層電極14自体は、 1
00μｍ程度までなら容易に薄くでき、しかも、その表面
の金属蒸着パターン15は、蒸着マスクにより 100μｍ幅
の電極パターン形成が容易に可能であることから、セラ
ミック２層電極14自体を非常に小さくするすることがで
き、ひいては半導体レーザパッケージ32の小型化を図る
ことができる。実際に図１に示す半導体レーザパッケー
ジ32においては、セラミック２層電極14の厚みを 0.4mm
としても３mm角の10端子パッケージを実現することがで
きることからも、非常に小型化に寄与する構造となる。
は、金属蒸着パターン15である複数の電極端子（図３の
場合５本）を一度に差し込むことができるので、従来の
ようにピン数分だけ電極端子を差し込む必要がない。ま
た、電極端子である金属蒸着パターン15とパッケージベ
ース基板２との絶縁も、セラミック２層電極14自体の表
面が絶縁性をもっているため、特に留意することなく差
し込むだけで絶縁が確保できるので、従来の図15及び図
16に示す半導体レーザパッケージのように端子絶縁部５
内におけるピン位置を考慮する必要がなくなり、作製が
容易に行える。また、セラミック２層電極14自体は、 1
00μｍ程度までなら容易に薄くでき、しかも、その表面
の金属蒸着パターン15は、蒸着マスクにより 100μｍ幅
の電極パターン形成が容易に可能であることから、セラ
ミック２層電極14自体を非常に小さくするすることがで
き、ひいては半導体レーザパッケージ32の小型化を図る
ことができる。実際に図１に示す半導体レーザパッケー
ジ32においては、セラミック２層電極14の厚みを 0.4mm
としても３mm角の10端子パッケージを実現することがで
きることからも、非常に小型化に寄与する構造となる。
【００１１】また、上記セラミック２層電極14の構造を
いかして、図５に示すように、平板状のパッケージベー
ス基板２にすることにより、パッケージベース基板２自
体も低コストで実現できるとともに、さらに小型化が実
現できる。そして、この図５に示す平板のパッケージベ
ース基板２においては、例えば、本願発明者が提案した
特開平４−１９６１８９号公報に示すような素子、すな
はち、図６に示すように、45゜のマイクロミラー23を形
成したシリコン基板22上に半導体レーザチップ１を配置
し、半導体レーザチップ１からの出射光を上方に向ける
ようにした素子を採用することにより、半導体レーザ装
置を構成することが可能になる。尚、図６における24は
受光素子領域である。
いかして、図５に示すように、平板状のパッケージベー
ス基板２にすることにより、パッケージベース基板２自
体も低コストで実現できるとともに、さらに小型化が実
現できる。そして、この図５に示す平板のパッケージベ
ース基板２においては、例えば、本願発明者が提案した
特開平４−１９６１８９号公報に示すような素子、すな
はち、図６に示すように、45゜のマイクロミラー23を形
成したシリコン基板22上に半導体レーザチップ１を配置
し、半導体レーザチップ１からの出射光を上方に向ける
ようにした素子を採用することにより、半導体レーザ装
置を構成することが可能になる。尚、図６における24は
受光素子領域である。
【００１２】また、図７に示すように、パッケージベー
ス基板２の外周部を高くして断面を凹状にすることによ
り、図15及び図16に示すような従来の半導体レーザパッ
ケージに必要であった複雑な構造の金属キャップ（図８
参照）が不要になり、ガラス板（又は樹脂等の透明部
材）25のみで封止できるようになり、さらに低コスト化
が可能である。尚、図８に示す従来の金属キャップにお
いて、26は金属キャップ外周部、27は窓ガラスである。
また、この図７においては、ガラス基板25のかわりにホ
ログラム光学素子や偏光フィルタ、更に、プリズム等の
光学部材を用いることにより、更に機能を付加した素子
を得ることができるようになる。
ス基板２の外周部を高くして断面を凹状にすることによ
り、図15及び図16に示すような従来の半導体レーザパッ
ケージに必要であった複雑な構造の金属キャップ（図８
参照）が不要になり、ガラス板（又は樹脂等の透明部
材）25のみで封止できるようになり、さらに低コスト化
が可能である。尚、図８に示す従来の金属キャップにお
いて、26は金属キャップ外周部、27は窓ガラスである。
また、この図７においては、ガラス基板25のかわりにホ
ログラム光学素子や偏光フィルタ、更に、プリズム等の
光学部材を用いることにより、更に機能を付加した素子
を得ることができるようになる。
【００１３】図９は、上述した第１の実施例で示した半
導体レーザパッケージ32を適用し、半導体レーザチップ
１に高周波を印加する高周波回路基板12を接続した半導
体レーザ装置を示している。この図９において、28はホ
ログラム光学素子、29はハンダ付部、 12aは高周波回路
基板12に形成され半導体レーザチップ１に接続される電
気回路である。この図９に示す半導体レーザ装置におい
ては、半導体レーザチップ１に高周波を印加するセラミ
ック２層電極14が、高周波回路パッケージ13とパッケー
ジベース基盤２とにシールドされており、電極配線パタ
ーンが表面に露出することがないため、高周波の不要輻
射を抑えることができる。しかも、高周波を印加する高
周波回路基板12には、高周波電気回路12a が実装される
と共に、２つのスルーホール12b, 12bが形成され、各ス
ルーホール12b, 12bにセラミック２層電極14が挿入され
ており、電極端子を10端子構成することができるため、
回路基板コストを低減できると共に、セラミック２層電
極14を高周波回路基板12の各スルーホール12b, 12bに差
し込む際にも、セラミック２層電極14が少なく且つセラ
ミック２層電極14自体が硬いことにより、セラミック２
層電極14の曲がり等による差込み不良を防止することが
できる。
導体レーザパッケージ32を適用し、半導体レーザチップ
１に高周波を印加する高周波回路基板12を接続した半導
体レーザ装置を示している。この図９において、28はホ
ログラム光学素子、29はハンダ付部、 12aは高周波回路
基板12に形成され半導体レーザチップ１に接続される電
気回路である。この図９に示す半導体レーザ装置におい
ては、半導体レーザチップ１に高周波を印加するセラミ
ック２層電極14が、高周波回路パッケージ13とパッケー
ジベース基盤２とにシールドされており、電極配線パタ
ーンが表面に露出することがないため、高周波の不要輻
射を抑えることができる。しかも、高周波を印加する高
周波回路基板12には、高周波電気回路12a が実装される
と共に、２つのスルーホール12b, 12bが形成され、各ス
ルーホール12b, 12bにセラミック２層電極14が挿入され
ており、電極端子を10端子構成することができるため、
回路基板コストを低減できると共に、セラミック２層電
極14を高周波回路基板12の各スルーホール12b, 12bに差
し込む際にも、セラミック２層電極14が少なく且つセラ
ミック２層電極14自体が硬いことにより、セラミック２
層電極14の曲がり等による差込み不良を防止することが
できる。
【００１４】図10は、本発明による半導体レーザパッケ
ージ32をリードフレーム化した構造を示し、半導体レー
ザパッケージ32がリードフレーム31に複数個連結して形
成されている。この図10に示す半導体レーザ装置におい
ては、従来、図15及び図16に示すような電極端子４がパ
ッケージベース基盤２に対して垂直方向に設けられてい
る半導体レーザパッケージ32は、個別に取り扱われてい
たが、図10に示すように、半導体レーザパッケージ32を
リードフレーム31に配置することにより、多連構造にす
ることができ、製造時の位置決め精度の向上及び取り扱
い速度の向上を図ることができ、コスト低減を図ること
ができる。
ージ32をリードフレーム化した構造を示し、半導体レー
ザパッケージ32がリードフレーム31に複数個連結して形
成されている。この図10に示す半導体レーザ装置におい
ては、従来、図15及び図16に示すような電極端子４がパ
ッケージベース基盤２に対して垂直方向に設けられてい
る半導体レーザパッケージ32は、個別に取り扱われてい
たが、図10に示すように、半導体レーザパッケージ32を
リードフレーム31に配置することにより、多連構造にす
ることができ、製造時の位置決め精度の向上及び取り扱
い速度の向上を図ることができ、コスト低減を図ること
ができる。
【００１５】図11は、セラミック２層電極14の他の実施
例を示し、前実施例が金属蒸着パターン15で電極端子を
構成したのに代えて、金属端子30で電極端子を構成した
もので、金属端子30を２つのセラミック層16，17で挟み
込んだもので、前実施例と同様の効果を発揮する。ま
た、上記セラミック２層電極14は、２つのセラミック層
16，17に限られず、更に多層に刷るようにしてもよく、
また、スルーホールを用いてセラミック層間の電極端子
を連結することにより複雑な電極構造を実現するように
してもよく、これによってより顕著な効果を発揮する。
また、絶縁材料としてセラミックを用いているが、樹脂
等他の絶縁材料でも同様の効果を発揮する。
例を示し、前実施例が金属蒸着パターン15で電極端子を
構成したのに代えて、金属端子30で電極端子を構成した
もので、金属端子30を２つのセラミック層16，17で挟み
込んだもので、前実施例と同様の効果を発揮する。ま
た、上記セラミック２層電極14は、２つのセラミック層
16，17に限られず、更に多層に刷るようにしてもよく、
また、スルーホールを用いてセラミック層間の電極端子
を連結することにより複雑な電極構造を実現するように
してもよく、これによってより顕著な効果を発揮する。
また、絶縁材料としてセラミックを用いているが、樹脂
等他の絶縁材料でも同様の効果を発揮する。
【００１６】図12は、請求項２に係る発明の実施例を示
し、セラミック２層電極14自体に高周波回路、演算回路
等の通常の電気回路33を構成したもので、電気回路素子
34がセラミック２層電極14に実装されている。この結
果、より機能の優れた半導体レーザ装置を得ることもで
きる。尚、図12における半導体レーザ装置において、図
７に示すように、パッケージベース基板２の外周部を高
く設計することにより、図７の半導体レーザパッケージ
32と同等の効果が得ることができる。
し、セラミック２層電極14自体に高周波回路、演算回路
等の通常の電気回路33を構成したもので、電気回路素子
34がセラミック２層電極14に実装されている。この結
果、より機能の優れた半導体レーザ装置を得ることもで
きる。尚、図12における半導体レーザ装置において、図
７に示すように、パッケージベース基板２の外周部を高
く設計することにより、図７の半導体レーザパッケージ
32と同等の効果が得ることができる。
【００１７】図13及び図14は、請求項３に係る発明の実
施例における前提構造を示し、半導体レーザチップ１に
高周波を印加する高周波印加用電極端子35がパッケージ
ベース基板２に対して垂直方向に端子絶縁部34介して貫
挿されている。この高周波印加用電極端子35及び端子絶
縁部34を図１又は図11に示すセラミック２層電極14で構
成する。尚、図13及び図14において、７はセラミック外
縁部、11は電極端子に相当する電極配線パターンであ
る。このような構造にすることにより、半導体レーザに
高周波を印加する電極端子35だけはパッケージベース基
板２に対して垂直であるため、高周波回路基板及び高周
波回路パッケージとの接続を考えた場合、図９に示す実
施例と同様、高周波回路パッケージ13とパッケージベー
ス基板２とにより、高周波印加用電極端子35であるセラ
ミック２層電極14をシールドでき、表面に露出すること
がなくなるため、高周波の不要輻射を抑えることができ
る。また、垂直方向の電極端子は製作コストが高いた
め、本実施例に示すように垂直方向の電極端子35をセラ
ミック２層電極14として半導体レーザチップ１の端子の
みに限定し、その他の受光素子等の電極端子は、従来と
同様の電極配線パターン11を採用することにより、高周
波の不要輻射の抑制と製作コスト低減とを図ることがで
きる。
施例における前提構造を示し、半導体レーザチップ１に
高周波を印加する高周波印加用電極端子35がパッケージ
ベース基板２に対して垂直方向に端子絶縁部34介して貫
挿されている。この高周波印加用電極端子35及び端子絶
縁部34を図１又は図11に示すセラミック２層電極14で構
成する。尚、図13及び図14において、７はセラミック外
縁部、11は電極端子に相当する電極配線パターンであ
る。このような構造にすることにより、半導体レーザに
高周波を印加する電極端子35だけはパッケージベース基
板２に対して垂直であるため、高周波回路基板及び高周
波回路パッケージとの接続を考えた場合、図９に示す実
施例と同様、高周波回路パッケージ13とパッケージベー
ス基板２とにより、高周波印加用電極端子35であるセラ
ミック２層電極14をシールドでき、表面に露出すること
がなくなるため、高周波の不要輻射を抑えることができ
る。また、垂直方向の電極端子は製作コストが高いた
め、本実施例に示すように垂直方向の電極端子35をセラ
ミック２層電極14として半導体レーザチップ１の端子の
みに限定し、その他の受光素子等の電極端子は、従来と
同様の電極配線パターン11を採用することにより、高周
波の不要輻射の抑制と製作コスト低減とを図ることがで
きる。
【００１８】
【発明の効果】以上のように、本発明によれば、電極端
子が、２層以上の絶縁材料の間に挟み込まれた導電性材
料で形成されているので、半導体レーザチップ及び／又
はその他の素子チップ（受光素子チップ、演算回路素子
チップ等）を収納し、且つ多くの電極端子を必要とする
半導体レーザパッケージを非常に小型化することができ
る。また、上記電極をパッケージベース基板に差し込む
ことのみでもって絶縁を確保することができるので、作
成の容易化を図ることができる。また、上記電極に電気
回路を実装することにより、機能に優れたものとするこ
とができる。また、上記電極端子がパッケージベース基
板を垂直方向に貫通していることから、半導体レーザチ
ップに印加する高周波の外部への不要輻射を抑えること
ができる。また、上記パッケージベース基板を平板上に
形成することにより、より低コストで半導体レーザパッ
ケージを実現することができる。また、パッケージベー
ス基板として周辺部を高くした構造を採用することによ
り、金属キャップが不要の半導体レーザパッケージを実
現することができる。更に、絶縁材料による多層電極に
構成することにより、複雑な配線構造や電気回路の一体
化を実現することができる。
子が、２層以上の絶縁材料の間に挟み込まれた導電性材
料で形成されているので、半導体レーザチップ及び／又
はその他の素子チップ（受光素子チップ、演算回路素子
チップ等）を収納し、且つ多くの電極端子を必要とする
半導体レーザパッケージを非常に小型化することができ
る。また、上記電極をパッケージベース基板に差し込む
ことのみでもって絶縁を確保することができるので、作
成の容易化を図ることができる。また、上記電極に電気
回路を実装することにより、機能に優れたものとするこ
とができる。また、上記電極端子がパッケージベース基
板を垂直方向に貫通していることから、半導体レーザチ
ップに印加する高周波の外部への不要輻射を抑えること
ができる。また、上記パッケージベース基板を平板上に
形成することにより、より低コストで半導体レーザパッ
ケージを実現することができる。また、パッケージベー
ス基板として周辺部を高くした構造を採用することによ
り、金属キャップが不要の半導体レーザパッケージを実
現することができる。更に、絶縁材料による多層電極に
構成することにより、複雑な配線構造や電気回路の一体
化を実現することができる。
【図１】半導体レーザ装置の概略正面図である。
【図２】半導体レーザ装置の概略平面図である。
【図３】半導体レーザ装置の電極を示す斜視図である。
【図４】半導体レーザ装置のパッケージベース基板の斜
視図である。
視図である。
【図５】パッケージベース基板を示す正面図である。
【図６】半導体レーザ素子の構造図である。
【図７】半導体レーザ装置のパッケージベース基板の変
形例を示す正面図である。
形例を示す正面図である。
【図８】従来の半導体レーザ装置のキャップを示す断面
正面図である。
正面図である。
【図９】高周波回路基板を接続した半導体レーザ装置の
断面正面図である。
断面正面図である。
【図１０】リードフレーム化した半導体レーザ装置の平
面図である。
面図である。
【図１１】電極の他の実施例を示す斜視図である。
【図１２】電気回路を備えた半導体レーザ装置の断面正
面図である。
面図である。
【図１３】半導体レーザ装置の他の実施例を示す平面図
である。
である。
【図１４】半導体レーザ装置の他の実施例を示す断面正
面図である。
面図である。
【図１５】従来の半導体レーザ装置を示す斜視図であ
る。
る。
【図１６】従来の他の半導体レーザ装置を示す斜視図で
ある。
ある。
【図１７】従来の他の半導体レーザ装置を示す断面正面
図である。
図である。
【図１８】従来の他の半導体レーザ装置を示す平面図で
ある。
ある。
【図１９】従来の他の半導体レーザ装置を示す断面側面
図である。
図である。
【図２０】高周波回路基板を接続した従来の半導体レー
ザ装置の断面正面図である。
ザ装置の断面正面図である。
1 半導体レーザチップ 2 パッケージベース基板 12 高周波回路基板 12a 高周波電気回路 12b スルーホール 13 高周波回路パッケージ 14 セラミック２層電極 15 金属蒸着パターン 16 第１のセラミック層 17 第２のセラミック層 18 張り合わせ面 21 貫通孔 30 棒状金属端子 31 リードフレーム 32 半導体レーザパッケージ 33 電気回路
フロントページの続き (72)発明者 吉川 昭男 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (6)
- 【請求項１】 半導体レーザチップが直接あるいはヒー
トシンク材を介してパッケージベース基板にボンディン
グされ、上記パッケージベース基板に対して電極端子の
一部又は全端子が垂直方向に貫通して設けられ、 上記半導体レーザチップが収納された半導体レーザパッ
ケージを構成している半導体レーザ装置であって、 上記パッケージベース基板を貫通する電極端子が２層以
上の絶縁材料の間に挟み込まれた導電性材料で構成され
て電極が形成されていることを特徴とする半導体レーザ
装置。 - 【請求項２】 半導体レーザチップが直接あるいはヒー
トシンク材を介してパッケージベース基板にボンディン
グされ、上記パッケージベース基板に対して電極端子の
一部又は全端子が垂直方向に貫通して設けられ、 上記半導体レーザチップが収納された半導体レーザパッ
ケージを構成している半導体レーザ装置であって、 上記パッケージベース基板を貫通する電極端子が２層以
上の絶縁材料の間に挟み込まれた導電性材料で構成され
て電極が形成される一方、 上記電極に電気回路が実装されていることを特徴とする
半導体レーザ装置。 - 【請求項３】 請求項１記載の半導体レーザ装置におい
て、 パッケージベース基板を垂直方向に貫通する電極端子
は、高周波が印加される電極端子に構成されていること
を特徴とする半導体レーザ装置。 - 【請求項４】 請求項１乃至３の何れか１に記載の半導
体レーザ装置において、 パッケージベース基板は、平板状又は凹状に形成されて
いることを特徴とする半導体レーザ装置。 - 【請求項５】 請求項１乃至４の何れか１に記載の半導
体レーザ装置において、 半導体レーザパッケージは、リードフレームに複数個連
結して形成されていることを特徴とする半導体レーザ装
置。 - 【請求項６】 請求項１乃至５の何れか１に記載の半導
体レーザ装置において、 電極端子に接続される電気回路の回路基板にはスルーホ
ールが形成され、１つのスルーホールに複数の電極端子
を有する電極が挿入されていることを特徴とする半導体
レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24001793A JP3201893B2 (ja) | 1993-09-27 | 1993-09-27 | 半導体レーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24001793A JP3201893B2 (ja) | 1993-09-27 | 1993-09-27 | 半導体レーザ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000243799A Division JP3509070B2 (ja) | 2000-08-11 | 2000-08-11 | パッケージを用いた電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799367A true JPH0799367A (ja) | 1995-04-11 |
| JP3201893B2 JP3201893B2 (ja) | 2001-08-27 |
Family
ID=17053228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24001793A Expired - Fee Related JP3201893B2 (ja) | 1993-09-27 | 1993-09-27 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201893B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259973A (ja) * | 2003-02-26 | 2004-09-16 | Kyocera Corp | 光半導体素子収納用パッケージおよび光半導体装置 |
| JP2011129695A (ja) * | 2009-12-17 | 2011-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
-
1993
- 1993-09-27 JP JP24001793A patent/JP3201893B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259973A (ja) * | 2003-02-26 | 2004-09-16 | Kyocera Corp | 光半導体素子収納用パッケージおよび光半導体装置 |
| JP2011129695A (ja) * | 2009-12-17 | 2011-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3201893B2 (ja) | 2001-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507251B2 (ja) | 光センサｉｃパッケージおよびその組立方法 | |
| KR100982621B1 (ko) | 고체 촬상 장치 및 그의 제조 방법 | |
| JPH02244711A (ja) | 半導体パッケージ | |
| KR20020016517A (ko) | 내부에 전자소자를 밀봉하는 전자부품과 그 제조방법, 및이러한 전자부품에 적합한 프린트 배선판 | |
| US6617194B2 (en) | Electronic component, communication device, and manufacturing method for electronic component | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| JPH02237053A (ja) | 半導体チップの実装方法 | |
| JP3201893B2 (ja) | 半導体レーザ装置 | |
| JP3509070B2 (ja) | パッケージを用いた電子装置 | |
| JP2901356B2 (ja) | 混成集積回路 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JP3799348B2 (ja) | パッケージ及びそれを用いた電子装置 | |
| KR20000028840A (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPH05114776A (ja) | ベアチツプｌｓｉの実装構造 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| JPH03109760A (ja) | 半導体装置 | |
| JPS61281559A (ja) | 光検出装置 | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JPS61214565A (ja) | 半導体光センサ装置 | |
| JPH06104641A (ja) | 表面実装型発振器 | |
| JPH09139441A (ja) | 半導体装置およびその製造方法 | |
| JPH06132445A (ja) | 電子部品のパッケージ | |
| JPS61222358A (ja) | 半導体装置 | |
| JPH05102336A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |