JPH0799208A - 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法 - Google Patents

液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法

Info

Publication number
JPH0799208A
JPH0799208A JP15178294A JP15178294A JPH0799208A JP H0799208 A JPH0799208 A JP H0799208A JP 15178294 A JP15178294 A JP 15178294A JP 15178294 A JP15178294 A JP 15178294A JP H0799208 A JPH0799208 A JP H0799208A
Authority
JP
Japan
Prior art keywords
gate
forming
field effect
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15178294A
Other languages
English (en)
Other versions
JP2789168B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP6151782A priority Critical patent/JP2789168B2/ja
Publication of JPH0799208A publication Critical patent/JPH0799208A/ja
Application granted granted Critical
Publication of JP2789168B2 publication Critical patent/JP2789168B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目 的】 オフ電流が少なく、かつオン、オフを高速
応答で行なうことができる液晶表示パネル用絶縁ゲート
型電界効果半導体装置の作製方法、また、下地材の材質
に左右されない液晶表示パネル用絶縁ゲート型電界効果
半導体装置の作製方法を提供する。 【構 成】 非単結晶半導体領域は、ゲート部によりマ
スクされている部分を除いた全てに、不純物を添加して
ソース領域およびドレイン領域が形成される。その後、
前記ゲート部をマスクとして、前記ソース領域およびド
レイン領域は、全体を紫外光で表面から内部方向に向か
って一部のみを加熱して結晶化せしめられる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示パネル等に用
いられる液晶表示パネル用絶縁ゲート型電界効果半導体
装置の作製方法に関する。
【0002】
【従来の技術】単結晶珪素を用いた絶縁ゲート型電界効
果半導体装置は、広く半導体分野に用いられている。そ
の代表例には、本出願人の発明にかかる特公昭50─1986
号公報に示されている「半導体装置およびその作製方
法」がある。しかし、水素が添加されていないチャネル
形成領域に単結晶半導体を用いるのではなく、水素また
はハロゲン元素が1原子%以上の濃度に添加された非単
結晶半導体により設けられた絶縁ゲート型電界効果半導
体装置は、本出願人のその後の出願にかかる特願昭53−
124021号公報に示されている「半導体装置およびその作
製方法」( 昭和53年10月7日出願)がその代表例であ
る。かかる水素またはハロゲン元素を添加した非単結晶
半導体、特に珪素半導体がチャネル形成領域に用いられ
た絶縁ゲート型電界効果半導体装置は、オフ電流が従来
より公知の単結晶半導体を用いた場合に比べて103 〜10
5 分の1も小さい。そのため、絶縁ゲート型電界効果半
導体装置は、液晶表示パネル制御用として用いることが
有効であるとされている。
【0003】この絶縁ゲート型電界効果半導体装置は、
前記特願昭53−124021号公報に示されているごとく、ゲ
ート電極がチャネル形成領域の半導体に対し、その上側
に設けられた横チャネル型絶縁ゲート型電界効果半導体
装置、また、本出願人の出願にかかる特願昭56−001767
号公報「絶縁ゲイト型電界効果半導体装置およびその作
製方法」( 昭和56年1月9日)に示された縦チャネル型
絶縁ゲート型電界効果半導体装置、およびゲート電極が
チャネル形成領域を構成する半導体の下側に設けられた
いわゆる一般的に公知の薄膜絶縁ゲート型電界効果半導
体装置が知られている。
【0004】しかし、そのうち後二者に比べ前者の前記
した構造は、従来より公知の単結晶珪素を用いた絶縁ゲ
ート型電界効果半導体装置と構造が同じであるため、す
でに出来上がった技術を応用できるというきわめて優れ
た特長を有するものであった。また、従来例として、特
開昭58−2073号公報に記載された電界効果型トラ
ンジスタは、ソース領域およびドレイン領域を選択的に
アニールすることにより多結晶領域とし、チャネル形成
領域を非晶質領域としている。すなわち、同公報に示さ
れている電界効果型トランジスタは、非晶質領域の一部
を選択的にアニール処理を行なうことによって多結晶領
域としている。
【0005】
【発明が解決しようとする課題】他方、かかる絶縁ゲー
ト型電界効果半導体装置においては、ソ−ス領域および
ドレイン領域の作製をCVD 法( プラズマCVD 法を含む)
により薄膜のディポジッションを行なうのではなくイオ
ン注入等により添加し、かつその添加物を400 度C以下
の水素またはハロゲン元素が脱気しない温度範囲でのア
ニ−ルにより活性のドナ−またはアクセプタとしなけれ
ばならない。また、液晶表示パネルのように複数の絶縁
ゲート型電界効果半導体装置を一つの絶縁基板上に作製
する場合、非単結晶半導体の所望領域に、不純物を選択
的に添加しているため、不純物領域の周囲に不純物が添
加されない非単結晶半導体領域が残る。この不純物が添
加されず結晶化されていない領域は、高い抵抗のため電
流がダラダラ流れ、高い周波数のスイッチングに応答で
きない。さらに、不純物領域の光アニール処理は、光エ
ネルギーが非単結晶半導体を通して下地材を加熱する。
その結果、不純物領域は、下地材の影響を受けて、特性
の悪い絶縁ゲート型電界効果半導体装置が作製される。
【0006】以上のような問題を解決するために、本発
明は、オフ電流が少なく、かつオン、オフを高速応答で
行なうことができる液晶表示パネル用絶縁ゲート型電界
効果半導体装置の作製方法を提供することを目的とす
る。また、本発明は、下地材の材質に左右されない液晶
表示パネル用絶縁ゲート型電界効果半導体装置の作製方
法を提供することを目的とする。
【0007】
【課題を解決するための手段】以上のような問題を解決
するために、本発明の液晶表示パネル用絶縁ゲート型電
界効果半導体装置の作製方法は、絶縁基板上に水素また
はハロゲン元素が添加された非単結晶半導体を形成する
工程と、当該非単結晶半導体にゲート絶縁膜を形成する
工程と、当該ゲート絶縁膜上に選択的にゲート電極を形
成することによりゲート部を形成する工程と、前記ゲー
ト部によりマスクされている部分を除いた全ての非単結
晶半導体領域に、不純物を添加してソース領域およびド
レイン領域を形成する工程と、前記ゲート部をマスクと
して、前記ソース領域およびドレイン領域の全体を紫外
光で表面から内部方向に向かって一部のみを加熱して結
晶化せしめる工程と、からなることを特徴とする。
【0008】本発明の液晶表示パネル用絶縁ゲート型電
界効果半導体装置の作製方法は、絶縁基板上に水素また
はハロゲン元素が添加された複数の非単結晶半導体領域
と、当該複数の非単結晶半導体上にゲート絶縁膜を形成
する工程と、当該複数のゲート絶縁膜上に選択的にそれ
ぞれゲート電極を形成することにより複数のゲート部を
形成する工程と、前記複数のゲート部によりマスクされ
ている部分を除いた全ての非単結晶半導体領域に、不純
物を添加して複数のソース領域およびドレイン領域を形
成する工程と、前記ゲート部をマスクとして、前記ソー
ス領域およびドレイン領域の全体を紫外光で表面から内
部方向に向かって一部のみを加熱して結晶化せしめる工
程とからなることにより同一絶縁基板上に複数の絶縁ゲ
ート型電界効果半導体装置を作製することを特徴とす
る。
【0009】本発明の課題を解決するための手段を具体
的に例示すると次のようになる。不純物の添加のないま
たは少ない非単結晶半導体(以下、水素またはハロゲン
元素が添加された非単結晶半導体を単に半導体または非
単結晶半導体と略記する)上にゲート絶縁物およびその
上にゲート電極が選択的に設けられた。さらに、このゲ
ート電極をマスクとしてイオン注入法等によりソ−ス、
ドレイン用の不純物を添加した、たとえばNチャネル型
絶縁ゲート型電界効果半導体装置では、リンまたは砒
素、Pチャネル型絶縁ゲート型電界効果半導体装置で
は、ホウ素を非単結晶半導体のソース、ドレイン領域の
内部にゲート絶縁膜を貫通してそれぞれ添加した。
【0010】この後、この不活性の不純物が添加された
領域を含み、基板全ての領域に対して、400 ℃以下の温
度で強光照射をし、強紫外光アニ−ル(以下単に光アニ
−ルという)を行なう。かくして、ゲート部により遮光
されたチャネル形成領域を除き、全ての非単結晶半導体
領域に対し、光照射を行なう。すると、ソースおよびド
レイン用の不純物領域を構成する非単結晶半導体は、全
て光照射され、それらの領域の結晶化度がチャネル形成
領域よりも助長された半導体、特に著しくは多結晶また
は単結晶構造の半導体に変成せしめた。すなわち、本発
明は、従来より公知の水素またはハロゲン元素が添加さ
れていない単結晶の半導体に対し、イオンを注入し、そ
れに強光アニ−ルを行なう。この光アニールを基板全面
にわたって行なうため、光を基板表面のー端より他端に
走査することにより結晶成長をプロセス上含ませ、結晶
化度を助長し不純物領域としたものである。
【0011】
【作 用】選択的に形成されたゲート部をマスクとし
て、当該マスクにより除かれた部分以外全ての領域の非
単結晶半導体に不純物が添加され、ソース領域およびド
レイン領域が形成されている。また、ゲート部をマスク
として、上記ソース領域およびドレイン領域は、その表
面から内部方向に向かって紫外光でアニール処理が施さ
れる。さらに、ソース領域およびドレイン領域からなる
全ての不純物領域は、一旦溶融された後、再結晶を移動
させることにより、単に全面を均一に加熱する場合に比
べて結晶粒径をより大きくすることができる。かくのご
とくして形成された不純物領域の周囲には、結晶化され
ずに残されている抵抗の高い非単結晶半導体がないた
め、電流がダラダラ流れない。
【0012】したがって、液晶表示パネル用絶縁ゲート
型電界効果半導体装置は、「ON」、「OFF 」に対し、オ
ン電流の立ち上がり時に流れ難かったり、また他方、電
流の立ち下がり時にダラダラ流れてしまったりすること
がなくなった。すなわち、本発明の液晶表示パネル用絶
縁ゲート型電界効果半導体装置は、オフ電流が少なく、
かつオン、オフを高速応答で行なうことができた。ま
た、アニール処理に際し、紫外光は、不純物領域の表面
から内部方向に向かって均等に加熱される。紫外光は、
光吸収係数が大きいため、不純物領域の表面から順次加
熱されて結晶が生長する。その結果、紫外光による光ア
ニール処理は、不純物領域が形成されている下地材を加
熱しないため、不純物領域に対して下地材による影響を
与えないので、液晶表示パネル用絶縁ゲート型電界効果
半導体装置としての特性を劣化させない。
【0013】
【実 施 例】図1は本発明の一実施例である絶縁ゲー
ト型電界効果半導体装置の製造工程を説明するための縦
断面図である。基板(1) は、たとえば石英ガラスからな
り、図1(A) に示すごとく、その厚さを1.1 mm と
し、大きさを10cm×10cmとした。この基板(1) の上
面には、ジシラン(Si2H6) の水銀励起法を用いない光プ
ラズマCVD(2537Åの波長を含む低圧水銀灯、基板温度21
0 度C) により、水素が1原子%以上の濃度に添加され
たアモルファス構造を含む非単結晶半導体(2) が、たと
えば0.2 μmの厚さに形成された。
【0014】さらに、この非単結晶半導体(2) の上面に
は、光CVD 法により、たとえば窒化珪素膜からなるゲー
ト絶縁膜(3) が同一反応炉で半導体表面を大気に触れる
ことなく積層された。すなわち、ゲート絶縁膜(3) は、
ジシラン(Si2H6 )とアンモニア(NH3 )、またはヒ
ドラジン(N2 4 )との反応( 2537Åの波長を含む低
圧水銀灯、基板温度250 ℃) により、Si3N4 を水銀増感
法を用いることなしに1000Åの厚さに作製された。この
後、絶縁ゲート型電界効果半導体装置を形成する領域
(5) を除いた部分は、プラズマエッチング法により除去
された。プラズマエッチング反応は、CF4 +O2(5%)
の反応性気体を導入すると共に、図示されていない平行
平板電極に周波数13.56MHzを印加して、室温で行われ
た。ゲート絶縁膜(3) は、上記基板(1)の全面にわたっ
て形成してもよい。
【0015】ゲート絶縁膜(3) 上には、N + の導電型の
微結晶または多結晶半導体が0.3 μmの厚さに積層され
た。このN+の半導体膜は、レジスト膜(6) を用いてフォ
トエッチング法で非所望な部分を除去した後、ゲート電
極(4) が形成された。その後、このレジスト膜(6) と、
N+半導体のゲート電極(4) と、ゲート絶縁膜(3)とから
なるゲート部をマスクとして、ソ−ス、ドレインとなる
領域には、イオン注入法により、1×1020cm-3の濃度
に図1(B) に示すごとく、一導電型の不純物、たとえば
リンが添加され、一対の不純物領域(7) 、(8) となっ
た。
【0016】さらに、基板(1) は、その全体に対し、ゲ
ート電極(4) のレジスト膜(6) が除去された後、強紫外
光(10)の光アニ−ル処理が行われた。すなわち、超高圧
水銀灯(出力5KW 、波長250 〜600 nm、光径15mm、
長さ180 mm) に対し裏面側は、放物面の反射鏡を用い
前方に石英のシリンドリカルレンズ(焦点距離150 c
m、集光部幅2 mm、長さ180 mm) により、線状に照
射部を構成した。そして、基板(1) の照射面は、線状照
射部に対して直交する方向に、5 〜50cm/ 分の速度で
走査( スキャン) され、基板10cm×10cmの全面に強
光(10)が照射されるようにした。
【0017】かくすると、ゲート電極(4) は、ゲート電
極(4) 側にリンが多量に添加されているため、十分光を
吸収し多結晶化した。また、不純物領域(7) 、(8) は、
一度溶融し再結晶化することにより走査する方向、すな
わち、X方向に溶融、再結晶をシフト(移動)させた。
その結果、単に全面を均一に加熱するのみに比べ、X方
向への走査による溶融、再結晶からなる成長機構が加わ
るため結晶粒径をより大きくすることができた。絶縁基
板上に選択的に非単結晶半導体が形成され、この非単結
晶半導体のゲート部で覆われたチャネル形成領域を除
き、他部の非単結晶半導体は、ソース領域またはドレイ
ン領域として作用し、この不純物領域の全ての非単結晶
半導体の結晶化を助長せしめることができる。この強光
アニ−ルにより多結晶化した領域は、不純物領域(7) 、
(8) の下側の全領域にまで及ぶ必要がない。すなわち、
不純物領域(7) 、(8) の表面のみを結晶化せしめること
によって、不純物領域(7) 、(8) が形成されている下地
材の影響を受けないようにすることができる。図1にお
いて、破線(11)、(11') で示したごとく、その上層部の
みが少なくとも結晶化し、不純物領域(7) 、(8) を活性
にすることが重要である。
【0018】さらに、そのソース領域およびドレイン領
域の端部(15)、(15') は、ゲート電極の端部(16)、(1
6') に対し、チャネル領域側に入り込むように設けられ
ている。そして、N型不純物領域 (7)、(8) 、I型非単
結晶半導体領域(2) 、接合界面(17)、(17') からなるチ
ャネル形成領域は、I型半導体領域における非単結晶半
導体、および不純物領域から入り込んだ結晶化半導体か
ら構成されるハイブリッド構造となっている。このI型
半導体領域内の結晶化半導体の程度は、光アニ−ルの走
査スピ−ド、強度(照度)によって決められる。
【0019】図1(B)の工程の後、ポリイミド樹脂
は、全面に2μmの厚さにコ−トされる。そして、ポリ
イミド樹脂には、電極穴(13)、(13') が形成された後、
アルミニュ−ムのオ−ムコンタクトおよびそのリ−ド(1
4)、(14') が形成される。この2層目のリード(14)、(1
4') は、形成する際に、ゲート電極(4) と連結してもよ
い。この光アニ−ルの結果は、シ−ト抵抗が光照射前の
4×10-3( オームcm) -1から1×10+2( オームcm)
-1になり、光アニール前と比べ電気伝導度特性が向上し
た。チャネル形成領域の長さが3μm、および10μmの
場合、チャネル幅1mmの条件下において、それぞれ図
2における符号(21)、(22)によって示されるごとく、V
th=+2V 、V DD=10V にて1×10-5A 、2×10-5A の電
流を得ることができた。なお、オフ電流は、(VGG=0V)
10-10 〜10-11 (A) であり、単結晶半導体の10-6(A) に
比べ104 の1も小さかった。
【0020】本実施例は、線状に集光された光を基板全
面にわたって走査するように照射したため、大面積大規
模集積化を行なうことが可能になった。そのため、大面
積例えば30cm×30cmのパネル内に500 個×500 個の
絶縁ゲート型電界効果半導体装置の作製すらも可能とす
ることができ、液晶表示素子の制御用絶縁ゲート型電界
効果半導体装置として応用することができた。光アニ−
ルプロセスによる400 ℃以下の低温処理であるため、多
結晶化または単結晶化した半導体がその内部の水素また
はハロゲン元素を含んで形成することができた。また、
光アニ−ルは、基板全面に対して同時に行なうのではな
く、一端より他端に走査させた。このため、筒状の超高
圧水銀灯から照射された光は、放物ミラ−および石英レ
ンズにより集光されて線状になった。そして、この線状
に集光された光は、これと直交した方向に基板を走査す
ることにより非単結晶半導体表面を光アニ−ルすること
ができた。
【0021】この光アニ−ルは、紫外線で行なうため、
非単結晶半導体の表面より内部方向への結晶化を助長さ
せた。このため、十分に多結晶化または単結晶化された
表面近傍の不純物領域は、チャネル形成領域におけるゲ
ート絶縁膜のごく近傍に流れる電流制御を支障なく行な
うことが可能となった。光照射アニ−ル工程に際し、チ
ャネル形成領域に添加された水素またはハロゲン元素
は、まったく影響を受けず、非単結晶半導体の状態を保
持できるため、オフ電流を単結晶半導体の1/103 〜1/10
5 にすることができる。ソ−ス領域およびドレイン領域
は、ゲート電極およびゲート絶縁膜を作った後、光アニ
−ルで作製するため、ゲート絶縁物界面に汚物が付着せ
ずに、特性を安定させる。さらに、従来より公知の方法
に比べ、基板材料として石英ガラスのみならず任意の基
板であるソ−ダガラス、耐熱性有機フィルムをも用いる
ことができる。
【0022】異種材料界面であるチャネル形成領域を構
成する非単結晶半導体─ゲート絶縁膜─ゲート電極の形
成は、同一反応炉内でのプロセスにより、大気に触れさ
せることなく作り得るため、界面凖位の発生が少ないと
いう特長を有する。なお、本実施例において、チャネル
形成領域の非単結晶半導体の酸素、炭素および窒素のい
ずれもが5×1018cm-3以下の不純物濃度であることが
重要である。すなわち、これらが従来公知の絶縁ゲート
型電界効果半導体装置においては、チャネル層に1〜3
×1020cm-3の濃度に混合してしまった。アモルファス
珪素半導体を用いる場合において、キャリア特にPチャ
ネル型絶縁ゲート型電界効果半導体装置で重要なホ−ル
のもつライフタイムが短くなり、特性が本実施例におけ
る絶縁ゲート型電界効果半導体装置の有する特性の1/
3以下の電流しか流れない。加えてヒステリシス特性を
DD─VGG特性にドレイン電界を2×106V/ cm以上加
える場合に観察されてしまった。また、他方酸素を5×
1018cm-3以下とすると、3×106V/ cmの電圧におい
てもヒステリシスの存在が観察されなかった
【0023】
【発明の効果】本発明によれば、不純物の添加、および
不純物領域の光アニールによる結晶粒径を大きくする結
晶化が選択的に行なわれないため、位置合わせの必要が
ない。本発明によれば、ゲート部でマスクされている部
分以外全ての非単結晶半導体領域に不純物が添加され、
その後この部分を光アニール処理するため、結晶化され
ずに抵抗の高い非単結晶半導体領域がなくなり、絶縁ゲ
ート型電界効果半導体装置のゲート電圧−ドレイン電流
特性にヒステリシスのない、高い周波数における良好な
スイッチング特性を得た。本発明によれば、絶縁ゲート
型電界効果半導体装置を1個1個選択しながら作製せず
に、光を走査することにより、多数の非単結晶半導体領
域の結晶粒径をより大きくせしめることができる。
【0024】本発明によれば、チャネル形成領域は、水
素またはハロゲン元素の添加により活性化されているた
め、絶縁ゲート型電界効果半導体装置における高い周波
数のスイッチング特性を向上させた。本発明によれば、
不純物の添加、または光アニール処理を選択的に行なわ
ないため、一つの絶縁基板に多数、たとえば、500個
×500個の液晶表示パネル用絶縁ゲート型電界効果半
導体装置を設けることができる。本発明によれば、紫外
光を不純物領域の表面から内部方向に向かって照射する
と、その表面から加熱されるため、不純物領域が形成さ
れている下地材の影響をなくすことができる。
【図面の簡単な説明】
【図1】本発明の一実施例である絶縁ゲート型電界効果
半導体装置の製造工程を説明するための縦断面図であ
る。
【図2】ドレイン電流─ゲート電圧の特性を示す図であ
る。
【符号の説明】
1・・・基板 3・・・ゲート
絶縁膜 2・・・非単結晶半導体 4・・・ゲート
電極 5・・・絶縁ゲート型電界効果半導体装置を形成する領
域 6・・・レジスト膜 7、8・・・不純物領域 10・・・強光 11・・・破線 13、13′・・・電極穴 14、14′・・・リード 15、15′・・・ソース領域およびドレイン領域の端
部 16、16′・・・ゲート電極の端部 17、17′・・・接合界面

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に水素またはハロゲン元素が
    添加された非単結晶半導体を形成する工程と、 当該非単結晶半導体にゲート絶縁膜を形成する工程と、 当該ゲート絶縁膜上に選択的にゲート電極を形成するこ
    とによりゲート部を形成する工程と、 前記ゲート部によりマスクされている部分を除いた全て
    の非単結晶半導体領域に、不純物を添加してソース領域
    およびドレイン領域を形成する工程と、 前記ゲート部をマスクとして、前記ソース領域およびド
    レイン領域の全体を紫外光で表面から内部方向に向かっ
    て一部のみを加熱して結晶化せしめる工程と、 からなることを特徴とする液晶表示パネル用絶縁ゲート
    型電界効果半導体装置の作製方法。
  2. 【請求項2】 絶縁基板上に水素またはハロゲン元素が
    添加された複数の非単結晶半導体領域と、当該複数の非
    単結晶半導体上にゲート絶縁膜を形成する工程と、 当該複数のゲート絶縁膜上に選択的にそれぞれゲート電
    極を形成することにより複数のゲート部を形成する工程
    と、 前記複数のゲート部によりマスクされている部分を除い
    た全ての非単結晶半導体領域に、不純物を添加して複数
    のソース領域およびドレイン領域を形成する工程と、 前記ゲート部をマスクとして、前記ソース領域およびド
    レイン領域の全体を紫外光で表面から内部方向に向かっ
    て一部のみを加熱して結晶化せしめる工程と、 からなることにより同一絶縁基板上に複数の絶縁ゲート
    型電界効果半導体装置を作製することを特徴とする液晶
    表示パネル用絶縁ゲート型電界効果半導体装置の作製方
    法。
JP6151782A 1994-06-10 1994-06-10 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法 Expired - Lifetime JP2789168B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6151782A JP2789168B2 (ja) 1994-06-10 1994-06-10 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6151782A JP2789168B2 (ja) 1994-06-10 1994-06-10 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4333726A Division JP2648785B2 (ja) 1992-11-20 1992-11-20 絶縁ゲート型電界効果半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH0799208A true JPH0799208A (ja) 1995-04-11
JP2789168B2 JP2789168B2 (ja) 1998-08-20

Family

ID=15526186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6151782A Expired - Lifetime JP2789168B2 (ja) 1994-06-10 1994-06-10 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP2789168B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482735B1 (ko) * 2001-02-27 2005-04-14 엔이씨 엘씨디 테크놀로지스, 엘티디. 패턴형성방법 및 액정표시장치 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS56108231A (en) * 1980-02-01 1981-08-27 Ushio Inc Annealing method of semiconductor wafer
JPS5791517A (en) * 1980-11-28 1982-06-07 Toshiba Corp Manufacture of semiconductor device
JPS582073A (ja) * 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
JPS5828867A (ja) * 1981-08-13 1983-02-19 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS58127382A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体装置
JPS5935423A (ja) * 1982-08-24 1984-02-27 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS5975670A (ja) * 1982-10-25 1984-04-28 Seiko Epson Corp 薄膜半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS56108231A (en) * 1980-02-01 1981-08-27 Ushio Inc Annealing method of semiconductor wafer
JPS5791517A (en) * 1980-11-28 1982-06-07 Toshiba Corp Manufacture of semiconductor device
JPS582073A (ja) * 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
JPS5828867A (ja) * 1981-08-13 1983-02-19 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS58127382A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体装置
JPS5935423A (ja) * 1982-08-24 1984-02-27 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS5975670A (ja) * 1982-10-25 1984-04-28 Seiko Epson Corp 薄膜半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482735B1 (ko) * 2001-02-27 2005-04-14 엔이씨 엘씨디 테크놀로지스, 엘티디. 패턴형성방법 및 액정표시장치 제조방법

Also Published As

Publication number Publication date
JP2789168B2 (ja) 1998-08-20

Similar Documents

Publication Publication Date Title
JPS60245172A (ja) 絶縁ゲイト型半導体装置
JPS60245173A (ja) 絶縁ゲイト型半導体装置
JPS60245174A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP2789168B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置の作製方法
JP3125982B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2996854B2 (ja) 絶縁ゲート型電界効果半導体装置作製方法
JP2789170B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2648788B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3125989B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2648783B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP2648785B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2996887B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2789171B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2996888B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3127441B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3125983B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP2996902B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置およびその作製方法
JP2648784B2 (ja) 液晶表示パネル用絶縁ゲート型電界効果半導体装置
JP3125981B2 (ja) 絶縁ゲート型電界効果半導体装置
JP3383262B2 (ja) 絶縁ゲート型電界効果半導体装置の駆動方法
JP3401531B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3401532B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JP3401533B2 (ja) 液晶表示パネル
JP3393535B2 (ja) 液晶表示パネル
JP2000340803A (ja) 絶縁ゲート型電界効果半導体装置の作製方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term