JPH0798335A - 容量性減衰器を有する高電圧差センサ - Google Patents
容量性減衰器を有する高電圧差センサInfo
- Publication number
- JPH0798335A JPH0798335A JP6138897A JP13889794A JPH0798335A JP H0798335 A JPH0798335 A JP H0798335A JP 6138897 A JP6138897 A JP 6138897A JP 13889794 A JP13889794 A JP 13889794A JP H0798335 A JPH0798335 A JP H0798335A
- Authority
- JP
- Japan
- Prior art keywords
- voltage difference
- high voltage
- capacitive
- voltage
- difference sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/04—Voltage dividers
- G01R15/06—Voltage dividers having reactive components, e.g. capacitive transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 電力消費および占有面積が少なく、設計・製
造が簡易な高電圧差センサを提供するために、 【構成】 それぞれ、モノリシック集積容量素子（Ｃ
１）の直列接続からなる２個の整合モノリシック容量性
分圧器回路網（Ｃ１，Ｃ２）からなって高電圧差入力信
号から減衰電圧差信号を発生させる減衰器を備え、各減
衰電圧差信号をそれぞれ増幅して比較器（８８）に供給
し、高電圧差入力信号が設定したレベル以上のときに第
１比較出力レベルを発生させるとともに、高電圧差入力
信号が選定したレベル以下のときに第２比較出力レベル
を発生させ、 【効果】 構成が簡単で低電力、高性能の小型高電圧差
センサを得る。
造が簡易な高電圧差センサを提供するために、 【構成】 それぞれ、モノリシック集積容量素子（Ｃ
１）の直列接続からなる２個の整合モノリシック容量性
分圧器回路網（Ｃ１，Ｃ２）からなって高電圧差入力信
号から減衰電圧差信号を発生させる減衰器を備え、各減
衰電圧差信号をそれぞれ増幅して比較器（８８）に供給
し、高電圧差入力信号が設定したレベル以上のときに第
１比較出力レベルを発生させるとともに、高電圧差入力
信号が選定したレベル以下のときに第２比較出力レベル
を発生させ、 【効果】 構成が簡単で低電力、高性能の小型高電圧差
センサを得る。
Description
【０００１】
【産業上の利用分野】本発明は、電圧センサの分野に属
し、特に、入力減衰器を用いる高電圧差センサに関する
ものである。
し、特に、入力減衰器を用いる高電圧差センサに関する
ものである。
【０００２】
【従来の技術】高電圧差センサは、典型的には高電圧電
源回路のような回路に使用するものであり、この種の回
路では、それぞれ直流高電位および交流成分を有する２
線路間の電圧差を感知する必要がある。高電圧差センサ
回路は、従来、典型的には、入力高電圧を電圧感知回路
により安全に取り扱い得るレベルまで比例的に逓降させ
るために抵抗分圧器を用いていた。しかしながら、かか
る抵抗分圧器回路は、幾多の欠点を有しており、例え
ば、分圧器の電力消費を最小にするために高い値の抵抗
器を用いると、その抵抗器群の完成に大面積のシリコン
領域を用いなければならず、反対に、占有面積を縮小す
るために低い値の抵抗器を用いると、高電圧に関連して
抵抗分圧器に大量の電力が消費される。
源回路のような回路に使用するものであり、この種の回
路では、それぞれ直流高電位および交流成分を有する２
線路間の電圧差を感知する必要がある。高電圧差センサ
回路は、従来、典型的には、入力高電圧を電圧感知回路
により安全に取り扱い得るレベルまで比例的に逓降させ
るために抵抗分圧器を用いていた。しかしながら、かか
る抵抗分圧器回路は、幾多の欠点を有しており、例え
ば、分圧器の電力消費を最小にするために高い値の抵抗
器を用いると、その抵抗器群の完成に大面積のシリコン
領域を用いなければならず、反対に、占有面積を縮小す
るために低い値の抵抗器を用いると、高電圧に関連して
抵抗分圧器に大量の電力が消費される。
【０００３】
【発明が解決しようとする課題】したがって、抵抗分圧
器を用いた従来のセンサ回路につきものの電力消費およ
び面積占有の損失を避けた高電圧差センサ回路を得るの
が望ましく、さらに、構成が簡単で小型であり、製造が
容易で、破壊せずに入力高電圧に耐え得るセンサ回路を
得るのが望ましい。
器を用いた従来のセンサ回路につきものの電力消費およ
び面積占有の損失を避けた高電圧差センサ回路を得るの
が望ましく、さらに、構成が簡単で小型であり、製造が
容易で、破壊せずに入力高電圧に耐え得るセンサ回路を
得るのが望ましい。
【０００４】
【課題を解決するための手段】したがって、本発明の目
的は、電力消費および占有面積が少なく、設計・製造が
簡易な高電圧差センサを提供することにある。本発明に
よれば、かかる目的が、高電圧差入力信号から減衰電圧
差信号を発生させるための整合モノリシック集積容量素
子の直列接続をそれぞれ含む整合モノリシック容量性分
圧器回路網を有する減衰器を用いた新たな高電圧差セン
サにより達成される。この電圧差センサは、さらに、減
衰電圧差信号を増幅するための増幅器および高電圧差入
力信号が選定したレベル以上のときに第１比較出力レベ
ルを発生させるとともに、高電圧差入力信号が選定した
レベル以下のときに第２比較出力レベルを発生させるた
めの比較器を含んでいる。
的は、電力消費および占有面積が少なく、設計・製造が
簡易な高電圧差センサを提供することにある。本発明に
よれば、かかる目的が、高電圧差入力信号から減衰電圧
差信号を発生させるための整合モノリシック集積容量素
子の直列接続をそれぞれ含む整合モノリシック容量性分
圧器回路網を有する減衰器を用いた新たな高電圧差セン
サにより達成される。この電圧差センサは、さらに、減
衰電圧差信号を増幅するための増幅器および高電圧差入
力信号が選定したレベル以上のときに第１比較出力レベ
ルを発生させるとともに、高電圧差入力信号が選定した
レベル以下のときに第２比較出力レベルを発生させるた
めの比較器を含んでいる。
【０００５】本発明の好適な実施例においては、モノリ
シック集積容量素子の各直列接続が、それぞれ第２容量
素子に直列に接続した同一容量値を有する一連の第１容
量素子を含んでおり、高電圧差入力信号が二連の第１容
量素子の各第１終端の相互間に供給されるとともに、減
衰電圧差信号が第２容量素子の相互間に発生する。
シック集積容量素子の各直列接続が、それぞれ第２容量
素子に直列に接続した同一容量値を有する一連の第１容
量素子を含んでおり、高電圧差入力信号が二連の第１容
量素子の各第１終端の相互間に供給されるとともに、減
衰電圧差信号が第２容量素子の相互間に発生する。
【０００６】本発明の他の好適な実施例においては、減
衰電圧差信号がそれぞれの出力端を差算器に結合させた
２個の緩衝増幅器によって増幅され、その差算器の出力
端は比較器に結合している。その替わりの好適な実施例
においては、容量性分圧器回路網が能動減衰器回路構成
における２個の増幅器に接続されており、能動減衰器の
各出力端が比較器に直接に結合しているので、より簡単
でより経済的な回路によって同一機能を達成している。
衰電圧差信号がそれぞれの出力端を差算器に結合させた
２個の緩衝増幅器によって増幅され、その差算器の出力
端は比較器に結合している。その替わりの好適な実施例
においては、容量性分圧器回路網が能動減衰器回路構成
における２個の増幅器に接続されており、能動減衰器の
各出力端が比較器に直接に結合しているので、より簡単
でより経済的な回路によって同一機能を達成している。
【０００７】本発明のさらに他の好適な実施例において
は、モノリシック集積容量素子の各直列接続を複数個の
第１多結晶シリコン層部分および複数個の少なくとも部
分的に重なった第２多結晶シリコン層部分によって形成
してあり、第１および第２の多結晶シリコン層部分は、
誘電体層により相互に電気的に絶縁されて相互に近接し
ている。
は、モノリシック集積容量素子の各直列接続を複数個の
第１多結晶シリコン層部分および複数個の少なくとも部
分的に重なった第２多結晶シリコン層部分によって形成
してあり、第１および第２の多結晶シリコン層部分は、
誘電体層により相互に電気的に絶縁されて相互に近接し
ている。
【０００８】相互に直列接続した集積容量素子群の使用
を示した従来技術（米国特許第４，０２８，６９４号明
細書および日本特許公報第６２−１３０，５５１号参
照）においては、その集積容量素子群が典型的にシリコ
ン基板層中の拡散領域を利用しており、その結果、高電
圧差センサ回路配置においては容量素子構造が用いられ
ていない。そのうえに、相互に直列接続した個別の容量
素子群を分圧に用いた従来周知の回路（米国特許第３，
８７０，９２６号および第３，９８８，６８４号明細書
参照）並びに増幅器に接続した容量素子群を用いた従来
周知の回路（米国特許第４，９４３，７６５号明細書参
照）においては、いずれも、整合モノリシック容量性分
圧器回路網を有する減衰器を用いた高電圧差センサを示
唆してはいない。
を示した従来技術（米国特許第４，０２８，６９４号明
細書および日本特許公報第６２−１３０，５５１号参
照）においては、その集積容量素子群が典型的にシリコ
ン基板層中の拡散領域を利用しており、その結果、高電
圧差センサ回路配置においては容量素子構造が用いられ
ていない。そのうえに、相互に直列接続した個別の容量
素子群を分圧に用いた従来周知の回路（米国特許第３，
８７０，９２６号および第３，９８８，６８４号明細書
参照）並びに増幅器に接続した容量素子群を用いた従来
周知の回路（米国特許第４，９４３，７６５号明細書参
照）においては、いずれも、整合モノリシック容量性分
圧器回路網を有する減衰器を用いた高電圧差センサを示
唆してはいない。
【０００９】（実施例）本発明による高電圧差センサの
減衰器部分に用いる容量性分圧器回路網を図１に模式的
に示す。容量性分圧器回路網１０は、所望個数の容量素
子の直列接続を含んでおり、一連の容量素子群を容量素
子１２，１４，１６および１８で表わし、容量素子１６
と１８との間の点線を、若干個数の容量素子を用い得る
ことを示すのに用いている。この一連の容量素子群は、
入力端子２０と出力端子３０との間に接続してあり、第
２容量素子３２は、出力端子３０と他の端子、ここでは
接地端子との間に接続してある。ｎ個の第１容量素子よ
りなって、それぞれ容量値ｎＣ１を有する端子２０と３
０との間の一連の容量素子群の等価容量がＣ１となる。
図１および後続の各図においては、簡単のために、この
等価容量値Ｃ１を太い電極板からなる単独の容量素子と
して示してある。
減衰器部分に用いる容量性分圧器回路網を図１に模式的
に示す。容量性分圧器回路網１０は、所望個数の容量素
子の直列接続を含んでおり、一連の容量素子群を容量素
子１２，１４，１６および１８で表わし、容量素子１６
と１８との間の点線を、若干個数の容量素子を用い得る
ことを示すのに用いている。この一連の容量素子群は、
入力端子２０と出力端子３０との間に接続してあり、第
２容量素子３２は、出力端子３０と他の端子、ここでは
接地端子との間に接続してある。ｎ個の第１容量素子よ
りなって、それぞれ容量値ｎＣ１を有する端子２０と３
０との間の一連の容量素子群の等価容量がＣ１となる。
図１および後続の各図においては、簡単のために、この
等価容量値Ｃ１を太い電極板からなる単独の容量素子と
して示してある。
【００１０】図１の容量性分圧器は、入力端子２０に現
れる入力電圧をＣ１と（Ｃ１＋Ｃ２）との比に従って減
衰させる役をし、出力端子３０に減衰出力電圧が現われ
る。実際には、入力端子２０に高電圧が現われると、そ
の高電圧の大部分が等価容量Ｃ１の両端間に現れて、有
意の減衰比を達成する。したがって、それぞれ容量値ｎ
Ｃ１を有するｎ個の容量素子により容量Ｃ１を形成する
ので、個々の容量素子の両端間電圧は、一連の容量素子
群の両端間電圧の１／ｎになる。入出力端子２０と３０
との間に接続した複数個の容量素子群内における入力高
電圧のかかる分布は、容量素子群をモノリシック集積回
路の形態で完成した場合に、個々の容量素子の破壊電圧
が相対的に低くなるので、重要であり、したがって、容
量性分圧器回路網は、入力端子２０における数百ボルト
程度の高電圧に耐え得ることになる。容量素子ｎＣ１お
よびＣ２の正確な容量値は、容量素子の個数ｎととも
に、当業者には明らかなように、期待する最高入力電
圧、所望の減衰比、使用する個々の容量素子の破壊電圧
などの所望の動作パラメータに応じて選定する。
れる入力電圧をＣ１と（Ｃ１＋Ｃ２）との比に従って減
衰させる役をし、出力端子３０に減衰出力電圧が現われ
る。実際には、入力端子２０に高電圧が現われると、そ
の高電圧の大部分が等価容量Ｃ１の両端間に現れて、有
意の減衰比を達成する。したがって、それぞれ容量値ｎ
Ｃ１を有するｎ個の容量素子により容量Ｃ１を形成する
ので、個々の容量素子の両端間電圧は、一連の容量素子
群の両端間電圧の１／ｎになる。入出力端子２０と３０
との間に接続した複数個の容量素子群内における入力高
電圧のかかる分布は、容量素子群をモノリシック集積回
路の形態で完成した場合に、個々の容量素子の破壊電圧
が相対的に低くなるので、重要であり、したがって、容
量性分圧器回路網は、入力端子２０における数百ボルト
程度の高電圧に耐え得ることになる。容量素子ｎＣ１お
よびＣ２の正確な容量値は、容量素子の個数ｎととも
に、当業者には明らかなように、期待する最高入力電
圧、所望の減衰比、使用する個々の容量素子の破壊電圧
などの所望の動作パラメータに応じて選定する。
【００１１】図２は、図１の容量性分圧器回路網に用い
るのに適した直列接続モノリシック集積容量素子を有す
る構造体の部分断面を示すものである。集積回路素子の
一部をなす構造体４０は、典型的にはシリコンからなる
基板４２を酸化物界層４４で覆って有している。酸化物
界層４４上には、水平上面をゲート酸化物領域４８によ
り、また、垂直側面を電極間酸化物領域５０により、そ
れぞれ電気的に絶縁した第１多結晶シリコン領域４６を
形成してあり、その第１多結晶シリコン領域４６の近傍
に、部分的に重なった構造で第２多結晶シリコン領域５
２を配置して、所望の直列接続容量素子群をモノリシッ
ク集積の形態に効率よく形成してあり、酸化物領域４８
および５０は、容量素子電極板間誘電体の役をしてい
る。不活性酸化物領域５４を多結晶シリコン領域上に設
けてモノリシック集積容量素子構造を完成する。なお、
図２は実物大ではなく、明確に示すために寸法を誇張し
てある。
るのに適した直列接続モノリシック集積容量素子を有す
る構造体の部分断面を示すものである。集積回路素子の
一部をなす構造体４０は、典型的にはシリコンからなる
基板４２を酸化物界層４４で覆って有している。酸化物
界層４４上には、水平上面をゲート酸化物領域４８によ
り、また、垂直側面を電極間酸化物領域５０により、そ
れぞれ電気的に絶縁した第１多結晶シリコン領域４６を
形成してあり、その第１多結晶シリコン領域４６の近傍
に、部分的に重なった構造で第２多結晶シリコン領域５
２を配置して、所望の直列接続容量素子群をモノリシッ
ク集積の形態に効率よく形成してあり、酸化物領域４８
および５０は、容量素子電極板間誘電体の役をしてい
る。不活性酸化物領域５４を多結晶シリコン領域上に設
けてモノリシック集積容量素子構造を完成する。なお、
図２は実物大ではなく、明確に示すために寸法を誇張し
てある。
【００１２】図２に示した構造体は、高電圧差集積セン
サに用いた場合に、いくつかの重要な利点を呈する。ま
ず、この種の容量素子は、正確に整合させることが可能
であり、低い電圧係数、すなわち、電圧変化に伴う容量
変化を有しているので、高精度が確保される。その上
に、図示のように、部分的に重ねて酸化物により分離し
た多結晶シリコンの２層を用いることにより、容量素子
間に何ら余分の接触や相互接続を設けることなく、一連
の容量素子群全体を完成して、簡単で小型の構造体を提
供することが可能となる。さらに、容量性構造体全体が
シリコン基板４２上に位置しているので、容量構成体下
のシリコン領域を他の目的に使用して、さらに小型の設
計を達成することもできる。また、ゲート酸化物層４８
は典型的に極めて薄く、したがって、破壊電圧が比較的
低いにも拘わらず、入力電圧が十分な個数ｎの容量素子
間で分割され、したがって、個々の各容量素子は比較的
低い電圧しか受けないので、この構造体は、典型的に入
力電圧を受ける容量性分圧回路に用い得ることに留意す
べきである。さらにまた、この容量性回路網には直流電
流が流れないので、回路の電力消費が最小となり、従来
の抵抗分圧器設計に固有の専有面積および電力消費の損
失が回避され、そのうえ、標準ＭＯＳ技術を用いるの
で、製造過程が簡単かつ経済的である。
サに用いた場合に、いくつかの重要な利点を呈する。ま
ず、この種の容量素子は、正確に整合させることが可能
であり、低い電圧係数、すなわち、電圧変化に伴う容量
変化を有しているので、高精度が確保される。その上
に、図示のように、部分的に重ねて酸化物により分離し
た多結晶シリコンの２層を用いることにより、容量素子
間に何ら余分の接触や相互接続を設けることなく、一連
の容量素子群全体を完成して、簡単で小型の構造体を提
供することが可能となる。さらに、容量性構造体全体が
シリコン基板４２上に位置しているので、容量構成体下
のシリコン領域を他の目的に使用して、さらに小型の設
計を達成することもできる。また、ゲート酸化物層４８
は典型的に極めて薄く、したがって、破壊電圧が比較的
低いにも拘わらず、入力電圧が十分な個数ｎの容量素子
間で分割され、したがって、個々の各容量素子は比較的
低い電圧しか受けないので、この構造体は、典型的に入
力電圧を受ける容量性分圧回路に用い得ることに留意す
べきである。さらにまた、この容量性回路網には直流電
流が流れないので、回路の電力消費が最小となり、従来
の抵抗分圧器設計に固有の専有面積および電力消費の損
失が回避され、そのうえ、標準ＭＯＳ技術を用いるの
で、製造過程が簡単かつ経済的である。
【００１３】図３は、図１および図２による容量性分圧
器回路網を用いた高電圧差センサ回路６０の第１実施例
を示すものである。入力高電圧Ｖｉｎが差入力端子６２
と６４との間に印加され、各入力端子は、図１に示した
容量性分圧器回路網に接続してある。２個の分圧器回路
網は、それぞれ、太い電極板を有する単独の容量素子６
６および６８により模式的に表わした、等価容量値Ｃ１
を有する一連の整合容量素子群を有している。等価容量
素子６６および６８の各他端は、それぞれ容量値Ｃ２を
有する容量素子７０および７２にそれぞれ接続するとと
もに、演算増幅器７４および７６の各非反転入力端にそ
れぞれ接続してある。入力端子６２および６４は、典型
的には、交流・直流両成分からなる数百ボルトの入力電
圧を受け、これら２入力端子の電圧相互間の差が入力差
電圧Ｖｉｎを構成している。この回路の一応用例では、
入力差電圧Ｖｉｎを電源整流回路から取出しており、本
発明のセンサ回路は、整流出力電圧の監視に用いられ
て、測定した差電圧の関数として適切な制御信号を発生
させる。ここでは緩衝増幅器として用いる演算増幅器７
４および７６の各出力端は、抵抗器７８，８０，８２お
よび８４からなる差算器回路並びに演算増幅器８６に結
合しており、差算器段の利得は、抵抗値ｋＲの抵抗器８
２もしくは８４と抵抗値Ｒの抵抗器７８もしくは８０と
の間の比ｋによって決まり、比較器の反転入力端は、基
準電圧Ｖｒｅｆを受入れる端子９０に接続され、出力電
圧Ｖｏｕｔが比較器８８の出力端子９２に提示される。
器回路網を用いた高電圧差センサ回路６０の第１実施例
を示すものである。入力高電圧Ｖｉｎが差入力端子６２
と６４との間に印加され、各入力端子は、図１に示した
容量性分圧器回路網に接続してある。２個の分圧器回路
網は、それぞれ、太い電極板を有する単独の容量素子６
６および６８により模式的に表わした、等価容量値Ｃ１
を有する一連の整合容量素子群を有している。等価容量
素子６６および６８の各他端は、それぞれ容量値Ｃ２を
有する容量素子７０および７２にそれぞれ接続するとと
もに、演算増幅器７４および７６の各非反転入力端にそ
れぞれ接続してある。入力端子６２および６４は、典型
的には、交流・直流両成分からなる数百ボルトの入力電
圧を受け、これら２入力端子の電圧相互間の差が入力差
電圧Ｖｉｎを構成している。この回路の一応用例では、
入力差電圧Ｖｉｎを電源整流回路から取出しており、本
発明のセンサ回路は、整流出力電圧の監視に用いられ
て、測定した差電圧の関数として適切な制御信号を発生
させる。ここでは緩衝増幅器として用いる演算増幅器７
４および７６の各出力端は、抵抗器７８，８０，８２お
よび８４からなる差算器回路並びに演算増幅器８６に結
合しており、差算器段の利得は、抵抗値ｋＲの抵抗器８
２もしくは８４と抵抗値Ｒの抵抗器７８もしくは８０と
の間の比ｋによって決まり、比較器の反転入力端は、基
準電圧Ｖｒｅｆを受入れる端子９０に接続され、出力電
圧Ｖｏｕｔが比較器８８の出力端子９２に提示される。
【００１４】動作中、電圧差センサ回路６０は、入力端
子６２と６４との間に入力差電圧Ｖｉｎを受入れ、入力
接続における電圧差の性質に基づき、入力端子６２と６
４とにおける両電圧の共通態様の成分は、自動的に相殺
除去される。ついで、入力端子６２および６４における
電圧は、容量性分圧器回路網６６，７０および６８，７
２により、それぞれ、Ｃ１対（Ｃ１＋Ｃ２）の比で減衰
され、分圧器群からの減衰出力電圧は、ついで、緩衝増
幅器７４および７６の各非反転入力端に供給され、さら
に、利得ｋを有する差算器段に供給される。入力端子６
２および６４の電圧相互間の差、すなわち、Ｖｉｎに比
例した差算器段の出力は、比較器８８の非反転入力端
に、反転入力端９０に印加した基準電圧信号Ｖｒｅｆと
ともに、供給される。この基準電圧Ｖｒｅｆの電圧値
は、入力差電圧Ｖｉｎが所望値に等しいかより大きくな
ったときに、出力端子９２における出力状態の変化Ｖｏ
ｕｔが比較器８８から発生するように選定する。
子６２と６４との間に入力差電圧Ｖｉｎを受入れ、入力
接続における電圧差の性質に基づき、入力端子６２と６
４とにおける両電圧の共通態様の成分は、自動的に相殺
除去される。ついで、入力端子６２および６４における
電圧は、容量性分圧器回路網６６，７０および６８，７
２により、それぞれ、Ｃ１対（Ｃ１＋Ｃ２）の比で減衰
され、分圧器群からの減衰出力電圧は、ついで、緩衝増
幅器７４および７６の各非反転入力端に供給され、さら
に、利得ｋを有する差算器段に供給される。入力端子６
２および６４の電圧相互間の差、すなわち、Ｖｉｎに比
例した差算器段の出力は、比較器８８の非反転入力端
に、反転入力端９０に印加した基準電圧信号Ｖｒｅｆと
ともに、供給される。この基準電圧Ｖｒｅｆの電圧値
は、入力差電圧Ｖｉｎが所望値に等しいかより大きくな
ったときに、出力端子９２における出力状態の変化Ｖｏ
ｕｔが比較器８８から発生するように選定する。
【００１５】本発明第２実施例の高電圧差センサ回路１
００を図４に示す。この実施例においては、入力差電圧
Ｖｉｎがそれぞれ等価容量Ｃ１を有する各一連の容量素
子１０３および１０４への入力端子１０１，１０２間に
供給されるが、この実施例では、演算増幅器１０６およ
び１０８が能動減衰器構成の容量性分圧器回路網にそれ
ぞれ結合しており、容量素子１１０が演算増幅器１０６
の反転入力端から出力端へ接続され、容量素子１１２が
演算増幅器１０８の反転入力端から出力端へ接続されて
いる。演算増幅器１０６および１０８の各出力端は、比
較器１１４の反転および非反転の各入力端にそれぞれ結
合し、それぞれ電圧Ｖ１およびＶ２として示してある。
この回路の出力電圧Ｖｏｕｔは比較器１１４の出力端子
１１６から取出される。
００を図４に示す。この実施例においては、入力差電圧
Ｖｉｎがそれぞれ等価容量Ｃ１を有する各一連の容量素
子１０３および１０４への入力端子１０１，１０２間に
供給されるが、この実施例では、演算増幅器１０６およ
び１０８が能動減衰器構成の容量性分圧器回路網にそれ
ぞれ結合しており、容量素子１１０が演算増幅器１０６
の反転入力端から出力端へ接続され、容量素子１１２が
演算増幅器１０８の反転入力端から出力端へ接続されて
いる。演算増幅器１０６および１０８の各出力端は、比
較器１１４の反転および非反転の各入力端にそれぞれ結
合し、それぞれ電圧Ｖ１およびＶ２として示してある。
この回路の出力電圧Ｖｏｕｔは比較器１１４の出力端子
１１６から取出される。
【００１６】図４の回路を図３の回路と比較すると、容
量性分圧器回路網を演算増幅器に結合させて能動減衰器
を構成した結果として、回路構成が実質的に簡単になっ
たことが判る。特に、図４の回路は、図３の回路より増
幅器が１個少なく、抵抗器が４個少ないので、より簡単
で、より小型で、より経済的な設計を達成している。容
量性分圧器を演算増幅器に結合させるとともに、演算増
幅器１０６および１０８の非反転入力端子１１８および
１２０に２基準電圧信号Ｖｒｅｆ１およびＶｒｅｆ２を
それぞれ与えることにより、減衰させて緩衝した電圧Ｖ
１およびＶ２が得られ、比較器１１４の入力端に直接に
供給されるので、図３に示したような差算器回路の必要
がなくなる。動作中には、電圧Ｖ１が電圧Ｖ２より大き
い値から電圧Ｖ２より小さい値になったときに、比較器
がその状態を変化させ、その転移点は、容量素子Ｃ１と
Ｃ２との相対値および基準電圧Ｖｒｅｆ１とＶｒｅｆ２
との相対値によって決まる。したがって、図４の回路
は、図３の回路と同等の機能、すなわち、高電圧差入力
信号の減衰、および、その差入力信号が所定値を超えた
ときに状態を変化させる出力信号の発生を達成する。し
かしながら、図４の回路は、その機能を、より少ない回
路要素で達成しているので、より簡単に、より小型に、
より経済的に製造することができる。
量性分圧器回路網を演算増幅器に結合させて能動減衰器
を構成した結果として、回路構成が実質的に簡単になっ
たことが判る。特に、図４の回路は、図３の回路より増
幅器が１個少なく、抵抗器が４個少ないので、より簡単
で、より小型で、より経済的な設計を達成している。容
量性分圧器を演算増幅器に結合させるとともに、演算増
幅器１０６および１０８の非反転入力端子１１８および
１２０に２基準電圧信号Ｖｒｅｆ１およびＶｒｅｆ２を
それぞれ与えることにより、減衰させて緩衝した電圧Ｖ
１およびＶ２が得られ、比較器１１４の入力端に直接に
供給されるので、図３に示したような差算器回路の必要
がなくなる。動作中には、電圧Ｖ１が電圧Ｖ２より大き
い値から電圧Ｖ２より小さい値になったときに、比較器
がその状態を変化させ、その転移点は、容量素子Ｃ１と
Ｃ２との相対値および基準電圧Ｖｒｅｆ１とＶｒｅｆ２
との相対値によって決まる。したがって、図４の回路
は、図３の回路と同等の機能、すなわち、高電圧差入力
信号の減衰、および、その差入力信号が所定値を超えた
ときに状態を変化させる出力信号の発生を達成する。し
かしながら、図４の回路は、その機能を、より少ない回
路要素で達成しているので、より簡単に、より小型に、
より経済的に製造することができる。
【００１７】以上に、好適な実施例を参照して本発明を
詳細に説明したが、本発明は、その要旨と範囲とを逸脱
しない限り、種々変更を加えて実施し得ること勿論であ
る。
詳細に説明したが、本発明は、その要旨と範囲とを逸脱
しない限り、種々変更を加えて実施し得ること勿論であ
る。
【図１】本発明高電圧差センサに用いる容量性分圧器回
路網を模式的に示す回路図である。
路網を模式的に示す回路図である。
【図２】図１の容量性分圧器回路網に用いる直列接続モ
ノリシック集積容量素子の構成例を示す部分的断面図で
ある。
ノリシック集積容量素子の構成例を示す部分的断面図で
ある。
【図３】本発明による高電圧差センサ回路の第１構成例
を示すブロック線図である。
を示すブロック線図である。
【図４】本発明による高電圧差センサ回路の第２構成例
を示すブロック線図である。
を示すブロック線図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サタンドラナス ムケーレー アメリカ合衆国 ニューヨーク州 10598 ヨークタウン ハイツ グラナト スプ リングス ロード 237 (72)発明者 ナヴィード マジド アメリカ合衆国 ニューヨーク州 10547 モヒーガン レーク クウォーリー ド ライブ 1366
Claims (6)
- 【請求項１】 それぞれの回路網（Ｃ１）が複数個の整
合モノリシック集積容量素子の直列接続（１０）を備え
て高電圧差入力信号から減衰電圧差信号を発生させる２
個の整合モノリシック容量性分圧器回路網を有する減衰
器手段（６６，７０；６８，７２）、 前記減衰電圧差信号を増幅するための増幅器手段（７
４，７６）、および、 前記高電圧差入力信号が選定したレベル以上のときに第
１比較出力レベルを発生させるとともに、前記高電圧差
入力信号が前記選定したレベル以下のときに第２比較出
力レベルを発生させる比較器手段（８８）を備えたこと
を特徴とする高電圧差センサ。 - 【請求項２】 各前記モノリシック集積容量素子の直列
接続（１０）が第１終端（３０）において第２容量素子
（３２）に直列に接続したそれぞれ同一容量値を有する
一連の第１容量素子（１２，１４，１６，１８）を備
え、前記高電圧差入力信号を当該一連の第１容量素子の
各第１終端（２０）の相互間に供給し、前記減衰電圧差
信号を各前記第２容量素子の前記第１終端（３０）相互
間に発生させることを特徴とする請求項１記載の高電圧
差センサ。 - 【請求項３】 各前記モノリシック集積容量素子の直列
接続（１０）が複数個の第１多結晶シリコン層部分（４
６）および複数個の少なくとも部分的に重なった第２多
結晶シリコン層部分（５２）により形成され、当該第１
および第２の多結晶シリコン層部分が誘電体層（４８，
５０）により相互に電気的に絶縁されて相互に近接して
いることを特徴とする請求項２記載の高電圧差センサ。 - 【請求項４】 前記増幅器手段が、それぞれ、前記第２
容量素子（７０，７２）の一つの前記第１終端に結合し
た入力端および前記比較器手段（８８）の入力端に結合
した出力端を有する２個の増幅器（７４，７６）を備え
ていることを特徴とする請求項３記載の高電圧差セン
サ。 - 【請求項５】 前記２個の増幅器の出力端が差算器（８
６）を介して前記比較器手段に結合するとともに、前記
第２容量素子（７０，７２）のそれぞれの第２終端が共
通端子に接続されていることを特徴とする請求項４記載
の高電圧差センサ。 - 【請求項６】 前記２個の増幅器の出力端が前記比較器
手段（１１４）に直接に接続されるとともに、前記第２
容量素子（１１０，１１２）のそれぞれの第２終端がそ
れぞれの増幅器（１０６，１０８）の出力端に結合して
いることを特徴とする請求項４記載の高電圧差センサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8218893A | 1993-06-24 | 1993-06-24 | |
| US08/082188 | 1993-06-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0798335A true JPH0798335A (ja) | 1995-04-11 |
Family
ID=22169597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6138897A Pending JPH0798335A (ja) | 1993-06-24 | 1994-06-21 | 容量性減衰器を有する高電圧差センサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5485292A (ja) |
| EP (1) | EP0631144A1 (ja) |
| JP (1) | JPH0798335A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006525513A (ja) * | 2003-04-29 | 2006-11-09 | テラダイン・インコーポレーテッド | 精度を高めた測定回路 |
| JP2008211808A (ja) * | 2008-03-07 | 2008-09-11 | Matsushita Electric Ind Co Ltd | レファレンス電圧発生回路とそれを用いた電圧増幅器 |
| JP2013234990A (ja) * | 2012-04-13 | 2013-11-21 | Canon Electronics Inc | 計測モジュール、電子機器、電源タップ及び電源ユニット、並びに組込型計測モジュール |
| WO2013179890A1 (ja) * | 2012-05-28 | 2013-12-05 | ソニー株式会社 | 単相差動変換回路、バラン、スイッチ、および通信装置 |
| CN104897985A (zh) * | 2015-05-12 | 2015-09-09 | 长沙弘瑞电气设备有限公司 | 一种电容分压取电无源电压远程监控系统 |
| US9651583B2 (en) | 2012-03-16 | 2017-05-16 | Canon Denshi Kabushiki Kaisha | Measurement module, electronic apparatus, power supply tap, power supply unit, and built-in measurement module |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106873A (ja) * | 1993-10-08 | 1995-04-21 | Kanebo Ltd | 電圧モニタ回路 |
| US5796308A (en) * | 1996-06-28 | 1998-08-18 | Tektronix, Inc. | Differential attenuator common mode rejection correction circuit |
| US6518814B1 (en) | 1999-12-28 | 2003-02-11 | Koninklijke Philips Electronics N.V. | High-voltage capacitor voltage divider circuit having a high-voltage silicon-on-insulation (SOI) capacitor |
| US6420875B1 (en) * | 2000-03-22 | 2002-07-16 | General Electric Company | CVT transient filter |
| US6529013B2 (en) | 2001-05-31 | 2003-03-04 | Mcgraw-Edison Company | Three-phase voltage sensor with active crosstalk cancellation |
| US6717395B2 (en) | 2001-05-31 | 2004-04-06 | Mcgraw-Edison Company | Current transformer based high voltage measurement apparatus |
| DE10131243C1 (de) * | 2001-06-28 | 2002-11-07 | Luer Luetkens | Kapazitiver Näherungsschalter |
| US6580298B1 (en) * | 2002-06-28 | 2003-06-17 | Motorola, Inc. | Three input sense amplifier and method of operation |
| US7061308B2 (en) * | 2003-10-01 | 2006-06-13 | International Business Machines Corporation | Voltage divider for integrated circuits |
| US20050122119A1 (en) * | 2003-12-05 | 2005-06-09 | Touchram Llc | Low noise proximity sensing system |
| US7977737B2 (en) * | 2008-03-06 | 2011-07-12 | Infineon Technologies Austria Ag | Semiconductor device having additional capacitance to inherent gate-drain or inherent drain-source capacitance |
| FR2940457B1 (fr) * | 2008-12-18 | 2011-02-18 | Schneider Electric Ind Sas | Dispositif diviseur capacitif, capteur de tension, module de declencheur et appareil de protection electrique pourvus d'un tel dispositif |
| US8163574B2 (en) | 2009-05-08 | 2012-04-24 | Eaton Corporaton | System and method for sensing voltage in medium-to-high voltage applications |
| CN102175904A (zh) * | 2011-02-17 | 2011-09-07 | 甘肃电力科学研究院 | 用于直接测量两个高电压端电压差的测量装置 |
| WO2013179479A1 (ja) * | 2012-06-01 | 2013-12-05 | 三菱電機株式会社 | 変電機器用電圧検出装置 |
| US9419662B2 (en) | 2014-11-07 | 2016-08-16 | Qualcomm Incorporated | High-voltage radio-frequency attenuator |
| CN104502678B (zh) * | 2014-12-18 | 2017-08-25 | 吴江变压器有限公司 | 测量电力变压器电压比的方法 |
| CN106546790A (zh) * | 2016-11-25 | 2017-03-29 | 云南电网有限责任公司电力科学研究院 | 一种差分结构电阻分压器 |
| EP4142133A1 (en) * | 2021-08-30 | 2023-03-01 | Murata Manufacturing Co., Ltd. | An electrical device comprising an ac voltage divider and capacitors arranged in integrated components |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3870926A (en) * | 1970-12-18 | 1975-03-11 | English Electric Co Ltd | Capacitor voltage transformer system |
| DE2313478C3 (de) * | 1973-03-15 | 1982-11-11 | Siemens AG, 1000 Berlin und 8000 München | Spannungswandler für eine mehrere Leiter führende, vollisolierte Hochspannungsschaltanlage |
| US4028694A (en) * | 1975-06-10 | 1977-06-07 | International Business Machines Corporation | A/D and D/A converter using C-2C ladder network |
| SU980277A1 (ru) * | 1981-01-19 | 1982-12-07 | Пензенский Политехнический Институт | Преобразователь разбаланса дифференциальных датчиков в интервал времени |
| JPS5892230A (ja) * | 1981-11-27 | 1983-06-01 | Mitsubishi Electric Corp | 半導体装置 |
| US4473759A (en) * | 1982-04-22 | 1984-09-25 | Motorola, Inc. | Power sensing circuit and method |
| JPS62130551A (ja) * | 1985-12-02 | 1987-06-12 | Nec Ic Microcomput Syst Ltd | 集積回路 |
| JP2726413B2 (ja) * | 1986-12-25 | 1998-03-11 | 株式会社東芝 | 振幅比較回路 |
| SU1397707A1 (ru) * | 1986-12-31 | 1988-05-23 | Институт Электродинамики Ан Усср | Емкостный двухкоординатный измеритель перемещений |
| FR2636434B1 (fr) * | 1988-09-09 | 1991-01-04 | Alsthom Gec | Dispositif de mesure des tensions d'une installation triphasee, notamment de type blinde |
| KR920001760A (ko) * | 1990-06-29 | 1992-01-30 | 김광호 | 디램셀의 적층형 캐패시터 제조방법 |
| GB9119695D0 (en) * | 1991-09-14 | 1991-10-30 | Smiths Industries Plc | Electrosurgery equipment |
| JPH05136363A (ja) * | 1991-11-15 | 1993-06-01 | Sharp Corp | 半導体記憶装置 |
| JPH05315562A (ja) * | 1992-05-13 | 1993-11-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1994
- 1994-06-20 EP EP94201752A patent/EP0631144A1/en not_active Withdrawn
- 1994-06-21 JP JP6138897A patent/JPH0798335A/ja active Pending
-
1995
- 1995-05-12 US US08/439,617 patent/US5485292A/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006525513A (ja) * | 2003-04-29 | 2006-11-09 | テラダイン・インコーポレーテッド | 精度を高めた測定回路 |
| JP2008211808A (ja) * | 2008-03-07 | 2008-09-11 | Matsushita Electric Ind Co Ltd | レファレンス電圧発生回路とそれを用いた電圧増幅器 |
| US9651583B2 (en) | 2012-03-16 | 2017-05-16 | Canon Denshi Kabushiki Kaisha | Measurement module, electronic apparatus, power supply tap, power supply unit, and built-in measurement module |
| JP2013234990A (ja) * | 2012-04-13 | 2013-11-21 | Canon Electronics Inc | 計測モジュール、電子機器、電源タップ及び電源ユニット、並びに組込型計測モジュール |
| WO2013179890A1 (ja) * | 2012-05-28 | 2013-12-05 | ソニー株式会社 | 単相差動変換回路、バラン、スイッチ、および通信装置 |
| KR20150023233A (ko) * | 2012-05-28 | 2015-03-05 | 소니 주식회사 | 단상 차동 변환 회로, 밸런, 스위치 및 통신 장치 |
| JPWO2013179890A1 (ja) * | 2012-05-28 | 2016-01-18 | ソニー株式会社 | 単相差動変換回路、バラン、スイッチ、および通信装置 |
| US9621139B2 (en) | 2012-05-28 | 2017-04-11 | Sony Corporation | Single phase differential conversion circuit, balun, switch, and communication device |
| CN104897985A (zh) * | 2015-05-12 | 2015-09-09 | 长沙弘瑞电气设备有限公司 | 一种电容分压取电无源电压远程监控系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5485292A (en) | 1996-01-16 |
| EP0631144A1 (en) | 1994-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0798335A (ja) | 容量性減衰器を有する高電圧差センサ | |
| JP4604087B2 (ja) | 指紋センサ素子 | |
| JP4915658B2 (ja) | 蓄電池セルの端子電圧及び内部インピーダンス測定回路 | |
| CN111382711A (zh) | 指纹检测装置及其驱动方法 | |
| JP2007514148A5 (ja) | ||
| US7049883B2 (en) | Switched-capacitor low-pass filter and semiconductor pressure sensor apparatus incorporating the filter | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| US6388511B1 (en) | Filter circuit | |
| JPH05335838A (ja) | 全差動型アナログ回路 | |
| US9852830B2 (en) | Apparatus and methods for generating a precise resistor | |
| US5517140A (en) | Sample and hold circuit | |
| KR20050067183A (ko) | 전압 분배기 장치 | |
| KR100403526B1 (ko) | 인증 장치, 인증 시스템 및 ｉｃ 카드 | |
| JPS63168581A (ja) | 集積回路のモニタ装置 | |
| JP2880422B2 (ja) | サンプルホールド回路 | |
| US20020101252A1 (en) | Structure for capacitance measurement | |
| US7141864B2 (en) | Grouped capacitive element | |
| JP2773693B2 (ja) | 半導体集積回路 | |
| US7130181B2 (en) | Semiconductor device | |
| JPH0516766B2 (ja) | ||
| JP2751160B2 (ja) | ジャイレータ遅延装置 | |
| JP2597309Y2 (ja) | 半導体装置 | |
| JPH0465988B2 (ja) | ||
| JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
| JPS59108169A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040316 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050215 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20140304 |