JPH0516766B2 - - Google Patents
Info
- Publication number
- JPH0516766B2 JPH0516766B2 JP60206973A JP20697385A JPH0516766B2 JP H0516766 B2 JPH0516766 B2 JP H0516766B2 JP 60206973 A JP60206973 A JP 60206973A JP 20697385 A JP20697385 A JP 20697385A JP H0516766 B2 JPH0516766 B2 JP H0516766B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- voltage
- output
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、増幅器のバイアス回路に関するもの
で、特に低インピーダンスで増幅器にバイアス電
圧を供給することの出来る増幅器のバイアス回路
に関する。 (ロ) 従来の技術 昭和56年10月１日に発行された「’82三洋半導
体ハンドブツクモノリシツク集積回路編」第361
頁には、検波されたFMステレオ信号を増幅する
第１増幅回路と、検波されFMステレオ信号を増
幅する第２増幅回路と、前記第１及び第２増幅回
路に共通にバイアス電圧を供給するバイアス源
と、前記第１及び第２増幅回路の出力信号をポス
トアンプに切換接続するAM／FM切換回路とを
備える増幅器が示されている。この様な増幅器に
おいては、バイアス源を共通にする為、前記バイ
アス源を通じて第１及び第２増幅回路間にクロス
トークや相互干渉を生じる危険があるので、前記
バイアス源の出力インピーダンスを低くしなけれ
ばならない。 また、第２図に示す如く、第１及び第２増幅回
路１及び２の為のバイアス源３を更に外部増幅回
路４のバイアス源としても使用する場合は、両バ
イアス間にオフセツトが発生しない様にしなけれ
ばならない。第２図について詳しく説明すれば、
検波されたFMステレオ信号を増幅する第１増幅
回路１、検波されたAM信号を増幅する第２増幅
回路２、前記第１及び第２増幅回路１及び２の出
力信号を切換えるAM／FM切換回路５、該
AM／FM切換回路５の出力信号が印加されるポ
ストアンプ６、及び前記第１及び第２増幅回路１
及び２にバイアス電圧を供給するバイアス回路３
は、単一のIC基板上に集積化されており、前記
第１増幅回路１の前段には外部増幅回路４が直流
結合されている。しかして、前記外部増幅回路４
のバイアス電圧も前記バイアス源３から供給され
る構成の為、前記バイアス源３の出力端には、コ
ンデンサ７が外部接続されている。この様な構成
とした場合、第１及び第２増幅回路１及び２間の
クロストークや相互干渉を抑制する為、バイアス
源３の出力インピーダンスを低く押えなければな
らず、かつ、直流結合された外部増幅回路４と第
１増幅回路１との間にフセツト電圧が発生しない
様にしなければならない。 第２図の増幅回路に用いられるバイアス源とし
ては、例えば第３図に示す如きエミツタフオロア
型のバイアス回路が提案されている。第３図にお
いて、エミツタフオロア接続されたトランジスタ
８のベースは、抵抗９とツエナーダイオード１０
との接続点に接続されているので、前記トランジ
スタ８のベース電圧はツエナーダイオード１０の
ツエナー電圧VZとなる。また、前記トランジス
タ８のエミツタ電圧、すなわち出力端子１１に得
られる出力電圧VOは、VZ−VBE（ただし、VBEは
トランジスタ８のベース・エミツタ間電圧）とな
り、この電圧VOが第２図の第１及び第２増幅回
路１及び２と外部増幅回路４とにバイアス電圧と
して供給される。その際、出力端子１１のインピ
ーダンスを低下させる為に前記出力端子１１には
コンデンサ１２が接続されている。そして、この
様な構成にすることにより、出力インピーダンス
の低いバイアス源が得られるので、第２図の第１
及び第２増幅回路１及び２間のクロストークや相
互干渉の改善が計れる (ハ) 発明が解決しようとする問題点 しかしながら、第３図の如き回路構成のバイア
ス回路を第２図のバイアス源として用いると、コ
ンデンサ１２の容量を非常に大としなければなら
ず、機器の小型化に逆行するととにコストの増大
を招くという問題があつた。すなわち、IC内に
形成されるバイアス抵抗１３，１４及び１５は一
般に数十KΩであるから、例えば抵抗１３の値を
20KΩとし、第１及び第２増幅回路１及び２間の
クロストークを−80dBとすれば、バイアス源３
の出力インピーダンスは2Ω（＝20KΩ／104）にし
なければならないが、オーデイオ周波数の低域、
例えば100Hzで前記インピーダンスを得る為には、
1000μF程度の大容量コンデンサが必要になる。
また、30Hz程度の低減迄クロストークを改善する
為には、3000μF程度の大容量コンデンサが必要
になる。 (ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、基
準バイアス源と、該基準バイアス源の出力電圧が
印加される負帰還増幅部と、該負帰還増幅部の出
力端に並列接続された２以上のバツフア増幅部
と、前記負帰還増幅部の入力端に接続されたコン
デンサとを備える点を特徴とする (ホ) 作用 本発明に依れば、負帰還増幅部の負帰還作用に
より前記負帰還増幅部の出力インピーダンスを十
分に低下させているので、比較的小容量のコンデ
ンサを用いたとしてもクロストークや相互干渉を
低減させることが出来、複数の増幅回路に対して
安定なバイアス電圧を供給出来る。 (ヘ) 実施例 第１図は、本発明の一実施例を示すもので、１
６はエミツタフオロア型に接続されたトランジス
タ１７と、該トランジスタ１７のベース電圧を定
める抵抗１８及びツエナーダイオード１９と、前
記トランジスタ１７のエミツタに接続された抵抗
２０とから成る基準バイアス源回路、２１は差動
増幅回路２２と出力トランジスタ２３とダイオー
ド接続型トランジスタ２４とから成り、前記差動
増幅回路２２の正入力端子に前記基準バイアス電
源回路１６の出力電圧が印加される負帰還増幅
部、２５及び２６はベースが前記ダイオード接続
型トランジスタ２４のベースと共通接続された第
１及び第ｎバツフアトランジスタ、及び２７は前
記差動増幅回路２２の正入端子に接続されたコン
デンサである。 ツエナーダイオード１９のツエナー電圧をVZ
とすれば、基準バイアス源回路１６の出力電圧
VOは、VZ−VBEになる。また、前記出力電圧VO
が差動増幅回路２２の正入端子に印加されると、
イマジナリシヨートにより前記差動増幅回路２２
の負入力端子の電圧もVOになり、出力トランジ
スタ２３のエミツタ電圧はVO＋VBE（＝VZ）にな
る。その場合、前記差動増幅回路２２には多量
（60dB以上）の負帰還がかけられているので、前
記出力トランジスタ２３のエミツタ電圧は非常に
安定したものになる。抵抗２８，２９及び３０の
値を等しく設定すれば、出力トランジスタ２３の
エミツタ電圧がVO＋VBEになると、第１及び第ｎ
バツフアトランジスタ２５及び２６のエミツタ電
圧は等しくVOになる。その為、前記第１及び第
ｎバツフアトランジスタ２５及び２６のエミツタ
に接続された第１及び第ｎ出力端子３１及び３２
を第２図の第１及び第２増幅回路１及び２の入力
端子に接続すれば、前記第１及び第２増幅回路１
及び２に等しいバイアス電圧を供給することが出
来る。 次に、負帰還増幅部２１の出力インピーダンス
について考える。例えば、出力トランジスタ２３
のエミツタ電流を100μA、負帰還量を−60dBと
すると、出力インピーダンスは0.26Ω（＝260Ω／
103）になり、非常に小なる値となる。尚、ダイ
オード接続トランジスタ２４は、そのベース及び
エミツタが直結されているので、部分帰還がかか
り、出力インピーダンスはより小なる値となる。
その為、例えば第ｎバツフアトランジスタ２６の
エミツタに生じる交流信号は、前記出力トランジ
スタ２３の小なる出力インピーダンスにより接地
され、第１バツフアトラトンジスタ２５のエミツ
タに伝達されないから、被バイアス増幅回路間の
クロストークが改善され、相互干渉も無くなる。 更に、基準バイアス源回路１６を構成するトラ
ンジスタ１７のエミツタに生じる電圧は、出力端
子３３から第２図の外部増幅回路４にバイアス電
圧として印加されるが、その値は先に述べた通り
VOであるから、第１及び第ｎ出力端子３１及び
３２に得られる電圧と前記出力端子３３に得られ
る電圧とを等しくすることが出来、オフセツトの
問題も解消される。ところで、出力端子３３に得
られる電圧VOが外部増幅回路４のバイアス電圧
として用いられるとき、前記外部増幅回路４から
の帰還の問題が生じるが、バイアス抵抗３４とし
てカーボン抵抗等の高抵抗を用いれば、前記電圧
VOの発生点を低インピーダンス化する必要が無
くなる。例えば、前記バイアス抵抗３４の値を
IMΩとし、外部増幅回路４から前記発生点への
交流電圧の帰還量を−80dBとすれば、前記発生
点の交流インピーダンスは、100Ω（＝1MΩ／104）
で良く、このインピーダンスを100Hzのオーデイ
オ信号で実現するには、コンデンサ２７の値を
15μF程度にすれば十分である。それ故、前記コ
ンデンサ２７として小なるものを使用しても何ら
問題が無い。 (ト) 発明の効果 以上述べた如く、本発明に依れば低インピーダ
ンスの出力端からバイアス電圧を供給出来るの
で、IC内の複数の増幅回路に対し、クロストー
クや相互干渉を生じることなくバイアス電圧を供
給出来る。また、実施例の如く、ICの内部増幅
回路へのバイアス電圧と外部増幅回路へのバイア
ス電圧とを異る出力点から供給する様にすれば、
外付コンデンサの値を小にすることが出来、機器
の小型化やコストの低減を計ることが出来る。そ
の場合、負帰還増幅部を利用している為、前記異
る出力点の電圧を等しく設定出来、オフセツトの
解消を行うことも出来る。
で、特に低インピーダンスで増幅器にバイアス電
圧を供給することの出来る増幅器のバイアス回路
に関する。 (ロ) 従来の技術 昭和56年10月１日に発行された「’82三洋半導
体ハンドブツクモノリシツク集積回路編」第361
頁には、検波されたFMステレオ信号を増幅する
第１増幅回路と、検波されFMステレオ信号を増
幅する第２増幅回路と、前記第１及び第２増幅回
路に共通にバイアス電圧を供給するバイアス源
と、前記第１及び第２増幅回路の出力信号をポス
トアンプに切換接続するAM／FM切換回路とを
備える増幅器が示されている。この様な増幅器に
おいては、バイアス源を共通にする為、前記バイ
アス源を通じて第１及び第２増幅回路間にクロス
トークや相互干渉を生じる危険があるので、前記
バイアス源の出力インピーダンスを低くしなけれ
ばならない。 また、第２図に示す如く、第１及び第２増幅回
路１及び２の為のバイアス源３を更に外部増幅回
路４のバイアス源としても使用する場合は、両バ
イアス間にオフセツトが発生しない様にしなけれ
ばならない。第２図について詳しく説明すれば、
検波されたFMステレオ信号を増幅する第１増幅
回路１、検波されたAM信号を増幅する第２増幅
回路２、前記第１及び第２増幅回路１及び２の出
力信号を切換えるAM／FM切換回路５、該
AM／FM切換回路５の出力信号が印加されるポ
ストアンプ６、及び前記第１及び第２増幅回路１
及び２にバイアス電圧を供給するバイアス回路３
は、単一のIC基板上に集積化されており、前記
第１増幅回路１の前段には外部増幅回路４が直流
結合されている。しかして、前記外部増幅回路４
のバイアス電圧も前記バイアス源３から供給され
る構成の為、前記バイアス源３の出力端には、コ
ンデンサ７が外部接続されている。この様な構成
とした場合、第１及び第２増幅回路１及び２間の
クロストークや相互干渉を抑制する為、バイアス
源３の出力インピーダンスを低く押えなければな
らず、かつ、直流結合された外部増幅回路４と第
１増幅回路１との間にフセツト電圧が発生しない
様にしなければならない。 第２図の増幅回路に用いられるバイアス源とし
ては、例えば第３図に示す如きエミツタフオロア
型のバイアス回路が提案されている。第３図にお
いて、エミツタフオロア接続されたトランジスタ
８のベースは、抵抗９とツエナーダイオード１０
との接続点に接続されているので、前記トランジ
スタ８のベース電圧はツエナーダイオード１０の
ツエナー電圧VZとなる。また、前記トランジス
タ８のエミツタ電圧、すなわち出力端子１１に得
られる出力電圧VOは、VZ−VBE（ただし、VBEは
トランジスタ８のベース・エミツタ間電圧）とな
り、この電圧VOが第２図の第１及び第２増幅回
路１及び２と外部増幅回路４とにバイアス電圧と
して供給される。その際、出力端子１１のインピ
ーダンスを低下させる為に前記出力端子１１には
コンデンサ１２が接続されている。そして、この
様な構成にすることにより、出力インピーダンス
の低いバイアス源が得られるので、第２図の第１
及び第２増幅回路１及び２間のクロストークや相
互干渉の改善が計れる (ハ) 発明が解決しようとする問題点 しかしながら、第３図の如き回路構成のバイア
ス回路を第２図のバイアス源として用いると、コ
ンデンサ１２の容量を非常に大としなければなら
ず、機器の小型化に逆行するととにコストの増大
を招くという問題があつた。すなわち、IC内に
形成されるバイアス抵抗１３，１４及び１５は一
般に数十KΩであるから、例えば抵抗１３の値を
20KΩとし、第１及び第２増幅回路１及び２間の
クロストークを−80dBとすれば、バイアス源３
の出力インピーダンスは2Ω（＝20KΩ／104）にし
なければならないが、オーデイオ周波数の低域、
例えば100Hzで前記インピーダンスを得る為には、
1000μF程度の大容量コンデンサが必要になる。
また、30Hz程度の低減迄クロストークを改善する
為には、3000μF程度の大容量コンデンサが必要
になる。 (ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、基
準バイアス源と、該基準バイアス源の出力電圧が
印加される負帰還増幅部と、該負帰還増幅部の出
力端に並列接続された２以上のバツフア増幅部
と、前記負帰還増幅部の入力端に接続されたコン
デンサとを備える点を特徴とする (ホ) 作用 本発明に依れば、負帰還増幅部の負帰還作用に
より前記負帰還増幅部の出力インピーダンスを十
分に低下させているので、比較的小容量のコンデ
ンサを用いたとしてもクロストークや相互干渉を
低減させることが出来、複数の増幅回路に対して
安定なバイアス電圧を供給出来る。 (ヘ) 実施例 第１図は、本発明の一実施例を示すもので、１
６はエミツタフオロア型に接続されたトランジス
タ１７と、該トランジスタ１７のベース電圧を定
める抵抗１８及びツエナーダイオード１９と、前
記トランジスタ１７のエミツタに接続された抵抗
２０とから成る基準バイアス源回路、２１は差動
増幅回路２２と出力トランジスタ２３とダイオー
ド接続型トランジスタ２４とから成り、前記差動
増幅回路２２の正入力端子に前記基準バイアス電
源回路１６の出力電圧が印加される負帰還増幅
部、２５及び２６はベースが前記ダイオード接続
型トランジスタ２４のベースと共通接続された第
１及び第ｎバツフアトランジスタ、及び２７は前
記差動増幅回路２２の正入端子に接続されたコン
デンサである。 ツエナーダイオード１９のツエナー電圧をVZ
とすれば、基準バイアス源回路１６の出力電圧
VOは、VZ−VBEになる。また、前記出力電圧VO
が差動増幅回路２２の正入端子に印加されると、
イマジナリシヨートにより前記差動増幅回路２２
の負入力端子の電圧もVOになり、出力トランジ
スタ２３のエミツタ電圧はVO＋VBE（＝VZ）にな
る。その場合、前記差動増幅回路２２には多量
（60dB以上）の負帰還がかけられているので、前
記出力トランジスタ２３のエミツタ電圧は非常に
安定したものになる。抵抗２８，２９及び３０の
値を等しく設定すれば、出力トランジスタ２３の
エミツタ電圧がVO＋VBEになると、第１及び第ｎ
バツフアトランジスタ２５及び２６のエミツタ電
圧は等しくVOになる。その為、前記第１及び第
ｎバツフアトランジスタ２５及び２６のエミツタ
に接続された第１及び第ｎ出力端子３１及び３２
を第２図の第１及び第２増幅回路１及び２の入力
端子に接続すれば、前記第１及び第２増幅回路１
及び２に等しいバイアス電圧を供給することが出
来る。 次に、負帰還増幅部２１の出力インピーダンス
について考える。例えば、出力トランジスタ２３
のエミツタ電流を100μA、負帰還量を−60dBと
すると、出力インピーダンスは0.26Ω（＝260Ω／
103）になり、非常に小なる値となる。尚、ダイ
オード接続トランジスタ２４は、そのベース及び
エミツタが直結されているので、部分帰還がかか
り、出力インピーダンスはより小なる値となる。
その為、例えば第ｎバツフアトランジスタ２６の
エミツタに生じる交流信号は、前記出力トランジ
スタ２３の小なる出力インピーダンスにより接地
され、第１バツフアトラトンジスタ２５のエミツ
タに伝達されないから、被バイアス増幅回路間の
クロストークが改善され、相互干渉も無くなる。 更に、基準バイアス源回路１６を構成するトラ
ンジスタ１７のエミツタに生じる電圧は、出力端
子３３から第２図の外部増幅回路４にバイアス電
圧として印加されるが、その値は先に述べた通り
VOであるから、第１及び第ｎ出力端子３１及び
３２に得られる電圧と前記出力端子３３に得られ
る電圧とを等しくすることが出来、オフセツトの
問題も解消される。ところで、出力端子３３に得
られる電圧VOが外部増幅回路４のバイアス電圧
として用いられるとき、前記外部増幅回路４から
の帰還の問題が生じるが、バイアス抵抗３４とし
てカーボン抵抗等の高抵抗を用いれば、前記電圧
VOの発生点を低インピーダンス化する必要が無
くなる。例えば、前記バイアス抵抗３４の値を
IMΩとし、外部増幅回路４から前記発生点への
交流電圧の帰還量を−80dBとすれば、前記発生
点の交流インピーダンスは、100Ω（＝1MΩ／104）
で良く、このインピーダンスを100Hzのオーデイ
オ信号で実現するには、コンデンサ２７の値を
15μF程度にすれば十分である。それ故、前記コ
ンデンサ２７として小なるものを使用しても何ら
問題が無い。 (ト) 発明の効果 以上述べた如く、本発明に依れば低インピーダ
ンスの出力端からバイアス電圧を供給出来るの
で、IC内の複数の増幅回路に対し、クロストー
クや相互干渉を生じることなくバイアス電圧を供
給出来る。また、実施例の如く、ICの内部増幅
回路へのバイアス電圧と外部増幅回路へのバイア
ス電圧とを異る出力点から供給する様にすれば、
外付コンデンサの値を小にすることが出来、機器
の小型化やコストの低減を計ることが出来る。そ
の場合、負帰還増幅部を利用している為、前記異
る出力点の電圧を等しく設定出来、オフセツトの
解消を行うことも出来る。
第１図は、本発明の一実施例を示す回路図、第
２図は従来の増幅回路を示す回路図、及び第３図
は従来のバイアス回路を示す回路図である。 主な図番の説明、１６……基準バイアス源回
路、２１……負帰還増幅部、２２……差動増幅回
路、２３……出力トランジスタ、２５，２６……
バツフアトランジスタ、２７……コンデンサ。
２図は従来の増幅回路を示す回路図、及び第３図
は従来のバイアス回路を示す回路図である。 主な図番の説明、１６……基準バイアス源回
路、２１……負帰還増幅部、２２……差動増幅回
路、２３……出力トランジスタ、２５，２６……
バツフアトランジスタ、２７……コンデンサ。
Claims (1)
- １ 基準バイアス源と、該基準バイアス源の出力
電圧が印加される負帰還増幅部と、該負帰還増幅
部の出力端に並列接続された２以上のバツフア増
幅部と、前記負帰還増幅部の入力端に接続された
コンデンサとから成り、前記負帰還増幅部を、正
入力端に前記コンデンサが接続される差動増幅器
と、ベースが前記差動増幅器の出力端に接続され
る出力トランジスタと、コレクタ及びベースが前
記出力トランジスタのエミツタに、エミツタが前
記差動増幅器の負入力端に接続されたダイオード
接続型トランジスタとによつて構成するととも
に、前記バツフア増幅部を、それぞれエミツタフ
オロア接続されたバツフアトランジスタにより構
成し、前記ダイオード接続トランジスタのベース
と前記バツフアトランジスタのベースとを接続す
ることにより、前記バツフアトランジスタのエミ
ツタに得られる電圧を増幅器のバイアス電圧とし
て使用するようにしたことを特徴とする増幅器の
バイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60206973A JPS6267906A (ja) | 1985-09-19 | 1985-09-19 | 増幅器のバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60206973A JPS6267906A (ja) | 1985-09-19 | 1985-09-19 | 増幅器のバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6267906A JPS6267906A (ja) | 1987-03-27 |
| JPH0516766B2 true JPH0516766B2 (ja) | 1993-03-05 |
Family
ID=16532066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60206973A Granted JPS6267906A (ja) | 1985-09-19 | 1985-09-19 | 増幅器のバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6267906A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278707A (ja) * | 1985-10-02 | 1987-04-11 | Murata Mfg Co Ltd | 並列信号処理回路 |
| JPH01158800U (ja) * | 1988-04-21 | 1989-11-02 | ||
| JP4716960B2 (ja) * | 2006-09-15 | 2011-07-06 | エヌ・ティ・ティ・データ先端技術株式会社 | 出力特性調整回路、電流計測回路及び集積回路素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114157A (en) * | 1978-02-27 | 1979-09-06 | Toshiba Corp | Bias circuit |
-
1985
- 1985-09-19 JP JP60206973A patent/JPS6267906A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114157A (en) * | 1978-02-27 | 1979-09-06 | Toshiba Corp | Bias circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6267906A (ja) | 1987-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327319A (en) | Active power supply ripple filter | |
| US4547744A (en) | Integrated amplifier arrangement | |
| JPH033961B2 (ja) | ||
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| EP0652635B1 (en) | A differential gain stage for use in standard bipolar ECL processes | |
| JPH0516766B2 (ja) | ||
| US4975566A (en) | First stage circuit for an optical receiver | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPS6136408B2 (ja) | ||
| US5115204A (en) | Differential amplifier | |
| EP0049997A2 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPS60239108A (ja) | 改良形相互コンダクタンス増幅器 | |
| JPH0771357B2 (ja) | コンデンサマイクロホン出力回路 | |
| JP2734564B2 (ja) | 対数変換回路 | |
| JP2982188B2 (ja) | 差動増幅回路 | |
| JP3006981B2 (ja) | 増幅回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS6040015Y2 (ja) | 広帯域増幅回路 | |
| JP3178520B2 (ja) | 増幅回路 | |
| JPS6395708A (ja) | 差動増幅回路 | |
| JPS59207715A (ja) | 増幅器 | |
| JPS6337528B2 (ja) | ||
| JPS63245004A (ja) | 低周波増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |