KR20150023233A

KR20150023233A - 단상 차동 변환 회로, 밸런, 스위치 및 통신 장치

Info

Publication number: KR20150023233A
Application number: KR1020147029640A
Authority: KR
Inventors: 나오토 요시카와; 켄 야마모토
Original assignee: 소니 주식회사
Priority date: 2012-05-28
Filing date: 2013-05-14
Publication date: 2015-03-05
Also published as: JPWO2013179890A1; US20150092892A1; JP6269481B2; KR102130861B1; EP2858242A1; CN104335487B; WO2013179890A1; EP2858242B1; CN104335487A; TW201415793A; EP2858242A4; TWI606692B; US9621139B2

Abstract

입력단자에 접속된 게이트와, 제1의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제1 도전형의 하나 또는 복수의 제1의 트랜지스터와, 입력단자에 접속된 게이트와, 제2의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제2 도전형의 하나 또는 복수의 제2의 트랜지스터와, 입력단자와 출력 노드와의 사이에 삽입 접속된 제1의 저항 소자와, 입력단자에 접속된 제1의 출력단자와, 출력 노드에 직접 또는 간접적으로 삽입 접속된 제2의 출력단자를 구비한다.

Description

단상 차동 변환 회로, 밸런, 스위치 및 통신 장치{SINGLE-PHASE DIFFERENTIAL CONVERSION CIRCUIT, BALUN, SWITCH AND COMMUNICATION DEVICE}

본 개시는, 단상 신호를 차동 신호로 변환하는 단상 차동 변환 회로 및 밸런, 신호의 전달 및 차단을 제어하는 스위치 및 통신 장치에 관한 것이다.

신호 처리에서는, 차동 신호를 취급하는 차동 회로가 종종 이용된다. 차동 신호는, 단상 신호에 비하여, 예를 들면 노이즈(동상 노이즈)의 영향을 받기 어렵고, 또는, 신호 레인지를 2배로 넓힐 수 있다. 따라서, 차동 회로는, 예를 들면, 비교적 작은 진폭을 갖는 아날로그 신호를 취급하는 경우에 종종 이용된다.

이와 같은 차동 회로에 단상 신호가 공급되는 경우에는, 단상 차동 변환 회로를 마련하고, 단상 신호로부터 차동 신호로 변환하고 나서 차동 회로에 공급할 필요가 있다. 예를 들면, 특허 문헌 1에는, 2개의 전계효과 트랜지스터(FET)에 의해 구성된 차동쌍을 갖는 밸런(Balun) 회로(단상 차동 변환 회로)가 개시되어 있다.

또한, 통신 장치에서, 복수의 회로 중의 하나의 회로를 동작 대상으로서 선택하고, 또는 복수의 신호로부터 하나의 신호를 처리 대상으로서 선택할 때, 종종 고주파 스위치(RF 스위치)가 이용된다. 구체적으로는, 예를 들면, 송신 회로 및 수신 회로를 갖는 무선 통신 장치에서는, 신호를 송신할 때에는 안테나를 송신 회로와 접속하고, 신호를 수신할 때에는 그 안테나와 수신 회로를 접속하기 위해, 고주파 스위치가 이용된다. 또한, 예를 들면, 복수의 감쇠기를 구비한 수신 회로에서는, 신호 강도에 응하여 감쇠기를 전환하기 위해, 고주파 스위치가 이용된다.

이와 같은 고주파 스위치에 관해, 다양한 기술이 개시되어 있다. 예를 들면, 특허 문헌 2 내지 4에는, 스위칭 트랜지스터와, 그 스위칭 트랜지스터의 게이트에 접속된 저항 소자를 구비하고, 그 저항을 통하여 스위칭 트랜지스터에 제어 전압을 인가하는 고주파 스위치가 개시되어 있다.

특허 문헌 1 : 일본 특개2000-269783호 공보 특허 문헌 2 : 일본 특개2008-34406호 공보 특허 문헌 3 : 일본 특개2008-35153호 공보 특허 문헌 4 : 일본 특개2010-212801호 공보

신호 처리에서는, 종종, 회로에서 발생하는 잡음을 낮게 억제하는 것이 요구된다. 특히, 비교적 작은 진폭을 갖는 아날로그 신호를 취급하는 경우에는, 신호잡음비(S/N비)를 높이는 것이 중요해지기 때문에, 잡음을 낮게 억제하는 것이 바람직하다.

따라서 잡음을 낮게 억제할 수 있는 단상 차동 변환 회로, 밸런 및 통신 장치를 제공하는 것이 바람직하다.

또한, 고주파 스위치는, 일반적으로, 온 상태에서는, 입력 신호를 손실 없고 또한 왜곡을 억제하면서 전하고, 한편 오프 상태에서는, 입력된 신호를 충분히 차단하는 것이 바람직하다. 특히, 오프 상태에서 큰 진폭의 신호가 입력된 경우에는, 그 신호를 충분히 차단하는 것이 바람직하다.

따라서 오프 상태에서 큰 진폭의 신호가 입력된 경우에, 그 신호를 충분히 차단할 수 있는 스위치 및 통신 장치를 제공하는 것이 바람직하다.

본 기술의 한 실시 형태에서의 단상 차동 변환 회로는, 하나 또는 복수의 제1의 트랜지스터와, 하나 또는 복수의 제2의 트랜지스터와, 제1의 저항 소자와, 제1의 출력단자와, 제2의 출력단자를 구비하고 있다. 하나 또는 복수의 제1의 트랜지스터는, 입력단자에 접속된 게이트와, 제1의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제1 도전형의 것이다. 하나 또는 복수의 제2의 트랜지스터는, 입력단자에 접속된 게이트와, 제2의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제2 도전형의 것이다. 제1의 저항 소자는, 입력단자와 출력 노드와의 사이에 삽입 접속된 것이다. 제1의 출력단자는, 입력단자에 접속된 것이다. 제2의 출력단자는, 출력 노드에 직접 또는 간접적으로 접속된 것이다.

본 기술의 한 실시 형태에서의 밸런은, 하나 또는 복수의 제1의 트랜지스터와, 하나 또는 복수의 제2의 트랜지스터와, 제1의 저항 소자와, 제1의 출력단자와, 제2의 출력단자를 구비하고 있다. 하나 또는 복수의 제1의 트랜지스터는, 입력단자에 접속된 게이트와, 제1의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제1 도전형의 것이다. 하나 또는 복수의 제2의 트랜지스터는, 입력단자에 접속된 게이트와, 제2의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제2 도전형의 것이다. 제1의 저항 소자는, 입력단자와 출력 노드와의 사이에 삽입 접속된 것이다. 제1의 출력단자는, 입력단자에 접속된 것이다. 제2의 출력단자는, 출력 노드에 직접 또는 간접적으로 접속된 것이다.

본 기술의 한 실시 형태에서의 스위치는, 하나 또는 복수의 스위칭 트랜지스터와, 비선형 회로를 구비하고 있다. 하나 또는 복수의 스위칭 트랜지스터는 제어 단자를 갖는 것이다. 비선형 회로는, 제어 단자의 각각에 접속된 것이다.

본 기술의 한 실시 형태에서의 제1의 통신 장치는, 상기 단상 차동 변환 회로를 구비한 것이다.

본 기술의 한 실시 형태에서의 제2의 통신 장치는, 상기 스위치를 구비한 것이다.

본 기술의 한 실시 형태에서의 제3의 통신 장치는, 상기 단상 차동 변환 회로 및 상기 스위치를 구비한 것이다.

본 기술의 한 실시 형태에서의 단상 차동 변환 회로, 밸런, 제1의 통신 장치 및 제3의 통신 장치에서는, 입력단자에 공급된 단상 신호인 입력 신호가 차동 신호로 변환되고, 제1의 출력단자 및 제2의 출력단자로부터 출력된다. 이 제1의 출력단자는 입력단자에 접속되어 있고, 제2의 출력단자는, 출력 노드에 직접 또는 간접적으로 접속되어 있다.

본 기술의 한 실시 형태에서의 스위치, 제2의 통신 장치 및 제3의 통신 장치에서는, 하나 또는 복수의 스위칭 트랜지스터의 온 오프 상태가 제어 단자의 전압에 의해 제어된다. 이 전압은, 비선형 회로를 통하여 공급된다.

본 기술의 한 실시 형태에서의 단상 차동 변환 회로, 밸런, 제1의 통신 장치 및 제3의 통신 장치에 의하면, 제1의 출력단자를 입력단자에 접속하고, 제2의 출력단자를 출력 노드에 직접 또는 간접적으로 접속하였기 때문에, 잡음을 낮게 억제할 수 있다.

본 기술의 한 실시 형태에서의 스위치, 제2의 통신 장치 및 제3의 통신 장치에 의하면, 하나 또는 복수의 스위칭 트랜지스터의 제어 단자에 비선형 회로를 접속하였기 때문에, 오프 상태에서 큰 진폭의 신호가 입력된 경우에도, 그 신호를 충분히 차단할 수 있다.

도 1은 본 개시의 제1의 실시의 형태에 관한 수신 장치의 한 구성예를 도시하는 블록도.
도 2는 도 1에 도시한 RF 스위치의 한 구성예를 도시하는 회로도.
도 3은 도 2에 도시한 RF 스위치의 한 특성예를 설명하기 위한 설명도.
도 4는 도 2에 도시한 RF 스위치의 한 동작예를 도시하는 타이밍 파형도.
도 5는 도 2에 도시한 RF 스위치의 다른 동작예를 도시하는 타이밍 파형도.
도 6은 도 2에 도시한 RF 스위치의 한 특성예를 도시하는 특성도.
도 7a는 도 2에 도시한 RF 스위치를 오프 상태로 할 때의 회로도.
도 7b는 도 2에 도시한 RF 스위치의 한 특성예를 도시하는 다른 특성도.
도 8은 비교예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 9는 도 8에 도시한 RF 스위치의 한 동작예를 도시하는 타이밍 파형도.
도 10은 도 8에 도시한 RF 스위치의 다른 동작예를 도시하는 타이밍 파형도.
도 11은 제1의 실시의 형태 및 비교예에 관한 수신 장치의 특성을 도시하는 특성도.
도 12a는 제1의 실시의 형태의 변형예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 12b는 제1의 실시의 형태의 다른 변형예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 13a는 제1의 실시의 형태의 다른 변형예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 13b는 제1의 실시의 형태의 다른 변형예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 13c는 제1의 실시의 형태의 다른 변형예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 14는 제1의 실시의 형태의 다른 변형예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 15는 도 14에 도시한 RF 스위치의 한 동작예를 도시하는 타이밍 파형도.
도 16은 제1의 실시의 형태의 다른 변형예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 17은 제1의 실시의 형태의 다른 변형예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 18은 제1의 실시의 형태의 다른 변형예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 19는 제1의 실시의 형태의 다른 변형예에 관한 RF 스위치의 한 구성예를 도시하는 회로도.
도 20은 본 개시의 제2의 실시의 형태에 관한 수신 장치의 한 구성예를 도시하는 블록도.
도 21은 도 20에 도시한 밸런의 한 구성예를 도시하는 회로도.
도 22a는 도 21에 도시한 CMOS 앰프의 한 구성예를 도시하는 회로도.
도 22b는 도 21에 도시한 CMOS 앰프의 특성을 설명하기 위한 설명도.
도 23은 도 20에 도시한 밸런의 잡음지수의 특성을 도시하는 특성도.
도 24는 도 20에 도시한 밸런이 왜곡 특성을 도시하는 특성도.
도 25는 제2의 실시의 형태의 변형예에 관한 밸런의 한 구성예를 도시하는 블록도.
도 26은 제2의 실시의 형태의 다른 변형예에 관한 밸런의 한 구성예를 도시하는 블록도.
도 27은 제2의 실시의 형태의 다른 변형예에 관한 밸런의 한 구성예를 도시하는 블록도.
도 28은 제2의 실시의 형태의 다른 변형예에 관한 수신 장치의 한 구성예를 도시하는 블록도.
도 29는 제2의 실시의 형태의 다른 변형예에 관한 수신 장치의 한 구성예를 도시하는 블록도.
도 30은 도 29에 도시한 수신 장치의 한 동작예를 도시하는 타이밍 파형도.
도 31은 제2의 실시의 형태의 변형예에 관한 수신 장치의 한 구성예를 도시하는 블록도.
도 32는 본 개시의 제3의 실시의 형태에 관한 수신 장치의 한 구성예를 도시하는 블록도.
도 33은 실시의 형태에 관한 수신 장치를 적용한 휴대 전화의 외관 구성을 도시하는 정면도, 측면도, 상면도 및 하면도.

이하, 본 개시된 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.

1. 제1의 실시의 형태(RF 스위치)

2. 제2의 실시의 형태(밸런)

3. 제3의 실시의 형태(RF 스위치 및 밸런을 구비한 예)

4. 적용례

<1. 제1의 실시의 형태>

[구성예]

도 1은, 제1의 실시의 형태에 관한 수신 장치(1)의 한 구성예를 도시하는 것이다. 수신 장치(1)는, 무선 통신에 이용되는 수신 장치이다. 또한, 본 개시된 실시의 형태에 관한 스위치 및 통신 장치는, 본 실시의 형태에 의해 구현화되기 때문에 함께 설명한다.

수신 장치(1)는, 감쇠부(20)와, 구동부(11)와, 저잡음 증폭 회로(12)와, 국부 발진부(13)와, 믹서(14)와, 필터(15)와, IF 앰프(16)와, 복조 회로(17)를 구비하고 있다.

감쇠부(20)는, 안테나(9)로부터 공급된 신호(Srf)를, 그 신호 진폭(신호 강도)에 응한 감쇠량으로 감쇠하고, 신호(Srf2)로서 출력하는 것이다. 감쇠부(20)는, 3개의 감쇠기(6dB 감쇠기(21), 12dB 감쇠기(22), 18dB 감쇠기(23))와, 4개의 RF 스위치(301 내지 304)를 갖고 있다.

6dB 감쇠기(21)는 신호(Srf)를 6[dB]분 감쇠하는 것이고, 12dB 감쇠기(22)는 신호(Srf)를 12[dB]분 감쇠하는 것이고, 18dB 감쇠기(23)는 신호(Srf)를 18[dB]분 감쇠하는 것이다.

RF 스위치(301)는, 스위치 제어 신호(Csw1)에 의거하여 온 오프 하는 것이고, 입력단자에 신호(Srf)가 공급되고, 출력단자는 감쇠부(20)의 출력단자에 접속되어 있다. RF 스위치(302)는, 스위치 제어 신호(Csw2)에 의거하여 온 오프 하는 것이고, 입력단자가 6dB 감쇠기(21)의 출력단자에 접속되고, 출력단자는 감쇠부(20)의 출력단자에 접속되어 있다. RF 스위치(303)는, 스위치 제어 신호(Csw3)에 의거하여 온 오프 하는 것이고, 입력단자가 12dB 감쇠기(22)의 출력단자에 접속되고, 출력단자는 감쇠부(20)의 출력단자에 접속되어 있다. RF 스위치(304)는, 스위치 제어 신호(Csw4)에 의거하여 온 오프 하는 것이고, 입력단자가 18dB 감쇠기(23)의 출력단자에 접속되고, 출력단자는 감쇠부(20)의 출력단자에 접속되어 있다. 즉, 감쇠부(20)에서는, 4개의 RF 스위치(301 내지 304)의 출력단자가, 서로 접속되어 있다.

구동부(11)는, 복조 회로(17)로부터 공급되는 제어 신호에 의거하여 스위치 제어 신호(Csw1 내지 Csw4)를 생성하고, 감쇠부(20)의 4개의 RF 스위치(301 내지 304)를 각각 구동하는 것이다.

이 구성에 의해, 감쇠부(20)는, 구동부(11)로부터 공급되는 스위치 제어 신호(Csw1 내지 Csw4)에 의거하여, 안테나(9)로부터 공급되는 신호(Srf)에 대한 감쇠량을 조정하고, 감쇠한 신호를 신호(Srf2)로서 출력한다. 이에 의해, 수신 장치(1)에서는, 신호(Srf)의 신호 진폭에 관계 없이, 감쇠부(20)의 후단의 회로에 적절한 진폭의 신호를 공급할 수 있게 되어 있다.

다음에, RF 스위치(301 내지 304)의 구성예에 관해 설명한다. 또한, 이후, 4개의 RF 스위치(301 내지 304) 중의 임의의 하나를 가리키는 경우에는, 단지 RF 스위치(30)를 이용하는 것으로 하고, 마찬가지로, 4개의 스위치 제어 신호(Csw1 내지 Csw4) 중의 임의의 하나를 가리키는 경우에는, 단지 스위치 제어 신호(Csw)를 이용하는 것으로 한다.

도 2는, RF 스위치(30)의 한 구성예를 도시하는 것이다. RF 스위치(30)는, 단자(Tc)에 스위치 제어 신호(Csw)가 공급되고, 단자(Tin)에 신호(Srf) 또는 신호(Srf)를 감쇠한 신호가 공급되고, 단자(Tout)는 감쇠부(20)의 출력단자에 접속되어 있다. RF 스위치(30)는, 2개의 트랜지스터(N1, P2)를 갖고 있다.

트랜지스터(N1)는, N형의 MOS(Metal Oxide Semiconductor) 트랜지스터이고, 게이트는 트랜지스터(P2)와 접속되고, 드레인 및 소스 중의 일방은 단자(Tin)에 접속되고, 타방은 단자(Tout)에 접속되어 있다. 이 트랜지스터(N1)는, RF 스위치(30)에서, 단자(Tin)와 단자(Tout)를 전기적으로 접속 또는 차단하는, 스위칭 트랜지스터로서 기능하는 것이다. 트랜지스터(P2)는, P형의 MOS 트랜지스터이고, 게이트가 단자(Tc)에 접속되고, 드레인 및 소스 중의 일방이 단자(Tc)에 접속되고, 타방이 트랜지스터(N1)의 게이트에 접속되어 있다. 즉, 트랜지스터(P2)는, 게이트와 드레인 또는 소스가 서로 접속(이른바 다이오드 접속)되어 있다. 이 트랜지스터(P2)는, 후술하는 바와 같이, 임피던스가 비선형으로 변화하는 비선형 소자로서 기능하는 것이다.

이 구성에 의해, RF 스위치(30)에서는, 스위치 제어 신호(Csw)의 전압이 고레벨인 경우에는, 트랜지스터(P2)를 통하여 스위치 제어 신호(Csw)(고레벨 전압)가 트랜지스터(N1)의 게이트에 공급된다. 이에 의해, RF 스위치(30)는 온 상태가 된다. 또한, 스위치 제어 신호(Csw)의 전압이 저레벨인 경우에는, 트랜지스터(P2)를 통하여 스위치 제어 신호(Csw)(저레벨 전압)가 트랜지스터(N1)의 게이트에 공급된다. 이에 의해, RF 스위치(30)는 오프 상태가 된다. 그 때, 후술하는 바와 같이, 트랜지스터(P2)의 임피던스가 비선형이 되는 것을 이용하여, 스위치의 특성을 높이도록 되어 있다.

저잡음 증폭 회로(12)는, 잡음의 발생을 억제하면서 신호(Srf2)를 증폭하여, 신호(Srf3)로서 출력하는 회로이다. 수신 장치(1)에서는, 감쇠부(20)의 후단에 이 저잡음 증폭 회로(12)를 마련함에 의해, 수신 장치(1) 전체로서의 신호대잡음비(S/N비)를 높게 할 수 있고, 이에 의해 미약한 전파를 수신할 수 있도록 되어 있다.

국부 발진 회로(13)는, 무선 통신의 반송파와 같은 주파수를 갖는 신호(Slo)를 생성하는 발진 회로이고, 예를 들면, PLL(Phase Locked Loop)를 이용한 주파수 신디사이저에 의해 구성되는 것이다.

믹서(14)는, 저잡음 증폭 회로(12)의 출력 신호(Srf3)와 신호(Slo)를 승산하여 다운 컨버트함에 의해, 반송파에 중첩되어 있는 신호 성분을 추출하고, 신호(Ssig)로서 출력하는 것이다.

필터(15)는, 신호(Ssig)로부터, 믹서(14)에서 신호(Srf3)와 신호(Slo)를 승산할 때에 생기는 불필요한 주파수 성분을 제거함에 의해, 신호(Ssig2)를 생성하는 밴드패스 필터이다.

IF 앰프(16)는, 필터(15)로부터 공급된 신호(Ssig2)를 증폭하여 신호(Ssig3)로서 출력하는 가변 이득 앰프이다. 구체적으로는, IF 앰프(16)는, 필터(15)로부터 공급된 신호(Ssig2)의 진폭에 응하여 이득을 조정함에 의해, 신호(Ssig3)의 진폭을 소정의 진폭으로 하도록 동작한다. 이에 의해, 신호(Ssig2)의 차동 진폭이 작은 경우에도, 출력 신호(Ssig3)의 진폭을, 다음단의 복조 회로(17)가 동작하기 위한 충분한 진폭으로 할 수 있다.

복조 회로(17)는, IF 앰프(16)로부터 공급된 신호(Ssig3)에 의거하여, 복조 처리를 행하는 것이다. 또한, 복조 회로(17)는, 구동부(11)에 대해 제어 신호를 공급하여, 감쇠부(20)에서의 감쇠량을 제어하는 기능도 갖고 있다.

여기서, 트랜지스터(N1)는, 본 개시에서의 「스위칭 트랜지스터」의 한 구체예에 대응한다. 트랜지스터(N1)의 게이트는, 본 개시에서의 「제어 단자」의 한 구체예에 대응한다. 트랜지스터(P2)는, 본 개시에서의 「비선형 회로」의 한 구체예에 대응한다.

[동작 및 작용]

계속해서, 본 실시의 형태의 수신 장치(1)의 동작 및 작용에 관해 설명한다.

(전체 동작 개요)

우선, 도 1을 참조하여, 수신 장치(1)의 전체 동작 개요를 설명한다. 감쇠부(20)는, 안테나(9)로부터 공급된 신호(Srf)를, 그 신호 진폭(신호 강도)에 응하여 감쇠하여, 신호(Srf2)로서 출력한다. 구동부(11)는, 복조 회로(17)로부터 공급되는 제어 신호에 의거하여 스위치 제어 신호(Csw1 내지 Csw4)를 생성하여, 감쇠부(20)의 4개의 RF 스위치(301 내지 304)를 각각 구동한다. 저잡음 증폭 회로(12)는, 잡음의 발생을 억제하면서 신호(Srf2)를 증폭하여, 신호(Srf3)로서 출력한다. 국부 발진 회로(13)는, 무선 통신의 반송파와 같은 주파수를 갖는 신호(Slo)를 생성한다. 믹서(14)는, 저잡음 증폭 회로(12)의 출력 신호(Srf3)와 신호(Slo)를 승산하여 다운 컨버트함에 의해 신호(Ssig)를 생성한다. 필터(15)는, 신호(Ssig)로부터, 믹서(14)에서의 신호(Srf3)와 신호(Slo)를 승산할 때에 생기는 불필요한 주파수 성분을 제거하여, 신호(Ssig2)를 생성한다. IF 앰프(16)는, 필터(15)로부터 공급된 신호(Ssig2)를 증폭하여 신호(Ssig3)로서 출력한다. 복조 회로(17)는, IF 앰프(16)로부터 공급된 신호(Ssig3)에 의거하여, 복조 처리를 행함과 함께, 구동부(11)에 대해 제어 신호를 공급하여, 감쇠부(20)에서의 감쇠량을 제어한다.

(RF 스위치(30)의 동작)

도 3은, RF 스위치(30)의 동작을 도시하는 것이다. 이 도면에서는, 트랜지스터(P2)를 임피던스(Z)로서 나타내고 있다. 또한, 용량(C1, C2)은, 트랜지스터(N1)에서의 게이트·소스 사이 및 게이트·드레인 사이의 이른바 오버랩 용량 등에 의해 구성되는 기생용량이다.

구동부(11)가, 스위치 제어 신호(Csw)로서 고레벨 전압(전압(VDD))을 RF 스위치(30)에 공급한 경우에는, RF 스위치(30)에서는, 임피던스(Z)를 통하여, 그 전압(VDD)이 트랜지스터(N1)의 게이트에 공급되고, 이에 의해, 트랜지스터(N1)는 온 상태가 된다.

한편, 구동부(11)가, 스위치 제어 신호(Csw)로서 저레벨 전압(전압(VSS), 이 예에서는 0V)를 RF 스위치(30)에 공급한 경우에는, 마찬가지로 임피던스(Z)를 통하여, 그 전압(VSS)이 트랜지스터(N1)의 게이트에 공급되고, 이에 의해, 트랜지스터(N1)는 오프 상태가 된다.

다음에, 안테나(9)로부터 공급된 신호(Srf)의 진폭이 큰 경우에 있어서의, 감쇠부(20)에서의 RF 스위치(301)의 동작에 관해 설명한다. 이 예에서는, 감쇠부(20)가, RF 스위치(301)만을 온 상태에 하여, 신호(Srf)를 그대로 출력하는 경우(케이스(C1))와, RF 스위치(304)만을 온 상태에 하여, 신호(Srf)를 18[dB] 감쇠하여 출력하는 경우(케이스(C2))에 관해 설명한다.

도 4는, 케이스(C1)에서의 RF 스위치(301)의 타이밍 파형도를 도시하는 것이고, 단자(Tin)에서의 입력 전압(Vin)의 파형과, 게이트 전압(Vg)의 파형과, 단자(Tout)에서의 출력 전압(Vout)의 파형을 도시한다. 이 케이스(C1)에서는, 구동부(11)는, 스위치 제어 신호(Csw1)로서 고레벨 전압(전압(VDD))을 출력함과 함께, 스위치 제어 신호(Csw2 내지 Csw4)로서 저레벨 전압(전압(VSS))을 각각 출력한다.

이 예에서는, 신호(Srf)의 진폭이 크기 때문에, 도 4에 도시한 바와 같이, RF 스위치(301)에는 큰 진폭의 입력 전압(Vin)이 입력된다. 이 케이스(C1)에서는, 트랜지스터(N1)의 게이트 전압(Vg)이 고레벨(전압(VDD))이기 때문에, 트랜지스터(N1)가 온 상태가 되고, 출력 전압(Vout)의 파형은, 입력 전압(Vin)의 파형과 같은 파형이 된다.

그 때, RF 스위치(301)에서는, 트랜지스터(P2)의 임피던스(Z)가 높기 때문에, 도 4에 도시한 바와 같이, 입력 전압(Vin) 및 출력 전압(Vout)의 고주파 성분이 용량(C1, C2)을 통 트랜지스터(N1)의 게이트에 전해진다. 즉, 게이트 전압(Vg)의 파형은, 입력 전압(Vin) 등의 파형과 동상의 파형이다. 따라서, 입력 전압(Vin) 등이 높아지면, 게이트 전압(Vg)도 높아지기 때문에, 트랜지스터(N1)의 게이트·소스 사이 전압(Vgs)이 낮아질 우려를 저감할 수 있다. 이에 의해, RF 스위치(301)에서는, 선형성(線形性)이 저하될 우려를 저감할 수 있다.

도 5는, 케이스(C2)에서의 RF 스위치(301)의 타이밍 파형도를 도시하는 것이고, 입력 전압(Vin)의 파형과, 게이트 전압(Vg)의 파형과, 출력 전압(Vout)의 파형을 도시한다. 이 케이스(C2)에서는, 구동부(11)는, 스위치 제어 신호(Csw4)로서 고레벨 전압(전압(VDD))을 출력함과 함께, 스위치 제어 신호(Csw1 내지 Csw3)로서 저레벨 전압(전압(VSS))을 각각 출력한다.

케이스(C2)에서도, 케이스(C1)와 마찬가지로, 도 5에 도시한 바와 같이, RF 스위치(301)에는 큰 진폭의 입력 전압(Vin)이 입력된다. 한편, 출력 전압(Vout)의 파형은, 입력 전압(Vin)을 18[dB]분 감쇠시킨 파형으로 된다. 이것은, 케이스(C2)에서는, RF 스위치(301) 내지 RF 스위치(303)는 오프 상태이고, RF 스위치(304)가 온 상태이기 때문이다.

RF 스위치(301)에서는, 트랜지스터(N1)의 게이트 전압(Vg)은 저레벨이고, 케이스(C1)와 마찬가지로, 주로 입력 전압(Vin)의 고주파 성분이 용량(C1)을 통하여 트랜지스터(N1)의 게이트에 전해진다. 그렇지만, 이 고주파 성분은, 트랜지스터(P2)의 기생용량 등에 기인하여 필터링된다. 이에 의해, 게이트 전압(Vg)은, 도 5에 도시한 바와 같이, 거의 직류의 전압이 된다. 이 직류 전압은, 이하에 나타내는 바와 같이, 입력 전압(Vin)의 진폭에 의존한다.

도 6은, 안테나(9)로부터 공급된 신호(Srf)의 신호 레벨(입력 신호 레벨(P))과, 게이트 전압(Vg)과의 관계를 도시하는 것이다. 이와 같이, 신호(Srf)의 진폭이 커질수록, 게이트 전압(Vg)은 저하된다. 환언하면, RF 스위치(301)의 입력 전압(Vin)의 진폭이 커질수록, RF 스위치(301)에서의 트랜지스터(N1)의 게이트 전압(Vg)은 저하된다.

이와 같이, 입력 전압(Vin)의 진폭이 커질수록, 게이트 전압(Vg)은 저하되는 것은, 이하의 이유에 의한다고 생각된다. 즉, 가령 트랜지스터(P2)의 기생용량 등에 기인하는 필터링의 효과가 없다고 가정하면, 그 가정에서의 트랜지스터(N1)의 게이트 전압(Vg2)의 파형은, 도 5의 파선으로 도시한 바와 같은 파형이 된다고 생각된다. 즉, 입력 전압(Vin)의 고주파 성분이 용량(C1)을 통하여 트랜지스터(N1)의 게이트에 전해지는데, 게이트 전압(Vg2)이 소정의 전압(V1)보다도 높아지려고 하면, 트랜지스터(P2)가 온 상태가 되어 클램프된다.

도 7a, 7b는, 트랜지스터(P2)의 임피던스를 도시하는 것이고, 도 7a는 오프 상태에서의 RF 스위치(30)를 도시하고, 도 7b는 도 7a의 상태에서의 트랜지스터(P2)의 저항을 도시하고 있다. 트랜지스터(P2)의 저항치는, 도 7b에 도시한 바와 같이, 게이트 전압(Vg)이 높을수록 낮아지고, 비선형의 특성을 갖는다. 그리고, 구동부(11)가, 스위치 제어 신호(Csw)로서 저레벨 전압(전압(VSS))을 출력하는 경우에는(도 7a), 게이트 전압(Vg)이 전압(V1) 이상이 되면, 트랜지스터(P2)가 온 상태가 된다. 이 전압(V1)은, 트랜지스터(P2)의 임계치 전압(Vth)에 대응하는 것이다.

따라서, 도 5에 도시한 바와 같이, 입력 전압(Vin)의 고주파 성분이 용량(C1)을 통하여 트랜지스터(N1)의 게이트에 전하여져도, 게이트 전압(Vg2)은, 전압(V1)보다도 높아지지 않고 전압(V1)으로 클램프된다. 그리고, 입력 전압(Vin)의 진폭이 커지면, 게이트 전압(Vg2)의 최대 전압은 전압(V1)인 한편, 최소 전압은 입력 전압(Vin)의 진폭을 크게 하는 만큼 낮아진다.

이에 의해, 도 5에 도시한 게이트 전압(Vg2)과 같은 파형이 트랜지스터(P2)의 기생용량 등에 기인하여 필터링되면, 도 6에 도시한 바와 같이, 입력 전압(Vin)의 진폭이 커짐에 따라, 게이트 전압(Vg)이 낮아지게 된다.

이와 같이, RF 스위치(30)에서는, 오프 상태에서, 입력 전압(Vin)의 진폭이 커질수록, 게이트 전압(Vg)이 저하되도록 하였기 때문에, 비교예와 대비하여 후술하는 바와 같이, 입력 전압(Vin)의 진폭이 큰 경우에 있어서의 차단 특성을 높일 수 있다. 이에 의해, RF 스위치(30)를 이용한 수신 장치(1)는, 통신의 질을 높일 수 있다.

(비교예)

다음에, 비교예와 대비하여, 본 실시의 형태의 작용을 설명한다. 본 비교예는, 트랜지스터(P2) 대신에 저항 소자를 마련한 RF 스위치(30R)를 이용하여 수신 장치(1R)를 구성한 것이다. 그 밖의 구성은 본 실시의 형태(도 1)와 마찬가지이다.

도 8은, RF 스위치(30R)(301R 내지 304R)의 한 구성예를 도시하는 것이다. RF 스위치(30R)는, 저항 소자(RR)를 갖고 있다. 이 저항 소자(RR)는, 저항치가 높은 것이고, 본 실시의 형태에 관한 트랜지스터(P2) 대신에 마련한 것이다.

도 9는, 케이스(C1)에서의 RF 스위치(301R)의 타이밍 파형도를 도시하는 것이고, 단자(Tin)에서의 입력 전압(Vin)의 파형과, 게이트 전압(Vg)의 파형과, 단자(Tout)에서의 출력 전압(Vout)의 파형을 도시한다. 이 경우에는, RF 스위치(301R)는, 본 실시의 형태의 경우(도 4)와 거의 마찬가지로 동작한다.

도 10은, 케이스(C2)에서의 RF 스위치(301R)의 타이밍 파형도를 도시하는 것이고, 단자(Tin)에서의 입력 전압(Vin)의 파형과, 게이트 전압(Vg)의 파형과, 단자(Tout)에서의 출력 전압(Vout)의 파형을 도시한다.

케이스(C2)에서는, RF 스위치(304R)가 온 상태가 되기 때문에, 출력 전압(Vout)의 파형은, 입력 전압(Vin)을 18[dB]분 감쇠시킨 파형으로 된다. 그 때, 입력 전압(Vin)이 높은 때에, 그 신호가 과도적으로 출력측(출력 전압(Vout))에 누설될 우려가 있다(도 10의 부분(W1)). 즉, RF 스위치(301R)에서는, 주로 입력 전압(Vin)의 고주파 성분이 용량(C1)을 통하여 트랜지스터(N1)의 게이트에 전해지고, 게이트 전압(Vg)이 입력 신호(Vin)와 동상으로 요동된다(도 10). 따라서, RF 스위치(301R)에서는, 게이트 전압(Vg)이 높은 때에, 트랜지스터(N1)의 게이트·소스 사이 전압(Vgs)(게이트 전압(Vg)과 출력 전압(Vout)과의 사이의 전압)이 작아지고, 입력 전압(Vin)이 출력측에 누설될 우려가 있다. 이와 같은 경우에는, 이하에 나타내는 바와 같이, 통신의 질이 저하될 우려가 있다.

도 11은, 본 실시의 형태에 관한 수신 장치(1) 및 본 비교예에 관한 수신 장치(1R)에서의 상호 변조 왜곡의 특성을 도시하는 것이다. 이 예는, 수신 장치(1, 1R)에서의 저잡음 증폭 회로(12)의 입력단에서의 기본파 및 3차 고조파 왜곡(IM3)에 관한 케이스(C2)에서의 시뮬레이션 결과를 나타내고 있다.

비교예에 관한 수신 장치(1R)에서는, 입력 신호 레벨(P)이 큰 영역에서, 3차 고조파 왜곡이 소망하는 특성보다도 증가함과 함께, 기본파도 높아져 있다. 이것은, 도 10에 도시한 바와 같이, 입력 신호(Vin)가 RF 스위치(301R)를 통하여 출력측에 누설되는 것에 기인하고 있다. 이와 같은 경우에는, 방해파에 의한 간섭에 대한 내성이 낮아지기 때문에, 통신의 질이 손상되어 버린다.

한편, 본 실시의 형태에 관한 수신 장치(1)에서는, 입력 신호 레벨(P)이 큰 영역에서도, 기본파 및 3차 고조파 왜곡은 높아지는 일이 없고, 소망하는 특성을 실현하고 있다. 따라서, 방해파에 의한 간섭에 대한 내성을 높게 할 수 있고, 통신의 질을 높일 수 있다.

[효과]

이상과 같이 본 실시의 형태에서는, 비선형 소자를 통하여 트랜지스터(N1)의 게이트에 제어 신호를 공급하도록 하였기 때문에, 입력 신호의 진폭이 큰 경우에도 스위치 특성을 높일 수 있다.

또한, 본 실시의 형태에서는, 비선형 소자로서 트랜지스터(P2)를 이용하도록 하였기 때문에, 회로 구성을 심플하게 할 수 있다.

[변형예 1-1]

상기 실시의 형태에서는, 비선형 소자로서 P형의 MOS 트랜지스터(트랜지스터(P2))를 이용하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 도 12a에 도시한 바와 같이, N형의 MOS 트랜지스터(트랜지스터(N2))를 이용하여도 좋다. 이 RF 스위치(30A)에서는, 트랜지스터(N2)는, 드레인 및 소스 중의 일방과 게이트가 트랜지스터(N1)의 게이트에 접속되고, 드레인 및 소스 중의 타방이 단자(Tc)에 접속되어 있다. 또한, 예를 들면, 도 12b에 도시한 바와 같이, 다이오드(D2)를 이용하여도 좋다. 이 RF 스위치(30B)에서는, 다이오드(D2)는, 애노드가 단자(Tc)에 접속되고, 캐소드가 트랜지스터(N1)의 게이트에 접속되어 있다.

[변형예 1-2]

상기 실시의 형태에서는, 트랜지스터(N1)의 게이트에 비선형 소자(트랜지스터(P2))를 접속하도록 하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 13a 내지 13c에 도시한 바와 같이, 트랜지스터(N1)의 백 게이트에 비선형 소자를 접속하여도 좋다. 도 13a에 도시한 RF 스위치(30C)에서는, 트랜지스터(N1)의 게이트와 단자(Tc)와의 사이에 저항 소자(R2)를 마련함과 함께, 트랜지스터(N1)의 백 게이트에 트랜지스터(N3)를 접속하고 있다. 이 트랜지스터(N3)는, N형의 MOS 트랜지스터이고, 드레인 및 소스 중의 일방과 게이트가 트랜지스터(N1)의 백 게이트에 접속되고, 드레인 및 소스 중의 타방에는 전압(VSS)(예를 들면 0V)이 공급되고 있다. 도 13b에 도시한 RF 스위치(30D)에서는, 트랜지스터(N1)의 게이트에 저항 소자(R2)를 접속함과 함께, 트랜지스터(N1)의 백 게이트에 트랜지스터(P3)를 접속하고 있다. 이 트랜지스터(P3)는, P형의 MOS 트랜지스터이고, 드레인 및 소스 중의 일방과 게이트에 전압(VSS)(예를 들면 0V)이 공급되고, 드레인 및 소스 중의 타방이 트랜지스터(N1)의 백 게이트에 접속되어 있다. 도 13c에 도시한 RF 스위치(30E)에서는, 트랜지스터(N1)의 게이트에, 도 2와 마찬가지로 트랜지스터(P2)를 접속함과 함께, 트랜지스터(N1)의 백 게이트에, 도 13a와 마찬가지로 트랜지스터(N3)를 접속하고 있다. 이와 같이, 도 2, 12a, 12b, 13a 내지 13c 등을 조합시켜서 RF 스위치를 구성할 수 있다.

[변형예 1-3]

상기 실시의 형태에서는, 스위칭 트랜지스터로서 N형의 MOS 트랜지스터(트랜지스터(N1))를 이용하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, P형의 MOS 트랜지스터를 이용하여도 좋다. 이하에, 본 변형예에 관해 상세히 설명한다.

도 14는, 본 변형예에 관한 RF 스위치(40)(401 내지 404)의 한 구성예를 도시하는 것이다. RF 스위치(40)는, 2개의 트랜지스터(P1, N4)를 갖고 있다. 트랜지스터(P1)는, P형의 MOS 트랜지스터이고, 게이트는 트랜지스터(N4)와 접속되고, 드레인 및 소스 중의 일방은 단자(Tin)에 접속되고, 타방은 단자(Tout)에 접속되어 있다. 트랜지스터(N4)는, N형의 MOS 트랜지스터이고, 드레인 및 소스 중의 일방과 게이트가 단자(Tc)에 접속되고, 타방이 트랜지스터(P1)의 게이트에 접속되어 있다.

이 구성에서는, 구동부(11)가, 스위치 제어 신호(Csw)로서 저레벨 전압(전압(VSS))을 RF 스위치(40)에 공급한 경우에는, 트랜지스터(P1)의 게이트 전압(Vg)이 전압(VSS)이 되고, 트랜지스터(P1)는 온 상태가 된다. 또한, 구동부(11)가, 스위치 제어 신호(Csw)로서 고레벨 전압(전압(VDD))을 RF 스위치(40)에 공급한 경우에는, 트랜지스터(N1)의 게이트 전압(Vg)이 전압(VDD)이 되고, 트랜지스터(P1)는 오프 상태가 된다.

도 15는, 케이스(C2)에서의 RF 스위치(401)의 타이밍 파형도를 도시하는 것이고, 단자(Tin)에서의 입력 전압(Vin)의 파형과, 게이트 전압(Vg)의 파형과, 단자(Tout)에서의 출력 전압(Vout)의 파형을 도시한다. 여기서, 전압(V2)은, 상기 실시의 형태에서의 전압(V1)에 대응하는 전압이다. 이 케이스(C2)에서는, 구동부(11)는, 스위치 제어 신호(Csw4)로서 고레벨 전압(전압(VDD))을 출력함과 함께, 스위치 제어 신호(Csw1 내지 Csw3)로서 저레벨 전압(전압(VSS))을 각각 출력한다.

RF 스위치(401)에서도, 주로 입력 전압(Vin)의 고주파 성분이 용량(C1)을 통하여 트랜지스터(P1)의 게이트에 전해지는데, 트랜지스터(N4)의 기생용량 등에 기인하여 필터링되기 때문에, 게이트 전압(Vg)은, 도 15에 도시한 바와 같이 거의 직류의 전압으로 된다. 이 직류 전압은, 입력 전압(Vin)의 진폭이 커질수록 높아지는 것이다. 이것은, 본 변형예에서는, 트랜지스터(N4)의 저항치가, 도 7b와는 달리, 게이트 전압(Vg)이 낮을수록 낮아지기 때문이다.

이와 같이, RF 스위치(40)에서는, 오프 상태에서, 입력 전압(Vin)의 진폭이 커질수록, 게이트 전압(Vg)이 높아지도록 하였기 때문에, 입력 전압(Vin)의 진폭이 큰 경우에 있어서의 차단 특성을 높일 수 있다.

[변형예 1-4]

상기 실시의 형태에서는, 스위칭 트랜지스터로서 N형의 MOS 트랜지스터(트랜지스터(N1))만을 이용하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 16에 도시한 바와 같이, 스위칭 트랜지스터로서 또한 P형의 MOS 트랜지스터(트랜지스터(P1))도 이용하여, 트랜스미션 게이트의 구성으로 하여도 좋다. 이 RF 스위치(41)는, 도 2, 14의 구성을 조합시킨 것이다.

[변형예 1-5]

상기 실시의 형태에서는, 비선형 소자로서 트랜지스터(P2)를 이용하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 17에 도시한 바와 같이, 복수의 저항 소자를 전환함에 의해 비선형 소자를 실현하여도 좋다. 이 RF 스위치(50A)는, 트랜지스터(N1)와, 4개의 저항 소자(R51 내지 R54)와, 4개의 트랜지스터(N51 내지 N54)와, 제어부(55)를 갖고 있다. 4개의 저항 소자(R51 내지 R54)는, 트랜지스터(N1)의 게이트와 단자(T1)와의 사이에, 이 순서로 직렬 접속되어 있다. 4개의 트랜지스터(N51 내지 N54)는, N형의 MOS 트랜지스터이고, 각각의 게이트는 제어부(55)에 접속되어 있다. 트랜지스터(N51)는, 드레인이 저항 소자(R51)의 일단에 접속되고, 소스가 저항 소자(R51)의 타단에 접속되어 있다. 트랜지스터(N52)는, 드레인이 저항 소자(R52)의 일단에 접속되고, 소스가 저항 소자(R52)의 타단에 접속되어 있다. 트랜지스터(N53)는, 드레인이 저항 소자(R53)의 일단에 접속되고, 소스가 저항 소자(R53)의 타단에 접속되어 있다. 트랜지스터(N54)는, 드레인이 저항 소자(R54)의 일단에 접속되고, 소스가 저항 소자(R54)의 타단에 접속되어 있다. 제어부(55)는, 트랜지스터(N1)의 게이트 전압(Vg)에 의거하여 트랜지스터(N51 내지 N54)의 각 게이트에 각각 제어 전압을 인가함에 의해, 트랜지스터(N1)의 게이트와 단자(Tc) 사이의 회로망의 임피던스가, 예를 들면 도 7b에 도시한 바와 같은 특성이 되도록 제어하는 것이다. 또한, 이 예에서는, 저항 소자(R51 내지 R54)를 이용하였지만, 이것으로 한정되는 것이 아니고, 예를 들면, 도 18에 도시한 바와 같이 다이오드(D51 내지 D54)를 이용하여도 좋고, 도 19에 도시한 바와 같이 용량 소자(C51 내지 C54)를 이용하여도 좋다.

또한, 상기 실시의 형태에서는, 트랜지스터(N1)로서 MOS형의 트랜지스터(MOSFET)를 이용하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 접합형의 트랜지스터(JFET)나 금속 반도체형의 트랜지스터(MESFET)를 이용하여도 좋다. 또한, 전계효과 트랜지스터(FET)로 한정되는 것이 아니고, 예를 들면 바이폴러 트랜지스터를 이용하여도 좋다.

또한, 상기 실시의 형태에서는, RF 스위치(30)를 수신 장치(1)에 적용하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면 송신 장치나, 수신 장치 및 송신 장치를 구비한 통신 장치에 적용하여도 좋다.

<2. 제2의 실시의 형태>

[구성예]

다음에, 제2의 실시의 형태에 관한 수신 장치(2)에 관해 설명한다. 본 실시의 형태는, 밸런(단상 차동 변환 회로)를 이용하여 수신 장치를 구성한 것이다. 또한, 본 개시된 실시의 형태에 관한 단상 차동 변환 회로, 밸런 및 통신 장치는, 본 실시의 형태에 의해 구현화되기 때문에, 아울러서 설명한다.

도 20은, 제2의 실시의 형태에 관한 수신 장치(2)의 한 구성예를 도시하는 것이다. 수신 장치(2)는, 밸런(110)과, RF 앰프(111)와, 국부 발진부(112)와, 믹서(113)와, 필터(114)와, IF 앰프(115)와, 복조 회로(116)를 구비하고 있다.

밸런(110)은, 안테나(9)로부터 공급된 신호(Srf)(단상 신호)를 차동 신호로 변환하고, 신호(Srf101)로서 출력하는 단상 차동 변환 회로이다. 밸런(110)은, 도시하지 않지만, 그 밖의 회로 블록과는 별개의 전원에 의해 전원 공급되는 것이다.

도 21은, 밸런(110)의 한 구성예를 도시하는 것이다. 밸런(110)은, 신호(Srf)(단상 신호)를, 신호(Sop, Son)로 이루어지는 차동 신호(Srf101)로 변환하는 것이다. 밸런(110)은, 트랜지스터(P110, N120)와, 저항 소자(R1)와, 트랜지스터(N130, P140)와, 용량 소자(C110, C120)를 갖고 있다.

트랜지스터(P110)는, P형의 MOS(Metal Oxide Semiconductor) 트랜지스터이고, 게이트에 신호(Srf)가 공급되고, 드레인이 트랜지스터(N120)의 드레인에 접속되고, 소스에는 전원 전압(VDD)이 공급되고 있다. 트랜지스터(N120)는, N형의 MOS 트랜지스터이고, 게이트에 신호(Srf)가 공급되고, 드레인이 트랜지스터(P110)의 드레인에 접속되고, 소스에는 전원 전압(VSS)이 공급되고 있다. 저항 소자(R1)는, 일단이 트랜지스터(P110, N120)의 게이트에 접속되고, 타단이 트랜지스터(P110, N120)의 드레인에 접속되어 있다.

즉, 트랜지스터(P110, N120) 및 저항 소자(R1)는, 이른바 CMOS(Complementary MOS)형의 인버터 앰프(CMOS 앰프(121))를 구성하고 있다. 저항 소자(R1)는, 이 CMOS 앰프(121)에서의 귀환 저항으로서 삽입됨에 의해, 트랜지스터(P110)와 트랜지스터(N120)의 게이트의 동작점을 설정하고 있다. 또한, 이 저항 소자(R1)는, 밸런(110)의 입력 임피던스와, 안테나(9)의 임피던스와의 임피던스 정합(整合)을 행하는 기능도 갖고 있다.

트랜지스터(N130)는, N형의 MOS 트랜지스터이고, 게이트 및 드레인에 전원 전압(VDD)이 공급되고, 소스는 트랜지스터(P110, N120)의 드레인에 접속되어 있다. 트랜지스터(P140)는, P형의 MOS 트랜지스터이고, 게이트 및 드레인이 서로 접속됨과 함께 전원 전압(VSS)이 공급되고, 소스는 트랜지스터(P110, N120)의 드레인에 접속되어 있다.

즉, 트랜지스터(N130, P140)는, 게이트 및 드레인이 서로 접속(이른바 다이오드 접속)되어 있고, 이들이 상술한 CMOS 앰프(121)의 부하(부하부(122))로서 기능하도록 되어 있다.

용량 소자(C110)는, 일단이 트랜지스터(P110, N120)의 드레인에 접속되고, 타단이 용량 소자(C120)의 일단에 접속되어 있다. 용량 소자(C120)는, 일단이 용량 소자(C110)의 타단에 접속되고, 타단에는 전원 전압(VSS)이 공급되고 있다.

즉, 용량 소자(C110, C120)는, 이른바 용량 어테뉴에이터(123)를 형성하는 것이다. 구체적으로는, 이 용량 어테뉴에이터(123)는, 용량 소자(C110, C120)의 용량치의 비에 대응한 비율로, 용량 소자(C110)의 일단에 입력된 신호의 진폭을 감쇠하여, 그 감쇠된 신호를, 용량 소자(C110)의 타단부터 신호(Son)로서 출력하도록 되어 있다.

밸런(110)은, 이와 같은 회로 구성에 의해, 입력된 신호(Srf)(단상 신호)를 그대로 신호(Sop)로서 출력함과 함께, CMOS 앰프(121)로부터 출력되고, 용량 어테뉴에이터(123)에 의해 감쇠된 신호를 신호(Son)로서 출력한다.

이 예에서는, 트랜지스터(P110)의 트랜스 컨덕턴스(gm(P110))와 트랜지스터(N120)의 트랜스 컨덕턴스(gm(N120))와의 합(gm1)(=gm(P110)+gm(N120))은, 트랜지스터(N130)의 트랜스 컨덕턴스(gm(N130))와 트랜지스터(P140)의 트랜스 컨덕턴스(gm(P140))와의 합(gm2)(=gm(N130)+gm(P140))보다도 크게 설정되어 있다. 구체적으로는, 예를 들면, 트랜지스터(P110, N120, N130, P140)의 채널 길이가 서로와 동등한 경우에는, 트랜지스터(P110)의 채널 폭이 트랜지스터(P140)의 채널 폭보다도 크고, 트랜지스터(N120)의 채널 폭이 트랜지스터(N130)의 채널 폭보다도 크게 설정되어 있다. 이에 의해, 트랜지스터(P110, N120) 및 저항 소자(R1)로 된 CMOS형의 앰프와, 트랜지스터(N130, P140)의 부하로 이루어지는 회로에서의 게인을 1보다 크게 할 수 있고, 후술하는 바와 같이, 용량 소자(C110, C120)에 의해 적당하게 감쇠시킴에 의해, 신호(Sop)와 신호(Son)와의 차동성을 조정할 수 있다.

RF 앰프(111)는, 밸런(110)으로부터 공급된 신호(Srf101)를 증폭하여 신호(Srf102)로서 출력하는 가변 이득 앰프이다. 구체적으로는, RF 앰프(111)는, 밸런(110)으로부터 공급된 신호(Srf101)의 차동 진폭에 응하여 이득을 조정함에 의해, 신호(Srf102)의 차동 진폭을 소정의 진폭으로 하도록 동작한다. 이에 의해, 예를 들면, 밸런(110)으로부터 공급된 신호(Srf101)의 차동 진폭이 큰 경우에, 신호(Srf102)의 차동 진폭을 소정의 진폭으로 억제함에 의해, 이른바 방해파의 영향을 억제할 수 있다. 또한, RF 앰프(111)는, 잡음의 발생을 억제하는 구성으로 되어 있고, 이에 의해 수신 장치(2) 전체의 잡음지수(NF ; Noise Figure)를 억제할 수 있도록 되어 있다.

국부 발진부(112)는, 무선 통신의 반송파와 같은 주파수를 갖는 신호(Slo)를 생성하는 발진 회로이고, 예를 들면, PLL(Phase Locked Loop)를 이용한 주파수 신디사이저에 의해 구성되는 것이다.

믹서(113)는, RF 앰프(111)의 출력 신호(Srf102)와 신호(Slo)를 승산하여 다운 컨버트함에 의해, 반송파에 중첩되어 있는 신호 성분을 추출하여, 신호(Ssig)로서 출력하는 것이다.

필터(114)는, 신호(Ssig)로부터, 믹서(113)에서의 신호(Srf102)와 신호(Slo)를 승산할 때에 생기는 불필요한 주파수 성분을 제거함에 의해, 신호(Ssig2)를 생성하는 밴드 패스 필터이다.

IF 앰프(115)는, 필터(114)로부터 공급된 신호(Ssig2)를 증폭하여 신호(Ssig3)로서 출력하는 가변 이득 앰프이다. 구체적으로는, IF 앰프(115)는, RF 앰프(111)와 마찬가지로, 필터(114)로부터 공급된 신호(Ssig2)의 차동 진폭에 응하여 이득을 조정함에 의해, 신호(Ssig3)의 진폭을 소정의 진폭으로 하도록 동작한다. 이에 의해, 신호(Ssig2)의 차동 진폭이 작은 경우에도, 출력 신호(Ssig3)의 진폭을, 다음단의 복조 회로(116)가 동작하기 위한 충분한 진폭으로 할 수 있다.

복조 회로(116)는, IF 앰프(115)로부터 공급된 신호(Ssig3)에 의거하여, 복조 처리를 행하는 것이다.

여기서, 트랜지스터(P110)는, 본 개시에서의 「제1의 트랜지스터」의 한 구체예에 대응하고, 트랜지스터(N120)는, 본 개시에서의 「제2의 트랜지스터」의 한 구체예에 대응한다. 저항 소자(R1)는, 본 개시에서의 「제1의 저항 소자」의 한 구체예에 대응한다. 트랜지스터(N130)는, 본 개시에서의 「제3의 트랜지스터」의 한 구체예에 대응하고, 트랜지스터(P140)는, 본 개시에서의 「제4의 트랜지스터」의 한 구체예에 대응한다. 용량 어테뉴에이터(123)는, 본 개시에서의 「감쇠부」의 한 구체예에 대응한다. 용량 소자(C110)는, 본 개시에서의 「제1의 용량 소자」의 한 구체예에 대응하고, 용량 소자(C120)는, 본 개시에서의 「제2의 용량 소자」의 한 구체예에 대응한다.

[동작 및 작용]

계속해서, 본 실시의 형태의 수신 장치(2)의 동작 및 작용에 관해 설명한다.

(전체 동작 개요)

우선, 도 20을 참조하여, 수신 장치(2)의 전체 동작 개요를 설명한다. 밸런(110)은, 안테나(9)로부터 공급된 신호(Srf)(단상 신호)를, 차동 신호로 변환하고, 신호(Srf101)로서 출력한다. RF 앰프(111)는, 밸런(110)으로부터 공급된 신호(Srf101)를 증폭하여 신호(Srf102)로서 출력한다. 국부 발진부(112)는, 무선 통신의 반송파와 같은 주파수를 갖는 신호(Slo)를 생성한다. 믹서(113)는, 신호(Srf102)와 신호(Slo)를 승산하여 다운 컨버트함에 의해 신호(Ssig)를 생성한다. 필터(114)는, 신호(Ssig)로부터, 믹서(113)에서의 신호(Srf102)와 신호(Slo)를 승산할 때에 생기는 불필요한 주파수 성분을 제거하여, 신호(Ssig2)를 생성한다. IF 앰프(115)는, 필터(114)로부터 공급된 신호(Ssig2)를 증폭하여 신호(Ssig3)로서 출력한다. 복조 회로(116)는, IF 앰프(115)로부터 공급된 신호(Ssig3)에 의거하여, 복조 처리를 행한다.

다음에, 밸런(110)의 특성에 관해, 상세히 설명한다.

(밸런(110)의 잡음 특성에 관해)

밸런(110)은, 신호(Srf)를 단상 차동 변환할 때, 회로 내에서 발생하는 잡음에 의한 차동 신호(Srf101)에의 영향을 억제하도록 되어 있다. 이하에, 상세히 설명한다.

도 22a는, 밸런(110)에서의 CMOS 앰프(121)의 구성을 도시하는 것이고, 도 22b는 그 CMOS 앰프(121)의 소신호 등가 회로를 신호원(129)과 함께 도시하는 것이다. 여기서, in는, 트랜지스터(P110, N120)로부터 생기는 전류 노이즈를 나타낸다. 또한, 신호원(129)은, 신호원 임피던스(Rs)와 교류 신호원(Vs)를 갖고 있다. 이 신호원 임피던스(Rs)는, 예를 들면 안테나(9)의 임피던스에 대응하여 있다.

CMOS 앰프(121)의 게인(G1) 및 CMOS 앰프(121)의 출력 임피던스(Zout)는, 각각 다음 식과 같이 표시된다.

[수식 1]

여기서, gm1은, 상술한 바와 같이, 트랜지스터(P110)의 트랜스 컨덕턴스(gm(P110))와 트랜지스터(N120)의 트랜스 컨덕턴스(gm(N120))와의 합(gm(P110)+gm(N120))을 나타낸다.

또한, 이 CMOS 앰프(121)의 출력 신호(Outp, Outn)에서의 입력 환산 노이즈(vnp, vnn)는, 각각 다음 식과 같이 표시된다.

[수식 2]

따라서, 출력 신호(Outp, Outn)의 차분(차동 신호)에서의 입력 환산 노이즈(vndiff)는, 다음 식과 같이 표시된다.

[수식 3]

식(5)에서, gm1·Rs>>1이고, 또한 R1>>Rs인 경우에는, 제1항과 제2항이 서로 지워지기 때문에, vndiff를 충분히 작게 할 수 있다.

이와 같이 CMOS 앰프(121)에서는, 회로에서 발생하는 잡음을 작게 할 수 있다. 이에 의해, 이 CMOS 앰프(121)를 포함하는 밸런(110)에서도, 잡음을 낮게 억제할 수 있다.

도 23은, 밸런(110)에서의 잡음지수에 관한 시뮬레이션 결과의 한 예를 도시하는 것이다. 파형(W1)은, 차동 신호(신호(Sop)-신호(Son))에서의 잡음지수를 나타내고, 파형(W2)은, 신호(Son)에서의 잡음지수를 나타낸다.

도 23에 도시한 바와 같이, 신호(Srf101)의 차동 신호(파형(W1))에서는, 단상 신호(파형(W2))에 비하여, 낮은 잡음지수를 실현할 수 있다. 이것은, 차동 신호에서는, 신호(Sop)와 신호(Son)에 공통으로 중첩되는 잡음이 서로 서로 지워져 있는 것을 나타내고 있다.

이와 같이, 밸런(110)에서는, CMOS 앰프(121)에 의해 잡음을 서로 지우도록 하였기 때문에, 출력 신호(Srf101)에서의 잡음을 낮게 억제할 수 있다.

또한, 밸런(110)은, CMOS 앰프(121)를 포함하여 구성되기 때문에, 전원 전압(VDD)의 노이즈나, 전원 전압(VSS)의 잡음에 의해 영향을 받기 쉽고, 이들의 전원 잡음에 기인하는 잡음이 출력 신호(Srf101)에 중첩할 우려가 있다. 따라서, 상술한 바와 같이, 밸런(110)은, 다른 회로 블록과는 별개의 전원에 의해 전원 공급을 받도록 구성하고 있다. 이에 의해, 다른 회로 블록의 동작에 기인하는 전원 잡음에 기인하는 잡음이 출력 신호(Srf101)에 나타날 우려를 저감할 수 있다.

또한, 수신 장치(2)에서는, 밸런(110)에서 생기는 잡음을 작게 하였기 때문에, 회로 구성을 심플하게 할 수 있다. 즉, 일반적으로, 수신 장치에서는, 수신 장치 전체에서의 잡음지수를 낮게 하기 위해, 수신 장치의 초단에 저잡음 증폭 회로(LNA ; Low Noise Amplifier)를 마련한다. 이 수신 장치(2)에서는, 밸런(110)이 낮은 잡음으로 단상 신호를 차동 신호로 변환하고, 다음단의 RF 앰프(111)가 그 차동 신호를 증폭하도록 하였기 때문에, 이와 같은 저잡음 증폭 회로를 생략할 수 있기 때문에, 회로 구성을 심플하게 할 수 있다.

(밸런(110)이 왜곡 특성에 관해)

밸런(110)은, CMOS 앰프(121)에 더하여 부하부(122)를 마련함에 의해, 왜곡 특성을 개선할 수 있다. 이하에, 그 상세를 설명한다.

[CMOS 앰프(121) 및 부하부(122)로 이루어지는 앰프의 게인(G2)은, 다음 식과 같이 표시된다.

[수식 4]

여기서, gm2는, 상술한 바와 같이, 트랜지스터(N130)의 트랜스 컨덕턴스(gm(N130))와 트랜지스터(P140)의 트랜스 컨덕턴스(gm(P140))와의 합(gm(N130)+gm(P140))을 나타낸다.

식(6)에서, gm1·Rs>>1이고, gm2·Rs>>1이고, 또한 R1>>Rs인 경우에는, 게인(G2)은 gm1/gm2와 같은 정도가 된다. 이에 의해, 트랜스 컨덕턴스(gm1)에 의해 생기는 왜곡 성분을, 트랜스 컨덕턴스(gm2)로 지울 수 있다. 환언하면, CMOS 앰프(121)에서 생기는 왜곡 성분을, 부하부(122)에 의해 지울 수 있다.

도 24는, 밸런(110)의 입출력 전압 특성에 관한 시뮬레이션 결과의 한 예를 도시하는 것이다. 이 도 24는, 입력 전압(Vin)이 인가된 때의, 신호(Sop, Son)의 미분 특성 및 신호(Sop)와 신호(Son)와의 차(Sop-Son)의 미분 특성을 도시하고 있다. 또한, 도 24는, 비교를 위해, 밸런(110)에서의 신호(Son)에 대응하는 것으로서, 부하부(122)를 생략한 구성에서의 신호(SonR)의 미분 특성도 나타내고 있다.

도 24에 도시한 바와 같이, 신호(Son)의 미분 특성은, 비교를 위해 나타낸 신호(SonR)의 미분 특성에 비하여, 그 미분 특성이 평탄하게 되는 입력 전압(Vin)의 범위를 넓게 할 수 있다. 이것은, 부하부(122)를 CMOS 앰프(121)의 부하로 함에 의해, 보다 평탄한 특성을 실현할 수 있는 것을 의미하고 있다.

이에 의해, 신호(Srf101)의 차동 신호(Sop-Son)도 또한, 미분 특성이 평탄하게 된 입력 전압(Vin)의 범위를 넓게 할 수 있다. 이와 같이 하여, 밸런(110)에서는, 부하부(122)를 마련함에 의해, 입력 선형 범위를 넓게 할 수 있고, 이에 의해 왜곡을 저감할 수 있다.

(신호(Sop)와 신호(Son)의 차동성에 관해)

밸런(110)은, 용량 어테뉴에이터(123)를 마련함에 의해, 신호(Sop)와 신호(Son)의 차동성을 개선할 수 있다. 이하에, 그 상세를 설명한다.

밸런(110)이 출력하는 신호(Sop) 및 신호(Son)는, 차동 신호(Srf101)를 구성하기 때문에, 역위상인 것에 더하여, 같은 진폭인 것이 바람직하다. 그래서, 밸런(110)에서는, 용량 어테뉴에이터(123)를 마련하여, 신호(Son)의 진폭을 조정할 수 있도록 하고 있다. 구체적으로는, CMOS 앰프(121) 및 부하부(122)로 이루어지는 앰프의 게인(G2)을 1 이상으로 하고, 용량 어테뉴에이터(123)에서의 감쇠량을 포함한 밸런(110) 전체의 게인을 조정함에 의해 신호(Son)의 진폭을 소망하는 값으로 설계할 수 있도록 하고 있다.

도 24는, 이 조정을 행한 경우에 있어서의 특성을 도시하고 있다. 도 24에 도시한 바와 같이, 신호(Sop)와 신호(Son)에서는, 미분 특성이 평탄하게 되는 부분에서의 미분치(종축의 값)가 거의 같다. 이에 의해, 이 평탄한 범위(입력 선형 범위)에서 교류 전압이 입력된 경우에는, 출력되는 신호(Sop)의 진폭과 신호(Son)의 신호가 거의 동등하게 된다.

이와 같이, 밸런(110)에서는, 용량 어테뉴에이터(123)를 마련하고, 신호(Son)의 진폭을 조정할 수 있도록 하였기 때문에, 신호(Sop)와 신호(Son)의 진폭을 거의 동등하게 할 수가 있어서, 차동성을 높일 수 있다. 특히, 밸런(110)의 여러 특성의 관점에서 게인(G2)을 높이고 싶은 경우에도, 용량 어테뉴에이터(123)에 의해 그만큼 감쇠량을 크게 설정함에 의해, 차동성을 확보할 수 있다.

[효과]

이상과 같이 본 실시의 형태에서는, CMOS 앰프를 이용하여 밸런을 구성하였기 때문에, 차동 신호에서의 잡음을 저감할 수 있다.

또한, 본 실시의 형태에서는, 이른바 다이오드 접속된 MOS 트랜지스터를 CMOS 앰프의 부하로서 마련하였기 때문에, 왜곡 특성을 개선할 수 있다.

또한, 본 실시의 형태에서는, 용량 어테뉴에이터를 마련하였기 때문에, 밸런의 출력 신호의 차동성을 높일 수 있다.

[변형예 2-1]

상기 실시의 형태에서는, CMOS 앰프(121), 부하부(122) 및 용량 어테뉴에이터(123)의 특성을 미리 설계에 의해 정하도록 하였지만, 이것으로 한정되는 것이 아니고, 이들의 특성을 가변으로 구성하여도 좋다. 이하에, 본 변형예에 관한 밸런(110B)에 관해, 상세히 설명한다.

도 25는, 본 변형예에 관한 밸런(110B)의 한 구성예를 도시하는 것이다. 밸런(110B)은, CMOS 앰프(121B)와, 부하부(122B)와, 용량 어테뉴에이터(123B)를 갖고 있다.

CMOS 앰프(121B)는, 상기 실시의 형태에 관한 CMOS 앰프(121)에서, 트랜지스터(P110)를 복수 마련하고(이 예에서는 3개의 트랜지스터(P111 내지 P113)), 이들을 제어 신호(CTL1)에 의해 선택 가능하게 구성함과 함께, 마찬가지로 트랜지스터(N120)를 복수 마련하고(이 예에서는 3개의 트랜지스터(N121 내지 N123)), 이들을 제어 신호(CTL2)에 의해 선택 가능하게 구성한 것이다. 구체적으로는, CMOS 앰프(121B)는, 예를 들면, 트랜지스터(P111)를 선택하기 위한 트랜지스터(P117)를 갖고 있다. 이 트랜지스터(P117)는 P형의 MOS 트랜지스터이고, 게이트에 제어 신호(CTL1)가 공급되고, 드레인이 트랜지스터(P111)의 소스에 접속되고, 소스에 전원 전압(VDD)이 공급되고 있다. 그리고, 제어 신호(CTL1)를 저레벨 전압으로 함에 의해, 트랜지스터(P117)가 온 상태가 되고, 트랜지스터(P111)가 선택되도록 되어 있다. 다른 트랜지스터(P112, P113, N121 내지 N123)에 대해서도 마찬가지이다.

부하부(122B)는, 상기 실시의 형태에 관한 부하부(122)에서, 트랜지스터(N130)를 복수 마련하고(이 예에서는 3개의 트랜지스터(N131 내지 N133)), 이들을 제어 신호(CTL3)에 의해 선택 가능하게 구성함과 함께, 마찬가지로 트랜지스터(P140)를 복수 마련하고(이 예에서는 3개의 트랜지스터(P141 내지 P143)), 이들을 제어 신호(CTL4)에 의해 선택 가능하게 구성한 것이다. 구체적으로는, 부하부(122B)는, 예를 들면, 트랜지스터(N131)를 선택하기 위한 트랜지스터(P137)를 갖고 있다. 이 트랜지스터(P137)는 P형의 MOS 트랜지스터이고, 게이트에 제어 신호(CTL3)가 공급되고, 드레인이 저항 소자(R137)를 통하여 트랜지스터(N131)의 드레인에 접속되고, 소스에 전원 전압(VDD)이 공급되고 있다. 그리고, 제어 신호(CTL3)를 저레벨 전압으로 함에 의해, 트랜지스터(P137)가 온 상태가 되고, 트랜지스터(N131) 및 저항 소자(R137)가 CMOS 앰프(121B)의 부하로서 선택되도록 되어 있다. 다른 트랜지스터(N132, N133, P141 내지 P143 및 R147 내지 R149)에 대해서도 마찬가지이다.

용량 어테뉴에이터(123B)는, 상기 실시의 형태에 관한 용량 어테뉴에이터(123)에서, 용량 소자(C120)를 복수 마련하고(이 예에서는 3개의 용량 소자(C121 내지 C123)), 이들을 제어 신호(CTL5)에 의해 선택 가능하게 구성한 것이다. 구체적으로는, 용량 어테뉴에이터(123B)는, 예를 들면, 용량 소자(C121)를 선택하기 위한 트랜지스터(N117)를 갖고 있다. 이 트랜지스터(N117)는, N형의 트랜지스터이고, 게이트에 제어 신호(CTL5)가 공급되고, 드레인이 용량 소자(C121)의 타단에 접속되고, 소스에 전원 전압(VSS)이 공급되고 있다. 그리고, 제어 신호(CTL5)를 고레벨 전압으로 함에 의해, 트랜지스터(N117)가 온 상태가 되고, 용량 소자(C121)가 선택되도록 되어 있다. 다른 용량 소자(C122, C123)에 대해서도 마찬가지이다.

여기서, 트랜지스터(P117) 등은, 본 개시에서의 「제1의 스위치」의 한 구체예에 대응하고, 트랜지스터(N127) 등은, 본 개시에서의 「제2의 스위치」의 한 구체예에 대응한다. 트랜지스터(P137) 등은, 본 개시에서의 「제3의 스위치」의 한 구체예에 대응하고, 트랜지스터(N147) 등은, 본 개시에서의 「제4의 스위치」의 한 구체예에 대응한다. 트랜지스터(N117) 등은, 본 개시에서의 「제5의 스위치」의 한 구체예에 대응한다. 저항 소자(R137) 등은, 본 개시에서의 「제2의 저항 소자」의 한 구체예에 대응하고, 저항 소자(R147) 등은, 본 개시에서의 「제3의 저항 소자」의 한 구체예에 대응한다.

밸런(110B)은, 이와 같은 구성에 의해, 제어 신호(CTL1, CTL2)에 의해 CMOS 앰프(121B)의 게인(G1)을 조정할 수 있고, 제어 신호(CTL3, CTL4)에 의해 예를 들면 왜곡 특성을 조정할 수 있고, 제어 신호(CTL5)에 의해 차동성을 조정할 수 있다.

또한, 본 변형예는, 도 25에 도시한 구성으로 한정되는 것이 아니고, 예를 들면, 도 21에 도시한 밸런(110)에서, CMOS 앰프(121)만을 CMOS 앰프(121B)(도 25)로 치환하여도 좋고, 부하부(122)만을 부하부(122B)(도 25)로 치환하여도 좋고, 용량 어테뉴에이터(123)만을 용량 어테뉴에이터(123B)(도 25)로 치환하여도 좋다. 또한, 부하부(122B)에서는, 저항 소자(R137 내지 R139 및 R147 내지 R149)를 마련하였지만, 이것으로 한정되는 것이 아니고, 도 26에 도시한 바와 같이, 이 저항 소자(R137) 등을 생략하고, 예를 들면 트랜지스터(N131)의 드레인과 트랜지스터(P137)의 드레인을 직접 접속하여도 좋다. 또한, CMOS 앰프(121B)에서, 도 27에 도시한 바와 같이, 복수의 트랜지스터(N120)(3개의 트랜지스터(N121 내지 N123))만을 선택 가능하게 구성하여도 좋고, 복수의 트랜지스터(P110)(3개의 트랜지스터(P111 내지 P113))만을 선택 가능하게 구성하여도 좋다.

[변형예 2-2]

상기 실시의 형태에서는, 밸런(110)은, 그 밖의 회로 블록과는 별개의 전원에 의해 전원 공급되는 것으로 하였지만, 보다 구체적으로는, 예를 들면, 도 28에 도시한 바와 같이 밸런(110)에 전원을 공급하기 위한 전원 회로(118E)를 구비하여도 좋다.

[변형예 2-3]

또한, 상기 실시의 형태에서는, 수신 장치(2)는 항상 수신 동작을 행하도록 구성하였지만, 이것으로 한정되는 것이 아니고, 예를 들면, 무신호 상태에서는 수신 동작을 멈추고, 간헐적으로 수신 동작을 행하도록 하여도 좋다. 이하에 상세히 설명한다.

도 29는, 본 변형예에 관한 수신 장치(2F)의 한 구성예를 도시하는 것이다. 수신 장치(2F)는, 타이머 회로(119)와, 국부 발진부(112F)와, 전원 회로(118F)를 구비하고 있다. 타이머 회로(119)는, 수신 장치(2F)의 컨트롤러(도시 생략)로부터 공급된 제어 신호(Cp)에 의거하여, 수신 장치(2F)의 간헐 동작을 제어하기 위한 제어 신호(Cp1)를 생성하는 것이다. 이 제어 신호(Cp)는, 무신호 상태에서 고레벨이 되는 논리 신호이다. 국부 발진부(112F)는, 제어 신호(Cp1)에 의거하여, 신호(Slo)를 생성하고, 또는 그 생성을 정지하는 것이다. 전원 회로(118F)는, 제어 신호(Cp1)에 의거하여, 밸런(110)에의 전원 공급을 행하는 것이다.

도 30은, 수신 장치(2F)의 타이밍 파형도를 도시하는 것이고, (A)는 신호(Srf)를 도시하고, (B)는 제어 신호(Cp)의 파형을 도시하고, (C)는 타이머 회로(119)의 내부 클록 신호(Clk)의 파형을 도시하고, (D)는 제어 신호(Cp1)의 파형을 도시한다.

우선, 타이밍(t0)에서, 안테나(9)로부터의 신호(Srf)의 공급이 정지하고, 무신호 상태가 된다(도 30의 (A)). 수신 장치(2F)의 컨트롤러는, 복조 회로(116)의 복조 결과에 의거하여, 이 무신호 상태를 검출하고, 타이밍(t1)에서, 제어 신호(Cp)를 저레벨로부터 고레벨로 변화시킨다(도 30의 (B)). 타이머 회로(119)는, 제어 신호(Cp)가 고레벨인 기간(타이밍(t1 내지 t2)의 기간)에서, 내부 클록 신호(Clk)를 제어 신호(Cp1)로서 출력한다(도 30의 (C), (D)). 국부 발진부(112F)는, 이 제어 신호(Cp1)가 고레벨인 기간에서 신호(Slo)를 생성하고, 저레벨인 기간에서 신호(Slo)의 생성을 정지한다. 전원 회로(118F)는, 제어 신호(Cp1)가 고레벨인 기간에서 밸런(110)에 대해 전원 공급을 행하고, 저레벨인 기간에서 밸런(110)에의 전원 공급을 정지한다. 이에 의해, 수신 장치(2F)는, 간헐적으로 수신 동작을 행한다.

그리고, 타이밍(t2)에서, 안테나(9)로부터의 신호(Srf)의 공급이 재개한 후, 수신 장치(2F)는, 제어 신호(Cp1)가 고레벨로 되는 기간(타이밍(t3 내지 t4)의 기간)에서, 이 신호(Srf)에 의거하여 수신 동작을 행한다. 수신 장치(2F)의 컨트롤러는, 복조 회로(116)의 복조 결과에 의거하여, 이 신호(Srf)의 공급이 재개한 것을 검출하고, 타이밍(t4)에서의 제어 신호(Cp)를 고레벨로부터 저레벨로 변화시킨다.

이와 같이, 무신호 상태에서 간헐적으로 수신 동작을 행함에 의해, 수신 장치(2F)의 소비 전력을 저감할 수 있다.

[변형예 2-4]

상기 실시의 형태에서는, 밸런(110)을 무선 통신의 수신 장치에 적용하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 31에 도시한 바와 같이, 광파이버 등을 이용한 유선 통신에서의 수신 장치(7)에 적용하여도 좋다. 수신 장치(7)는, 포토디텍터(70)와, TIA(Trans Impedance Amplifier)(71)와, 단상 차동 변환 회로(72)와, 앰프(73)와, CDR(Clock and Data Recovery)(74)와, 처리부(75)를 갖고 있다. 포토디텍터(70)는, 광파이버 등에 의해 공급된 광신호를 검출하고, 전류 신호로 변환하는 것이다. TIA(71)는, 전류 신호를 전압 신호로 변환하는 것이다. 단상 차동 변환 회로(72)는, TIA(71)로부터 공급된 단상의 전압 신호를 차동 신호로 변환하는 것이고, 예를 들면 상기 실시의 형태에서의 밸런(70)이 적용 가능하다. 앰프(73)는, 공급된 전압 신호를 증폭하는 것이다. CDR(74)는, 앰프(73)에 의해 증폭된 전압 신호에 의거하여 클록 신호를 생성함과 함께 데이터 신호를 생성하는 것이다. 처리부(75)는, CDR(74)로부터 공급된 클록 신호 및 데이터 신호에 의거하여 소정의 처리를 행하는 것이다.

[변형예 2-5]

상기 실시의 형태에서는, 밸런(110)을 수신 장치에 적용하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면 송신 장치에 적용하여도 좋다.

<3. 제3의 실시의 형태>

다음에, 제3의 실시의 형태에 관한 수신 장치(3)에 관해 설명한다. 본 실시의 형태는, 제1의 실시의 형태에 관한 감쇠기(20)(RF 스위치(30)) 및 제2의 실시의 형태에 관한 밸런(110)의 양쪽을 이용하여 수신 장치를 구성한 것이다.

도 32는, 제3의 실시의 형태에 관한 수신 장치(3)의 한 구성예를 도시하는 것이다. 수신 장치(3)는, 감쇠기(20)와, 구동부(11)와, 밸런(110)과, RF 앰프(111)를 구비하고 있다. 즉, 수신 장치(3)는, 제1의 실시의 형태에 관한 수신 장치(1)(도 1)에서, 저잡음 증폭 회로(12)를, 제2의 실시의 형태에 관한 밸런(110) 및 RF 앰프(111)(도 20)로 치환한 것이다.

이와 같이, 본 실시의 형태에서는, 제1의 실시의 형태에 관한 감쇠기와, 제2의 실시의 형태에 관한 밸런을 조합시켰기 때문에, 이들의 각 실시의 형태와 같은 효과를 얻을 수 있다.

[변형예 3-1]

상기 실시의 형태에서는, 제1의 실시의 형태에 관한 감쇠기(20)(RF 스위치(30))와 상기 제2의 실시의 형태에 관한 밸런(110)을 조합시켰지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 이 구성에, 상기 제1의 실시의 형태의 변형예 1-1 내지 1-5를 적용하여도 좋고, 상기 제2의 실시의 형태의 변형예 2-1 내지 2-5를 적용하여도 좋다.

<4. 적용례>

다음에, 상기 실시의 형태 및 변형예에서 설명한 수신 장치의 적용례에 관해 설명한다.

도 33은, 상기 실시의 형태 등의 수신 장치가 적용된 휴대 전화기의 외관을 도시하는 것이다. 이 휴대 전화기는, 예를 들면, 상측 몸체(710)와 하측 몸체(720)를 연결부(힌지부)(730)로 연결한 것이고, 디스플레이(740), 서브 디스플레이(750), 픽처 라이트(760) 및 카메라(770)를 갖고 있다. 이 휴대 전화기는, 상기 실시의 형태 등에 관한 수신 장치를 탑재하고 있다.

상기 실시의 형태 등의 수신 장치는, 이와 같은 휴대 전화기외, 통신 기능을 갖는 노트형 퍼스널 컴퓨터, 휴대형 게임기, 디지털 카메라 등의 모든 분야의 전자 기기에 적용하는 것이 가능하다. 환언하면, 상기 실시의 형태 등의 수신 장치는, 통신 기능을 갖는 모든 분야의 전자 기기에 적용하는 것이 가능하다.

또한, 본 기술은 이하와 같은 구성으로 할 수 있다.

(1) 입력단자에 접속된 게이트와, 제1의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제1 도전형의 하나 또는 복수의 제1의 트랜지스터와,

상기 입력단자에 접속된 게이트와, 제2의 전압원에 접속되는 소스와, 상기 출력 노드에 접속된 드레인을 갖는 제2 도전형의 하나 또는 복수의 제2의 트랜지스터와,

상기 입력단자에 접속된 제1의 출력단자와,

상기 출력 노드에 직접 또는 간접적으로 삽입 접속된 제2의 출력단자를 구비한 단상 차동 변환 회로.

(2) 상기 제1의 전압원에 접속되는 게이트와, 상기 출력 노드에 접속되는 소스를 갖는, 상기 제2 도전형의 하나 또는 복수의 제3의 트랜지스터와,

상기 제2의 전압원에 접속되는 게이트와, 상기 출력 노드에 접속되는 소스를 갖는, 상기 제1 도전형의 하나 또는 복수의 제4의 트랜지스터를 또한 구비한 상기 (1)에 기재된 단상 차동 변환 회로.

(3) 상기 하나 또는 복수의 제1의 트랜지스터의 트랜스 컨덕턴스와, 상기 하나 또는 복수의 제2의 트랜지스터의 트랜스 컨덕턴스의 합은, 상기 하나 또는 복수의 제3의 트랜지스터의 트랜스 컨덕턴스와, 상기 하나 또는 복수의 제4의 트랜스 컨덕턴스와의 합보다도 큰 상기 (2)에 기재된 단상 차동 변환 회로.

(4) 상기 제1부터 제4의 트랜지스터의 채널 길이는 서로 동등하고,

상기 하나 또는 복수의 제1의 트랜지스터의 채널 폭은, 상기 하나 또는 복수의 제4의 트랜지스터의 채널 폭보다도 크고,

상기 하나 또는 복수의 제2의 트랜지스터의 채널 폭은, 상기 하나 또는 복수의 제3의 트랜지스터의 채널 폭보다도 큰 상기 (2) 또는 (3)에 기재된 단상 차동 변환 회로.

(5) 상기 하나 또는 복수의 제3의 트랜지스터의 각각은, 상기 제1의 전압원에 접속된 드레인을 또한 가지며,

상기 하나 또는 복수의 제4의 트랜지스터의 각각은, 상기 제2의 전압원에 접속되는 드레인을 또한 갖는 상기 (2)부터 (4)의 어느 하나에 기재된 단상 차동 변환 회로.

(6) 상기 하나 또는 복수의 제3의 트랜지스터와 대응하여 마련되고, 각각이, 제1의 단자와, 상기 제1의 전압원에 접속되는 제2의 단자를 갖는 하나 또는 복수의 제2의 저항 소자와,

상기 하나 또는 복수의 제4의 트랜지스터와 대응하여 마련되고, 각각이, 제1의 단자와, 상기 제2의 전압원에 접속되는 제2의 단자를 갖는 하나 또는 복수의 제3의 저항 소자를 또한 구비하고,

상기 하나 또는 복수의 제3의 트랜지스터의 각각은, 대응하는 상기 제2의 저항 소자의 상기 제1의 단자와 접속된 드레인을 또한 가지며,

상기 하나 또는 복수의 제4의 트랜지스터의 각각은, 대응하는 상기 제3의 저항 소자의 상기 제1의 단자와 접속된 드레인을 또한 갖는 상기 (2)부터 (4)의 어느 하나에 기재된 단상 차동 변환 회로.

(7) 상기 출력 노드와 상기 제2의 출력단자와의 사이에 삽입 접속된 감쇠부를 또한 구비한 상기 (1)부터 (6)의 어느 하나에 기재된 단상 차동 변환 회로.

(8) 상기 감쇠부는,

상기 출력 노드에 접속된 제1의 단자와, 상기 제2의 출력단자에 접속된 제2의 단자를 갖는 제1의 용량 소자와,

상기 제2의 출력단자에 접속된 제1의 단자와, 상기 제2의 전압원에 접속되는 제2의 단자를 갖는 하나 또는 복수의 제2의 용량 소자를 포함하는 상기 (7)에 기재된 단상 차동 변환 회로.

(9) 상기 하나 또는 복수의 제1의 트랜지스터와 대응하여 마련되고, 각각이, 상기 제1의 전압원에 접속된 제1의 단자와, 대응하는 상기 제1의 트랜지스터의 소스와 접속된 제2의 단자를 갖는 하나 또는 복수의 제1의 스위치와,

상기 하나 또는 복수의 제2의 트랜지스터와 대응하여 마련되고, 각각이, 상기 제2의 전압원에 접속된 제1의 단자와, 대응하는 상기 제2의 트랜지스터의 소스와 접속된 제2의 단자를 갖는 하나 또는 복수의 제2의 스위치를 또한 구비한 상기 (1)부터 (8)의 어느 하나에 기재된 단상 차동 변환 회로.

(10) 상기 하나 또는 복수의 제3의 트랜지스터와 대응하여 마련되고, 각각이, 상기 제1의 전압원에 접속된 제1의 단자와, 대응하는 상기 제3의 트랜지스터의 드레인에 접속된 제2의 단자를 갖는 하나 또는 복수의 제3의 스위치와,

상기 하나 또는 복수의 제4의 트랜지스터와 대응하여 마련되고, 각각이, 상기 제2의 전압원에 접속된 제1의 단자와, 대응하는 상기 제4의 트랜지스터의 드레인에 접속된 제2의 단자를 갖는 하나 또는 복수의 제4의 스위치를 또한 구비한 상기 (5)에 기재된 단상 차동 변환 회로.

(11) 상기 하나 또는 복수의 제2의 저항 소자와 대응하여 마련되고, 각각이, 상기 제1의 전압원에 접속된 제1의 단자와, 대응하는 상기 제2의 저항 소자의 상기 제2의 단자에 접속된 제2의 단자를 갖는 하나 또는 복수의 제3의 스위치와,

상기 하나 또는 복수의 제3의 저항 소자와 대응하여 마련되고, 각각이, 상기 제2의 전압원에 접속된 제1의 단자와, 대응하는 상기 제3의 저항 소자의 상기 제2의 단자에 접속된 제2의 단자를 갖는 하나 또는 복수의 제4의 스위치를 또한 구비한 상기 (6)에 기재된 단상 차동 변환 회로.

(12) 상기 하나 또는 복수의 제2의 용량 소자와 대응하여 마련되고, 각각이, 상기 제2의 전압원에 접속된 제1의 단자와, 대응하는 상기 제2의 용량 소자의 상기 제2의 단자에 접속된 제2의 단자를 갖는 하나 또는 복수의 제5의 스위치를 구비한 상기 (8)에 기재된 단상 차동 변환 회로.

(13) 입력단자에 접속된 게이트와, 제1의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제1 도전형의 하나 또는 복수의 제1의 트랜지스터와,

상기 입력단자와 상기 출력 노드와의 사이에 삽입 접속된 제1의 저항 소자와,

상기 입력단자에 접속된 제1의 출력단자와,

상기 출력 노드에 직접 또는 간접적으로 접속된 제2의 출력단자를 구비한 밸런.

(14) 제어 단자를 갖는 하나 또는 복수의 스위칭 트랜지스터와, 상기 제어 단자의 각각에 접속된 비선형 회로를 구비한 스위치.

(15) 상기 하나 또는 복수의 스위칭 트랜지스터는 N형의 제5의 트랜지스터를 포함하고,

상기 제5의 트랜지스터의 제어 단자에 접속된 비선형 회로의 임피던스는, 그 제어 단자의 전압이 높을수록 낮은 상기 (14)에 기재된 스위치.

(16) 상기 하나 또는 복수의 스위칭 트랜지스터는 P형의 제6의 트랜지스터를 포함하고,

상기 제6의 트랜지스터의 제어 단자에 접속된 비선형 회로의 임피던스는, 그 제어 단자의 전압이 낮을수록 높은 상기 (14) 또는(15)에 기재된 스위치.

(17) 상기 비선형 회로는 제7의 트랜지스터를 포함하는 상기 (14)부터 (16)의 어느 하나에 기재된 스위치.

(18) 상기 제7의 트랜지스터는, 게이트와, 드레인과, 소스를 가지며, 드레인 및 소스 중의 일방과, 게이트가 서로 접속되어 있는 상기 (17)에 기재된 스위치.

(19) 상기 제7의 트랜지스터는 P형의 트랜지스터이고, 상기 제어 단자는, 상기 제7의 트랜지스터의 드레인 및 소스 중의 타방과 접속되어 있는 상기 (18)에 기재된 스위치.

(20) 상기 제7의 트랜지스터는 N형의 트랜지스터이고, 상기 제어 단자는, 상기 제7의 트랜지스터의 드레인 및 소스 중의 일방과 접속되어 있는 상기 (18)에 기재된 스위치.

(21) 각 스위칭 트랜지스터는, 상기 제7의 트랜지스터의 드레인 및 소스 중, 상기 제어 단자와 접속되지 않은 단자에 인가된 전압에 의거하여 온 오프 하는 상기 (19) 또는 (20)에 기재된 스위치.

(22) 상기 제어 단자는 상기 스위칭 트랜지스터의 게이트인 상기 (14)부터 나(21)의 어느 하나에 기재된 스위치.

(23) 상기 제어 단자는 상기 스위칭 트랜지스터의 백 게이트인 상기 (14)부터 (21)의 어느 하나에 기재된 스위치.

(24) 상기 비선형 회로는 다이오드를 포함하는 상기 (14)부터 (16)의 어느 하나에 기재된 스위치.

(25) 상기 비선형 회로는, 상기 제어 단자에 있어서 전압에 의거하여 저항치가 변화한 가변 저항 회로를 포함하는 상기 (14)부터 (16)의 어느 하나에 기재된 스위치.

(26) 단상 차동 변환 회로와, 상기 단상 차동 변환 회로에 의해 생성된 차동 신호에 의거하여 소정의 처리를 행한 처리 회로를 구비하고,

상기 단상 차동 변환 회로는,

입력단자에 접속된 게이트와, 제1의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제1 도전형의 하나 또는 복수의 제1의 트랜지스터와,

상기 입력단자에 접속된 제1의 출력단자와,

상기 출력 노드에 직접 또는 간접적으로 삽입 접속된 제2의 출력단자를 갖는

통신 장치.

(27) 상기 단상 차동 변환 회로와 상기 처리 회로는, 서로 다른 전원에 접속되어 있는 상기 (26)에 기재된 통신 장치.

(28) 상기 단상 차동 변환 회로에 접속된 전원 회로를 구비한 상기 (27)에 기재된 통신 장치.

(29) 상기 통신 장치는 수신 장치이고, 상기 입력단자는 안테나와 접속되어 있는 상기 (26)부터 (28)의 어느 하나에 기재된 통신 장치.

(30) 상기 통신 장치는 수신 장치이고,

상기 처리 회로는, 무신호 상태에서는, 상기 수신 장치가 간헐적으로 신호를 수신하도록, 상기 단상 차동 변환 회로를 제어하는 상기 (26)부터 (29)의 어느 하나에 기재된 통신 장치.

(31) 하나 또는 복수의 스위치와, 상기 하나 또는 복수의 스위치를 제어하는 제어부를 구비하고,

상기 스위치는,

제어 단자를 갖는 하나 또는 복수의 스위칭 트랜지스터와,

상기 제어 단자의 각각에 접속된 비선형 회로를 갖는 통신 장치.

(32) 복수의 스위치를 구비하고,

각 스위치는, 제1의 단자 및 제2의 단자를 가지며,

상기 제1의 단자 또는 제2의 단자가 서로 접속되어 있는 상기 (31)에 기재된 통신 장치.

(33) 단상 신호의 경로를 전환하는 스위치부와,

상기 스위치부로부터 공급된 단상 신호를 차동 신호로 변환하는 단상 차동 변환 회로를 구비하고,

상기 스위치부는,

하나 또는 복수의 스위치와,

상기 하나 또는 복수의 스위치를 제어하는 제어부를 가지며,

상기 스위치는,

제어 단자를 갖는 하나 또는 복수의 스위칭 트랜지스터와,

상기 제어 단자의 각각에 접속된 비선형 회로를 포함하고,

상기 단상 차동 변환 회로는,

상기 입력단자에 접속된 제1의 출력단자와,

상기 출력 노드에 직접 또는 간접적으로 접속된 제2의 출력단자를 갖는 통신 장치.

본 출원은, 일본 특허청에서 2012년 5월 28일에 출원된 일본 특허출원 번호2012-120939호 및 일본 특허출원 번호2012-120940호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.

당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러 가지의 수정, 콤비네이션, 서브 콤비네이션 및 변경을 상도할 수 있는데, 그 것들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

Claims

입력단자에 접속된 게이트와, 제1의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제1 도전형의 하나 또는 복수의 제1의 트랜지스터와,
상기 입력단자에 접속된 게이트와, 제2의 전압원에 접속되는 소스와, 상기 출력 노드에 접속된 드레인을 갖는 제2 도전형의 하나 또는 복수의 제2의 트랜지스터와,
상기 입력단자와 상기 출력 노드와의 사이에 삽입 접속된 제1의 저항 소자와,
상기 입력단자에 접속된 제1의 출력단자와,
상기 출력 노드에 직접 또는 간접적으로 접속된 제2의 출력단자를 구비한 것을 특징으로 하는 단상 차동 변환 회로.
제 1항에 있어서,
상기 제1의 전압원에 접속된 게이트와, 상기 출력 노드에 접속되는 소스를 갖는, 상기 제2 도전형의 하나 또는 복수의 제3의 트랜지스터와,
상기 제2의 전압원에 접속된 게이트와, 상기 출력 노드에 접속되는 소스를 갖는, 상기 제1 도전형의 하나 또는 복수의 제4의 트랜지스터를 더 구비한 것을 특징으로 하는 단상 차동 변환 회로.
제 2항에 있어서,
상기 하나 또는 복수의 제1의 트랜지스터의 트랜스 컨덕턴스와, 상기 하나 또는 복수의 제2의 트랜지스터의 트랜스 컨덕턴스의 합은, 상기 하나 또는 복수의 제3의 트랜지스터의 트랜스 컨덕턴스와, 상기 하나 또는 복수의 제4의 트랜스 컨덕턴스와의 합보다도 큰 것을 특징으로 하는 단상 차동 변환 회로.
제 2항에 있어서,
상기 제1부터 제4의 트랜지스터의 채널 길이는 서로 동등하고,
상기 하나 또는 복수의 제1의 트랜지스터의 채널 폭은, 상기 하나 또는 복수의 제4의 트랜지스터의 채널 폭보다도 크고,
상기 하나 또는 복수의 제2의 트랜지스터의 채널 폭은, 상기 하나 또는 복수의 제3의 트랜지스터의 채널 폭보다도 큰 것을 특징으로 하는 단상 차동 변환 회로.
제 2항에 있어서,
상기 하나 또는 복수의 제3의 트랜지스터의 각각은, 상기 제1의 전압원에 접속되는 드레인을 더 가지며,
상기 하나 또는 복수의 제4의 트랜지스터의 각각은, 상기 제2의 전압원에 접속되는 드레인을 또한 갖는 것을 특징으로 하는 단상 차동 변환 회로.
제 2항에 있어서,
상기 하나 또는 복수의 제3의 트랜지스터와 대응하여 마련되고, 각각이, 제1의 단자와, 상기 제1의 전압원에 접속되는 제2의 단자를 갖는 하나 또는 복수의 제2의 저항 소자와,
상기 하나 또는 복수의 제4의 트랜지스터와 대응하여 마련되고, 각각이, 제1의 단자와, 상기 제2의 전압원에 접속되는 제2의 단자를 갖는 하나 또는 복수의 제3의 저항 소자를 더 구비하고,
상기 하나 또는 복수의 제3의 트랜지스터의 각각은, 대응하는 상기 제2의 저항 소자의 상기 제1의 단자와 접속된 드레인을 또한 가지며,
상기 하나 또는 복수의 제4의 트랜지스터의 각각은, 대응하는 상기 제3의 저항 소자의 상기 제1의 단자와 접속된 드레인을 또한 갖는 것을 특징으로 하는 단상 차동 변환 회로.
제 1항에 있어서,
상기 출력 노드와 상기 제2의 출력단자와의 사이에 삽입 접속된 감쇠부를 더 구비한 것을 특징으로 하는 단상 차동 변환 회로.
제 7항에 있어서,
상기 감쇠부는,
상기 출력 노드에 접속된 제1의 단자와, 상기 제2의 출력단자에 접속된 제2의 단자를 갖는 제1의 용량 소자와,
상기 제2의 출력단자에 접속된 제1의 단자와, 상기 제2의 전압원에 접속되는 제2의 단자를 갖는 하나 또는 복수의 제2의 용량 소자를 포함하는 것을 특징으로 하는 단상 차동 변환 회로.
제 1항에 있어서,
상기 하나 또는 복수의 제1의 트랜지스터와 대응하여 마련되고, 각각이, 상기 제1의 전압원에 접속된 제1의 단자와, 대응하는 상기 제1의 트랜지스터의 소스와 접속된 제2의 단자를 갖는 하나 또는 복수의 제1의 스위치와,
상기 하나 또는 복수의 제2의 트랜지스터와 대응하여 마련되고, 각각이, 상기 제2의 전압원에 접속된 제1의 단자와, 대응하는 상기 제2의 트랜지스터의 소스와 접속된 제2의 단자를 갖는 하나 또는 복수의 제2의 스위치를 더 구비한 것을 특징으로 하는 단상 차동 변환 회로.
제 5항에 있어서,
상기 하나 또는 복수의 제3의 트랜지스터와 대응하여 마련되고, 각각이, 상기 제1의 전압원에 접속된 제1의 단자와, 대응하는 상기 제3의 트랜지스터의 드레인에 접속된 제2의 단자를 갖는 하나 또는 복수의 제3의 스위치와,
상기 하나 또는 복수의 제4의 트랜지스터와 대응하여 마련되고, 각각이, 상기 제2의 전압원에 접속된 제1의 단자와, 대응하는 상기 제4의 트랜지스터의 드레인에 접속된 제2의 단자를 갖는 하나 또는 복수의 제4의 스위치를 더 구비한 것을 특징으로 하는 단상 차동 변환 회로.
제 6항에 있어서,
상기 하나 또는 복수의 제2의 저항 소자와 대응하여 마련되고, 각각이, 상기 제1의 전압원에 접속된 제1의 단자와, 대응하는 상기 제2의 저항 소자의 상기 제2의 단자에 접속된 제2의 단자를 갖는 하나 또는 복수의 제3의 스위치와,
상기 하나 또는 복수의 제3의 저항 소자와 대응하여 마련되고, 각각이, 상기 제2의 전압원에 접속된 제1의 단자와, 대응하는 상기 제3의 저항 소자의 상기 제2의 단자에 접속된 제2의 단자를 갖는 하나 또는 복수의 제4의 스위치를 더 구비한 것을 특징으로 하는 단상 차동 변환 회로.
제 8항에 있어서,
상기 하나 또는 복수의 제2의 용량 소자와 대응하여 마련되고, 각각이, 상기 제2의 전압원에 접속된 제1의 단자와, 대응하는 상기 제2의 용량 소자의 상기 제2의 단자에 접속된 제2의 단자를 갖는 하나 또는 복수의 제5의 스위치를 구비한 것을 특징으로 하는 단상 차동 변환 회로.
입력단자에 접속된 게이트와, 제1의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제1 도전형의 하나 또는 복수의 제1의 트랜지스터와,
상기 입력단자에 접속된 게이트와, 제2의 전압원에 접속되는 소스와, 상기 출력 노드에 접속된 드레인을 갖는 제2 도전형의 하나 또는 복수의 제2의 트랜지스터와,
상기 입력단자와 상기 출력 노드와의 사이에 삽입 접속된 제1의 저항 소자와,
상기 입력단자에 접속된 제1의 출력단자와,
상기 출력 노드에 직접 또는 간접적으로 접속된 제2의 출력단자를 구비한 것을 특징으로 하는 밸런.
제어 단자를 갖는 하나 또는 복수의 스위칭 트랜지스터와,
상기 제어 단자의 각각에 접속된 비선형 회로를 구비한 것을 특징으로 하는 스위치.
제 14항에 있어서,
상기 하나 또는 복수의 스위칭 트랜지스터는 N형의 제5의 트랜지스터를 포함하고,
상기 제5의 트랜지스터의 제어 단자에 접속된 비선형 회로의 임피던스는, 그 제어 단자의 전압이 높을수록 낮은 것을 특징으로 하는 스위치.
제 14항에 있어서,
상기 하나 또는 복수의 스위칭 트랜지스터는 P형의 제6의 트랜지스터를 포함하고,
상기 제6의 트랜지스터의 제어 단자에 접속된 비선형 회로의 임피던스는, 그 제어 단자의 전압이 낮을수록 높은 것을 특징으로 하는 스위치.
제 14항에 있어서,
상기 비선형 회로는 제7의 트랜지스터를 포함하는 것을 특징으로 하는 스위치.
제 17항에 있어서,
상기 제7의 트랜지스터는, 게이트와, 드레인과, 소스를 가지며,
드레인 및 소스 중의 일방과, 게이트가 서로 접속되어 있는 것을 특징으로 하는 스위치.
제 18항에 있어서,
상기 제7의 트랜지스터는 P형의 트랜지스터이고,
상기 제어 단자는, 상기 제7의 트랜지스터의 드레인 및 소스 중의 타방과 접속되어 있는 것을 특징으로 하는 스위치.
제 18항에 있어서,
상기 제7의 트랜지스터는 N형의 트랜지스터이고,
상기 제어 단자는, 상기 제7의 트랜지스터의 드레인 및 소스 중의 일방과 접속되어 있는 것을 특징으로 하는 스위치.
제 19항에 있어서,
각 스위칭 트랜지스터는, 상기 제7의 트랜지스터의 드레인 및 소스 중, 상기 제어 단자와 접속되지 않은 단자에 인가된 전압에 의거하여 온 오프 하는 것을 특징으로 하는 스위치.
제 14항에 있어서,
상기 제어 단자는 상기 스위칭 트랜지스터의 게이트인 것을 특징으로 하는 스위치.
제 14항에 있어서,
상기 제어 단자는 상기 스위칭 트랜지스터의 백 게이트인 것을 특징으로 하는 스위치.
제 14항에 있어서,
상기 비선형 회로는 다이오드를 포함하는 것을 특징으로 하는 스위치.
제 14항에 있어서,
상기 비선형 회로는, 상기 제어 단자에서의 전압에 의거하여 저항치가 변화하는 가변 저항 회로를 포함하는 것을 특징으로 하는 스위치.
단상 차동 변환 회로와,
상기 단상 차동 변환 회로에 의해 생성된 차동 신호에 의거하여 소정의 처리를 행하는 처리 회로를 구비하고,
상기 단상 차동 변환 회로는,
입력단자에 접속된 게이트와, 제1의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제1 도전형의 하나 또는 복수의 제1의 트랜지스터와,
상기 입력단자에 접속된 게이트와, 제2의 전압원에 접속되는 소스와, 상기 출력 노드에 접속된 드레인을 갖는 제2 도전형의 하나 또는 복수의 제2의 트랜지스터와,
상기 입력단자와 상기 출력 노드와의 사이에 삽입 접속된 제1의 저항 소자와,
상기 입력단자에 접속된 제1의 출력단자와,
상기 출력 노드에 직접 또는 간접적으로 삽입 접속된 제2의 출력단자를 갖는 것을 특징으로 하는 통신 장치.
제 26항에 있어서,
상기 단상 차동 변환 회로와 상기 처리 회로란, 서로 다른 전원에 접속되어 있는 것을 특징으로 하는통신 장치.
제 27항에 있어서,
상기 단상 차동 변환 회로에 접속된 전원 회로를 구비한 것을 특징으로 하는 통신 장치.
제 26항에 있어서,
상기 통신 장치는 수신 장치이고,
상기 입력단자는 안테나와 접속되어 있는 것을 특징으로 하는 통신 장치.
제 26항에 있어서,
상기 통신 장치는 수신 장치이고,
상기 처리 회로는, 무신호 상태에서는, 상기 수신 장치가 간헐적으로 신호를 수신하도록, 상기 단상 차동 변환 회로를 제어하는 것을 특징으로 하는 통신 장치.
하나 또는 복수의 스위치와,
상기 하나 또는 복수의 스위치를 제어하는 제어부를 구비하고,
상기 스위치는,
제어 단자를 갖는 하나 또는 복수의 스위칭 트랜지스터와,
상기 제어 단자의 각각에 접속된 비선형 회로를 갖는 것을 특징으로 하는 통신 장치.
제 31항에 있어서,
복수의 스위치를 구비하고,
각 스위치는, 제1의 단자 및 제2의 단자를 가지며,
상기 제1의 단자 또는 상기 제2의 단자가 서로 접속되어 있는 것을 특징으로 하는 통신 장치.
단상 신호의 경로를 전환하는 스위치부와,
상기 스위치부에서 공급된 단상 신호를 차동 신호로 변환하는 단상 차동 변환 회로를 구비하고,
상기 스위치부는,
하나 또는 복수의 스위치와,
상기 하나 또는 복수의 스위치를 제어하는 제어부를 가지며,
상기 스위치는,
제어 단자를 갖는 하나 또는 복수의 스위칭 트랜지스터와,
상기 제어 단자의 각각에 접속된 비선형 회로를 포함하고,
상기 단상 차동 변환 회로는,
입력단자에 접속된 게이트와, 제1의 전압원에 접속되는 소스와, 출력 노드에 접속된 드레인을 갖는 제1 도전형의 하나 또는 복수의 제1의 트랜지스터와,
상기 입력단자에 접속된 게이트와, 제2의 전압원에 접속되는 소스와, 상기 출력 노드에 접속된 드레인을 갖는 제2 도전형의 하나 또는 복수의 제2의 트랜지스터와,
상기 입력단자와 상기 출력 노드와의 사이에 삽입 접속된 제1의 저항 소자와,
상기 입력단자에 접속된 제1의 출력단자와,
상기 출력 노드에 직접 또는 간접적으로 접속된 제2의 출력단자를 갖는 것을 특징으로 하는 통신 장치.