CN104335487A - 单相差分变换电路、平衡-不平衡变换器、开关以及通信装置 - Google Patents
单相差分变换电路、平衡-不平衡变换器、开关以及通信装置 Download PDFInfo
- Publication number
- CN104335487A CN104335487A CN201380026750.XA CN201380026750A CN104335487A CN 104335487 A CN104335487 A CN 104335487A CN 201380026750 A CN201380026750 A CN 201380026750A CN 104335487 A CN104335487 A CN 104335487A
- Authority
- CN
- China
- Prior art keywords
- transistor
- terminal
- grid
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title description 27
- 238000006243 chemical reaction Methods 0.000 title description 6
- 230000009466 transformation Effects 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 2
- 230000037431 insertion Effects 0.000 abstract 2
- 238000003780 insertion Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 71
- 101100257696 Caenorhabditis elegans srf-3 gene Proteins 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 4
- 102100039497 Choline transporter-like protein 3 Human genes 0.000 description 4
- 102100039505 Choline transporter-like protein 5 Human genes 0.000 description 4
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 4
- 101000889279 Homo sapiens Choline transporter-like protein 3 Proteins 0.000 description 4
- 101000889267 Homo sapiens Choline transporter-like protein 5 Proteins 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 2
- 102100039496 Choline transporter-like protein 4 Human genes 0.000 description 2
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 2
- 101000889282 Homo sapiens Choline transporter-like protein 4 Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3091—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising two complementary transistors for phase-splitting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
提供:与输入端子连接的栅极、与第一电压源连接的源极、具有与输出节点连接的漏极的一个或多个第一导电型的第一晶体管、与输入端子连接的栅极、与第二电压源连接的源极、具有与输出节点连接的漏极的一个或多个第二导电型的第二晶体管、插入地连接在输入端子和输出节点之间的第一电阻元件、与输入端子连接的第一输出端子以及插入地直接或间接连接到输出节点的第二输出端子。
Description
技术领域
本公开涉及将单相信号变换成差分信号的单相差分变换电路和平衡-不平衡变换器、控制信号传输和中断的开关以及通信装置。
背景技术
在信号处理中,经常使用处理差分信号的差分电路。与单相信号相比,差分信号例如不易受到噪声(同相噪声)干扰,或允许信号范围扩大到两倍。因此,差分电路经常被用于处理具有比较小的幅度的模拟信号的情况。
在将单相信号提供给这样的差分电路的情况下,需要提供用于将单相信号变换成差分信号并将变换后的信号提供给差分电路的单相差分变换电路。例如,在专利文献1中,公开了具有由两个场效应晶体管(FET)构成的差分对的平衡-不平衡变换器电路(单相差分变换电路)。
此外,在通信装置中,高频开关(RF开关)经常被用于从多个电路中选择一个电路作为操作对象,或用于从多个信号中选择一个信号作为处理对象。特别地,例如,在具有发送电路和接收电路的无线通信装置中,高频开关被用于在信号发送中将天线与发送电路连接,以及在信号接收中将天线与接收电路连接。此外,例如,在具有多个衰减器的接收电路中,高频开关被用于根据信号强度切换衰减器。
作为这样的高频开关,已经公开了各种技术。例如,在专利文献2至4中,公开了包括开关晶体管和连接到该开关晶体管的栅极的电阻,以及构成为通过该电阻对该开关晶体管施加控制电压的高频开关。
引文列表
专利文献
专利文献1:JP2000-269783A
专利文献2:JP2008-34406A
专利文献3:JP2008-35153A
专利文献4:JP2010-212801A
发明内容
在信号处理时,常常期望电路中产生的噪声被降低。特别是,在处理具有比较小的幅度的模拟信号的情况下,由于高信噪比(S/N比)很重要,所以期望降低噪声。
因此,期望提供能够降低噪声的单相差分变换电路、平衡-不平衡变换器,以及通信装置。
此外,一般地,期望高频开关在导通(ON)状态下以小损耗和抑制失真来传输输入信号,另一方面,在截止(OFF)状态下充分地中断输入信号。特别是,在截止状态下输入了具有较大幅度的信号的情况下,期望充分中断该信号。
因此,期望提供在截止状态下输入了具有较大幅度信号的情况下,能够充分地中断该信号的开关和通信装置。
根据本技术实施方式的单相差分变换电路,包括:一个或多个第一晶体管;一个或多个第二晶体管;第一电阻;第一输出端子;以及第二输出端子。一个或多个第一晶体管为第一导电型并各自包括栅极、源极以及漏极,栅极连接到输入端子,源极构成为连接到第一电压源,漏极连接到输出节点。一个或多个第二晶体管为第二导电型并各自包括栅极、源极以及漏极,栅极连接到所述输入端子,源极构成为连接到第二电压源,漏极连接到所述输出节点。第一电阻插入并连接在输入端子和输出节点之间。第一输出端子连接到输入端子。第二输出端子直接或间接地连接到输出节点。
根据本技术实施方式的平衡-不平衡变换器,包括:一个或多个第一晶体管;一个或多个第二晶体管;第一电阻;第一输出端子;以及第二输出端子。一个或多个第一晶体管为第一导电型并各自包括栅极、源极以及漏极,栅极连接到输入端子,源极构成为连接到第一电压源,漏极连接到输出节点。一个或多个第二晶体管为第二导电型并各自包括栅极、源极以及漏极,栅极连接到所述输入端子,源极构成为连接到第二电压源,漏极连接到所述输出节点。第一电阻插入并连接在输入端子和输出节点之间。第一输出端子连接到输入端子。第二输出端子直接或间接地连接到输出节点。
根据本技术实施方式的开关,包括一个或多个开关晶体管和非线性电路。一个或多个开关晶体管各自包括控制端子。非线性电路分别连接到控制端子。
根据本技术实施方式的第一通信装置,包括上述单相差分变换电路。
根据本技术实施方式的第二通信装置,包括上述开关。
根据本技术实施方式的第三通信装置,包括上述单相差分变换电路和上述开关。
在根据本公开的上述实施方式的单相差分变换电路、平衡-不平衡变换器、第一通信装置以及第三通信装置中,作为提供给输入端子的单相信号的输入信号变换成差分信号,从第一输出端子和所述第二输出端子输出变换后的信号。第一输出端子连接到输入端子,第二输出端子直接或间接地连接到输出节点。
在根据本公开的上述实施方式的开关、第二通信装置以及第三通信装置中,由控制端子的电压控制一个或多个开关晶体管的导通或截止状态。通过非线性电路提供电压。
根据根据本公开的上述实施方式的单相差分变换电路、平衡-不平衡变换器、第一通信装置以及第三通信装置,由于第一输出端子连接到输入端子,以及第二输出端子直接或间接地连接到所述输出节点,所以能够降低噪声。
根据根据本公开的上述实施方式的开关、第二通信装置以及第三通信装置,由于非线性电路连接到一个或多个开关晶体管的控制端子,所以能够在截止状态下输入了具有较大幅度的信号情况下充分地中断信号。
附图说明
图1是图解根据本公开第一实施方式的接收机的一个配置示例的框图。
图2是图解图1中表示的RF开关的一个配置示例的电路图。
图3是图解图2中所示的RF开关的特性的一个示例的说明图。
图4是图解图2中所示的RF开关的一个操作示例的定时波形图。
图5是图解图2中所示的RF开关的另一个操作示例的定时波形图。
图6是图解图2中所示的RF开关的特性的一个示例的特性图。
图7A是图解关闭图2中所示的RF开关的电路图。
图7B是图解图2中所示的RF开关的特性的一个示例的另一特性图。
图8是图解根据比较示例的RF开关的一个配置示例的电路图。
图9是图解图8所示的RF开关的一个操作示例的定时波形图。
图10是图解图8所示的RF开关的另一个操作示例的定时波形图。
图11是图解根据第一实施方式和比较示例的接收机特性的特性图。
图12A是图解根据第一实施方式的一个变形例的RF开关的一个配置示例的电路图。
图12B是图解根据第一实施方式的另一个变形例的RF开关的一个配置示例的电路图。
图13A是图解根据第一实施方式的另一个变形例的RF开关的一个配置示例的电路图。
图13B是图解根据第一实施方式的另一个变形例的RF开关的一个配置示例的电路图。
图13C是图解根据第一实施方式的另一个变形例的RF开关的一个配置示例的电路图。
图14是图解根据第一实施方式的另一个变形例的RF开关的一个配置示例的电路图。
图15是图解图14所示的RF开关的一个操作示例的定时波形图。
图16是图解根据第一实施方式的另一个变形例的RF开关的一个配置示例的电路图。
图17是图解根据第一实施方式的另一个变形例的RF开关的一个配置示例的电路图。
图18是图解根据第一实施方式的另一个变形例的RF开关的一个配置示例的电路图。
图19是图解根据第一实施方式的另一个变形例的RF开关的一个配置示例的电路图。
图20是图解根据本公开第二实施方式的接收机的一个配置示例的框图。
图21是图解图20所示的平衡-不平衡变换器的一个配置示例的电路图。
图22A是图解图21所示的CMOS放大器的一个配置示例的电路图。
图22B是图解图21所示的CMOS放大器的特性的说明图。
图23是图解图20所示的平衡-不平衡变换器的噪声系数特性的特性图。
图24是图解图20所示的平衡-不平衡变换器的失真特性的特性图。
图25是图解根据第二实施方式的一个变形例的平衡-不平衡变换器的一个配置示例的框图。
图26是图解根据第二实施方式的另一变形例的平衡-不平衡变换器的一个配置示例的框图。
图27是图解根据第二实施方式的另一变形例的平衡-不平衡变换器的一个配置示例的框图。
图28是图解根据第二实施方式的另一变形例的接收机的一个配置示例的框图。
图29是图解根据第二实施方式的另一变形例的接收机的一个配置示例的框图。
图30是图解图29所示的接收机的一个操作示例的定时波形(timingwaveform)图。
图31是图解根据第二实施方式的一个变形例的接收机的一个配置示例的框图。
图32是图解根据本公开第三实施方式的接收机的一个配置示例的框图。
图33是图解示例实施方式的接收机已经应用到的移动电话的外观和配置的正面图、侧面图、顶面图和底面图。
具体实施方式
以下,参照附图描述本公开的一些实施方式。注意,说明按照以下顺序进行。
1.第一实施方式(RF开关)
2.第二实施方式(平衡-不平衡变换器)
3.第三实施方式(具备RF开关和平衡-不平衡变换器的一个示例)
4.应用示例
<1.第一实施方式>
(配置示例)
图1图解根据第一实施方式的接收机1的一个配置示例。接收机1是用于无线通信的接收装置。注意,由于根据本技术实施方式的开关和通信装置通过本实施方式来体现,所以将一并进行说明。
接收机1包括衰减部分20、驱动部分11、低噪声放大电路12、本机振荡部分13、混频器14、滤波器15、IF放大器16以及解调电路17。
衰减部分20构成为将从天线9供给的信号Srf衰减根据信号幅度(信号强度)的衰减量并输出衰减后的信号作为信号Srf2。衰减部分20包括三个衰减器(6dB衰减器21、12dB衰减器22以及18dB衰减器23)以及四个RF开关301至304。
6dB衰减器21构成为将信号Srf衰减6[dB]。12dB衰减器22构成为将信号Srf衰减12[dB]。18dB衰减器23构成为将信号Srf衰减18[dB]。
RF开关301构成为基于开关控制信号Csw1而导通和截止,并且具有输入端子和输出端子。对输入端子提供信号Srf,输出端子连接到衰减部分20的输出端子。RF开关302构成为基于开关控制信号Csw2而导通和截止,并且具有输入端子和输出端子。输入端子连接到6dB衰减器21的输出端子,而输出端子连接到衰减部分20的输出端子。RF开关303构成为基于开关控制信号Csw3而导通和截止,并且具有输入端子和输出端子。输入端子连接到12dB衰减器22的输出端子,而输出端子连接到衰减部分20的输出端子。RF开关304构成为基于开关控制信号Csw4而导通和截止,并且具有输入端子和输出端子。输入端子连接到18dB衰减器23的输出端子,而输出端子连接到衰减部分20的输出端子。换句话说,在衰减部分20中,四个RF开关301至304的输出端子相互连接。
驱动部分11构成为基于从解调电路17供给的控制信号而产生开关控制信号Csw1至Csw4,并驱动衰减部分20的相应四个RF开关301至304。
这种配置允许衰减部分20基于从驱动部分11供给的开关控制信号Csw1至Csw4来调整相对于从天线9供给的信号Srf的衰减量,并输出衰减后的信号作为信号Sfr2。以这种方式,在接收机1中,无论信号Srf的信号幅度如何,都能够对衰减器部分20的后级电路提供具有合适的幅度的信号。
接着,将说明有关RF开关301至304的一个配置示例。注意,以下,将四个RF开关301至304的任意一个开关简称为RF开关30,将四个开关控制信号Csw1至Csw4的任意一个开关控制信号简称为开关控制信号Csw。
图2图解RF开关30的一个配置示例。在RF开关30中,端子Tc被供给开关控制信号Csw,端子Tin被供给信号Srf或信号Srf的衰减信号,而端子Tout连接到衰减部分20的输出端子。RF开关30包括两个晶体管N1和P2。
晶体管N1是N型MOS(金属氧化物半导体)晶体管,并且具有栅极、漏极以及源极。栅极连接到晶体管P2。在漏极和源极之中,一个连接到端子Tin,而另一个连接到端子Tout。晶体管N1构成为在RF开关30中,作为电连接或断开连接端子Tin和端子Tout的开关晶体管起作用。晶体管P2是P型MOS晶体管,并且具有栅极、漏极以及源极。栅极连接到端子Tc。在漏极和源极之中,一个连接到端子Tc,而另一个连接到晶体管N1的栅极。换句话说,在晶体管P2中,栅极和漏极或源极彼此连接(所谓二极管连接)。晶体管P2构成为如下所述,作为允许阻抗非线性改变的非线性元件起作用。
利用这种配置,在RF开关30中,在开关控制信号Csw的电压处在高电平的情况下,开关控制信号Csw(高电平电压)通过晶体管P2而供给到晶体管N1的栅极。因此,RF开关30被导通。另一方面,在开关控制信号Csw的电压处在低电平的情况下,开关控制信号Csw(低电平电压)通过晶体管P2供给到晶体管N1的栅极。因此,RF开关30被截止。在这种场合,如后所述,开关特性利用晶体管P2的阻抗变成非线性的事实而增强。
低噪声放大电路12为构成为将信号Srf2放大同时抑制噪声的产生并输出放大后的信号作为信号Srf3的电路。在接收机1中,将低噪声放大电路12提供在衰减部分20的后级,该电路能够增强作为整个接收机1的信噪比(S/N比)。这使得能够接收微弱的无线电波。
本机振荡电路13为构成为生成与无线通信的载波具有相同频率的信号Slo的振荡电路,并且例如由利用PLL(锁相环)的频率合成器构成。
混频器14构成为将低噪声放大电路12的输出信号Srf3和信号Slo相乘以将输出信号Srf3进行下变频,从而提取叠加在载波中的信号分量,以输出提取出的信号分量作为信号Ssig。
滤波器15是带通滤波器,其构成为从信号Ssig中将混频器14中信号Srf3和信号Slo相乘而生成的不需要的频率分量除去,以生成信号Ssig2。
IF放大器16是可变增益放大器,其构成为放大从滤波器15供给的信号Ssig2以输出放大后的信号作为信号Ssig3。特别地,IF放大器16构成为通过根据从滤波器15供给的信号Ssig2的幅度来调整增益而操作以使信号Ssig3的幅度变成预定幅度。因此,即使在信号Ssig2的差分幅度较小的情况下,也能够使输出信号Ssig3的幅度变成用于下一级的解调电路17操作的足够的幅度。
解调电路17构成为基于从IF放大器16供给的信号Ssig3进行解调处理。再有,解调电路17具有对驱动部分11供给控制信号并控制衰减部分20的衰减量的功能。
这里,晶体管N1对应于本公开的“开关晶体管”的一个具体示例。晶体管N1的栅极对应于本公开的“控制端子”的一个具体示例。晶体管P2对应于本公开的“非线性电路”的一个具体示例。
(操作和功能)
接着,将说明有关本实施方式的接收机1的操作和功能。
(常规操作的概述)
首先,参照图1说明接收机1的常规操作的概述。衰减部分20根据信号幅度(信号强度)来衰减从天线9供给的信号Srf,并输出衰减后的信号作为信号Srf2。驱动部分11基于从解调电路17供给的控制信号,生成开关控制信号Csw1至Csw4以驱动衰减部分20的相应四个RF开关301至304。低噪声放大电路12放大信号Srf2同时抑制噪声的产生,并输出放大后的信号作为信号Srf3。本机振荡电路13生成与无线通信的载波具有相同频率的信号Slo。混频器14将低噪声放大电路12的输出信号Srf3和信号Slo相乘以将输出信号Srf3进行下变频,生成信号Ssig。滤波器15从信号Ssig中除去在将混频器14中的信号Srf3和信号Slo相乘时产生的不需要的频率分量,以生成信号Ssig2。IF放大器16放大从滤波器15供给的信号Ssig2,并输出放大后的信号作为信号Ssig3。解调电路17基于从IF放大器16供给的信号Ssig3进行解调处理,并对驱动部分11供给控制信号以控制衰减部分20的衰减量。
(RF开关30的操作)
图3图解RF开关30的操作。在图中,晶体管P2表示为阻抗Z。电容C1和C2是由晶体管N1中栅极和源极之间或栅极和漏极之间的所谓叠加电容构成的寄生电容。
在驱动部分11对RF开关30供给高电平电压(电压VDD)作为开关控制信号Csw的情况下,在RF开关30中,电压VDD通过阻抗Z供给到晶体管N1的栅极。因此,晶体管N1被导通。
另一方面,在驱动部分11对RF开关30供给低电平电压(电压VSS,本例中为0V)作为开关控制信号Csw的情况下,电压VSS同样通过阻抗Z供给到晶体管N1的栅极。因此,晶体管N1被截止。
接着,在从天线9供给的信号Srf的幅度较大的情况下,给出衰减部分20中的RF开关301的操作的描述。在本例中,针对衰减部分20仅导通RF开关301并原样输出信号Srf的情况(情况C1)以及仅导通RF开关304并且将信号Srf衰减18[dB]并输出的情况(情况C2)给出描述。
图4示出在情况C1下RF开关301的定时波形图,其指示端子Tin处的输入电压Vin的波形、栅极电压Vg的波形以及端子Tout处的输出电压Vout的波形。在情况C1下,驱动部分11输出高电平电压(电压VDD)作为开关控制信号Csw1,并输出低电平电压(电压VSS)作为开关控制信号Csw2至Csw4。
在本例中,由于信号Srf的幅度较大(如图4所示),所以RF开关301被供给具有较大幅度的输入电压Vin。在情况C1下,由于晶体管N1的栅极电压Vg为高电平(电压VDD),所以晶体管N1被导通,并且输出电压Vout的波形变成与输入电压Vin的波形同样的波形。
在这种场合,在RF开关301中,由于晶体管P2的阻抗Z较高(如图4所示),所以输入电压Vin和输出电压Vout的高频分量通过电容C1和C2传送到晶体管N1的栅极。换句话说,栅极电压Vg的波形为与输入电压Vin等的波形同相的波形。因此,随着输入电压Vin等升高,栅极电压Vg也升高,这使得能够降低晶体管N1的栅极-源极电压Vgs变低的可能性。因此,在RF开关301中,能够降低已下降的线性度的可能性。
图5示出在情况C2下的RF开关301的定时波形图,其指示输入电压Vin的波形、栅极电压Vg的波形以及输出电压Vout的波形。在情况C2下,驱动部分11输出高电平电压(电压VDD)作为开关控制信号Csw4,并输出低电平电压(电压VSS)作为开关控制信号Csw1至Csw3。
再有,在情况C2下,与情况C1类似(如图5所示),RF开关301被供给具有较大幅度的输入电压Vin。另一方面,输出电压Vout的波形是输入电压Vin衰减了18[dB]的波形。这是因为在情况C2下,开关301至303处于截止(OFF)状态,而RF开关304处于导通(ON)状态。
在RF开关301中,晶体管N1的栅极电压Vg为低电平,并且与情况C1类似,输入电压Vin的高频分量主要通过电容C1传送到晶体管N1的栅极。但是,高频分量因晶体管P2的寄生电容等而被滤波。因此,如图5所示,栅极电压Vg变成大体上的直流电压。如下所述,直流电压依赖于输入电压Vin的幅度。
图6图解从天线9供给的信号Srf的信号电平(输入信号电平P)和栅极电压Vg之间的关系。如图所示,随着信号Srf的幅度变大,栅极电压Vg变低。换句话说,随着RF开关301的输入电压Vin的幅度变大,在RF开关301中晶体管N1的栅极电压Vg变低。
如上所述,随着输入电压Vin的幅度变大,栅极电压Vg变低。可能的原因如下。假设没有晶体管P2的寄生电容等造成的影响。于是,在该假设下晶体管N1的栅极电压Vg2的波形被认为变成图5中由虚线表示的波形。即,输入电压Vin的高频分量通过电容C1传送到晶体管N1的栅极,但如果栅极电压Vg2试图超过预定的电压V1,则晶体管P2被导通,并且栅极电压Vg2被箝位。
图7A和图7B图解晶体管P2的阻抗。图7A图解在截止状态下的RF开关30,而图7B图解在图7A所示状态下的晶体管P2的电阻。如图7B所示,晶体管P2的电阻值随着栅极电压Vg变高而变低,并具有非线性特性。因而,在驱动部分11输出低电平电压(电压VSS)(图7A)作为开关控制信号Csw的情况下,在栅极电压Vg变成等于或大于电压V1时晶体管P2被导通。电压V1对应于晶体管P2的阈值电压Vth。
因此,如图5所示,即使输入电压Vin的高频分量通过电容C1传送到晶体管N1的栅极,栅极电压Vg2也不超过电压V1而被箝位到电压V1。而且,在输入电压Vin的幅度变大时,栅极电压Vg2的最大电压为电压V1,同时最小电压随着输入电压Vin的幅度增大而变低。
因此,在图5所示的栅极电压Vg2的波形因晶体管P2的寄生电容等被滤波时(如图6所示),栅极电压Vg随着输入电压Vin的幅度变大而变低。
如上所述,在RF开关30中,在截止状态下,栅极电压Vg随着输入电压Vin的幅度变大而变低。因此,如在以下与比较例的比较中说明的那样,能够在输入电压Vin的幅度较大的情况下增强中断特性。这有助于在包括RF开关30的接收机1中提高通信质量。
(比较例)
接着,在与比较例的比较中说明本实施方式的功能。比较例涉及使用包括电阻的RF开关30R替代晶体管P2构成的接收机1R。在其他方面,配置与本实施方式(图1)是类似的。
图8图解RF开关30R(301R至304R)的一个配置示例。RF开关30R包括电阻RR。在本实施方式中具有较高电阻的电阻RR被提供作为晶体管P2的替代物。
图9示出在情况C1下RF开关301R的定时波形图,其指示端子Tin处的输入电压Vin的波形、栅极电压Vg的波形以及端子Tout处的输出电压Vout的波形。在这种情况下,RF开关301R大体上以与本实施方式(图4)类似的方式操作。
图10示出在情况C2下的RF开关301R的定时波形图,其指示端子Tin处的输入电压Vin的波形、栅极电压Vg的波形以及端子Tout处的输出电压Vout的波形。
在情况C2下,由于RF开关304R被导通,所以输出电压Vout的波形变成输入电压Vin被衰减18[dB]的波形。在这种场合,存在这样的可能性:在输入电压Vin较高时,信号瞬间地泄漏到输出侧(输出电压Vout)(图10中W1部分)。即,在RF开关301R中,输入电压Vin的高频分量主要通过电容C1传送到晶体管N1的栅极,而且栅极电压Vg与输入信号Vin同相摆动(图10)。因此,在RF开关301R中,在栅极电压Vg较高时,晶体管N1的栅极-源极电压Vgs(栅极电压Vg和输出电压Vout之间的电压)变小,导致输入电压Vin泄漏到输出侧的可能性。在这种情况下,如下所述,存在通信质量降级的可能性。
图11图解在根据本实施方式的接收机1中和在根据比较例的接收机1R中的互调失真的特性。本示例示出在情况C2下关于在接收机1和1R中的低噪声放大电路12的输入端上的基波和三次谐波失真(IM3)的模拟结果。
在根据比较例的接收机1R中,在输入信号电平P较大的区域中,三次谐波失真比上述期望的特性增加更多,并且基波也变高。如图10所示,这由输入信号Vin通过RF开关301R到输出侧的泄漏引起。在这种情况下,对干扰波的抗干扰性下降,这损害通信质量。
另一方面,在根据本实施方式的接收机1中,即使在输入信号电平P较大的区域中,基波和三次谐波失真也不增加,获得期望的特性。因此,能够增强对干扰波的抗干扰性,提高通信质量。
(效果)
如上所述,在本实施方式中,由于向晶体管N1的栅极通过非线性器件供给控制信号,所以即使在输入信号的幅度较大的情况下也能够增强开关特性。
此外,在本实施方式中,由于晶体管P2被用作非线性器件,所以能够简化电路配置。
(变形例1-1)
在上述实施方式中,作为非线性器件,使用了P型MOS晶体管(晶体管P2),但不限于此。作为替代,例如,如图12A所示,可以使用N型MOS晶体管(晶体管N2)。在RF开关30A中,晶体管N2有栅极、漏极以及源极。漏极和源极之一以及栅极连接到晶体管N1的栅极。漏极和源极中的另一个连接到端子Tc。作为替代,例如,如图12B所示,可以使用二极管D2。在RF开关30B中,二极管D2有阳极和阴极。阳极连接到端子Tc,而阴极连接到晶体管N1的栅极。
(变形例1-2)
在上述实施方式中,非线性器件(晶体管P2)连接到晶体管N1的栅极,但不限于此。作为替代,例如,如图13A至图13C所示,非线性器件可以连接到晶体管N1的背栅。在图13A所示的RF开关30C中,电阻R2提供在晶体管N1的栅极和端子Tc之间,并且晶体管N3连接到晶体管N1的背栅。晶体管N3是N型MOS晶体管,并且具有栅极、漏极以及源极。漏极和源极之一以及栅极连接到晶体管N1的背栅。漏极和源极中的另一个被供给电压VSS(例如,0V)。在如图13B所示的RF开关30D中,电阻R2连接到晶体管N1的栅极,而晶体管P3连接到晶体管N1的背栅。晶体管P3是P型MOS晶体管,并且具有栅极、漏极以及源极。漏极和源极之一以及栅极被供给电压VSS(例如,0V)。漏极和源极中的另一个连接到晶体管N1的背栅。在图13C所示的RF开关30E中,与图2类似,晶体管P2连接到晶体管N1的栅极,并且与图13A类似,晶体管N3连接到晶体管N1的背栅。如上所述,图2、图12A和图12B以及图13A至图13C等可以组合来构成RF开关。
(变形例1-3)
在上述实施方式中,作为开关晶体管,使用了N型MOS晶体管(晶体管N1),但不限于此。作为替代,例如,可以使用P型MOS晶体管。本变形例的细节如下。
图14图解根据本变形例的RF开关40(401至404)的一个配置示例。RF开关40包括两个晶体管P1和N4。晶体管P1是P型MOS晶体管,并且具有栅极、源极以及漏极。栅极连接到晶体管N4。源极和漏极之一连接到端子Tin,而另一个连接到端子Tout。晶体管N4是N型MOS晶体管,并且具有栅极、漏极以及源极。漏极和源极之一以及栅极连接到端子Tc,漏极和源极中的另一个连接到晶体管P1的栅极。
在这种配置中,在驱动部分11将低电平电压(电压VSS)作为开关控制信号Csw供给到RF开关40的情况下,晶体管P1的栅极电压Vg变为电压VSS,并且晶体管P1被导通。在驱动部分11将高电平电压(电压VDD)作为开关控制信号Csw供给到RF开关40的情况下,晶体管N1的栅极电压Vg变为电压VDD,并且晶体管P1被截止。
图15示出在情况C2下的RF开关401的定时波形图,其指示端子Tin处的输入电压Vin的波形、栅极电压Vg的波形以及端子Tout处的输出电压Vout的波形。这里,电压V2是指与上述实施方式中的电压V1对应的电压。在情况C2下,驱动部分11输出高电平电压(电压VDD)作为开关控制信号Csw4,并输出低电平电压(电压VSS)作为开关控制信号Csw1至Csw3。
再有,在RF开关401中,输入电压Vin的高频分量主要通过电容C1传送到晶体管P1的栅极。但是,由于晶体管N4等的寄生电容造成的滤波,栅极电压Vg变为大体上的直流电压,如图15所示。直流电压随着输入电压Vin的幅度变大而变高。这是因为在本变形例中,与图7B不同,栅极电压Vg随着晶体管N4的电阻值变低而变低。
如上所述,在RF开关40中,在截止状态下,随着输入电压Vin的幅度变大,栅极电压Vg变高。因此,在输入电压Vin的幅度较大情况下,能够增强中断特性。
(变形例1-4)
在上述实施方式中,作为所述开关晶体管,仅使用了N型MOS晶体管(晶体管N1),但不限于此。作为替代,例如,如图16所示,作为开关晶体管,也可以使用P型MOS晶体管(晶体管P1)以获得传输栅极配置。RF开关41是图2和图14所示的配置的组合。
(变形例1-5)
在上述实施方式中,作为非线性器件,使用了晶体管P2,但不限于此。作为替代,例如,如图17所示,非线性器件可以通过开关多个电阻来获得。RF开关50A包括晶体管N1、四个电阻R51至R54、四个晶体管N51至N54以及控制部分55。四个电阻R51至R54依次串联连接在晶体管N1的栅极和端子T1之间。四个晶体管N51至N54是N型MOS晶体管,并且各自有连接到控制部分55的栅极。晶体管N51有连接到电阻R51的一端的漏极,并且有连接到电阻R51的另一端的源极。晶体管N52有连接到电阻R52的一端的漏极,并且有连接到电阻R52的另一端的源极。晶体管N53有连接到电阻R53的一端的漏极,并且有连接到电阻R53的另一端的源极。晶体管N54有连接到电阻R54的一端的漏极,并且有连接到电阻R54的另一端的源极。控制部分55构成为基于晶体管N1的栅极电压Vg,将控制电压施加到晶体管N51至N54的各自的栅极,以控制晶体管N1的栅极和端子Tc之间的电路网络的阻抗,以具有例如图7B所示的特性。注意,在本例中,使用了电阻R51至R54,但不限于此。例如,如图18所示,可以使用二极管D51至D54,或如图19所示,可以使用电容C51至C54。
此外,在上述实施方式中,作为晶体管N1,使用了MOS晶体管(MOSFET),但不限于此。作为替代,例如,可以使用结式晶体管(JFET)或金属半导体晶体管(MESFET)。此外,晶体管N1不限于场效应晶体管(FET),例如,可以使用双极型晶体管。
此外,在上述实施方式中,RF开关30适用于接收机1,但不限于此。作为替代,可能的应用的示例包括发送机或包括接收机和发送机的通信装置。
<2.第二实施方式>
(配置示例)
接着,将给出对根据第二实施方式的接收机2的描述。本实施方式涉及使用平衡-不平衡变换器(单相差分变换电路)构成的接收机。注意,由于根据本技术实施方式的单相差分变换电路、平衡-不平衡变换器以及通信装置通过本实施方式来体现,所以一并进行描述。
图20图解根据第二实施方式的接收机2的一个配置示例。接收机2包括平衡-不平衡变换器110、RF放大器111、本机振荡部分112、混频器113、滤波器114、IF放大器115以及解调电路116。
平衡-不平衡变换器110是构成为将从天线9供给的信号Srf(单相信号)变换为差分信号并输出变换后的信号作为信号Srf101的单相差分变换电路。尽管未图示,但平衡-不平衡变换器110由与其他电路块的电源不同的电源来供给电力。
图21图解平衡-不平衡变换器110的一个配置示例。平衡-不平衡变换器110构成为将信号Srf(单相信号)变换为由信号Sop和Son构成的差分信号Srf101。平衡-不平衡变换器110包括晶体管P110和N120、电阻R1、晶体管N130和P140以及电容C110和C120。
晶体管P110是P型MOS(金属氧化物半导体)晶体管,并且具有栅极、漏极以及源极。栅极被供给信号Srf。漏极连接到晶体管N120的漏极。源极被供给电源电压VDD。晶体管N120是N型MOS晶体管,并且具有栅极、漏极以及源极。栅极被供给信号Srf。漏极连接到晶体管P110的漏极。源极被供给电源电压VSS。电阻R1有连接到晶体管P110和N120的栅极的一端,并且有连接到晶体管P110和N120的漏极的另一端。
换句话说,晶体管P110和N120以及电阻R1构成所谓的CMOS(互补型MOS)型反相放大器(CMOS放大器121)。电阻R1插入在CMOS放大器121中,作为反馈电阻,从而设定晶体管P110和晶体管N120的栅极的工作点。电阻R1也具有进行平衡-不平衡变换器110的输入阻抗和天线9的阻抗的阻抗匹配的功能。
晶体管N130是N型MOS晶体管,并且具有栅极、漏极以及源极。栅极和漏极被提供有电源电压VDD。源极连接到晶体管P110和N120的漏极。晶体管P140是P型MOS晶体管,并且具有栅极、漏极以及源极。栅极和漏极彼此连接并被提供有电源电压VSS。源极连接到晶体管P110和N120的漏极。
换句话说,晶体管N130和P140具有彼此连接的栅极和漏极(所谓的二极管连接),并构成为起上述CMOS放大器121的负载(负载部分122)的作用。
电容C110有连接到晶体管P110和N120的漏极的一端,并且有连接到电容C120的一端的另一端。电容C120让该一端连接到电容C110的该另一端的。电容C120的另一端被供给电源电压VSS。
换句话说,电容C110和C120构成所谓的电容衰减器123。特别地,电容衰减器123构成为将输入到电容C110的该一端的信号的幅度以与电容C110和C120的电容值的比例对应的比例衰减,并且从电容C110的该另一端输出衰减后的信号作为信号Son。
该电路配置允许平衡-不平衡变换器110将输入信号Srf(单相信号)原样输出作为信号Sop,并且输出从CMOS放大器121输出并由电容衰减器123衰减后的信号作为信号Son。
在本例中,使得晶体管P110的跨导gm(P110)和晶体管N120的跨导gm(N120)的总和gm1(=gm(P110)+gm(N120))适应于大于晶体管N130的跨导gm(N130)和晶体管P140的跨导gm(P140)的总和gm2(=gm(N130)+gm(P140))。特别地,例如,在晶体管P110、N120、N130以及P140为沟道长度彼此相等的情况下,使得晶体管P110的沟道宽度适应于大于晶体管P140的沟道宽度,而使得晶体管N120的沟道宽度适应于大于晶体管N130的沟道宽度。因此,能够允许由包括晶体管P110和N120以及电阻R1的CMOS型放大器以及包括晶体管N130和P140的负载构成的电路的增益大于1。因此,如后面所述,通过电容C110和C120的适当衰减,能够调整信号Sop和信号Son的差分特性。
RF放大器111是构成为放大从平衡-不平衡变换器110供给的信号Srf101并输出放大后的信号作为信号Srf102的可变增益放大器。特别地,RF放大器111通过根据从平衡-不平衡变换器110供给的信号Srf101的差分幅度来调整增益进行操作,以允许信号Srf102的差分幅度变成预定幅度。因此,例如,在从平衡-不平衡变换器110供给的信号Srf101的差分幅度较大的情况下,通过将信号Srf102的差分幅度保持预定幅度,能够降低所谓干扰波的影响。此外,RF放大器111构成为抑制噪声的产生,其能够抑制整个接收机2的噪声系数(NF)。
本机振荡部分112是振荡电路,其构成为生成与无线通信的载波具有相同频率的信号Slo,并且例如由使用PLL(锁相环)的频率合成器构成。
混频器113构成为将RF放大器111的输出信号Srf102和信号Slo相乘以将输出信号Srf102进行下变频,从而提取在载波上叠加的信号分量,以输出提取出的信号分量作为信号Ssig。
滤波器114是带通滤波器,其构成为从信号Ssig中除去在混频器113中将信号Srf102和信号Slo相乘时生成的不需要的频率分量,以生成信号Ssig2。
IF放大器115是可变增益放大器,其构成为放大从滤波器114供给的信号Ssig2,以输出放大后的信号作为信号Ssig3。特别地,与RF放大器111类似,IF放大器115构成为进行操作,以通过根据从滤波器114供给的信号Ssig2的差分幅度来调整增益,允许信号Ssig3的幅度变成预定幅度。因此,即使在信号Ssig2的差分幅度较小的情况下,也能够允许输出信号Ssig3的幅度变成用于下一级的解调电路116操作的足够大的幅度。
解调电路116构成为基于从IF放大器115供给的信号Ssig3,进行解调处理。
这里,晶体管P110相当于本公开中的“第一晶体管”的一个具体示例。晶体管N120相当于本公开中的“第二晶体管”的一个具体示例。电阻R1相当于本公开中的“第一电阻”的一个具体示例。晶体管N130相当于本公开中的“第三晶体管”的一个具体示例。晶体管P140相当于本公开中的“第四晶体管”的一个具体示例。电容衰减器123相当于本公开中的“衰减部分”。电容C110相当于本公开的“第一电容”的一个具体示例。电容C120相当于本公开的“第二电容”的一个具体示例。
(操作和功能)
接着,说明有关本实施方式的接收机2的操作和功能。
(常规操作的概述)
首先,参照图20说明接收机2的常规操作的概述。平衡-不平衡变换器110将从天线9供给的信号Srf(单相信号)变换成差分信号并输出变换后的信号作为信号Srf101。RF放大器111放大从平衡-不平衡变换器110供给的信号Srf101,以输出放大后的信号作为信号Srf102。本机振荡部分112生成与无线通信的载波具有相同频率的信号Slo。混频器113将信号Srf102和信号Slo相乘以将输出信号Srf102进行下变频,生成信号Sig。滤波器114从信号Ssig中除去在混频器113中将信号Srf102和信号Slo相乘时生成的不需要的频率分量,以生成信号Ssig2。IF放大器115放大从滤波器114供给的信号Ssig2,以输出放大后的信号作为信号Ssig3。解调电路116基于从IF放大器115供给的信号Ssig3,进行解调处理。
接着,进行有关平衡-不平衡变换器110的某些特性的详细说明。
(平衡-不平衡变换器110的噪声特性)
平衡-不平衡变换器110构成为在信号Srf的单相差分变换中,抑制由电路内生成的噪声对差分信号Srf101的影响。细节如下。
图22A图解在平衡-不平衡变换器110中的CMOS放大器121的配置,图22B图解CMOS放大器121的小信号等效电路和信号源129。这里,“in”表示由晶体管P110和N120产生的电流噪声。此外,信号源129包括信号源阻抗Rs和交流信号源Vs。信号源阻抗Rs相当于例如天线9的阻抗。
CMOS放大器121的增益G1以及CMOS放大器121的输出阻抗Zout表示如下。
[数值表达式1]
其中,如上所述,gm1表示晶体管P110的跨导gm(P110)和晶体管N120的跨导gm(N120)的总和(gm(P110)+gm(N120))。
此外,CMOS放大器121的输出信号Outp和Outn中的输入变换噪声vnp和vnn表示如下。
[数值表达式2]
因此,输出信号Outp和Outn的差(差分信号)中的输入变换噪声vndiff表示如下。
[数值表达式3]
在表达式(5)中,在gm1·Rs>>1和R1>>Rs的情况下,由于第一项和第二项相互抵消,所以能够充分地降低vndiff。
如上所述,在CMOS放大器121中,能够降低电路内产生的噪声。因此,也能够降低包括CMOS放大器121的平衡-不平衡变换器110中的噪声。
图23图解在平衡-不平衡变换器110中的有关噪声系数的模拟结果的一个示例。波形W1表示在差分信号(信号Sop-信号Son)中的噪声系数,而波形W2表示信号Son中的噪声系数。
如图23所示,在信号Srf101的差分信号(波形W1)中,与单相信号(波形W2)相比,能够获得更低的噪声系数。这意味着,在差分信号中,共同叠加于信号Sop和信号Son中的噪声相互抵消。
如上所述,在平衡-不平衡变换器110中,由于CMOS放大器121使噪声相互抵消,所以能够在输出信号Srf101中降低噪声。
此外,由于平衡-不平衡变换器110构成为包括CMOS放大器121,所以平衡-不平衡变换器110容易受到电源电压VDD的噪声或电源电压VSS的噪声的影响,噪声的影响导致由这些电源噪声造成的噪声叠加在输出信号Srf101上的可能性。因此,如上所述,平衡-不平衡变换器110构成为以与其他电路块的电源不同的电源来供给电力。以这种方式,能够降低因其他电路块的操作造成的电源噪声引起的噪声出现在输出信号Srf101中的可能性。
此外,在接收机2中,由于使得平衡-不平衡变换器110中产生的噪声较小,所以能够简化电路配置。特别地,一般来说,在接收机中,为了降低整个接收机中的噪声因子,低噪声放大器(LNA)被提供在接收机的初级。在接收机2中,由于平衡-不平衡变换器110将单相信号变换成具有低噪声的差分信号,并且在下一级的RF放大器111放大差分信号,所以能够省略这样的低噪声放大器,这有助于简化电路配置。
(平衡-不平衡变换器110的失真特性)
平衡-不平衡变换器110除提供CMOS放大器121以外还提供负载部分122,这导致提高失真特性。细节如下。
由CMOS放大器121和负载部分122构成的放大器的增益G2表示如下。
[数值表达式4]
其中,如上所述,gm2表示晶体管N130的跨导gm(N130)和晶体管P140的跨导gm(P140)的总和(gm(N130)+gm(P140))。
在表达式(6)中,在gm1·Rs>>1和gm2·Rs>>1及R1>>Rs的情况下,增益G2大体上等于gm1/gm2。因此,由跨导gm1产生的失真分量允许由跨导gm2消除。换句话说,CMOS放大器121中产生的失真分量允许由负载部分122消除。
图24图解有关平衡-不平衡变换器110的输入输出电压特性的模拟结果的一个示例。图24图解在施加输入电压Vin时信号Sop和Son的差分特性以及信号Sop和信号Son的差分(Sop-Son)的差分特性。此外,为了便于比较,图24也图解在省略了负载部分122的配置中信号SonR的差分特性,这对应于平衡-不平衡变换器110中的信号Son。
如图24所示,在信号Son的差分特性中,与用于比较所示的信号SonR的差分特性比较,允许加宽差分特性变得平坦的输入电压Vin的范围。这意味着允许负载部分122变成CMOS放大器121的负载,能够获得更平坦的特性。
因此,在信号Srf101的差分信号(Sop-Son)中,也允许加宽差分特性变得平坦的输入电压Vin的范围。以这种方式,在平衡-不平衡变换器110中,通过提供负载部分122,能够加宽输入线性范围,能够降低失真。
(信号Sop和信号Son的差分特性)
平衡-不平衡变换器110配备有电容衰减器123,这有助于提高信号Sop和信号Son的差分特性。细节如下。
由于由平衡-不平衡变换器110输出的信号Sop和信号Son构成差分信号Srf101,所以期望信号Sop和信号Son除了为相反相位之外还具有相同幅度。因此,在平衡-不平衡变换器110中,电容衰减器123提供用于调整信号Son的幅度。特别地,通过使得由CMOS放大器121和负载部分122构成的放大器的增益G2等于或大于1,以及通过调整包括电容衰减器123的衰减量的整个平衡-不平衡变换器110的增益,允许信号Son的幅度被调整到期望的值。
图24图解在进行这种调整的情况下的特性。如图24所示,信号Sop和信号Son在差分特性变得平坦的部分有大体上相同的差值(垂直轴上的值)。因此,在平坦的部分(输入线性范围)中输入交流电压的情况下,输出信号Sop的幅度和信号Son的信号变得大体上相同。
因此,在平衡-不平衡变换器110中,由于电容衰减器123被提供用于调整信号Son的幅度,所以能够允许信号Sop的幅度和信号Son的幅度大体上相同,这增强差分特性。特别是,即使在从平衡-不平衡变换器110的特性的观点来看期望增益G2更高的情况下,也可以通过允许电容衰减器123设定衰减量大于那个量来确保差分特性。
(效果)
如上所述,在本实施方式中,由于平衡-不平衡变换器使用CMOS放大器构成,所以能够降低差分信号中的噪声。
此外,在本实施方式中,由于所谓的二极管连接MOS晶体管被提供作为CMOS放大器的负载,所以能够提高失真特性。
此外,在本实施方式中,由于提供电容衰减器,所以能够增强平衡-不平衡变换器的输出信号的差分特性。
(变形例2-1)
在上述实施方式中,CMOS放大器121、负载部分122以及电容衰减器123的特性预先通过设计而确定,但不限于此。作为替代,这些特性可以构成可变的。以下,将给出有关根据本变形例的平衡-不平衡变换器110B的详细描述。
图25图解根据本变形例的平衡-不平衡变换器110B的一个配置示例。平衡-不平衡变换器110B包括CMOS放大器121B、负载部分122B以及电容衰减器123B。
在根据上述实施方式的CMOS放大器121中,CMOS放大器121B配备有构成为可通过控制信号CTL1选择的多个晶体管P110(在本示例中为三个晶体管P111至P113)。同样地,CMOS放大器121B配备有构成为可通过控制信号CTL2选择的多个晶体管N120(在本示例中为三个晶体管N121至N123)。特别地,例如,CMOS放大器121B包括允许选择晶体管P111的晶体管P117。晶体管P117是P型MOS晶体管,并且具有栅极、漏极以及源极。栅极被供给控制信号CTL1。漏极连接到晶体管P111的源极。源极被供给电源电压VDD。然后,通过使控制信号CTL1为低电平电压,晶体管P117被导通以允许选择晶体管P111。这同样适用于其他晶体管P112、P113以及N121至N123。
在根据上述实施方式的负载部分122中,负载部分122B配备有构成可通过控制信号CTL3选择的多个晶体管N130(三个晶体管N131至N133)。同样地,负载部分122B配备有构成为可通过控制信号CTL4选择的多个晶体管P140(三个晶体管P141至P143)。特别地,例如,负载部分122B包括允许选择晶体管N131的晶体管P137。晶体管P137是P型MOS晶体管,并且具有栅极、漏极以及源极。栅极被供给控制信号CTL3。漏极通过电阻R137连接到晶体管N131的漏极。源极被供给电源电压VDD。然后,通过使控制信号CTL3为低电平电压,晶体管P137被导通以允许选择晶体管N131和电阻R137作为CMOS放大器121B的负载。这同样适用于其他晶体管N132、N133、P141至P143以及R147至R149。
在根据上述实施方式的电容衰减器123中,电容衰减器123B配备有构成为可通过控制信号CTL5选择的多个电容C120(在本示例中为三个电容C121至C123)。特别地,例如,电容衰减器123B包括允许选择电容C121的晶体管N117。晶体管N117是N型晶体管,并且具有栅极、漏极以及源极。栅极被供给控制信号CTL5。漏极连接到电容C121的另一端。源极被供给电源电压VSS。然后,通过使控制信号CTL5为高电平电压,晶体管N117被导通,以允许选择电容C121。这同样适用于其他电容C122和C123。
这里,晶体管P117等相当于本公开中的“第一开关”的具体示例。晶体管N127等相当于本公开中的“第二开关”的具体示例。晶体管P137等相当于本公开中的“第三开关”的具体示例。晶体管N147等相当于本公开中的“第四开关”的具体示例。晶体管N117等相当于本公开中的“第五开关”的具体示例。电阻R137等相当于本公开中的“第二电阻”的具体示例。电阻R147等相当于本公开中的“第三电阻”的具体示例。
利用这种配置,平衡-不平衡变换器110B允许由控制信号CTL1和CTL2调整CMOS放大器121B的增益G1,并允许例如由控制信号CTL3和CTL4调整失真特性,以及允许由控制信号CTL5调整差分特性。
注意,本变形例不限于图25中图解的配置。例如,在图21中图解的平衡-不平衡变换器110中,仅仅CMOS放大器121可以由CMOS放大器121B替代(图25)。作为替代,仅仅负载部分122可以由负载部分122B替代(图25)。作为替代,仅仅电容衰减器123可以由电容衰减器123B替代(图25)。此外,负载部分122B配备有电阻R137至R139和R147至R149,但不限于此。作为替代,如图26中所示,可以省略电阻R137等,并且晶体管N131的漏极和晶体管P137的漏极可以直接连接。作为替代,在CMOS放大器121B中,如图27中所示,仅仅该多个晶体管N120(三个晶体管N121至N123)可以构成为可选择。作为替代,仅仅该多个晶体管P110(三个晶体管P111至P113)可以构成为可选择。
(变形例2-2)
在上述实施方式中,平衡-不平衡变换器110构成为通过与其他电路块的电源不同的电源来供给电力。更具体地,例如,如图28中所示,可以提供构成为对平衡-不平衡变换器110提供电力的电源电路118E。
(变形例2-3)
此外,在上述实施方式中,接收机2构成为不断地进行接收操作,但不限于此。例如,接收机2可以构成为在无信号状态下暂停接收操作并间歇地进行接收操作。细节如下。
图29图解根据本变形例的接收机2F的一个配置示例。接收机2F包括定时器电路119、本机振荡部分112F以及电源电路118F。定时器电路119构成为基于从接收机2F的控制器(未图示)供给的控制信号Cp生成控制接收机2F的间歇操作的控制信号Cp1。控制信号Cp是在无信号状态下变为高电平的逻辑信号。本机振荡部分112F构成为基于控制信号Cp1生成信号Slo或暂停该生成。电源电路118F构成为基于控制信号Cp1对平衡-不平衡变换器110提供电力。
图30图解接收机2F的定时波形,其中(A)指示信号Srf,(B)指示控制信号Cp的波形,(C)指示定时器电路119的内部时钟信号Clk的波形,以及(D)指示控制信号Cp1的波形。
首先,在定时t0,来自天线9的信号Srf的供给被暂停,并且接收机2F变成无信号状态(图30的(A))。接收机2F的控制器基于解调电路116的解调结果检测无信号状态,并且在定时t1允许将控制信号Cp从低电平改变为高电平(图30的(B))。定时器电路119在控制信号Cp为高电平(从定时t1到定时t2的期间)的期间,输出内部时钟信号Clk作为控制信号Cp1(图30的(C)和(D))。本机振荡部分112F在控制信号Cp1为高电平的期间生成信号Slo,并且在控制信号Cp1为低电平的期间暂停信号Slo的生成。电源电路118F在控制信号Cp1为高电平的期间对平衡-不平衡变换器110提供电力,并且在控制信号Cp1为低电平的期间暂停提供电力。以这种方式,接收机2F间歇地进行接收操作。
然后,在定时t2,来自天线9的信号Srf的供给被重新启动。之后,接收机2F在控制信号Cp1为高电平(从定时t3至定时t4的期间)的期间,基于信号Srf进行接收操作。接收机2F的控制器基于解调电路116的解调结果检测信号Srf供给的重新启动,并且允许控制信号Cp在定时t4从高电平改变为低电平。
如上所述,通过在无信号状态下间歇地进行接收操作,能够降低接收机2F的功耗。
(变形例2-4)
在上述实施方式中,平衡-不平衡变换器110适用于无线通信的接收机,但不限于此。作为替代,如图31中所示,可能的应用的示例可以包括在使用光纤等的有线通信中的接收机7。接收机7包括光电检测器70、TIA(跨阻抗放大器)71、单相差分变换电路72、放大器73以及CDR(时钟和数据恢复器)74和处理部分75。光电检测器70构成为检测由光纤或类似物供给的光信号并将光信号变换成电流信号。TIA 71构成为将电流信号变换成电压信号。单相差分变换电路72构成为将从TIA 71供给的单相电压信号变换成例如根据上述实施方式的平衡-不平衡变换器70可以适用于的差分信号。放大器73构成为放大供给的电压信号。CDR 74构成为基于由放大器73放大的电压信号生成时钟信号,并且生成数据信号。处理部分75基于从CDR 74供给的时钟信号和数据信号进行预定的处理。
(变形例2-5)
在上述实施方式中,平衡-不平衡变换器110适用于接收机,但不限于此。作为替代,可能的应用的示例可以包括发送机。
<3.第三实施方式>
接着,将给出有关根据第三实施方式的接收机3的描述。本实施方式包括使用根据第一实施方式的衰减器20(RF开关30)和根据第二实施方式的平衡-不平衡变换器110两者构成的接收机。
图32图解根据第三实施方式的接收机3的一个配置示例。接收机3包括衰减器20、驱动部分11、平衡-不平衡变换器110以及RF放大器111。换句话说,接收机3在其内有在根据第一实施方式的接收机1中(图1),将低噪声放大电路12替代为根据第二实施方式的平衡-不平衡变换器110和RF放大器111(图20)的配置。
因此,由于本实施方式涉及根据第一实施方式的衰减器和根据第二实施方式的平衡-不平衡变换器的组合,所以能够获得与相应的实施方式类似的效果。
(变形例3-1)
上述实施方式涉及根据第一实施方式的衰减器20(RF开关30)和根据第二实施方式的平衡-不平衡变换器110的组合,但不限于此。作为替代,例如,第一实施方式的变形例1-1至1-5或变形例2-1至2-5也可以适用这种配置。
<4.应用示例>
以下,将描述在上述实施方式和变形例中描述过的任何接收机的应用示例。
图33图解在上述实施方式等中描述过的任何一个接收机适用于的移动电话的外观。移动电话有以下配置:例如,通过链接部分(铰链部分)730链接的上机壳710和下机壳720,并包括显示器740、副显示器750、画面灯760和照相机770。移动电话与根据上述实施方式等的任意一个接收机集成在一起。
除了这样的移动电话之外,上述实施方式中的接收机等还可以适用于各种领域中的电子设备,诸如具有通信功能的笔记本电脑、便携式游戏机、数码相机。换句话说,上述实施方式中的接收机等可以适用于具有通信功能的各种领域中的电子设备。
注意,本公开可以有以下配置。
(1)一种单相差分变换电路,包括:
各自包括栅极、源极和漏极的一个或多个第一导电型第一晶体管,该栅极连接到输入端子,该源极构成为连接到第一电压源,该漏极连接到输出节点;
各自包括栅极、源极和漏极的一个或多个第二导电型第二晶体管,该栅极连接到所述输入端子,该源极构成为连接到第二电压源,该漏极连接到所述输出节点;
插入并连接在所述输入端子和所述输出节点之间的第一电阻元件;
连接到所述输入端子的第一输出端子;以及
直接或间接地连接到所述输出节点的第二输出端子。
(2)根据(1)的所述单相差分变换电路,还包括:
各自包括栅极和源极的一个或多个第二导电型第三晶体管,该栅极构成为连接到所述第一电压源,该源极构成为连接到所述输出节点;
各自包括栅极和源极的一个或多个第一导电型第四晶体管,该栅极构成为连接到所述第二电压源,该源极构成为连接到所述输出节点。
(3)根据(2)的所述单相差分变换电路,其中
所述一个或多个第一晶体管的跨导和所述一个或多个第二晶体管的跨导之和大于所述一个或多个第三晶体管的跨导和所述一个或多个第四晶体管的跨导之和。
(4)根据(2)或(3)的所述单相差分变换电路,其中
所述第一晶体管至第四晶体管的沟道长度彼此相等,
所述一个或多个第一晶体管的沟道宽度大于所述一个或多个第四晶体管的沟道宽度,
所述一个或多个第二晶体管的沟道宽度大于所述一个或多个第三晶体管的沟道宽度。
(5)根据(2)到(4)的所述单相差分变换电路,其中
所述一个或多个第三晶体管中的每一个晶体管还包括构成为连接到所述第一电压源的漏极,
所述一个或多个第四晶体管中的每一个晶体管还包括构成为连接到所述第二电压源的漏极。
(6)根据(2)到(4)中任意一项的单相差分变换电路,还包括:
一个或多个第二电阻,其与所述一个或多个第三晶体管对应地提供并各自包括第一端子和第二端子,该第二端子构成为连接到所述第一电压源;以及
一个或多个第三电阻,其与所述一个或多个第四晶体管对应地提供并各自包括第一端子和第二端子,该第二端子构成为连接到所述第二电压源,
其中,所述一个或多个第三晶体管中的每一个晶体管还包括连接到分别对应的第二电阻的该第一端子的漏极,以及
所述一个或多个第四晶体管中的每一个晶体管还包括连接到分别对应的第三电阻的该第一端子的漏极。
(7)根据(1)到(6)中任意一项的单相差分变换电路,还包括:
插入并连接在所述输出节点和所述第二输出端子之间的衰减部分。
(8)根据(7)的单相差分变换电路,其中
所述衰减部分包括:
包括第一端子和第二端子的第一电容器,该第一端子连接到所述输出节点,该第二端子连接到所述第二输出端子;以及
各自包括第一端子和第二端子的一个或多个第二电容器,该第一端子连接到所述第二输出端子,该第二端子构成为连接到所述第二电压源。
(9)根据(1)到(8)中任意一项的单相差分变换电路,还包括:
一个或多个第一开关,其与所述一个或多个第一晶体管对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第一电压源,该第二端子连接到分别对应的第一晶体管的该源极;以及
一个或多个第二开关,其与所述一个或多个第二晶体管对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第二电压源,该第二端子连接到分别对应的第二晶体管的该源极。
(10)根据(5)的单相差分变换电路,还包括:
一个或多个第三开关,其与所述一个或多个第三晶体管对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第一电压源,该第二端子连接到分别对应的第三晶体管的该漏极;以及
一个或多个第四开关,其与所述一个或多个第四晶体管对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第二电压源,该第二端子连接到分别对应的第四晶体管的该漏极。
(11)根据(6)的单相差分变换电路,还包括:
一个或多个第三开关,其与所述一个或多个第二电阻对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第一电压源,该第二端子连接到分别对应的第二电阻的该第二端子;以及
一个或多个第四开关,其与所述一个或多个第三电阻对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第二电压源,该第二端子连接到分别对应的第三电阻的该第二端子。
(12)根据(8)的单相差分变换电路,包括:
一个或多个第五开关,其与所述一个或多个第二电容器对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第二电压源,该第二端子连接到分别对应的第二电容器的该第二端子。
(13)一种平衡-不平衡变换器,包括:
各自包括栅极、源极和漏极的一个或多个第一导电型第一晶体管,该栅极连接到输入端子,该源极构成为连接到第一电压源,该漏极连接到输出节点;
各自包括栅极、源极和漏极的一个或多个第二导电型第二晶体管,该栅极连接到所述输入端子,该源极构成为连接到第二电压源,该漏极连接到所述输出节点;
插入并连接在所述输入端子和所述输出节点之间的第一电阻元件;
连接到所述输入端子的第一输出端子;以及
直接或间接地连接到所述输出节点的第二输出端子。
(14)一种开关,包括:
各自包括控制端子的一个或多个开关晶体管;以及
分别连接到所述控制端子的非线性电路。
(15)根据(14)的开关,其中
所述一个或多个开关晶体管包括N型第五晶体管,
连接到所述第五晶体管的所述控制端子的所述非线性电路的阻抗随着所述控制端子的电压变高而变低。
(16)根据(14)或(15)的开关,其中
所述一个或多个开关晶体管包括P型第六晶体管,
连接到所述第六晶体管的所述控制端子的所述非线性电路的阻抗随着所述控制端子的电压变低而变高。
(17)根据(14)到(16)中的任意一项的开关,其中
所述非线性电路包括第七晶体管。
(18)根据(17)的开关,其中
所述第七晶体管包括栅极、漏极以及源极,
该漏极和该源极之一与该栅极彼此连接。
(19)根据(18)的开关,其中
所述第七晶体管是P型晶体管,
所述控制端子连接到所述第七晶体管的该漏极和该源极中的另一个。
(20)根据(18)的开关,其中
所述第七晶体管是N型晶体管,
所述控制端子连接到所述第七晶体管的该漏极和该源极中的另一个。
(21)根据(19)或(20)的开关,其中
各个所述开关晶体管构成为基于对所述第七晶体管的该漏极和该源极中不连接到所述控制端子的端子施加的电压而导通和截止。
(22)根据(14)到(21)中的任意一项的开关,其中
所述控制端子是所述开关晶体管的栅极。
(23)根据(14)到(21)中的任意一项的开关,其中
所述控制端子是所述开关晶体管的背栅。
(24)根据(14)到(16)中的任意一项的开关,其中
所述非线性电路包括二极管。
(25)根据(14)到(16)中的任意一项的开关,其中
所述非线性电路包括可变电阻电路,该可变电阻电路构成为允许电阻值基于所述控制端子上的电压而改变。
(26)一种通信装置,包括:
单相差分变换电路;以及
处理电路,其构成为基于所述单相差分变换电路产生的差分信号而执行预定的处理,
其中所述单相差分变换电路包括:
各自包括栅极、源极和漏极的一个或多个第一导电型第一晶体管,该栅极连接到输入端子,该源极构成为连接到第一电压源,该漏极连接到输出节点;
各自包括栅极、源极和漏极的一个或多个第二导电型第二晶体管,该栅极连接到所述输入端子,该源极构成为连接到第二电压源,该漏极连接到所述输出节点;
插入并连接在所述输入端子和所述输出节点之间的第一电阻元件;
连接到所述输入端子的第一输出端子;以及
直接或间接地连接到所述输出节点的第二输出端子。
(27)根据(26)的通信装置,其中
所述单相差分变换电路和所述处理电路连接到彼此不同的电源。
(28)根据(27)的通信装置,包括:
连接到所述单相差分变换电路的电源电路。
(29)根据(26)到(28)中的任意一项的通信装置,其中
所述通信装置是接收机,
所述输入端子连接到天线。
(30)根据(26)到(29)中的任意一项的通信装置,其中
所述通信装置是接收机,
所述处理电路构成为控制所述单相差分变换电路,在无信号状态下,允许所述接收机间歇地接收信号。
(31)一种通信装置,包括:
一个或多个开关;以及
构成为控制所述一个或多个开关的控制部分,
其中,所述开关包括:
各自包括控制端子的一个或多个开关晶体管;以及
分别连接到所述控制端子的非线性电路。
(32)根据(31)的通信装置,包括多个开关,
其中,所述开关各自包括第一端子和第二端子,并且
该第一端子或该第二端子彼此连接。
(33)一种通信装置,包括:
开关部分,其构成为切换单相信号的路径;以及
单相差分变换电路,其构成为将从所述开关部分供给的所述单相信号变换成差分信号,
其中,所述开关部分包括:
一个或多个开关,以及
构成为控制所述一个或多个开关的控制部分,
所述开关包括:
各自包括控制端子的一个或多个开关晶体管,以及
分别连接到所述控制端子的非线性电路,
其中,所述单相差分变换电路包括:
各自包括栅极、源极和漏极的一个或多个第一导电型第一晶体管,该栅极连接到输入端子,该源极构成为连接到第一电压源,该漏极连接到输出节点;
各自包括栅极、源极和漏极的一个或多个第二导电型第二晶体管,该栅极连接到所述输入端子,该源极构成为连接到第二电压源,该漏极连接到所述输出节点;
插入并连接在所述输入端子和所述输出节点之间的第一电阻元件;
连接到所述输入端子的第一输出端子;以及
直接或间接地连接到所述输出节点的第二输出端子。
本申请要求2012年5月28申请的日本专利申请JP2012-120939和JP2012-120940的优先权,其整个内容引用于此。
本领域技术人员应该明白,在权利要求或其等价物的范围内,可以根据设计需要和其他因素进行各种改进、组合、部分组合和变更。
Claims (33)
1.一种单相差分变换电路,包括:
各自包括栅极、源极和漏极的一个或多个第一导电型第一晶体管,该栅极连接到输入端子,该源极构成为连接到第一电压源,该漏极连接到输出节点;
各自包括栅极、源极和漏极的一个或多个第二导电型第二晶体管,该栅极连接到所述输入端子,该源极构成为连接到第二电压源,该漏极连接到所述输出节点;
插入并连接在所述输入端子和所述输出节点之间的第一电阻元件;
连接到所述输入端子的第一输出端子;以及
直接或间接地连接到所述输出节点的第二输出端子。
2.如权利要求1所述的单相差分变换电路,还包括:
各自包括栅极和源极的一个或多个第二导电型第三晶体管,该栅极构成为连接到所述第一电压源,该源极构成为连接到所述输出节点;
各自包括栅极和源极的一个或多个第一导电型第四晶体管,该栅极构成为连接到所述第二电压源,该源极构成为连接到所述输出节点。
3.如权利要求2所述的单相差分变换电路,其中
所述一个或多个第一晶体管的跨导和所述一个或多个第二晶体管的跨导之和大于所述一个或多个第三晶体管的跨导和所述一个或多个第四晶体管的跨导之和。
4.如权利要求2所述的单相差分变换电路,其中
所述第一晶体管至第四晶体管的沟道长度彼此相等,
所述一个或多个第一晶体管的沟道宽度大于所述一个或多个第四晶体管的沟道宽度,
所述一个或多个第二晶体管的沟道宽度大于所述一个或多个第三晶体管的沟道宽度。
5.如权利要求2所述的单相差分变换电路,其中
所述一个或多个第三晶体管中的每一个晶体管还包括构成为连接到所述第一电压源的漏极,
所述一个或多个第四晶体管中的每一个晶体管还包括构成为连接到所述第二电压源的漏极。
6.如权利要求2所述的单相差分变换电路,还包括:
一个或多个第二电阻,其与所述一个或多个第三晶体管对应地提供并各自包括第一端子和第二端子,该第二端子构成为连接到所述第一电压源;以及
一个或多个第三电阻,其与所述一个或多个第四晶体管对应地提供并各自包括第一端子和第二端子,该第二端子构成为连接到所述第二电压源,
其中,所述一个或多个第三晶体管中的每一个晶体管还包括连接到分别对应的第二电阻的该第一端子的漏极,以及
所述一个或多个第四晶体管中的每一个晶体管还包括连接到分别对应的第三电阻的该第一端子的漏极。
7.如权利要求1所述的单相差分变换电路,还包括插入并连接在所述输出节点和所述第二输出端子之间的衰减部分。
8.如权利要求7所述的单相差分变换电路,其中
所述衰减部分包括:
包括第一端子和第二端子的第一电容器,该第一端子连接到所述输出节点,该第二端子连接到所述第二输出端子;以及
各自包括第一端子和第二端子的一个或多个第二电容器,该第一端子连接到所述第二输出端子,该第二端子构成为连接到所述第二电压源。
9.如权利要求1所述的单相差分变换电路,还包括:
一个或多个第一开关,其与所述一个或多个第一晶体管对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第一电压源,该第二端子连接到分别对应的第一晶体管的该源极;以及
一个或多个第二开关,其与所述一个或多个第二晶体管对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第二电压源,该第二端子连接到分别对应的第二晶体管的该源极。
10.如权利要求5所述的单相差分变换电路,还包括:
一个或多个第三开关,其与所述一个或多个第三晶体管对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第一电压源,该第二端子连接到分别对应的第三晶体管的该漏极;以及
一个或多个第四开关,其与所述一个或多个第四晶体管对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第二电压源,该第二端子连接到分别对应的第四晶体管的该漏极。
11.如权利要求6所述的单相差分变换电路,还包括:
一个或多个第三开关,其与所述一个或多个第二电阻对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第一电压源,该第二端子连接到分别对应的第二电阻的该第二端子;以及
一个或多个第四开关,其与所述一个或多个第三电阻对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第二电压源,该第二端子连接到分别对应的第三电阻的该第二端子。
12.如权利要求8所述的单相差分变换电路,包括:
一个或多个第五开关,其与所述一个或多个第二电容器对应地提供并各自包括第一端子和第二端子,该第一端子连接到所述第二电压源,该第二端子连接到分别对应的第二电容器的该第二端子。
13.一种平衡-不平衡变换器,包括:
各自包括栅极、源极和漏极的一个或多个第一导电型第一晶体管,该栅极连接到输入端子,该源极构成为连接到第一电压源,该漏极连接到输出节点;
各自包括栅极、源极和漏极的一个或多个第二导电型第二晶体管,该栅极连接到所述输入端子,该源极构成为连接到第二电压源,该漏极连接到所述输出节点;
插入并连接在所述输入端子和所述输出节点之间的第一电阻元件;
连接到所述输入端子的第一输出端子;以及
直接或间接地连接到所述输出节点的第二输出端子。
14.一种开关,包括:
各自包括控制端子的一个或多个开关晶体管;以及
分别连接到所述控制端子的非线性电路。
15.如权利要求14所述的开关,其中
所述一个或多个开关晶体管包括N型第五晶体管,并且
连接到所述第五晶体管的所述控制端子的所述非线性电路的阻抗随着所述控制端子的电压变高而变低。
16.如权利要求14所述的开关,其中
所述一个或多个开关晶体管包括P型第六晶体管,并且
连接到所述第六晶体管的所述控制端子的所述非线性电路的阻抗随着所述控制端子的电压变低而变高。
17.如权利要求14所述的开关,其中
所述非线性电路包括第七晶体管。
18.如权利要求17所述的开关,其中
所述第七晶体管包括栅极、漏极以及源极,并且
该漏极和该源极之一与该栅极彼此连接。
19.如权利要求18所述的开关,其中
所述第七晶体管是P型晶体管,并且
所述控制端子连接到所述第七晶体管的该漏极和该源极中的另一个。
20.如权利要求18所述的开关,其中
所述第七晶体管是N型晶体管,并且
所述控制端子连接到所述第七晶体管的该漏极和该源极中的另一个。
21.如权利要求19所述的开关,其中
各个所述开关晶体管构成为基于对所述第七晶体管的该漏极和该源极中不连接到所述控制端子的端子施加的电压而导通和截止。
22.如权利要求14所述的开关,
其中,所述控制端子是所述开关晶体管的栅极。
23.如权利要求14所述的开关,其中
所述控制端子是所述开关晶体管的背栅。
24.如权利要求14所述的开关,其中
所述非线性电路包括二极管。
25.如权利要求14所述的开关,其中
所述非线性电路包括可变电阻电路,该可变电阻电路构成为允许电阻值基于所述控制端子上的电压而改变。
26.一种通信装置,包括:
单相差分变换电路;以及
处理电路,其构成为基于所述单相差分变换电路产生的差分信号而执行预定的处理,
其中所述单相差分变换电路包括:
各自包括栅极、源极和漏极的一个或多个第一导电型第一晶体管,该栅极连接到输入端子,该源极构成为连接到第一电压源,该漏极连接到输出节点;
各自包括栅极、源极和漏极的一个或多个第二导电型第二晶体管,该栅极连接到所述输入端子,该源极构成为连接到第二电压源,该漏极连接到所述输出节点;
插入并连接在所述输入端子和所述输出节点之间的第一电阻元件;
连接到所述输入端子的第一输出端子;以及
直接或间接地连接到所述输出节点的第二输出端子。
27.如权利要求26所述的通信装置,其中
所述单相差分变换电路和所述处理电路连接到彼此不同的电源。
28.如权利要求27所述的通信装置,包括连接到所述单相差分变换电路的电源电路。
29.如权利要求26所述的通信装置,其中
所述通信装置是接收机,并且
所述输入端子连接到天线。
30.如权利要求26所述的通信装置,其中
所述通信装置是接收机,并且
所述处理电路构成为控制所述单相差分变换电路,在无信号状态下,允许所述接收机间歇地接收信号。
31.一种通信装置,包括:
一个或多个开关;以及
构成为控制所述一个或多个开关的控制部分,
其中,所述开关包括:
各自包括控制端子的一个或多个开关晶体管;以及
分别连接到所述控制端子的非线性电路。
32.如权利要求31所述的通信装置,包括多个开关,
其中,所述开关各自包括第一端子和第二端子,并且
该第一端子或该第二端子彼此连接。
33.一种通信装置,包括:
开关部分,其构成为切换单相信号的路径;以及
单相差分变换电路,其构成为将从所述开关部分供给的所述单相信号变换成差分信号,
其中,所述开关部分包括:
一个或多个开关,以及
构成为控制所述一个或多个开关的控制部分,
所述开关包括:
各自包括控制端子的一个或多个开关晶体管,以及
分别连接到所述控制端子的非线性电路,
其中,所述单相差分变换电路包括:
各自包括栅极、源极和漏极的一个或多个第一导电型第一晶体管,该栅极连接到输入端子,该源极构成为连接到第一电压源,该漏极连接到输出节点;
各自包括栅极、源极和漏极的一个或多个第二导电型第二晶体管,该栅极连接到所述输入端子,该源极构成为连接到第二电压源,该漏极连接到所述输出节点;
插入并连接在所述输入端子和所述输出节点之间的第一电阻元件;
连接到所述输入端子的第一输出端子;以及
直接或间接地连接到所述输出节点的第二输出端子。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012120939 | 2012-05-28 | ||
JP2012120940 | 2012-05-28 | ||
JP2012-120940 | 2012-05-28 | ||
JP2012-120939 | 2012-05-28 | ||
PCT/JP2013/063424 WO2013179890A1 (ja) | 2012-05-28 | 2013-05-14 | 単相差動変換回路、バラン、スイッチ、および通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104335487A true CN104335487A (zh) | 2015-02-04 |
CN104335487B CN104335487B (zh) | 2017-06-09 |
Family
ID=49673093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380026750.XA Active CN104335487B (zh) | 2012-05-28 | 2013-05-14 | 单相差分变换电路、平衡‑不平衡变换器以及通信装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9621139B2 (zh) |
EP (1) | EP2858242B1 (zh) |
JP (1) | JP6269481B2 (zh) |
KR (1) | KR102130861B1 (zh) |
CN (1) | CN104335487B (zh) |
TW (1) | TWI606692B (zh) |
WO (1) | WO2013179890A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106160715A (zh) * | 2015-04-17 | 2016-11-23 | 瑞昱半导体股份有限公司 | 切换开关及包含其的多工器 |
CN108141200A (zh) * | 2015-11-02 | 2018-06-08 | 华为技术有限公司 | 有源平衡-不平衡变压器 |
US10972057B2 (en) | 2016-12-20 | 2021-04-06 | Sony Semiconductor Solutions Corporation | Single-phase differential conversion circuit, signal processing method for use therewith, and reception apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9264084B2 (en) * | 2013-05-30 | 2016-02-16 | Silicon Laboratories Inc. | Radio receiver having enhanced automatic gain control circuitry |
US20200389166A1 (en) * | 2019-06-05 | 2020-12-10 | Skyworks Solutions, Inc. | Switch with gate or body connected linearizer |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07120935B2 (ja) * | 1986-06-16 | 1995-12-20 | 松下電器産業株式会社 | スイツチング回路 |
EP0631144A1 (en) * | 1993-06-24 | 1994-12-28 | Koninklijke Philips Electronics N.V. | High voltage differential sensor having a capacitive attenuator |
JPH09260962A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | インバータ回路及び増幅器 |
JP2000269783A (ja) | 1999-01-12 | 2000-09-29 | Matsushita Electric Ind Co Ltd | Fetバラン回路 |
GB2351195A (en) * | 1999-06-10 | 2000-12-20 | Ericsson Telefon Ab L M | An MOS voltage to current converter with current to voltage output stage and MOS feedback |
JP2002216083A (ja) * | 2001-01-22 | 2002-08-02 | Matsushita Electric Ind Co Ltd | リーダライタおよびアナログスイッチ回路 |
JP4319502B2 (ja) | 2003-10-01 | 2009-08-26 | 株式会社ルネサステクノロジ | 通信用半導体集積回路および無線通信システム |
KR100744123B1 (ko) * | 2006-01-27 | 2007-08-01 | 삼성전자주식회사 | 정전기 방전에 대한 내성을 향상시킨 esd 보호회로 |
JP2008034406A (ja) | 2006-06-30 | 2008-02-14 | Sony Corp | スイッチ半導体集積回路装置 |
JP4828343B2 (ja) | 2006-07-28 | 2011-11-30 | 三菱電機株式会社 | アナログスイッチ回路 |
JP4026665B1 (ja) * | 2006-09-07 | 2007-12-26 | オンキヨー株式会社 | ローパスフィルタ及びそれに用いられる電圧電流変換回路 |
JP2008147735A (ja) * | 2006-12-06 | 2008-06-26 | Sony Corp | 増幅回路、並びに半導体装置および制御方法 |
JP2009081641A (ja) | 2007-09-26 | 2009-04-16 | D & M Holdings Inc | アンバランス−バランス変換回路 |
JP5101991B2 (ja) * | 2007-10-30 | 2012-12-19 | ローム株式会社 | アナログスイッチおよびそれを用いたセレクタ回路 |
JP2010088003A (ja) * | 2008-10-02 | 2010-04-15 | Systec:Kk | バランス回路 |
JP2010212801A (ja) | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | スイッチ回路 |
TWI352500B (en) * | 2009-09-16 | 2011-11-11 | Ind Tech Res Inst | Balun amplifier |
JP5610899B2 (ja) | 2010-07-28 | 2014-10-22 | パナソニック株式会社 | 受信回路およびそれを備えた受信装置 |
JP2012034191A (ja) | 2010-07-30 | 2012-02-16 | Panasonic Corp | 半導体集積回路およびそれを備えたチューナシステム |
JP2012049962A (ja) * | 2010-08-30 | 2012-03-08 | Toshiba Corp | 半導体スイッチ回路 |
-
2013
- 2013-04-25 TW TW102114880A patent/TWI606692B/zh active
- 2013-05-14 JP JP2014518376A patent/JP6269481B2/ja active Active
- 2013-05-14 WO PCT/JP2013/063424 patent/WO2013179890A1/ja active Application Filing
- 2013-05-14 KR KR1020147029640A patent/KR102130861B1/ko active IP Right Grant
- 2013-05-14 EP EP13796540.6A patent/EP2858242B1/en active Active
- 2013-05-14 CN CN201380026750.XA patent/CN104335487B/zh active Active
- 2013-05-14 US US14/394,660 patent/US9621139B2/en active Active
Non-Patent Citations (1)
Title |
---|
ZHIYU RU: "A 300–800 MHz Tunable Filter and Linearized LNA Applied in a Low-Noise Harmonic-Rejection RF-Sampling Receiver", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106160715A (zh) * | 2015-04-17 | 2016-11-23 | 瑞昱半导体股份有限公司 | 切换开关及包含其的多工器 |
CN108141200A (zh) * | 2015-11-02 | 2018-06-08 | 华为技术有限公司 | 有源平衡-不平衡变压器 |
US10972057B2 (en) | 2016-12-20 | 2021-04-06 | Sony Semiconductor Solutions Corporation | Single-phase differential conversion circuit, signal processing method for use therewith, and reception apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPWO2013179890A1 (ja) | 2016-01-18 |
US20150092892A1 (en) | 2015-04-02 |
JP6269481B2 (ja) | 2018-01-31 |
KR20150023233A (ko) | 2015-03-05 |
EP2858242A4 (en) | 2016-09-28 |
TWI606692B (zh) | 2017-11-21 |
EP2858242B1 (en) | 2019-02-27 |
KR102130861B1 (ko) | 2020-07-08 |
US9621139B2 (en) | 2017-04-11 |
EP2858242A1 (en) | 2015-04-08 |
WO2013179890A1 (ja) | 2013-12-05 |
CN104335487B (zh) | 2017-06-09 |
TW201415793A (zh) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102007701B (zh) | 用于在接收器中处理通信信号的方法及设备 | |
CN108353044B (zh) | 组合低频和高频连续时间线性均衡器 | |
CN104335487A (zh) | 单相差分变换电路、平衡-不平衡变换器、开关以及通信装置 | |
CN107005216B (zh) | 衰减器 | |
CN102361435B (zh) | 一种可变增益宽带低噪声放大器 | |
CN106849879B (zh) | 功率放大器电路 | |
CN110557130B (zh) | 一种带外线性度增强的电流模结构的接收机前端电路 | |
US20080136521A1 (en) | Method and system for a low power fully differential noise cancelling low noise amplifier | |
US7233780B2 (en) | Method and apparatus for performing DC offset cancellation in a receiver | |
CN111740705A (zh) | 一种消除非线性的低噪声放大器 | |
US7355471B2 (en) | Circuit for DC offset cancellation | |
CN112202409A (zh) | 低噪声放大模块、接收机和信号处理方法 | |
CN102111109B (zh) | 一种返回式电流复用混频器 | |
CN109194291A (zh) | 一种高增益高线性带旁路功能的单片式低噪声放大器 | |
Abdulaziz et al. | Improving Receiver Close-In Blocker Tolerance by Baseband $ G_m-C $ Notch Filtering | |
CN107786221B (zh) | 一种低噪声放大电路及接收机 | |
CN114050793A (zh) | 一种采用低成本超频高速跨阻放大器的放大方法 | |
CN109450420B (zh) | 一种开关电路和高速多路复用/分配器 | |
US9673769B2 (en) | Variable gain circuit and tuner system provided with same | |
CN105897184B (zh) | 一种低噪声放大器 | |
CN104702231B (zh) | 具有上下行同步控制功能的agc和alc高增益有源电路组件 | |
CN112491441A (zh) | 射频前端电路 | |
US11888454B2 (en) | Blocking signal cancellation low noise amplifier system | |
CN214256256U (zh) | 一种天线放大器与天线装置 | |
JP2006279745A (ja) | 可変利得低雑音増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |