TWI606692B - Single-phase differential conversion circuit, balanced unbalanced adapter, switch and communication device for controlling balanced unbalanced adapter - Google Patents

Single-phase differential conversion circuit, balanced unbalanced adapter, switch and communication device for controlling balanced unbalanced adapter Download PDF

Info

Publication number
TWI606692B
TWI606692B TW102114880A TW102114880A TWI606692B TW I606692 B TWI606692 B TW I606692B TW 102114880 A TW102114880 A TW 102114880A TW 102114880 A TW102114880 A TW 102114880A TW I606692 B TWI606692 B TW I606692B
Authority
TW
Taiwan
Prior art keywords
terminal
transistors
transistor
switch
signal
Prior art date
Application number
TW102114880A
Other languages
English (en)
Other versions
TW201415793A (zh
Inventor
Naoto Yoshikawa
Ken Yamamoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201415793A publication Critical patent/TW201415793A/zh
Application granted granted Critical
Publication of TWI606692B publication Critical patent/TWI606692B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
    • H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
    • H03F3/3091—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal comprising two complementary transistors for phase-splitting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Description

單相差動變換電路、平衡非平衡適配器、用以控制平衡非平衡適配器之開關及通訊裝置
本揭示係關於將單相信號變換成差動信號之單相差動變換電路及平衡非平衡適配器、控制信號之傳達及遮斷之開關、以及通訊裝置。
信號處理中，會經常使用處理差動信號之差動電路。差動信號相較於單相信號不易受到例如雜訊(共模信號)之影響，或可將信號範圍擴大至2倍。因此，差動電路經常用於例如處理具有相對較小之振幅之類比信號之情形。
對此種差動電路供給單相信號之情形，必須設置單相差動變換電路，自單相信號變換成差動信號後供給至差動電路。例如，專利文獻1揭示有具有由2個場效電晶體(FET)構成之差動對之平衡非平衡適配器(Balun)電路(單相差點變換電路)。
又，通訊裝置中，將複數個電路中之1個電路作為動作對象選擇，或自複數個信號將1個信號作為處理對象選擇時，經常使用高頻開關(RF開關)。具體而言，例如，具有發送電路及接收電路之無線通訊裝置中，由於發送信號時將天線與發送電路連接，而接收信號時連接該天線與接收電路，故使用高頻開關。又，例如，具備複數個衰減器之接收電路中，由於係根據信號強度切換衰減器，故使用高頻開關。
關於此種高頻開關，揭示有各種之技術。例如，專利文獻2~4中揭示有如下高頻開關：具備開關電晶體，與連接於該開關電晶體之 閘極之電阻元件，且經由該電子對開關電晶體施加控制電壓。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2000-269783號公報
[專利文獻2]日本特開2008-34406號公報
[專利文獻3]日本特開2008-35153號公報
[專利文獻4]日本特開2010-212801號公報
信號處理中，經常要求將電路中產生之雜訊抑制為較低。尤其是處理具有相對較小之振幅之類比信號之情形，由於提高信號雜訊比(S/N比)較為重要，故較佳為將雜訊抑制為較低。
因此，較佳的是提供一種可將雜訊抑制為較低之單相差動變換電路、平衡非平衡適配器、及通訊裝置。
又，高頻開關一般而言，較佳的是在導通狀態下，在無損失且抑制失真下傳送輸入信號，另一方面，在斷開狀態下，將所輸入之信號充分遮斷。尤其是在斷開狀態下，輸入有振幅較大之信號之情形，較佳為將該信號充分遮斷。
因此，較佳的是提供一種在斷開狀態下輸入有振幅較大之信號之情形，可將該信號充分遮斷之開關及通訊裝置。
本技術之一實施形態之單相差動變換電路具備：一個或複數個第1電晶體、一個或複數個第2電晶體、第1電阻元件、第1輸出端子、及第2輸出端子。一個或複數個第1電晶體為具有連接於輸入端子之閘極、連接於第1電壓源之源極、及連接於輸出節點之汲極之第1導電型者。一個或複數個第2電晶體為具有連接於輸入端子之閘極、連接於第2電壓源之源極、及連接於輸出節點之汲極之第2導電型者。第1電阻元件為插入連接於輸入端子與輸出節點之間者。第1輸出端子為連 接於輸入端子者。第2輸出端子為直接或間接地連接於輸出節點者。
本技術之一實施形態之平衡非平衡適配器具備一個或複數個第1電晶體、一個或複數個第2電晶體、第1電阻元件、第1輸出端子、及第2輸出端子。一個或複數個第1電晶體為具有連接於輸入端子之閘極、連接於第1電壓源之源極、及連接於輸出節點之汲極之第1導電型者。一個或複數個第2電晶體為具有連接於輸入端子之閘極、連接於第2電壓源之源極、及連接於輸出節點之汲極之第2導電型者。第1電阻元件為插入連接於輸入端子與輸出節點之間者。第1輸出端子為連接於輸入端子者。第2輸出端子為直接或間接地連接於輸出節點者。
本技術之一實施形態之開關具備一個或複數個開關電晶體，與非線性電路。一個或複數個開關電晶體為具有控制端子者。非線性電路為連接於控制端子之各者者。
本技術之一實施形態之第1通訊裝置為具備上述單相差動變換電路者。
本技術之一實施形態之第2通訊裝置為具備上述開關者。
本技術之一實施形態之第3通訊裝置為具備上述單相差動變換電路及上述開關者。
本技術之一實施形態之單相差動變換電路、平衡非平衡適配器、第1通訊裝置、及第3通訊裝置中，係將供給至輸入端子之單相信號即輸入信號變換成差動信號，自第1輸出端子及第2輸出端子輸出。該第1輸出端子連接於輸入端子，而第2輸出端子直接或間接連接於輸出節點。
本技術之一實施形態之開關、第2通訊裝置、及第3通訊裝置中，一個或複數個開關電晶體之導通斷開狀態係由控制端子之電壓控制。該電壓經由非線性電路供給。
根據本技術之一實施形態之單相差動變換電路、平衡非平衡適 配器、第1通訊裝置、及第3通訊裝置，由於將第1輸出端子連接於輸入端子，將第2輸出端子直接或間接地連接於輸出節點，故可將雜訊抑制為較低。
根據本技術之一實施形態之開關、第2通訊裝置、及第3通訊裝置，由於一個或複數個開關電晶體之控制端子處連接有非線性電路，故即便在斷開狀態下，輸入有振幅較大之信號之情形，仍可將該信號充分遮斷。
1‧‧‧接收裝置
2‧‧‧接收裝置
2E‧‧‧接收裝置
2F‧‧‧接收裝置
7‧‧‧接收裝置
9‧‧‧天線
11‧‧‧驅動部
12‧‧‧低雜訊放大電路
13‧‧‧局部振盪部
14‧‧‧混頻器
15‧‧‧濾波器
16‧‧‧IF放大器
17‧‧‧解調電路
20‧‧‧衰減部
21‧‧‧6dB衰減器
22‧‧‧12dB衰減器
23‧‧‧18dB衰減器
30‧‧‧RF開關
30A‧‧‧RF開關
30B‧‧‧RF開關
30C‧‧‧RF開關
30D‧‧‧RF開關
30E‧‧‧RF開關
40‧‧‧RF開關
50A‧‧‧RF開關
55‧‧‧控制部
110‧‧‧平衡非平衡適配器
110B‧‧‧平衡非平衡適配器
110C‧‧‧平衡非平衡適配器
110D‧‧‧平衡非平衡適配器
111‧‧‧RF放大器
112‧‧‧局部振盪部
112F‧‧‧局部振盪部
113‧‧‧混頻器
114‧‧‧濾波器
115‧‧‧IF放大器
116‧‧‧解調電路
118E‧‧‧電源電路
118F‧‧‧電源電路
119‧‧‧計時電路
121‧‧‧CMOS放大器
121B‧‧‧CMOS放大器
122‧‧‧負載部
122B‧‧‧負載部
122C‧‧‧負載部
123‧‧‧電容衰減器
123B‧‧‧電容衰減器
129‧‧‧信號源
174‧‧‧CDR
175‧‧‧處理部
301‧‧‧RF開關
302‧‧‧RF開關
303‧‧‧RF開關
304‧‧‧RF開關
401‧‧‧RF開關
402‧‧‧RF開關
403‧‧‧RF開關
404‧‧‧RF開關
710‧‧‧上側框體
720‧‧‧下側框體
730‧‧‧連結部
740‧‧‧顯示器
750‧‧‧次顯示器
760‧‧‧圖片燈
770‧‧‧相機770
C1‧‧‧電容
C2‧‧‧電容
C51‧‧‧電容元件
C52‧‧‧電容元件
C53‧‧‧電容元件
C54‧‧‧電容元件
C110‧‧‧電容元件
C120‧‧‧電容元件
C121‧‧‧電容元件
C122‧‧‧電容元件
C123‧‧‧電容元件
Csw‧‧‧開關控制信號
Csw1‧‧‧開關控制信號
Csw2‧‧‧開關控制信號
Csw3‧‧‧開關控制信號
Csw4‧‧‧開關控制信號
CTL1‧‧‧控制信號
CTL2‧‧‧控制信號
CTL3‧‧‧控制信號
CTL4‧‧‧控制信號
CTL5‧‧‧控制信號
Cp‧‧‧控制信號
Cp1‧‧‧控制信號
D‧‧‧二極體
D51‧‧‧二極體
D52‧‧‧二極體
D53‧‧‧二極體
D54‧‧‧二極體
gm‧‧‧跨導
gm1‧‧‧跨導和
N51‧‧‧電晶體
N52‧‧‧電晶體
N53‧‧‧電晶體
N54‧‧‧電晶體
N117‧‧‧電晶體
N120‧‧‧電晶體
N121‧‧‧電晶體
N122‧‧‧電晶體
N123‧‧‧電晶體
N127‧‧‧電晶體
N130‧‧‧電晶體
N131‧‧‧電晶體
N132‧‧‧電晶體
N133‧‧‧電晶體
NF‧‧‧雜訊指數
Outn‧‧‧輸出信號
Outp‧‧‧輸出信號
P‧‧‧信號位準
P1‧‧‧電晶體
P2‧‧‧電晶體
P3‧‧‧電晶體
P110‧‧‧電晶體
P111‧‧‧電晶體
P112‧‧‧電晶體
P113‧‧‧電晶體
P117‧‧‧電晶體
P130‧‧‧電晶體
P137‧‧‧電晶體
P140‧‧‧電晶體
P141‧‧‧電晶體
P142‧‧‧電晶體
P143‧‧‧電晶體
R1‧‧‧電阻元件
R2‧‧‧電阻元件
R51‧‧‧電阻元件
R52‧‧‧電阻元件
R53‧‧‧電阻元件
R54‧‧‧電阻元件
R137‧‧‧電阻元件
R138‧‧‧電阻元件
R139‧‧‧電阻元件
R147‧‧‧電阻元件
R148‧‧‧電阻元件
R149‧‧‧電阻元件
RR‧‧‧電阻元件
Rs‧‧‧信號源阻抗
Slo‧‧‧信號
Son‧‧‧信號
SonR‧‧‧信號
Sop‧‧‧信號
Srf‧‧‧信號
Srf101‧‧‧信號
Srf102‧‧‧信號
Srf2‧‧‧信號
Srf3‧‧‧信號
Ssig‧‧‧信號
Ssig2‧‧‧信號
Ssig3‧‧‧信號
t0‧‧‧時序
t1‧‧‧時序
t2‧‧‧時序
t3‧‧‧時序
t4‧‧‧時序
Tc‧‧‧端子
Tin‧‧‧端子
Tout‧‧‧端子
VDD‧‧‧高位準電壓
Vg‧‧‧閘極電壓
Vg2‧‧‧閘極電壓
Vin‧‧‧輸入電壓
Vout‧‧‧輸出電壓
Vs‧‧‧交流信號源
VSS‧‧‧低位準電壓
Z‧‧‧抗阻
Zout‧‧‧輸出抗阻
圖1係表示本揭示之第1實施形態之接收裝置之一構成例的方塊圖。
圖2係表示圖1所示之RF開關之一構成例之電路圖。
圖3係用於說明圖2所示之RF開關之一特性例之說明圖。
圖4係表示圖2所示之RF開關之一動作例之時序波形圖。
圖5係表示圖2所示之RF開關之另一動作例之時序波形圖。
圖6係表示圖2所示之RF開關之一特性例之特性圖。
圖7A係使圖2所示之RF開關處於斷開狀態時之電路圖。
圖7B係表示圖2所示之RF開關之一特性例之其他特性圖。
圖8係表示比較例之RF開關之一構成例之電路圖。
圖9係表示圖8所示之RF開關之一動作例之時序波形圖。
圖10係表示圖8所示之RF開關之另一動作例之時序波形圖。
圖11係表示第1實施形態及比較例之接收裝置之特性之特性圖。
圖12A係表示第1實施形態之變化例之RF開關之一構成例的電路圖。
圖12B係表示第1實施形態之其他變化例之RF開關之一構成例的電路圖。
圖13A係表示第1實施形態之其他變化例之RF開關之一構成例的 電路圖。
圖13B係表示第1實施形態之其他變化例之RF開關之一構成例的電路圖。
圖13C係表示第1實施形態之其他變化例之RF開關之一構成例的電路圖。
圖14係表示第1實施形態之其他變化例之RF開關之一構成例的電路圖。
圖15係表示圖14所示之RF開關之一動作例之時序波形圖。
圖16係表示第1實施形態之其他變化例之RF開關之一構成例的電路圖。
圖17係表示第1實施形態之其他變化例之RF開關之一構成例的電路圖。
圖18係表示第1實施形態之其他變化例之RF開關之一構成例的電路圖。
圖19係表示第1實施形態之其他變化例之RF開關之一構成例的電路圖。
圖20係表示本揭示之第2實施形態之接收裝置之一構成例的方塊圖。
圖21係表示圖20所示之平衡非平衡適配器之一構成例之電路圖。
圖22A係表示圖21所示之CMOS放大器之一構成例之電路圖。
圖22B係用於說明圖21所示之CMOS放大器之特性之說明圖。
圖23係表示圖20所示之平衡非平衡適配器之雜訊指數之特性的特性圖。
圖24係表示圖20所示之平衡非平衡適配器之失真特性之特性圖。
圖25係表示第2實施形態之變化例之平衡非平衡適配器之一構成例的方塊圖。
圖26係表示第2實施形態之其他變化例之平衡非平衡適配器之一構成例的方塊圖。
圖27係表示第2實施形態之其他變化例之平衡非平衡適配器之一構成例的方塊圖。
圖28係表示第2實施形態之其他變化例之接收裝置之一構成例的方塊圖。
圖29係表示第2實施形態之其他變化例之接收裝置之一構成例的方塊圖。
圖30係表示圖29所示之接收裝置之一動作例之時序波形圖。
圖31係表示第2實施形態之變化例之接收裝置之一構成例的方塊圖。
圖32係表示本揭示之第3實施形態之接收裝置之一構成例的方塊圖。
圖33(A)-(G)係表示適用實施形態之接收裝置之行動電話之外觀構成的前視圖、側視圖、俯視圖及仰視圖。
以下，參照圖式，就本揭示之實施形態進行詳細說明。再者，說明係以如下之順序進行。
1.第1實施形態(RF開關) 2.第2實施形態(平衡非平衡適配器) 3.第3實施形態(具備RF開關及平衡非平衡適配器之例) 4.適用例 <1.第1實施形態> [構成例]
圖1係表示第1實施形態之接收裝置1之一構成例者。接收裝置1為用於無線通訊之接收裝置。再者，由於本揭示之實施形態之開關及通訊裝置藉由本實施形態實現，故合併進行說明。
接收裝置1具備衰減部20、驅動部11、低雜訊放大電路12、局部振盪部13、混頻器14、濾波器15、IF放大器16、及解調電路17。
衰減部20係將自天線9供給之信號Srf，以對應其信號振幅(信號強度)之衰減量衰減，作為信號Srf2輸出者。衰減部20具有3個衰減器(6dB衰減器21、12dB衰減器22、18dB衰減器23)，與4個RF開關301~304。
6dB衰減器21為將信號Srf衰減6[dB]者，12dB衰減器22為將信號Srf衰減12[dB]者，而18dB衰減器23為將信號Srf衰減18[dB]者。
RF開關301係基於開關控制信號Csw1進行導通斷開者，向輸入端子供給信號Srf，輸出端子連接於衰減部20之輸出端子。RF開關302係基於開關控制信號Csw2進行導通斷開者，輸入端子連接於6dB衰減器21之輸出端子，而輸出端子連接於衰減部20之輸出端子。RF開關303係基於開關控制信號Csw3進行導通斷開者，輸入端子連接於12dB衰減器22之輸出端子，而輸出端子連接於衰減部20之輸出端子。RF開關304係基於開關控制信號Csw4進行導通斷開者，輸入端子連接於18dB衰減器23之輸出端子，而輸出端子連接於衰減部20之輸出端子。即，衰減部20中，4個RF開關301~304之輸出端子相互連接。
驅動部11係基於自解調電路17供給之控制信號，生成開關控制信號Csw1~Csw4，並分別驅動衰減部20之4個RF開關301~304者。
藉由該構成，衰減部20基於自驅動部11供給之開關控制信號Csw1~Csw4，調整對自天線9供給之信號Srf之衰減量，將經衰減之信號作為信號Srf2輸出。藉此，接收裝置1中，不管信號Srf之信號振幅，均可對衰減部20之後段電路供給適當振幅之信號。
接著，就RF開關301~304之構成例進行說明。再者，隨後指定4個RF開關301~304中任意1個之情形，僅使用RF開關30，同樣地，指定4個開關控制信號Csw1~Csw4中任意1個之情形，僅使用開關控制信號Csw。
圖2係表示RF開關30之一構成例者。RF開關30對端子Tc供給開關控制信號Csw，對端子Tin供給信號Srf或信號Srf經衰減後之信號，端子Tout連接於衰減部20之輸出端子。RF開關30具有2個電晶體N1、P2。
電晶體N1為N型MOS(Metal Oxide Semiconductor，金屬氧化物半導體)電晶體，閘極電晶體P2連接，汲極及源極中之一者連接於端子Tin，另一者連接於端子Tout。該電晶體N1係於RF開關30中，作為電性連接或遮斷端子Tin與端子Tout之開關電晶體發揮功能者。電晶體P2係P型之MOS電晶體，閘極連接於端子Tc，汲極及源極中之一者連接於端子Tc，另一者連接於電晶體N1之閘極。即，電晶體P2相互連接閘極與汲極或源極(所謂的二極體連接)。該電晶體P2如後所述，係作為阻抗非線性變化之非線性元件發揮功能者。
藉由該構成，RF開關30中，開關控制信號Csw之電壓為高位準之情形，係經由電晶體P2將開關控制信號Csw(高位準電壓)供給至電晶體N1之閘極。藉此，RF開關30成導通狀態。又，開關控制信號Csw之電壓為低位準之情形，係經由電晶體P2將開關控制信號Csw(低位準電壓)供給至電晶體N1之閘極。藉此，RF開關30成斷開狀態。此時，如後所述，利用電晶體P2之阻抗為非線性，而使開關之特性提高。
低雜訊放大電路12係一面抑制雜訊之產生一面放大信號Srf2，並作為信號Srf3輸出之電路。接收裝置1中，可藉由於衰減部20之後段設置該低雜訊放大電路12，增高作為接收裝置1整體之信號對雜訊比 (S/N比)，藉此，可接收微弱之電波。
局部振盪電路13係生成具有與無線通訊之載波相同之頻率之信號Slo之振盪電路，係由例如使用PLL(Phase Locked Loop，鎖相迴路)之頻率合成器構成者。
混頻器14係將低雜訊放大電路12之輸出信號Srf3與信號Slo相乘進行下轉換，藉此擷取重疊於載波之信號成分，作為信號Ssig輸出者。
濾波器15係自信號Ssig，除去混頻器14中將信號Srf3與信號Slo相乘時產生之無用之頻率成分，藉此生成信號Ssig2之帶通濾波器。
IF放大器16係將自濾波器15供給之信號Ssig2放大，作為信號Ssig3輸出之可變增益放大器。具體而言，IF放大器16係以根據自濾波器15供給之信號Ssig2之振幅調整增益，藉此使信號Ssig3之振幅處於特定之振幅的方式進行動作。藉此，即便為信號Ssig2之差動振幅小之情形，仍可使輸出信號Ssig3之振幅處於用於下一段解調電路17動作之充分之振幅。
解調電路17係基於自IF放大器16供給之信號Ssig3進行解調處理者。又，解調電路17具有對驅動部11供給控制信號，控制衰減部20之衰減量之功能。
此處，電晶體N1與本揭示之「開關電晶體」之一具體例對應。電晶體N1之閘極與本揭示之「控制端子」之一具體例對應。電晶體P2與本揭示之「非線性電路」之一具體例對應。
[動作及作用]
接著，就本實施形態之接收裝置1之動作及作用進行說明。
(整體動作概要)
首先，參照圖1，說明接收裝置1之整體動作概要。衰減部20將自天線9供給之信號Srf根據其信號振幅(信號強度)衰減，並作為信號 Srf2輸出。驅動部11係基於自解調電路17供給之控制信號，生成開關控制信號Csw1~Csw4，分別驅動衰減部20之4個RF開關301~304。低雜訊放大電路12一面抑制雜訊之產生一面放大信號Srf2，並作為信號Srf3輸出。局部振盪電路13生成具有與無線通訊之載波相同之頻率之信號Slo。混頻器14將低雜訊放大電路12之輸出信號Srf3與信號Slo相乘進行下轉換，藉此生成信號Ssig。濾波器15自信號Ssig，除去混頻器14中將信號Srf3與信號Slo相乘時產生之無用之頻率成分，生成信號Ssig2。IF放大器16將自濾波器15供給之信號Ssig2放大，作為信號Ssig3輸出。解調電路17基於自IF放大器16供給之信號Ssig3進行解調處理，且對驅動部11供給控制信號，控制衰減部20之衰減量。
(RF開關30之動作)
圖3係表示RF開關30之動作者。該圖中，將電晶體P2作為阻抗Z顯示。又，電容C1、C2係由電晶體N1之閘極、源極間，及閘極、汲極間之所謂的重疊電容等構成之寄生電容。
驅動部11對RF開關30供給高位準電壓(電壓VDD)作為開關控制信號Csw之情形，RF開關30中，係經由阻抗Z，將該電壓VDD供給至電晶體N1之閘極，藉此，使電晶體N1成導通狀態。
另一方面，驅動部11對RF開關30供給低位準電壓(電壓VSS，該例中為0V)作為開關控制信號Csw之情形，同樣地，係經由阻抗Z，將該電壓VSS供給至電晶體N1之閘極，藉此，使電晶體N1成斷開狀態。
接著，就自天線9供給之信號Srf之振幅較大之情形時，衰減部20之RF開關301之動作進行說明。該例中，就衰減部20僅使RF開關301處於導通狀態，將信號Srf直接輸出之情形(實例C1)，與僅使RF開關304處於導通狀態，針對信號Srf衰減18[dB]輸出之情形(實例C2)進行說明。
圖4係表示實例C1中RF開關301之時序波形圖者，顯示有端子Tin之輸入電壓Vin之波形、閘極電壓Vg之波形、及端子Tout之輸出電壓Vout之波形。該實例C1中，驅動部11輸出高位準電壓(電壓VDD)作為開關控制信號csw1，且分別輸出低位準電壓(電壓VSS)作為開關控制信號Csw2~Csw4。
該例中，由於信號Srf之振幅較大，故如圖4所示，對RF開關301輸入振幅較大之輸入電壓Vin。該實例C1中，由於電晶體N1之閘極電壓Vg為高位準(電壓VDD)，故電晶體N1成導通狀態，輸出電壓Vout之波形成為與輸入電壓Vin之波形相同。
此時，RF開關301中，由於電晶體P2之阻抗Z較高，故如圖4所示，輸入電壓Vin及輸出電壓Vout之高頻成分經由電容C1、C2傳送至電晶體N1之閘極。即，閘極電壓Vg之波形為與輸入電壓Vin等之波形相同者。因此，若輸入電壓Vin等增高，則由於閘極電壓Vg亦增高，故可降低電晶體N1之閘極、源極間電壓Vgs下降之風險。藉此，RF開關301中，可降低線性度下降之風險。
圖5係表示實例C2中RF開關301之時序波形圖者，顯示有輸入電壓Vin之波形、閘極電壓Vg之波形、及輸出電壓Vout之波形。該實例C2中，驅動部11輸出高位準電壓(電壓VDD)作為開關控制信號Csw4，且分別輸出低位準電壓(電壓VSS)作為開關控制信號Csw1~Csw3。
實例C2與實例C1相同，如圖5所示，亦係對RF開關301輸入振幅較大之輸入電壓Vin。另一方面，輸出電壓Vout之波形為使輸入電壓Vin衰減了18[dB]之波形。其原因為實例C2中，RF開關301~RF開關303為斷開狀態，而RF開關304為導通狀態。
RF開關301中，電晶體N1之閘極電壓Vg為低位準，與實例C1相同，輸入電壓Vin之高頻成分主要經由電容C1傳送至電晶體N1之閘極。然而，該高頻成分因電晶體P2之寄生電容等導致被過濾。藉此， 閘極電壓Vg如圖5所示，大致成為直流之電壓。該直流電壓如下所示，依存於輸入電壓Vin之振幅。
圖6係表示自天線9供給之信號Srf之信號位準(輸入信號位準P)，與閘極電壓Vg之關係者。如此，信號Srf之振幅越大，閘極電壓Vg便越下降。換而言之，RF開關301之輸入電壓Vin之振幅越大，RF開關301之電晶體N1之閘極電壓Vg便越下降。
如此，輸入電壓Vin之振幅越大，閘極電壓Vg越下降認為是因以下之理由而導致。即，若假定沒有電晶體P2之寄生電容等導致之過濾效果，則該假定下之電晶體N1之閘極電壓Vg2之波形認為是圖5之虛線所示之波形。即，輸入電壓Vin之高頻成分係經由電容C1傳送至電晶體N1，但若閘極電壓Vg2高於特定之電壓V1，則電晶體P2成導通狀態被固定。
圖7A、圖7B係表示電晶體P2之阻抗者，圖7A顯示斷開狀態下之RF開關30，而圖7B顯示圖7A之狀態下之電晶體P2之電阻。電晶體P2之電阻值如圖7B所示，閘極電壓Vg越高則越低，具有非線性特性。且，驅動部11在輸出低位準電壓(電壓VSS)作為開關控制信號Csw之情形(圖7A)，若閘極電壓Vg為電壓V1以上，則電晶體P2成導通狀態。該電壓V1為與電晶體P2之臨限值電壓Vth對應者。
因此，如圖5所示，即便輸入電壓Vin之高頻成分經由電容C1傳送至電晶體N1之閘極，閘極電壓Vg2不會高於電壓V1，而以電壓V1固定。且，若輸入電壓Vin之振幅增大，則閘極電壓Vg2之最大電壓為電壓V1，另一方面，輸入電壓Vin之振幅越大，則最小電壓越低。
藉此，若如圖5所示之閘極電壓Vg2般之波形因電晶體P2之寄生電容等導致被過濾，則如圖6所示，隨著輸入電壓Vin之振幅增大，閘極電壓Vg降低。
如此，RF開關30中，由於在斷開狀態下，輸入電壓Vin之振幅越 大，閘極電壓Vg便越低，故與比較例對比，如後所述，可提高輸入電壓Vin之振幅較大之情形時之遮斷特性。藉此，使用RF開關30之接收裝置1可提高通訊之品質。
(比較例)
接著，與比較例對比，說明本實施形態之作用。本比較例係取代電晶體P2，使用設置有電阻元件之RF開關30R構成接收裝置1R者。其他之構成與本實施形態(圖1)相同。
圖8係表示RF開關30R(301R~304R)之一構成例者。RF開關30R具有電阻元件RR。該電阻元件RR為電阻值較高者，係取代本實施形態之電晶體P2而設置者。
圖9係表示實例C1之RF開關301R之時序波形圖者，顯示有端子Tin之輸入電壓Vin之波形、閘極電壓Vg之波形、及端子Tout之輸出電壓Vout之波形。該情形，RF開關301R與本實施形態之情形(圖4)大致相同地進行動作。
圖10係表示實例C2之RF開關301R之時序波形圖者，顯示有端子Tin之輸入電壓Vin之波形、閘極電壓Vg之波形、及端子Tout之輸出電壓Vout之波形。
實例C2中，由於RF開關304R處於導通狀態，故輸出電壓Vout之波形為使輸入電壓Vin衰減了18[dB]之波形。此時，輸入電壓Vin較高時，該信號有向輸出側(輸出電壓Vout)過度洩漏之虞(圖10之部分W1)。即，RF開關301R中，輸入電壓Vin之高頻成分主要經由電容C1傳送至電晶體N1之閘極，閘極電壓Vg與輸入信號Vin共模起伏(圖10)。因此，RF開關301R中，閘極電壓Vg高時，電晶體N1之閘極、源極間電壓Vgs(閘極電壓Vg與輸出電壓Vout之間之電壓)變小，輸入電壓Vin有向輸出側洩漏之虞。此類情形，如下所示，通訊之品質有下降之虞。
圖11係表示本實施形態之接收裝置1及本比較例之接收裝置1R之相互調變失真之特性者。本例顯示有接收裝置1、1R之低雜訊放大電路12中輸入端處之基波及第3諧波失真(IM3)在實例C2中之模擬結果。
比較例之接收裝置1R中，輸入信號位準P較大之區域內，第3諧波失真相較於期望之特性增加，且基波亦增高。其如圖10所示，係因輸入信號Vin經由RF開關301R向輸出側洩漏而導致。此類情形，由於對干擾波引起之干涉之耐性降低，故會導致通訊之品質受損。
另一方面，本實施形態之接收裝置1中，即便是輸入信號位準P較大之區域內，基波及第3諧波失真亦不會增高，而實現期望之特性，因此，可提高對干擾波引起之干涉之耐性，從而可提高通訊之品質。
[效果]
如上所述，本實施形態中，由於係經由非線性元件向電晶體N1之閘極供給控制信號，故即便為輸入信號之振幅較大之情形，亦可提高開關特性。
又，本實施形態中，由於係使用電晶體P2作為非線性元件，故可使電路構成變得簡單。
[變化例1-1]
上述實施形態中，雖係使用P型MOS電晶體(電晶體P2)作為非線性元件，但並不限定於此。亦可取代其，例如12A所示，使用N型MOS電晶體(電晶體N2)。該RF開關30A中，電晶體N2之汲極及源極中之一者與閘極連接於電晶體N1之閘極，汲極及源極中之另一者連接於端子Tc。又，例如圖12B所示，亦可使用二極體D2。該RF開關30B中，二極體D2之陽極連接於端子Tc，而陰極連接於電晶體N1之閘極。
[變化例1-2]
上述實施形態中，於電晶體N1之閘極連接非線性元件(電晶體P2)，但並不限定於此。亦可取代其，例如圖13A~13C所示，於電晶體N1之後閘極連接非線性元件。圖13A所示之RF開關30C中，於電晶體N1之閘極與端子Tc之間設置電阻元件R2，且於電晶體N1之後閘極連接有電晶體N3。該電晶體N3為N型MOS電晶體，且汲極及源極中之一者與閘極連接於電晶體N1之後閘極，對汲極及源極中之另一者供給電壓VSS(例如0V)。圖13B所示之RF開關30D中，於電晶體N1之閘極連接有電阻元件R2，且於電晶體N1之後閘極連接有電晶體P3。該電晶體P3為P型MOS電晶體，對汲極及源極中之一者與閘極供給電壓VSS(例如0V)，而汲極及源極中之另一者連接於電晶體N1之後閘極。圖13C所示之RF開關30E中，於電晶體N1之閘極與圖2同樣地連接有電晶體P2，且於電晶體N1之後閘極與圖13A同樣地連接有電晶體N3。如此，可組合圖2、12A、12B、13A~13C等，構成RF開關。
[變化例1-3]
上述之實施形態中，係使用N型MOS電晶體(電晶體N1)作為開關電晶體，但並不限定於此，亦可取代其，使用例如P型MOS電晶體。以下，就本變化例進行詳細說明。
圖14係表示本變化例之RF開關40(401~404)之一構成例者。RF開關40具有2個電晶體P1、N4。電晶體P1為P型MOS電晶體，閘極與電晶體N4連接，汲極及源極中之一者連接於端子Tin，另一者連接於端子Tout。電晶體N4為N型MOS電晶體，汲極及源極中之一者與閘極連接於端子Tc，另一者連接於電晶體P1之閘極。
該構成中，驅動部11在向RF開關40供給低位準電壓(電壓VSS)作為開關控制信號Csw之情形，電晶體P1之閘極電壓Vg為電壓VSS，電晶體P1成導通狀態。又，驅動部11在向RF開關40供給高位準電壓(電壓VDD)作為開關控制信號Csw之情形，電晶體N1之閘極電壓Vg為電 壓VDD，電晶體P1成斷開狀態。
圖15係表示實例C2中RF開關401之時序波形圖者，顯示有端子Tin之輸入電壓Vin之波形、閘極電壓Vg之波形、及端子Tout之輸出電壓Vout之波形。此處，電壓V2為與上述實施形態之電壓V1對應之電壓。該實例C2中，驅動部11輸出高位準電壓(電壓VDD)作為開關控制信號Csw4，且分別輸出低位準電壓(電壓VSS)作為開關控制信號Csw1~Csw3。
RF開關401中，輸入電壓Vin之高頻成分亦是主要經由電容C1傳送至電晶體P1之閘極，但由於電晶體N4之寄生電容等導致被過濾，故閘極電壓Vg如圖15所示大致為直流電壓。該直流電壓為輸入電壓Vin之振幅越大則越高者。其原因為本變化例中，電晶體N4之電阻值與圖7B不同，閘極電壓Vg越低則越低。
如此，RF開關40中，由於在斷開狀態下，輸入電壓Vin之振幅越大，則閘極電壓Vg越高，故輸入電壓Vin之振幅較大之情形，可提高遮斷特性。
[變化例1-4]
上述實施形態中，係僅使用N型MOS電晶體(電晶體N1)作為開關電晶體，但並不限定於此，亦可取代其，例如圖16所示，進而亦使用P型MOS電晶體(電晶體P1)作為開關電晶體，亦可採用傳輸閘之構成。該RF開關41為組合圖2、14之構成者。
[變化例1-5]
上述實施形態中，係使用電晶體P2作為非線性元件，但並不限定於此，亦可取代其，例如圖17所示，藉由切換複數個電阻元件而實現非線性元件。該RF開關50A具有電晶體N1、4個電阻元件R51~R54、4個電晶體N51~N54、及控制部55。4個電阻元件R51~R54於電晶體N1之閘極與端子T1之間依序串聯連接。4個電晶體N51~N54 為N型MOS電晶體，各閘極連接於控制部55。電晶體N51之汲極連接於電阻元件R51之一端，源極連接於電阻元件R51之另一端。電晶體N52之汲極連接於電阻元件R52之一端，源極連接於電阻元件R52之另一端。電晶體N53之汲極連接於電阻元件R53之一端，源極連接於電阻元件R53之另一端。電晶體N54之汲極連接於電阻元件R54之一端，源極連接於電阻元件R54之另一端。控制部55係以基於電晶體N1之閘極電壓Vg，對電晶體N51~N54之各閘極分別施加控制電壓，藉此，使電晶體N1之閘極與端子Tc間之網路之阻抗成為例如圖7B所示之特性的方式進行控制者。再者，該例中，係使用電阻元件R51~R54，但並不限定於此，可例如圖18所示，使用二極體D51~D54，亦可例如圖19所示，使用電容元件C51~C54。
又，上述實施形態中，係使用MOS型電晶體(MOSFET)作為電晶體N1，但並不限定於此，亦可取代其，使用例如接合型電晶體(JFET)或金屬半導體型電晶體(MESFET)。又，並不限定於場效電晶體(FET)，亦可使用例如雙極電晶體。
又，上述實施形態中，係將RF開關30適用於接收裝置1，但並不限定於此，亦可取代其，適用於例如發送裝置、或具備接收裝置及發送裝置之通訊裝置。
<2.第2實施形態> [構成例]
接著，就第2實施形態之接收裝置2進行說明。本實施形態係使用平衡非平衡適配器(單相差動變換電路)構成接收裝置者。再者，由於本揭示之實施形態之單相差動變換電路、平衡非平衡適配器、及通訊裝置藉由本實施形態實現，故合併進行說明。
圖20係表示第2實施形態之接收裝置2之一構成例者。接收裝置2具備平衡非平衡適配器110、RF放大器111、局部振盪部112、混頻器 113、濾波器114、IF放大器115、及解調電路116。
平衡非平衡適配器110係將自天線9供給之信號Srf(單相信號)變換成差動信號，作為信號Srf101輸出之單相差動變換電路。平衡非平衡適配器110雖未圖示，但係藉由與其他之電路塊不同之電源供給電源者。
圖21係表示平衡非平衡適配器110之一構成例者。平衡非平衡適配器110係將信號Srf(單相信號)變換成包含信號Sop、Son之差動信號Srf101者。平衡非平衡適配器110具有電晶體P110、N120、電阻元件R1、電晶體N130、P140、及電容元件C110、C120。
電晶體P110為P型MOS(Metal Oxide Semiconductor，金屬氧化物半導體)電晶體，對閘極供給信號Srf，將汲極連接於電晶體N120之汲極，對源極供給電源電壓VDD。電晶體N120為N型MOS電晶體，對閘極供給信號Srf，將汲極連接於電晶體P110之汲極，對源極供給電源電壓VSS。電阻元件R1一端連接於電晶體P110、N120之閘極，另一端連接於電晶體P110、N120之汲極。
即，電晶體P110、N120、及電阻元件R1構成所謂的CMOS(Complementary MOS，互補金屬氧化物半導體)型反相放大器(CMOS放大器121)。電阻元件R1於該CMOS放大器121中作為反饋電阻插入，藉此，設定電晶體P110與電晶體N120之閘極之動作點。又，該電阻元件R1具有進行平衡非平衡適配器110之輸入阻抗，與天線9之阻抗之阻抗匹配之功能。
電晶體N130為N型MOS電晶體，對閘極及汲極供給電源電壓VDD，將源極連接於電晶體P110、N120之汲極。電晶體P140為P型MOS電晶體，且將閘極及汲極相互連接，且供給電源電壓VSS，將源極連接於電晶體P110、N120之汲極。
即，電晶體N130、P140之閘極及汲極相互連接(所謂的二極體連 接)，使該等作為上述之CMOS放大器121之負載(負載部122)發揮功能。
電容元件C110一端連接於電晶體P110、N120之汲極，另一端連接於電容元件C120之一端。電容元件C120一端連接於電容元件C110之另一端，對另一端供給電源電壓VSS。
即，電容元件C110、C120係形成所謂的電容衰減器123者。具體而言，該電容衰減器123以與電容元件C110、C120之電容值之比對應之比率，衰減對電容元件C110之一端輸入之信號之振幅，將該經衰減之信號自電容元件C110之另一端作為信號Son輸出。
平衡非平衡適配器110藉由此種電路構成，將所輸入之信號Srf(單相信號)直接作為信號Sop輸出，且自CMOS放大器121輸出，將藉由電容衰減器123衰減之信號作為信號Son輸出。
該例中，電晶體P110之跨導gm(P110)，與電晶體N120之跨導gm(N120)之和gm1(=gm(P110)+gm(N120))，設定為大於電晶體N130之跨導gm(N130)，與電晶體P140之跨導gm(P140)之和gm2(=gm(N130)+gm(P140))。具體而言，例如，電晶體P110、N120、N130、P140之通道長度相互相等之情形，電晶體P110之通道寬度設定為大於電晶體P140之通道寬度，而電晶體N120之通道寬度大於電晶體P130之通道寬度。藉此，可使包含：包含電晶體P110、N120及電阻元件R1之CMOS型放大器，與電晶體N130、P140之負載的電路之增益大於1，且如後所述，藉由電容元件C110、C120適度衰減，藉此可調整信號Sop與信號Son之差動性。
RF放大器111係將自平衡非平衡適配器110供給之信號Srf101放大作為信號Srf102輸出之可變增益放大器。具體而言，RF放大器111係以根據自平衡非平衡適配器110供給之信號Srf101之差動振幅調整增益，藉此使信號Sf102之差動振幅處於特定之振幅的方式進行動作。 藉此，例如，自平衡非平衡適配器110供給之信號Srf101之差動振幅較大之情形，將信號Srf102之差動振幅抑制為特定之振幅，藉此，可抑制所謂的干擾波之影響。再者，RF放大器111為抑制雜訊之產生之構成，藉此可抑制接收裝置2整體之雜訊指數(NF；Noise Figure)。
局部振盪部112係生成具有與無線通訊之載波相同之頻率之信號Slo之振盪電路，例如，係由使用PLL(Phase Locked Loop，鎖相迴路)之頻率合成器構成者。
混頻器113係將RF放大器111之輸出信號Srf102與信號Slo相乘進行下轉換，藉此擷取重疊於載波之信號成分，作為信號Ssig輸出者。
濾波器114係自信號Ssig，除去混頻器113中將信號Srf102與信號Slo相乘時產生之無用之頻率成分，藉此生成信號Ssig2之帶通濾波器。
IF放大器115係將自濾波器114供給之信號Ssig2放大，作為信號Ssig3輸出之可變增益放大器。具體而言，IF放大器115與RF放大器11相同，係以根據自濾波器114供給之信號Ssig2之振幅調整增益，藉此使信號Ssig3之振幅處於特定之振幅的方式進行動作。藉此，即便為信號Ssig2之差動振幅小之情形，仍可使輸出信號Ssig3之振幅處於用於下一段解調電路116動作之充分之振幅。
解調電路116係基於自IF放大器115供給之信號Ssig3進行解調處理者。
此處，電晶體P110與本揭示之「第1電晶體」之一具體例對應，電晶體N120與本揭示之「第2電晶體」之一具體例對應。電阻元件R1與本揭示之「第1電阻元件」之一具體例對應。電晶體N130與本揭示之「第3電晶體」之一具體例對應，電晶體P140與本揭示之「第4電晶體」之一具體例對應。電容衰減器123與本揭示之「衰減部」之一具體例對應。電容元件C110與本揭示之「第1電容元件」之一具體例對 應，電容元件C120與本揭示之「第2電容元件」之一具體例對應。
[動作及作用]
接著，就本實施形態之接收裝置2之動作及作用進行說明。
(整體動作概要)
首先，參照圖20，說明接收裝置2之整體動作概要。平衡非平衡適配器110將自天線9供給之信號Srf(單相信號)變換成差動信號，作為信號Srf101輸出。RF放大器111將自平衡非平衡適配器110供給之信號Srf101放大，作為信號Srf102輸出。局部振盪電路112生成具有與無線通訊之載波相同之頻率之信號Slo。混頻器113將信號Srf102與信號Slo相乘進行下轉換，藉此生成信號Ssig。濾波器114自信號Ssig，除去混頻器113中將信號Srf102與信號Slo相乘時產生之無用之頻率成分，生成信號Ssig2。IF放大器115將自濾波器114供給之信號Ssig2放大，作為信號Ssig3輸出。解調電路116基於自IF放大器115供給之信號Ssig3進行解調處理。
接著，就平衡非平衡適配器110之特性進行詳細說明。
(關於平衡非平衡適配器110之雜訊特性)
使平衡非平衡適配器110在將信號Srf進行單相差動變換時，抑制電路內產生之雜訊對差動信號Srf101之影響。以下，進行詳細說明。
圖22A係表示平衡非平衡適配器110之CMOS放大器121之構成者，圖22B係與信號源129一起表示該CMOS放大器121之小信號等效電路者。此處，in係表示自電晶體P110、N120產生之電流雜訊。又，信號源129具有信號源阻抗Rs與交流信號源Vs。該信號源阻抗Rs與例如天線9之阻抗對應。
CMOS放大器121之增益G1，及CMOS放大器121之輸出阻抗Zout分別以如下之公式表示。
[公式1]
此處，gm1如上所述，係表示電晶體P110之跨導gm(P110)與電晶體N120之跨導gm(N120)之和(gm(P110)+gm(N120))。
又，該CMOS放大器121之輸出信號Outp、Outn之輸入換算雜訊vnp、vnn分別以如下之公式表示。
因此，輸出信號Outp、Outn之差分(差動信號)之輸入換算雜訊vndiff以如下之公式表示。
公式(5)中，gm1‧Rs>>1，且R1>>Rs之情形，由於第1項與第2項相互抵消，故可使vndiff充分縮小。
如此，CMOS放大器121中，可減少電路中產生之雜訊。藉此，包含該CMOS放大器121之平衡非平衡適配器110中，亦可將雜訊抑制為較低。
圖23係表示平衡非平衡適配器110之雜訊指數之模擬結果之一例者。波形W1係表示差動信號(信號Sop-信號Son)之雜訊指數，波形W2係表示信號Son之雜訊指數。
如圖23所示，信號Srf101之差動信號(波形W1)相較於單相信號 (波形W2)，可實現較低之雜訊指數。其表示差動信號中，共通重疊於信號Sop與信號Son之雜訊相互抵消。
如此，平衡非平衡適配器110中，由於藉由CMOS放大器121使雜訊相互抵消，故可將輸出信號Srf101之雜訊抑制為較低。
又，由於平衡非平衡適配器110包含CMOS放大器121而構成，故容易因電源電壓VDD之雜訊，或電源電壓VSS之雜訊受到影響，該等之電源雜訊引起之雜訊有重疊於輸出信號Srf101之虞。因此，如上所述，平衡非平衡適配器110之構成為藉由與其他之電路塊不同之電源接受電源供給。藉此，可降低輸出信號Srf101出現其他之電路塊之動作引起電源雜訊而產生的雜訊之風險。
又，接收裝置2中，由於使平衡非平衡適配器110中產生之雜訊減少，故可使電路構成變得簡單。即，一般而言，接收裝置中，為降低接收裝置整體之雜訊指數，於接收裝置之初段設置低雜訊放大電路(LNA；Low Noise Amplifier)。該接收裝置2中，由於平衡非平衡適配器110係以低雜訊將單相信號變換成差動信號，使下一段之RF放大器111將該差動信號放大，故由於可省去此種低雜訊放大電路，故可使電路構成簡單化。
(關於平衡非平衡適配器110之失真特性)
平衡非平衡適配器110除了CMOS放大器121以外，設置負載部122，藉此可改善失真特性。以下，對其細節進行說明。
包含CMOS放大器121及負載部122之放大器之增益G2以如下之公式表示。
此處，gm2如上所述，係表示電晶體N130之跨導gm(N130)與電 晶體P140之跨導gm(P140)之和(gm(N130)+gm(P140))。
公式(6)中，gm1‧R>>1，gm2‧Rs>>1，且R1>>Rs之情形，增益G2與gm1/gm2相同程度。藉此，可以跨導gm2抵消因跨導gm1導致產生之失真成分。換而言之，可藉由負載部122抵消CMOS放大器121產生之失真成分。
圖24係表示平衡非平衡適配器110之輸入輸出電壓特性之模擬結果之一例者。該圖24顯示有施加輸入電壓Vin時之信號Sop、Son之微分特性，及信號Sop與信號Son之差(Sop-Son)之微分特性。再者，圖24為了比較，係與平衡非平衡適配器110之信號Son對應者，亦顯示有省去了負載部122之構成中之信號SonR之微分特性。
如圖24所示，信號Son之微分特性相較於為了比較而顯示之信號SonR之微分特性，可擴大該微分特性穩定之輸入電壓Vin之範圍。其意味著藉由使負載部122處於CMOS放大器121之負載，可實現更穩定之特性。
藉此，信號Srf101之差動信號(Sop-Son)亦可擴大微分特性穩定之輸入電壓Vin之範圍。如此，平衡非平衡適配器110中，可藉由設置負載部122，擴大輸入線性範圍，藉此可減少失真。
(關於信號Sop與信號Son之差動性)
平衡非平衡適配器110可藉由設置電容衰減器123，改善信號Sop與信號Son之差動性。以下，對其細節進行說明。
自平衡非平衡適配器110輸出之信號Sop及信號Son構成差動信號Srf101來看，除了反相，較佳為相同振幅。因此，平衡非平衡適配器110中，設置電容衰減器123，可調整信號Son之振幅。具體而言，使包含CMOS放大器121及負載部122之放大器之增益G2為1以上，調整包含利用電容衰減器123之衰減量之平衡非平衡適配器110整體之增益，藉此可將信號Son之振幅設計成期望之值。
圖24顯示有進行該調整之情形之特性。如圖24所示，信號Sop與信號Son中，微分特性穩定之部分之微分值(縱軸之值)大致相同。藉此，該穩定之範圍(輸入線性範圍)內輸入交流電壓之情形，所輸出之信號Sop之振幅與信號Son之信號大致相等。
如此，平衡非平衡適配器110中，由於設置電容衰減器123，可調整信號Son之振幅，故可使信號Sop與信號Son之振幅大致相等，從而提高差動性。尤其是自平衡非平衡適配器110之諸多特性之觀點來看，即便提高增益G2之情形，亦可藉由電容衰減器123將其程度之衰減量設定為較大，藉此而確保差動性。
[效果]
如上所述，本實施形態中，由於係使用CMOS放大器構成平衡非平衡適配器，故可減少差動信號之雜訊。
又，本實施形態中，由於將所謂的經二極體連接之MOS電晶體作為CMOS放大器之負載設置，故可改善失真特性。
又，本實施形態中，由於設置有電容衰減器，故可提高平衡非平衡適配器之輸出信號之差動性。
[變化例2-1]
上述實施形態中，係藉由預先設計，決定CMOS放大器121、負載部122、及電容衰減器123之特性，但並不限定於此，亦可可變地構成該等之特性。以下，就本變化例之平衡非平衡適配器110B進行詳細說明。
圖25係表示本變化例之平衡非平衡適配器110B之一構成例者。平衡非平衡適配器110B具有CMOS放大器121B、負載部122B、及電容衰減器123B。
CMOS放大器121B係於上述實施形態之CMOS放大器121中，設置有複數個電晶體P110(該例中，為3個電晶體P111~P113)，將該等 可藉由控制信號CTL1選擇地構成，且同樣地，設置有複數個電晶體N120(該例中，為3個電晶體N121~N123)，將該等可藉由控制信號CTL2選擇地構成者。具體而言，CMOS放大器121B具有例如用於選擇電晶體P111之電晶體P117。該電晶體P117為P型MOS電晶體，對閘極供給控制信號CTL1，汲極連接於電晶體P111之源極，對源極供給電源電壓VDD。且使控制信號CTL1處於低位準電壓，藉此，電晶體P117成導通狀態，選擇電晶體P111。其他之電晶體P112、P113、N121~N123亦相同。
負載部122B係於上述實施形態之負載部122中，設置有複數個電晶體N130(該例中，為3個電晶體N131~N133)，將該等可藉由控制信號CTL3選擇地構成，且同樣地，設置有複數個電晶體N140(該例中，為3個電晶體P141~P143)，將該等可藉由控制信號CTL4選擇地構成者。具體而言，負載部122B具有例如用於選擇電晶體N131之電晶體P137。該電晶體P137為P型MOS電晶體，對閘極供給控制信號CTL3，汲極經由電阻元件R137連接於電晶體N131之源極，對源極供給電源電壓VDD。且使控制信號CTL3處於低位準電壓，藉此，電晶體P137成導通狀態，將電晶體N131及電阻元件R137作為CMOS放大器121B之負載選擇。其他之電晶體N132、N133、P141~P143及R147~R149亦相同。
電容衰減器123B係於上述實施形態之電容衰減器123中，設置有複數個電容元件C120(該例中，為3個電容元件C121~C123)，將該等可藉由控制信號CTL5選擇地構成者。具體而言，電容衰減器123B具有例如用於選擇電容元件C121之電晶體N117。該電晶體N117為N型電晶體，對閘極供給控制信號CTL5，汲極連接於電容元件C121之另一端，對源極供給電源電壓VSS。且，使控制信號CTL5處於高位準電壓，藉此，電晶體N117成導通狀態，選擇電容元件C121。其他之 電容元件C122、C123亦相同。
此處，電晶體P117等與本揭示之「第1開關」之一具體例對應，電晶體N127等與本揭示之「第2開關」之一具體例對應。電晶體P137等與本揭示之「第3開關」之一具體例對應，電晶體N147等與本揭示之「第4開關」之一具體例對應。電晶體N117等與本揭示之「第5開關」之一具體例對應。電阻元件R137等與本揭示之「第2電阻元件」之一具體例對應，電阻元件R147等與本揭示之「第3電阻元件」之一具體例對應。
平衡非平衡適配器110B根據此種構成，可藉由控制信號CTL1、CTL2，調整CMOS放大器121B之增益G1，可藉由控制信號CTL3、CTL4調整例如失真特性，且可藉由控制信號CTL5調整差動性。
再者，變化例並不限定於圖25所示之構成，亦可在例如圖21所示之平衡非平衡適配器110中，僅將CMOS放大器121置換成CMOS放大器121B(圖25)；僅將負載部122置換成負載部122B(圖25)；僅將電容衰減器123置換成電容衰減器123B(圖25)。又，負載部122B中，設置有電阻元件R137~R139及R147~R149，但並不限定於此，亦可如圖26所示，省略該電阻元件R137等，直接連接例如電晶體N131之汲極與電晶體P137之汲極。又，CMOS放大器121B中，如圖27所示，可僅可選擇複數個電晶體N120(3個電晶體N121~N123)地構成，亦可僅可選擇複數個電晶體P110(3個電晶體P111~P113)地構成。
[變化例2-2]
上述實施形態中，平衡非平衡適配器110係採用藉由與其他電路塊不同之電源進行電源供給者，更具體而言，亦可例如圖28所示，具備用於對平衡非平衡適配器110供給電源之電源電路118E。
[變化例2-3]
又，上述實施形態中，接收裝置2以經常進行接收動作的方式構 成，但並不限定於此，例如亦可在無信號狀態下停止接收動作，間歇性進行接收動作。以下進行詳細說明。
圖29係表示本變化例之接收裝置2F之一構成例者。接收裝置2F具備計時電路119、局部振盪部112F、及電源電路118F。計時電路119係基於自接收裝置2F之控制器(未圖示)供給之控制信號Cp，生成用於控制接收裝置2F之間歇動作之控制信號Cp1者。該控制信號Cp係在無信號狀態下成為高位準之邏輯信號。局部振盪部112F係基於控制信號Cp1，生成信號Slo，或停止其生成者。電源電路118F係基於控制信號Cp1，進行對平衡非平衡適配器110之電源供給者。
圖30係表示接收裝置2F之時序波形圖者，(A)係表示信號Srf，(B)係表示控制信號Cp之波形，(C)係表示計時電路119之內部時脈信號Clk之波形，(D)係表示控制信號Cp1之波形。
首先，時序t0中，停止來自天線9之信號Srf之信號，成無信號狀態(圖30(A))。接收裝置2F之控制器係基於解調電路116之解調結果，檢測該無信號狀態，而於時序t1中，係使控制信號Cp自低位準變化成高位準(圖30(B))。計時電路119於控制信號Cp為高位準期間(時序t1~t2期間)，將內部時脈信號Clk作為控制信號Cp1輸出(圖30(C)、(D))。局部振盪部112F於該控制信號Cp1為高位準期間生成信號Slo，而於低位準期間停止信號Slo之生成。電源電路118F於控制信號Cp1為高位準期間對平衡非平衡適配器110進行電源供給，於低位準期間停止對平衡非平衡適配器110之電源供給。藉此，接收裝置2F間歇性進行接收動作。
且，時序t2中，重新開始來自天線9之信號Srf之供給後，接收裝置2F於控制信號Cp1為高位準期間(時序t3~t4期間)，基於該信號Srf進行接收動作。接收裝置2F之控制器基於解調電路116之解調結果，檢測到重新開始該信號Srf之供給，於時序t4使控制信號Cp自高位準 變化成低位準。
如此，藉由於無信號狀態下間歇性進行接收動作，可減少接收裝置2F之耗電量。
[變化例2-4]
上述實施形態中，係將平衡非平衡適配器適用於無線通訊之接收裝置，但並不限定於此，亦可取代其，例如圖31所示，適用於使用光纖等之有線通訊之接收裝置7。接收裝置7具有光檢測器70、TIA(Trans Impedance Amplifier，跨阻抗放大器)71、單相差動變換電路72、放大器73、CDR(Clock and Data Recovery，時脈及資料恢復)74、及處理部75。光檢測器70係進行藉由光纖等供給之光信號檢測，變換成電流信號者。TIA71係將電流信號變換成電壓信號者。單相差動變換電路72係將自TIA71供給之單相電壓信號變換成差動信號者，例如可適用上述實施形態之平衡非平衡適配器70。放大器73係將所供給之電壓信號放大者。CDR74係基於藉由放大器73放大之電壓信號生成時脈信號，且剩下資料信號者。處理部75係基於自CDR74供給之時脈信號及資料信號，進行特性之處理者。
[變化例2-5]
上述實施形態中，係將平衡非平衡適配器110適用於接收裝置，但並不限定於此，亦可取代其，適用於例如發送裝置。
<3.第3實施形態>
接著，就第3實施形態之接收裝置3進行說明。本實施形態係使用第1實施形態之衰減器20(RF開關30)、及第2實施形態之平衡非平衡適配器110兩者構成接收裝置者。
圖32係表示第3實施形態之接收裝置3之一構成例者。接收裝置3具備衰減器20、驅動部11、平衡非平衡適配器110、及RF放大器111。即，接收裝置3係於第1實施形態之接收裝置1(圖1)中，將低雜訊放大 電路12置換成第2實施形態之平衡非平衡適配器110及RF放大器111(圖20)者。
如此，本實施形態中，由於組合了第1實施形態之衰減器、第2實施形態之平衡非平衡適配器，故可獲得與該等之各實施形態相同之效果。
[變化例3-1]
上述實施形態中，係組合了第1實施形態之衰減器20(RF開關30)，與上述第2實施形態之平衡非平衡適配器110，但並不限定於此，可取代其，例如對構成適用上述第1實施形態之變化例1-1~1-5，亦可適用上述第2實施形態之變化例2-1~2-5。
<4.適用例>
接著，就上述實施形態及變化例中說明之接收裝置之適用例進行說明。
圖33係表示適用上述實施形態等之接收裝置之行動電話之外觀者。該行動電話係以例如連結部(鉸接部)730連結上側框體710與下側框體720者，具有顯示器740、次顯示器750、圖片燈760及相機770。該行動電話搭載有上述實施形態之接收裝置。
上述實施形態等之接收裝置除了此種行動電話，亦可適用於具有通訊功能之筆記型個人電腦、便攜式遊戲機、數位相機等所有領域之電子機器。換而言之，上述實施形態之接收裝置可適用於具有通訊功能之所有領域之電子機器。
再者，本技術可採用如下所示之構成。
(1)一種單相差動變換電路，其具備：第1導電型之一個或複數個第1電晶體，其具有連接於輸入端子之閘極、連接於第1電壓源之源極、及連接於輸出節點之汲極；第2導電型之一個或複數個第2電晶體，其具有連接於上述輸入 端子之閘極、連接於第2電壓源之源極、及連接於上述輸出節點之汲極；第1輸出端子，其連接於上述輸入端子；及第2輸出端子，其直接或間接插入連接於上述輸出節點。
(2)如上述(1)之單相差動變換電路，其進而具備：上述第2導電型之一個或複數個第3電晶體，其具有連接於上述第1電壓源之閘極、及連接於上述輸出節點之源極，與上述第1導電型之一個或複數個第4電晶體，其具有連接於上述第2電壓源之閘極、及連接於上述輸出節點之源極。
(3)如上述(1)之單相差動變換電路，其中上述一個或複數個第1電晶體之跨導，與上述一個或複數個第2電晶體之跨導之和，較上述一個或複數個第3電晶體之跨導，與上述一個或複數個第4電晶體之跨導之和大。
(4)如上述(2)或(3)之單相差動變換電路，其中上述第1至第4電晶體之通道長度相互相等，上述一個或複數個第1電晶體之通道寬度，大於上述一個或複數個第4電晶體之通道寬度，而上述一個或複數個第2電晶體之通道寬度，大於上述一個或複數個第3電晶體之通道寬度。
(5)如上述(2)至(4)中任一項之單相差動變換電路，其中上述一個或複數個第3電晶體之各者進而具有連接於上述第1電壓源之汲極，而上述一個或複數個第4電晶體之各者進而具有連接於上述第2電壓源之汲極。
(6)如上述(2)至(4)中任一項之單相差動變換電路，其進而具備： 一個或複數個第2電阻元件，其與上述一個或複數個第3電晶體對應設置，各自具有第1端子、及連接於上述第1電壓源之第2端子；以及一個或複數個第3電阻元件，其與上述一個或複數個第4電晶體對應設置，各自具有第1端子、及連接於上述第2電壓源之第2端子；且上述一個或複數個第3電晶體之各者進而具有與對應之上述第2電阻元件之上述第1端子連接之汲極；而上述一個或複數個第4電晶體之各者進而具有與對應之上述第3電阻元件之上述第1端子連接之汲極。
(7)如上述(1)至(6)中任一項之單相差動變換電路，其進而具備插入連接於上述輸出節點與上述第2輸出端子之間之衰減部。
(8)如上述(7)之單相差動變換電路，其中上述衰減部包含：第1電容元件，其具有連接於上述輸出節點之第1端子、及連接於上述第2輸出端子之第2端子；以及一個或複數個第2電容元件，其具有連接於上述第2輸出端子之第1端子、及連接於上述第2電壓源之第2端子。
(9)如上述(1)至(8)中任一項之單相差動變換電路，其進而具備：一個或複數個第1開關，其與上述一個或複數個第1電晶體對應設置，且各自具有連接於上述第1電壓源之第1端子、及連接於對應之上述第1電晶體之源極之第2端子；以及一個或複數個第2開關，其與上述一個或複數個第2電晶體對應設置，且各自具有連接於上述第2電壓源之第1端子、及連接於對應之上述第2電晶體之源極之第2端子。
(10)如上述(5)之單相差動變換電路，其進而具備： 一個或複數個第3開關，其與上述一個或複數個第3電晶體對應設置，且各自具有連接於上述第1電壓源之第1端子、及連接於對應之上述第3電晶體之汲極之第2端子；以及一個或複數個第4開關，其與上述一個或複數個第4電晶體對應設置，且各自具有連接於上述第2電壓源之第1端子、及連接於對應之上述第4電晶體之汲極之第2端子。
(11)如上述(6)之單相差動變換電路，其進而具備：一個或複數個第3開關，其與上述一個或複數個第2電阻元件對應設置，且各自具有連接於上述第1電壓源之第1端子、及連接於對應之上述第2電阻元件之上述第2端子之第2端子；以及一個或複數個第4開關，其與上述一個或複數個第3電阻元件對應設置，且各自具有連接於上述第2電壓源之第1端子、及連接於對應之上述第3電阻元件之上述第2端子之第2端子。
(12)如上述(8)之單相差動變換電路，其具備：一個或複數個第5開關，其與上述一個或複數個第2電容元件對應設置，且各自具有連接於上述第2電壓源之第1端子、及連接於對應之上述第2電容元件之上述第2端子之第2端子。
(13)一種平衡非平衡適配器，其具備：第1導電型之一個或複數個第1電晶體，其具有連接於輸入端子之閘極、連接於第1電壓源之源極、及連接於輸出節點之汲極；第2導電型之一個或複數個第2電晶體，其係具有連接於上述輸入端子之閘極、連接於第2電壓源之源極、及連接於上述輸出節點之汲極；第1電阻元件，其插入連接於上述輸入端子與上述輸出節點之間；第1輸出端子，其連接於上述輸入端子；及 第2輸出端子，其直接或間接地連接於上述輸出節點。
(14)一種開關，其具備：具有控制端子之一個或複數個開關電晶體，及連接於上述控制端子之各者之非線性電路。
(15)如上述(14)之開關，其中上述一個或複數個開關電晶體包含N型第5電晶體，且連接於上述第5電晶體之控制端子之非線性電路之阻抗係其控制端子之電壓越高則阻抗越低。
(16)如上述(14)或(15)之開關，其中上述一個或複數個開關電晶體包含P型第6電晶體，且連接於上述第6電晶體之控制端子之非線性電路之阻抗係其控制端子之電壓越低則阻抗越高。
(17)如上述(14)至(16)之開關，其中上述非線性電路包含第7電晶體。
(18)如上述(17)之開關，其中上述第7電晶體具有閘極、汲極、及源極，汲極及源極中之一者與閘極相互連接。
(19)如上述(18)之開關，其中上述第7電晶體為P型電晶體，上述控制端子與上述第7電晶體之汲極及源極中之另一者連接。
(20)如上述(18)之開關，其中上述第7電晶體為N型電晶體，上述控制端子與上述第7電晶體之汲極及源極中之一者連接。
(21)如上述(19)或(20)之開關，其中各開關電晶體係基於對上述第7電晶體之汲極及源極中，未與上述控制端子連接之端子施加之電壓而導通斷開。
(22)如上述(14)至(21)中任一項之開關，其中上述控制端子為上述開關電晶體之閘極。
(23)如上述(14)至(21)中任一項之開關，其中上述控制端子為上述開關電晶體之後閘極。
(24)如上述(14)至(16)中任一項之開關，其中上述非線性電路包含二極體。
(25)如上述(14)至(16)中任一項之開關，其中上述非線性電路包含電阻值根據上述控制端子之電壓而變化之可變電阻電路。
(26)一種通訊裝置，其具備：單相差動變換電路、及基於由上述單相差動變換電路生成之差動信號，進行特定之處理之處理電路，且上述單相差動變換電路具有：第1導電型之一個或複數個第1電晶體，其具有連接於輸入端子之閘極、連接於第1電壓源之源極、及連接於輸出節點之汲極；第2導電型之一個或複數個第2電晶體，其具有連接於上述輸入端子之閘極、連接於第2電壓源之源極、及連接於上述輸出節點之汲極；第1電阻元件，其插入連接於上述輸入端子與上述輸出節點之間；第1輸出端子，其連接於上述輸入端子；及第2輸出端子，其直接或間接插入連接於上述輸出節點。
(27)如上述(26)之通訊裝置，其中上述單相差動變換電路與上述處理電路連接於相互不同之電源。
(28)如上述(27)之通訊裝置，其具備連接於上述單相差動變換電路之電源電路。
(29)如上述(26)至(28)中任一項之通訊裝置，其中上述通訊裝置為接收裝置， 上述輸入端子與天線連接。
(30)如上述(26)至(29)中任一項之通訊裝置，其中上述通訊裝置為接收裝置，上述處理電路在無信號狀態下，以使上述接收裝置間歇接收信號的方式，控制上述單相差動變換電路。
(31)一種通訊裝置，其具備：一個或複數個開關、及控制上述一個或複數個開關之控制部，且上述開關具有：具有控制端子之一個或複數個開關電晶體；及連接於上述控制端子之各者之非線性電路。
(32)如(31)之通訊裝置，其具備複數個開關，且各開關具有第1端子及第2端子，上述第1端子或第2端子相互連接。
(33)一種通訊裝置，其具備：開關部，其切換單相信號之路徑；及單相差動變換電路，其將自上述開關部供給之單相信號變換成差動信號；且上述開關部具有：一個或複數個開關；及控制上述一個或複數個開關之控制部；上述開關包含：具有控制端子之一個或複數個開關電晶體；及連接於上述控制端子之各者之非線性電路；上述單相差動變換電路具有：第1導電型之一個或複數個第1電晶體，其具有連接於輸入端子 之閘極、連接於第1電壓源之源極、及連接於輸出節點之汲極；第2導電型之一個或複數個第2電晶體，其具有連接於上述輸入端子之閘極、連接於第2電壓源之源極、及連接於上述輸出節點之汲極；第1電阻元件，其插入連接於上述輸入端子與上述輸出節點之間；第1輸出端子，其連接於上述輸入端子；及第2輸出端子，其直接或間接連接於上述輸出節點。
本申請案係基於日本專利局2012年5月28日申請之日本專利申請編號2012-120939號、及日本專利申請編號2012-120940號主張優先權者，藉由參照將該申請中全部之內容引用於本申請案。
本領域技術人員可根據設計上之要求或其他因素，思及各種之修正、組合、子組合、及變更，但應理解其等為涵蓋於添附之申請專利範圍或其均等物之範圍內者。
30‧‧‧RF開關
Csw‧‧‧開關控制信號
N1‧‧‧電晶體
P2‧‧‧電晶體
Tc‧‧‧端子
Tin‧‧‧端子
Tout‧‧‧端子
Vg‧‧‧閘極電壓
Vin‧‧‧輸入電壓
Vout‧‧‧輸出電壓

Claims (33)

  1. 一種單相差動變換電路，其具備：第1導電型之一個或複數個第1電晶體，其具有連接於輸入端子之第1閘極、連接於第1電壓源之第1源極、及連接於輸出節點之第1汲極；第2導電型之一個或複數個第2電晶體，其具有連接於上述輸入端子之第2閘極、連接於第2電壓源之第2源極、及連接於上述輸出節點之第2汲極；第1電阻元件，其直接連接於上述輸入端子與上述輸出節點之間，其中上述輸出節點係構成以形成上述一個或複數個第1電晶體之第1汲極與上述一個或複數個第2電晶體之第2汲極之接合(junction)；第1輸出端子，其連接於上述輸入端子；及第2輸出端子，其直接或間接連接於上述輸出節點。
  2. 如請求項1之單相差動變換電路，其進而具備：上述第2導電型之一個或複數個第3電晶體，其具有連接於上述第1電壓源之閘極、及連接於上述輸出節點之源極；以及上述第1導電型之一個或複數個第4電晶體，其具有連接於上述第2電壓源之閘極、及連接於上述輸出節點之源極。
  3. 如請求項2之單相差動變換電路，其中上述一個或複數個第1電晶體之跨導，與上述一個或複數個第2電晶體之跨導之和，大於上述一個或複數個第3電晶體之跨導，與上述一個或複數個第4電晶體之跨導之和。
  4. 如請求項2之單相差動變換電路，其中上述第1至第4電晶體之通道長度相互相等， 上述一個或複數個第1電晶體之通道寬度，大於上述一個或複數個第4電晶體之通道寬度，而上述一個或複數個第2電晶體之通道寬度，大於上述一個或複數個第3電晶體之通道寬度。
  5. 如請求項2之單相差動變換電路，其中上述一個或複數個第3電晶體之各者進而具有連接於上述第1電壓源之汲極，而上述一個或複數個第4電晶體之各者進而具有連接於上述第2電壓源之汲極。
  6. 如請求項2之單相差動變換電路，其進而具備：一個或複數個第2電阻元件，其與上述一個或複數個第3電晶體對應設置，各自具有第1端子、及連接於上述第1電壓源之第2端子；以及一個或複數個第3電阻元件，其與上述一個或複數個第4電晶體對應設置，各自具有第1端子、及連接於上述第2電壓源之第2端子；且上述一個或複數個第3電晶體之各者進而具有與對應之上述第2電阻元件之上述第1端子連接之汲極；而上述一個或複數個第4電晶體之各者進而具有與對應之上述第3電阻元件之上述第1端子連接之汲極。
  7. 如請求項1之單相差動變換電路，其進而具備插入連接於上述輸出節點與上述第2輸出端子之間之衰減部。
  8. 如請求項7之單相差動變換電路，其中上述衰減部包含：第1電容元件，其具有連接於上述輸出節點之第1端子、及連接於上述第2輸出端子之第2端子；以及一個或複數個第2電容元件，其具有連接於上述第2輸出端子之第1端子、及連接於上述第2電壓源之第2端子。
  9. 如請求項1之單相差動變換電路，其進而具備：一個或複數個第1開關，其與上述一個或複數個第1電晶體對應設置，且各自具有連接於上述第1電壓源之第1端子、及連接於對應之上述第1電晶體之源極之第2端子；以及一個或複數個第2開關，其與上述一個或複數個第2電晶體對應設置，且各自具有連接於上述第2電壓源之第1端子、及連接於對應之上述第2電晶體之源極之第2端子。
  10. 如請求項5之單相差動變換電路，其進而具備：一個或複數個第3開關，其與上述一個或複數個第3電晶體對應設置，且各自具有連接於上述第1電壓源之第1端子、及連接於對應之上述第3電晶體之汲極之第2端子；以及一個或複數個第4開關，其與上述一個或複數個第4電晶體對應設置，且各自具有連接於上述第2電壓源之第1端子、及連接於對應之上述第4電晶體之汲極之第2端子。
  11. 如請求項6之單相差動變換電路，其進而具備：一個或複數個第3開關，其與上述一個或複數個第2電阻元件對應設置，且各自具有連接於上述第1電壓源之第1端子、及連接於對應之上述第2電阻元件之上述第2端子之第2端子；以及一個或複數個第4開關，其與上述一個或複數個第3電阻元件對應設置，且各自具有連接於上述第2電壓源之第1端子、及連接於對應之上述第3電阻元件之上述第2端子之第2端子。
  12. 如請求項8之單相差動變換電路，其進而具備：一個或複數個第5開關，其與上述一個或複數個第2電容元件對應設置，且各自具有連接於上述第2電壓源之第1端子、及連接於對應之上述第2電容元件之上述第2端子之第2端子。
  13. 一種平衡非平衡適配器，其具備： 第1導電型之一個或複數個第1電晶體，其具有連接於輸入端子之第1閘極、連接於第1電壓源之第1源極、及連接於輸出節點之第1汲極；第2導電型之一個或複數個第2電晶體，其係具有連接於上述輸入端子之第2閘極、連接於第2電壓源之第2源極、及連接於上述輸出節點之第2汲極；第1電阻元件，其直接連接於上述輸入端子與上述輸出節點之間，其中上述輸出節點係構成以形成上述一個或複數個第1電晶體之第1汲極與上述一個或複數個第2電晶體之第2汲極之接合；第1輸出端子，其連接於上述輸入端子；及第2輸出端子，其直接或間接地連接於上述輸出節點。
  14. 一種用以控制平衡非平衡適配器之開關，其具備：具有控制端子之一個或複數個開關電晶體，其中上述一個或複數個開關電晶體係構成以選擇第1導電型之一個或複數個第1電晶體中之至少一者及第2導電型之一個或複數個第2電晶體中之至少一者；及連接於上述一個或複數個開關電晶體之各者之上述控制端子之各者之非線性電路；其中上述平衡非平衡適配器具備：第1導電型之一個或複數個第1電晶體，其具有連接於輸入端子之第1閘極、連接於第1電壓源之第1源極、及連接於輸出節點之第1汲極；第2導電型之一個或複數個第2電晶體，其係具有連接於上述輸入端子之第2閘極、連接於第2電壓源之第2源極、及連接於上述輸出節點之第2汲極；第1電阻元件，其直接連接於上述輸入端子與上述輸出節點 之間，其中上述輸出節點係構成以形成上述一個或複數個第1電晶體之第1汲極與上述一個或複數個第2電晶體之第2汲極之接合；第1輸出端子，其連接於上述輸入端子；及第2輸出端子，其直接或間接地連接於上述輸出節點。
  15. 如請求項14之用以控制平衡非平衡適配器之開關，其中上述一個或複數個開關電晶體包含N型電晶體，且上述非線性電路之阻抗係隨著上述控制端子之電壓之增加而減低。
  16. 如請求項14之用以控制平衡非平衡適配器之開關，其中上述一個或複數個開關電晶體包含P型電晶體，且上述非線性電路之阻抗係隨著上述控制端子之電壓之增加而增加。
  17. 如請求項14之用以控制平衡非平衡適配器之開關，其中上述非線性電路包含電晶體。
  18. 如請求項17之用以控制平衡非平衡適配器之開關，其中上述電晶體具有閘極、汲極、及源極，且汲極及源極中之一者與閘極相互連接。
  19. 如請求項18之用以控制平衡非平衡適配器之開關，其中上述電晶體為P型電晶體，上述控制端子與上述電晶體之汲極及源極中之另一者連接。
  20. 如請求項18之用以控制平衡非平衡適配器之開關，其中上述電晶體為N型電晶體，上述控制端子與上述電晶體之汲極及源極中之一者連接。
  21. 如請求項19之用以控制平衡非平衡適配器之開關，其中上述一個或複數個開關電晶體之各者係基於對上述非線性電路之上述 電晶體之汲極及源極中，未與上述控制端子連接之端子施加之電壓而導通斷開。
  22. 如請求項14之用以控制平衡非平衡適配器之開關，其中上述一個或複數個開關電晶體之各者之上述控制端子為上述一個或複數個開關電晶體之各者之閘極。
  23. 如請求項14之用以控制平衡非平衡適配器之開關，其中一個或複數個開關電晶體之各者之上述控制端子為上述一個或複數個開關電晶體之各者之後閘極。
  24. 如請求項14之開關，其中上述非線性電路包含二極體。
  25. 如請求項14之用以控制平衡非平衡適配器之開關，其中上述非線性電路包含上述非線性電路之電阻值根據上述控制端子之電壓而變化之可變電阻電路。
  26. 一種通訊裝置，其具備：單相差動變換電路、及基於由上述單相差動變換電路生成之差動信號，進行特定之處理之處理電路，且上述單相差動變換電路係如請求項1之單相差動變換電路。
  27. 如請求項26之通訊裝置，其中上述單相差動變換電路與上述處理電路連接於相互不同之電源。
  28. 如請求項27之通訊裝置，其包含連接於上述單相差動變換電路之電源電路。
  29. 如請求項26之通訊裝置，其中上述通訊裝置為接收裝置，上述輸入端子與天線連接。
  30. 如請求項26之通訊裝置，其中上述通訊裝置為接收裝置，上述處理電路在無信號狀態下，以使上述接收裝置間歇接收信號的方式，控制上述單相差動變換電路。
  31. 一種通訊裝置，其具備：一個或複數個開關、及控制上述一個或複數個開關之控制部，且上述開關係如請求項14之用以控制平衡非平衡適配器之開關。
  32. 如請求項31之通訊裝置，其包含複數個開關，且各開關具有第1端子及第2端子，上述第1端子或上述第2端子相互連接。
  33. 一種通訊裝置，其具備：開關部，其切換單相信號之路徑；及單相差動變換電路，其將自上述開關部供給之單相信號變換成差動信號；且上述開關部具有：用以控制單相差動變換電路之一個或複數個開關；及控制上述一個或複數個開關之控制部；上述開關包含：具有控制端子之一個或複數個開關電晶體，其中上述一個或複數個開關電晶體係構成以選擇第1導電型之一個或複數個第1電晶體中之至少一者及第2導電型之一個或複數個第2電晶體中之至少一者；及連接於上述一個或複數個開關電晶體之各者之上述控制端子之各者之非線性電路；上述單相差動變換電路係如請求項1之單相差動變換電路。
TW102114880A 2012-05-28 2013-04-25 Single-phase differential conversion circuit, balanced unbalanced adapter, switch and communication device for controlling balanced unbalanced adapter TWI606692B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012120939 2012-05-28
JP2012120940 2012-05-28

Publications (2)

Publication Number Publication Date
TW201415793A TW201415793A (zh) 2014-04-16
TWI606692B true TWI606692B (zh) 2017-11-21

Family

ID=49673093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114880A TWI606692B (zh) 2012-05-28 2013-04-25 Single-phase differential conversion circuit, balanced unbalanced adapter, switch and communication device for controlling balanced unbalanced adapter

Country Status (7)

Country Link
US (1) US9621139B2 (zh)
EP (1) EP2858242B1 (zh)
JP (1) JP6269481B2 (zh)
KR (1) KR102130861B1 (zh)
CN (1) CN104335487B (zh)
TW (1) TWI606692B (zh)
WO (1) WO2013179890A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9264084B2 (en) 2013-05-30 2016-02-16 Silicon Laboratories Inc. Radio receiver having enhanced automatic gain control circuitry
CN106160715A (zh) * 2015-04-17 2016-11-23 瑞昱半导体股份有限公司 切换开关及包含其的多工器
WO2017076419A1 (en) * 2015-11-02 2017-05-11 Huawei Technologies Co., Ltd. Active balun
US10972057B2 (en) 2016-12-20 2021-04-06 Sony Semiconductor Solutions Corporation Single-phase differential conversion circuit, signal processing method for use therewith, and reception apparatus
US20200389166A1 (en) * 2019-06-05 2020-12-10 Skyworks Solutions, Inc. Switch with gate or body connected linearizer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120935B2 (ja) 1986-06-16 1995-12-20 松下電器産業株式会社 スイツチング回路
EP0631144A1 (en) * 1993-06-24 1994-12-28 Koninklijke Philips Electronics N.V. High voltage differential sensor having a capacitive attenuator
JPH09260962A (ja) 1996-03-19 1997-10-03 Sharp Corp インバータ回路及び増幅器
JP2000269783A (ja) 1999-01-12 2000-09-29 Matsushita Electric Ind Co Ltd Ｆｅｔバラン回路
GB2351195A (en) * 1999-06-10 2000-12-20 Ericsson Telefon Ab L M An MOS voltage to current converter with current to voltage output stage and MOS feedback
JP2002216083A (ja) 2001-01-22 2002-08-02 Matsushita Electric Ind Co Ltd リーダライタおよびアナログスイッチ回路
JP4319502B2 (ja) * 2003-10-01 2009-08-26 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
KR100744123B1 (ko) * 2006-01-27 2007-08-01 삼성전자주식회사 정전기 방전에 대한 내성을 향상시킨 ｅｓｄ 보호회로
JP2008034406A (ja) 2006-06-30 2008-02-14 Sony Corp スイッチ半導体集積回路装置
JP4828343B2 (ja) 2006-07-28 2011-11-30 三菱電機株式会社 アナログスイッチ回路
JP4026665B1 (ja) * 2006-09-07 2007-12-26 オンキヨー株式会社 ローパスフィルタ及びそれに用いられる電圧電流変換回路
JP2008147735A (ja) * 2006-12-06 2008-06-26 Sony Corp 増幅回路、並びに半導体装置および制御方法
JP2009081641A (ja) 2007-09-26 2009-04-16 D & M Holdings Inc アンバランス−バランス変換回路
JP5101991B2 (ja) 2007-10-30 2012-12-19 ローム株式会社 アナログスイッチおよびそれを用いたセレクタ回路
JP2010088003A (ja) * 2008-10-02 2010-04-15 Systec:Kk バランス回路
JP2010212801A (ja) 2009-03-06 2010-09-24 Renesas Electronics Corp スイッチ回路
TWI352500B (en) * 2009-09-16 2011-11-11 Ind Tech Res Inst Balun amplifier
JP5610899B2 (ja) 2010-07-28 2014-10-22 パナソニック株式会社 受信回路およびそれを備えた受信装置
JP2012034191A (ja) 2010-07-30 2012-02-16 Panasonic Corp 半導体集積回路およびそれを備えたチューナシステム
JP2012049962A (ja) * 2010-08-30 2012-03-08 Toshiba Corp 半導体スイッチ回路

Also Published As

Publication number Publication date
KR102130861B1 (ko) 2020-07-08
TW201415793A (zh) 2014-04-16
JP6269481B2 (ja) 2018-01-31
WO2013179890A1 (ja) 2013-12-05
KR20150023233A (ko) 2015-03-05
US9621139B2 (en) 2017-04-11
CN104335487A (zh) 2015-02-04
EP2858242A4 (en) 2016-09-28
EP2858242A1 (en) 2015-04-08
EP2858242B1 (en) 2019-02-27
JPWO2013179890A1 (ja) 2016-01-18
US20150092892A1 (en) 2015-04-02
CN104335487B (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
TWI606692B (zh) Single-phase differential conversion circuit, balanced unbalanced adapter, switch and communication device for controlling balanced unbalanced adapter
CN102007701B (zh) 用于在接收器中处理通信信号的方法及设备
US8344810B2 (en) CMOS amplifier with integrated tunable band-pass function
US8040187B2 (en) Semiconductor integrated circuit device
EP2629434A2 (en) A front-end system for radio devices
CN106849879B (zh) 功率放大器电路
US20100277215A1 (en) Wideband Voltage Translators
CN107005216B (zh) 衰减器
Ghosh et al. A power-efficient receiver architecture employing bias-current-shared RF and baseband with merged supply voltage domains and 1/f noise reduction
WO2011137635A1 (zh) 一种功率放大器和基于功率放大器的信号放大方法
TWI508433B (zh) 應用於無線接收器的放大器與相關方法
Guo et al. A wideband differential linear low-noise transconductance amplifier with active-combiner feedback in complementary MGTR configurations
JP2016530845A (ja) 広帯域バイアス回路および方法
CN107408927B (zh) 适用于噪声抑制的放大器
US20080303591A1 (en) Amplifying circuit and associated linearity improving method
US8854139B2 (en) Regulated cascode current mirror scheme for transconductance amplifiers
TWI623193B (zh) 功率放大器電路
KR20090047619A (ko) 광대역 증폭기
WO2021117181A1 (ja) ドライバ回路
US7821342B2 (en) Device comprising a feedback-less gain controlled amplifier
Rajaram et al. A modified clustering approach for sub micron CMOS amplifiers
Alegre et al. Fast-response low-ripple envelope follower
Jalali et al. Low-noise differential transimpedance amplifier structure based on capacitor cross-coupled gm-boosting scheme
Li et al. A 10-Gb/s 0.18-μm CMOS Optical Receiver Front-End Amplifier
JP2006254157A (ja) 利得可変増幅器