JPH0794746A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0794746A JPH0794746A JP5234710A JP23471093A JPH0794746A JP H0794746 A JPH0794746 A JP H0794746A JP 5234710 A JP5234710 A JP 5234710A JP 23471093 A JP23471093 A JP 23471093A JP H0794746 A JPH0794746 A JP H0794746A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- polysilicon
- deposited
- plasma hydrogenation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010408 film Substances 0.000 claims abstract description 115
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 claims abstract description 45
- 238000005984 hydrogenation reaction Methods 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 5
- 239000010409 thin film Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 8
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 5
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 abstract description 2
- -1 patterned Chemical compound 0.000 abstract 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 15
- 229910052739 hydrogen Inorganic materials 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】薄膜トランジスタの高性能化を実現することに
ある。 【構成】Ｓｉ基板１上に熱酸化膜４を形成し、該基板上
にポリシリＴＦＴの拡散層を含む活性層のポリシリ膜
５、ゲート酸化膜８、ゲート電極９を形成する。この
後、層間膜としてノンドープのＬＰＣＶＤ酸化膜ＨＴＯ
膜１０を１００ｎｍ堆積し、さらにＢＰＳＧ膜１１を堆
積し、ＡｌＳｉ電極１２を形成する。次に、プラズマ水
素化を行う時、プラズマ反応室で、基板温度３５０℃、
Ｈ2 ガス、パワー密度０．２８Ｗ／ｃｍ-2、周波数１
３．５６ＭＨｚの条件下で行うことにより上述した構造
を有するため、約６０分という短時間のプラズマ水素化
時間でポリシリＴＦＴの特性改善が可能である。 【効果】従来技術に比べ、本発明の半導体装置及び製造
方法を用いることにより、ポリシリＴＦＴの高性能化の
ためのプラズマ水素化処理時間が大幅に短縮できる。
ある。 【構成】Ｓｉ基板１上に熱酸化膜４を形成し、該基板上
にポリシリＴＦＴの拡散層を含む活性層のポリシリ膜
５、ゲート酸化膜８、ゲート電極９を形成する。この
後、層間膜としてノンドープのＬＰＣＶＤ酸化膜ＨＴＯ
膜１０を１００ｎｍ堆積し、さらにＢＰＳＧ膜１１を堆
積し、ＡｌＳｉ電極１２を形成する。次に、プラズマ水
素化を行う時、プラズマ反応室で、基板温度３５０℃、
Ｈ2 ガス、パワー密度０．２８Ｗ／ｃｍ-2、周波数１
３．５６ＭＨｚの条件下で行うことにより上述した構造
を有するため、約６０分という短時間のプラズマ水素化
時間でポリシリＴＦＴの特性改善が可能である。 【効果】従来技術に比べ、本発明の半導体装置及び製造
方法を用いることにより、ポリシリＴＦＴの高性能化の
ためのプラズマ水素化処理時間が大幅に短縮できる。
Description
【０００１】
【産業上の利用分野】本発明は主としてＩＣやＬＳＩ、
特にＳＲＡＭの負荷素子や液晶デバイスに用いられてい
る薄膜トランジスタに関するものである。
特にＳＲＡＭの負荷素子や液晶デバイスに用いられてい
る薄膜トランジスタに関するものである。
【０００２】
【従来の技術】近年、ポリシリコン膜はトランジスタ
（以下ＴＦＴと称する）の材料などとして注目されてい
る。特にＳＲＡＭにおける負荷素子やアクティブマトリ
ックス型ＬＣＤにおける駆動素子やスイッチ素子への応
用がさかんである。
（以下ＴＦＴと称する）の材料などとして注目されてい
る。特にＳＲＡＭにおける負荷素子やアクティブマトリ
ックス型ＬＣＤにおける駆動素子やスイッチ素子への応
用がさかんである。
【０００３】従来の技術についてＩ−ＷＥＩ ＷＵらの
論文（ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ
ＬＥＴＴＥＲＳ，ＶＯＬ．１０，ＮＯ．３，ｐｐ１２
３，ＭＡＲＣＨ １９８９、Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆ ｔｈｅ ＳＩＤ．Ｖｏｌ．３１／４．，ｐｐ３
１１，１９９０）をもとに説明する。図５にＩ−ＷＥＩ
ＷＵらの用いたポリシリＴＦＴの構造について示す。図
５は参考文献からの図を引用しているが、参考文献
でもほとんど同一の構造を用いて評価を行っている。図
５はプレーナ構造トップゲート型ＴＦＴ構造である。初
めに溶融石英ガラス基板１３上に、減圧化学気相成長法
（ＬＰＣＶＤ）で膜厚１００ｎｍのアモルファスシリコ
ンを堆積する。次に、窒素雰囲気中で６００℃、４時間
の熱処理を行い、結晶化させてＴＦＴのチャネル領域と
なるポリシリコン膜１４を形成する。更に、ＴＦＴ領域
を島状に形成した後、ゲート酸化膜１５をＬＰＣＶＤで
膜厚１００ｎｍ堆積する。この後、３５０ｎｍ厚のポリ
シリコンゲート電極１６を形成し、更にソース、ドレイ
ン、ゲートにはイオン注入法によりリンをドース２Ｘ１
０15ｃｍ-2で注入する。次に、ノンドープのＬＰＣＶＤ
酸化膜ＬＴＯ膜１３を膜厚７００ｎｍ堆積し、先のイオ
ン注入不純物の活性化の熱処理を６００℃で行う。この
後、コンタクトを開け、１μｍのＡｌＳｉＣｕ電極１８
を形成し、さらに４５０℃、３０分フォーミングガス中
でシンターする。最後に平行平板のプラズマ反応室で基
板温度３５０℃、Ｈ2 ／Ａｒ混合ガス、パワー密度０．
２１Ｗ／ｃｍ-2、周波数３０ｋＨｚの条件下でプラズマ
水素下処理を行って、ポリシリコンＴＦＴを完成させ
る。
論文（ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ
ＬＥＴＴＥＲＳ，ＶＯＬ．１０，ＮＯ．３，ｐｐ１２
３，ＭＡＲＣＨ １９８９、Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆ ｔｈｅ ＳＩＤ．Ｖｏｌ．３１／４．，ｐｐ３
１１，１９９０）をもとに説明する。図５にＩ−ＷＥＩ
ＷＵらの用いたポリシリＴＦＴの構造について示す。図
５は参考文献からの図を引用しているが、参考文献
でもほとんど同一の構造を用いて評価を行っている。図
５はプレーナ構造トップゲート型ＴＦＴ構造である。初
めに溶融石英ガラス基板１３上に、減圧化学気相成長法
（ＬＰＣＶＤ）で膜厚１００ｎｍのアモルファスシリコ
ンを堆積する。次に、窒素雰囲気中で６００℃、４時間
の熱処理を行い、結晶化させてＴＦＴのチャネル領域と
なるポリシリコン膜１４を形成する。更に、ＴＦＴ領域
を島状に形成した後、ゲート酸化膜１５をＬＰＣＶＤで
膜厚１００ｎｍ堆積する。この後、３５０ｎｍ厚のポリ
シリコンゲート電極１６を形成し、更にソース、ドレイ
ン、ゲートにはイオン注入法によりリンをドース２Ｘ１
０15ｃｍ-2で注入する。次に、ノンドープのＬＰＣＶＤ
酸化膜ＬＴＯ膜１３を膜厚７００ｎｍ堆積し、先のイオ
ン注入不純物の活性化の熱処理を６００℃で行う。この
後、コンタクトを開け、１μｍのＡｌＳｉＣｕ電極１８
を形成し、さらに４５０℃、３０分フォーミングガス中
でシンターする。最後に平行平板のプラズマ反応室で基
板温度３５０℃、Ｈ2 ／Ａｒ混合ガス、パワー密度０．
２１Ｗ／ｃｍ-2、周波数３０ｋＨｚの条件下でプラズマ
水素下処理を行って、ポリシリコンＴＦＴを完成させ
る。
【０００４】完成したポリシリＴＦＴのプラズマ水素化
１６時間行ったＴＦＴと、行っていないＴＦＴとのドレ
イン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性を図６（ａ）
に示す。これにより、プラズマ水素化処理を行ったＴＦ
Ｔは処理していないＴＦＴに比べて著しい改善が見ら
れ、リーク電流で約２桁低下、オン電流で約３桁上昇、
さらにサブスレッショルド特性も改善されていることが
わかる。さらにこの改善の状況をより詳しく示している
のが、図６（ｂ）である。図６（ｂ）はプラズマ水素化
時間に対するしきい値及びトラップ準位密度の変化につ
いて示している。図６（ｂ）より、ポリシリＴＦＴのプ
ラズマ水素化処理時間に対するＴＦＴ特性改善の飽和時
間は先に図６（ａ）で示した１６時間である。
１６時間行ったＴＦＴと、行っていないＴＦＴとのドレ
イン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性を図６（ａ）
に示す。これにより、プラズマ水素化処理を行ったＴＦ
Ｔは処理していないＴＦＴに比べて著しい改善が見ら
れ、リーク電流で約２桁低下、オン電流で約３桁上昇、
さらにサブスレッショルド特性も改善されていることが
わかる。さらにこの改善の状況をより詳しく示している
のが、図６（ｂ）である。図６（ｂ）はプラズマ水素化
時間に対するしきい値及びトラップ準位密度の変化につ
いて示している。図６（ｂ）より、ポリシリＴＦＴのプ
ラズマ水素化処理時間に対するＴＦＴ特性改善の飽和時
間は先に図６（ａ）で示した１６時間である。
【０００５】
【発明が解決しようとする課題】従来例で示した通り、
Ｉ−ＷＥＩ ＷＵらの結果より、ポリシリＴＦＴの特性
改善にプラズマ水素化処理は有効であることが十分に説
明されているが、プラズマ水素化処理時間が１６時間と
非常に長くプロセス上問題である。
Ｉ−ＷＥＩ ＷＵらの結果より、ポリシリＴＦＴの特性
改善にプラズマ水素化処理は有効であることが十分に説
明されているが、プラズマ水素化処理時間が１６時間と
非常に長くプロセス上問題である。
【０００６】また、これに対し従来、特に液晶デバイス
として用いるポリシリＴＦＴではプラズマ水素化処理時
間を短縮化するために、ＴＦＴの活性層のピリシリコン
膜が表面に露出している構造でプラズマ水素化処理を行
う方法が野本ら（特開平４−３４９６３７）から提案さ
れている。しかし、この方法ではプラズマ水素化処理を
行った後工程では、ポリシリＴＦＴの特性が変動するた
め４５０℃以上のプロセスは行えず、一般的なシリコン
ＬＳＩなどの製造方法には適用できない。また、ＴＦＴ
活性層のポリシリコン膜が表面に露出した構造でプラズ
マ水素化処理を行うと、条件によってはポリシリ表面が
プラズマダメージを受けて、表面荒れが生じるなどの問
題点がある。
として用いるポリシリＴＦＴではプラズマ水素化処理時
間を短縮化するために、ＴＦＴの活性層のピリシリコン
膜が表面に露出している構造でプラズマ水素化処理を行
う方法が野本ら（特開平４−３４９６３７）から提案さ
れている。しかし、この方法ではプラズマ水素化処理を
行った後工程では、ポリシリＴＦＴの特性が変動するた
め４５０℃以上のプロセスは行えず、一般的なシリコン
ＬＳＩなどの製造方法には適用できない。また、ＴＦＴ
活性層のポリシリコン膜が表面に露出した構造でプラズ
マ水素化処理を行うと、条件によってはポリシリ表面が
プラズマダメージを受けて、表面荒れが生じるなどの問
題点がある。
【０００７】
【課題を解決するための手段】本発明では、ポリシリＴ
ＦＴの拡散層を含むポリシリコン膜の形成、ゲート絶縁
膜の形成、ゲート電極の上層の層間膜の形成、及び電極
形成後、プラズマ水素化処理を行う時、前記層間膜に用
いるノンドープの酸化膜の膜厚を２００ｎｍ以下にする
ことを特徴とする。
ＦＴの拡散層を含むポリシリコン膜の形成、ゲート絶縁
膜の形成、ゲート電極の上層の層間膜の形成、及び電極
形成後、プラズマ水素化処理を行う時、前記層間膜に用
いるノンドープの酸化膜の膜厚を２００ｎｍ以下にする
ことを特徴とする。
【０００８】また前記層間膜にノンドープの酸化膜と不
純物を含む酸化膜の積層構造を用いている。
純物を含む酸化膜の積層構造を用いている。
【０００９】さらにプラズマ水素化処理時間として３０
０分以下、またプラズマ水素化処理工程以降に、４５０
℃を越える熱処理を行わないことが好ましい。
０分以下、またプラズマ水素化処理工程以降に、４５０
℃を越える熱処理を行わないことが好ましい。
【００１０】
【実施例】次に本発明の原理について図１を用いて示
す。図１（ａ），（ｂ）に実験を用いた断面構造図を示
す。
す。図１（ａ），（ｂ）に実験を用いた断面構造図を示
す。
【００１１】図１（ａ）は初めにＳｉ基板１上にＬＰＣ
ＶＤ法により原料ガスにＳｉ2 Ｈ6を用い、成膜温度５
００℃でアモルファスシリコン膜を堆積する。次に、窒
素雰囲気中、６００℃、１２時間の熱処理を行いアモル
ファスシリコン膜を結晶化させてポリシリコン膜２を形
成する。さらに層間膜に対応してノンドープのＬＰＣＶ
Ｄ酸化膜ＨＴＯ膜３を膜厚を２０ｎｍと１００ｎｍの２
条件で作製した。
ＶＤ法により原料ガスにＳｉ2 Ｈ6を用い、成膜温度５
００℃でアモルファスシリコン膜を堆積する。次に、窒
素雰囲気中、６００℃、１２時間の熱処理を行いアモル
ファスシリコン膜を結晶化させてポリシリコン膜２を形
成する。さらに層間膜に対応してノンドープのＬＰＣＶ
Ｄ酸化膜ＨＴＯ膜３を膜厚を２０ｎｍと１００ｎｍの２
条件で作製した。
【００１２】図１（ｂ）はポリシリ薄膜トランジスタで
用いるものとほぼ同様の構造を再現したものである。初
めにＳｉ基板１上に絶縁膜の熱酸化膜４を６００ｎｍ形
成し、さらにアモルファスシリコン膜をＬＰＣＶＤで原
料ガスにＳｉ2 Ｈ6 を用いて成膜温度５００℃で、膜厚
１００ｎｍ堆積する。これを窒素雰囲気中で６００℃、
１２時間の熱処理を行いアモルファスシリコンを結晶化
させて、ポリシリコン膜５を形成する。さらに、層間膜
に対応してＬＰＣＶＤでノンドープのＬＰＣＶＤ酸化膜
ＨＴＯ膜６を１００ｎｍ堆積し、さらに不純物（ボロ
ン、リン）を含む酸化膜ＢＰＳＧ膜７を常圧化学気相成
長法（ＡＰＣＶＤ）により３００ｎｍ堆積する。次に９
００℃、３０分の熱処理を行う。最後に作製した試料を
平行平板プラズマ反応室内に入れて、基板温度３５０
℃、Ｈ2 ガス、パワー密度０．２８Ｗ／ｃｍ2 、周波数
１３．５６ＭＨｚの条件下でプラズマ水素化処理時間を
変化させてプラズマ水素化処理を行った。今回、層間膜
の対応として、ＬＰＣＶＤ酸化膜ＨＴＯを用いたが、こ
れはＬＴＯ膜でも良く、さらにまたプラズマ酸化膜でも
良い。
用いるものとほぼ同様の構造を再現したものである。初
めにＳｉ基板１上に絶縁膜の熱酸化膜４を６００ｎｍ形
成し、さらにアモルファスシリコン膜をＬＰＣＶＤで原
料ガスにＳｉ2 Ｈ6 を用いて成膜温度５００℃で、膜厚
１００ｎｍ堆積する。これを窒素雰囲気中で６００℃、
１２時間の熱処理を行いアモルファスシリコンを結晶化
させて、ポリシリコン膜５を形成する。さらに、層間膜
に対応してＬＰＣＶＤでノンドープのＬＰＣＶＤ酸化膜
ＨＴＯ膜６を１００ｎｍ堆積し、さらに不純物（ボロ
ン、リン）を含む酸化膜ＢＰＳＧ膜７を常圧化学気相成
長法（ＡＰＣＶＤ）により３００ｎｍ堆積する。次に９
００℃、３０分の熱処理を行う。最後に作製した試料を
平行平板プラズマ反応室内に入れて、基板温度３５０
℃、Ｈ2 ガス、パワー密度０．２８Ｗ／ｃｍ2 、周波数
１３．５６ＭＨｚの条件下でプラズマ水素化処理時間を
変化させてプラズマ水素化処理を行った。今回、層間膜
の対応として、ＬＰＣＶＤ酸化膜ＨＴＯを用いたが、こ
れはＬＴＯ膜でも良く、さらにまたプラズマ酸化膜でも
良い。
【００１３】次に、上述したプロセス、構造の各試料中
に含まれる水素量を調べるために、昇温脱離分光分析
（以下ＴＤＳと称す。ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓ
ｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置に
て、同各試料を温度１１５０℃まで加熱し、試料から脱
離してきた水素を四重極質量分析器にて分析し、各試料
のプラズマ水素化時間に対する脱離してきた水素の相対
強度比を求めたものを図２に示す。図２に示すように、
図１（ａ）に示す試料構造から得られた水素の相対強度
比はノンドープのＬＰＣＶＤ酸化膜ＨＴＯ膜２０ｎｍの
場合に比べて１００ｎｍでは約１／３程度である。これ
に対して図１（ｂ）に示したＴＦＴ構造と類似構造の試
料ではＴＦＴ活性層となるポリシリコン膜上にノンドー
プのＬＰＣＶＤ酸化膜ＨＴＯ膜１００ｎｍ及び不純物を
含んでいる酸化膜ＢＰＳＧ膜３００ｎｍも堆積された積
層構造であるにもかかわらず、ノンドープのＬＰＣＶＤ
酸化膜の膜厚の変化に対する試料中の水素量の減少に比
べて、ＢＰＳＧ膜が積層されている影響は小さいことが
わかる。このことは、プラズマ水素の拡散がノンドープ
の酸化膜中よりＢＰＳＧ膜中の方が速いことを示してい
る。このため、効率的にポリシリコン膜中に水素を導入
するためには、ノンドープの酸化膜層厚をできるだけ薄
膜化する必要がある。半導体装置の構造上、酸化膜厚を
厚くする必要があれば不純物を含む酸化膜を堆積するこ
とにより効率的にポリシリコン膜中に水素を導入するこ
とができる。
に含まれる水素量を調べるために、昇温脱離分光分析
（以下ＴＤＳと称す。ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓ
ｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置に
て、同各試料を温度１１５０℃まで加熱し、試料から脱
離してきた水素を四重極質量分析器にて分析し、各試料
のプラズマ水素化時間に対する脱離してきた水素の相対
強度比を求めたものを図２に示す。図２に示すように、
図１（ａ）に示す試料構造から得られた水素の相対強度
比はノンドープのＬＰＣＶＤ酸化膜ＨＴＯ膜２０ｎｍの
場合に比べて１００ｎｍでは約１／３程度である。これ
に対して図１（ｂ）に示したＴＦＴ構造と類似構造の試
料ではＴＦＴ活性層となるポリシリコン膜上にノンドー
プのＬＰＣＶＤ酸化膜ＨＴＯ膜１００ｎｍ及び不純物を
含んでいる酸化膜ＢＰＳＧ膜３００ｎｍも堆積された積
層構造であるにもかかわらず、ノンドープのＬＰＣＶＤ
酸化膜の膜厚の変化に対する試料中の水素量の減少に比
べて、ＢＰＳＧ膜が積層されている影響は小さいことが
わかる。このことは、プラズマ水素の拡散がノンドープ
の酸化膜中よりＢＰＳＧ膜中の方が速いことを示してい
る。このため、効率的にポリシリコン膜中に水素を導入
するためには、ノンドープの酸化膜層厚をできるだけ薄
膜化する必要がある。半導体装置の構造上、酸化膜厚を
厚くする必要があれば不純物を含む酸化膜を堆積するこ
とにより効率的にポリシリコン膜中に水素を導入するこ
とができる。
【００１４】次に、第１の実施例に示した本発明の原理
に基ずき本発明の半導体装置に適用した実施例について
図３を参照して説明する。図３には本発明の半導体装置
のうちｎ−ｃｈポリシリＴＦＴの構造図を示す。初めに
Ｓｉ基板１の上に絶縁膜の熱酸化膜４を６００ｎｍ形成
し、さらにアモルファスシリコン膜をＬＰＣＶＤで原料
ガスにＳｉ2 Ｈ6 を用いて成膜温度５００℃で、膜厚１
００ｎｍ堆積する。これを窒素雰囲気中で６００℃、１
２時間の熱処理を行いアモルファスシリコンを結晶化さ
せて、活性層であるポリシリコン膜５を形成する。さら
にポリシリＴＦＴとなる活性層のポリシリコン膜を島状
にパターニングする。次にゲート酸化膜８をＬＰＣＶＤ
で１００ｎｍ堆積した後、ゲート電極９のポリシリコン
膜１５０ｎｍを堆積し、リン拡散法により不純物をドー
プしパターニングする。さらに、ソース／ドレイン形成
のためイオン注入法によりゲートセルファラインでリン
をドープ１Ｘ１０15ｃｍ-2打ち込む。この後、ＬＰＣＶ
Ｄでノンドープの酸化膜ＨＴＯ膜１０を１００ｎｍ堆積
し、さらに不純物（ボロン、リン）を含む酸化膜ＢＰＳ
Ｇ膜１１を常圧化学気相成長法（ＡＰＣＶＤ）により３
００ｎｍ堆積し、層間膜を形成している。ＢＰＳＧ膜と
ポリシリＴＦＴを構成するポリシリコン膜やゲート酸化
膜、ゲート電極との間にノンドープの酸化膜を設けてい
るのは、ポリシリＴＦＴの保護膜であり、層間膜として
表面平坦性に優れているリフロー膜のＢＰＳＧ膜は高濃
度のボロンやリンを含んでいるため、該不純物がポリシ
リＴＦＴへ拡散するのを防ぐ役割もしている。のの次
に、ソース／ドレインの不純物の活性化及び層間膜の平
坦化のために９００℃、３０分の熱処理を行う。さら
に、コンタクト形成した後、１％ＡｌＳｉ電極１２を膜
厚５００ｎｍで形成し、フォーミングガス中で４５０
℃、３０分のシンターを行う。最後にプラズマ水素化処
理を平行平板の反応室にて、基板温度３５０℃、Ｈ2 ガ
ス、パワー密度０．２８Ｗ／ｃｍ-2、周波数１３．５６
ＭＨｚの条件下でプラズマ水素化処理を行って、ポリシ
リコンＴＦＴを完成させる。
に基ずき本発明の半導体装置に適用した実施例について
図３を参照して説明する。図３には本発明の半導体装置
のうちｎ−ｃｈポリシリＴＦＴの構造図を示す。初めに
Ｓｉ基板１の上に絶縁膜の熱酸化膜４を６００ｎｍ形成
し、さらにアモルファスシリコン膜をＬＰＣＶＤで原料
ガスにＳｉ2 Ｈ6 を用いて成膜温度５００℃で、膜厚１
００ｎｍ堆積する。これを窒素雰囲気中で６００℃、１
２時間の熱処理を行いアモルファスシリコンを結晶化さ
せて、活性層であるポリシリコン膜５を形成する。さら
にポリシリＴＦＴとなる活性層のポリシリコン膜を島状
にパターニングする。次にゲート酸化膜８をＬＰＣＶＤ
で１００ｎｍ堆積した後、ゲート電極９のポリシリコン
膜１５０ｎｍを堆積し、リン拡散法により不純物をドー
プしパターニングする。さらに、ソース／ドレイン形成
のためイオン注入法によりゲートセルファラインでリン
をドープ１Ｘ１０15ｃｍ-2打ち込む。この後、ＬＰＣＶ
Ｄでノンドープの酸化膜ＨＴＯ膜１０を１００ｎｍ堆積
し、さらに不純物（ボロン、リン）を含む酸化膜ＢＰＳ
Ｇ膜１１を常圧化学気相成長法（ＡＰＣＶＤ）により３
００ｎｍ堆積し、層間膜を形成している。ＢＰＳＧ膜と
ポリシリＴＦＴを構成するポリシリコン膜やゲート酸化
膜、ゲート電極との間にノンドープの酸化膜を設けてい
るのは、ポリシリＴＦＴの保護膜であり、層間膜として
表面平坦性に優れているリフロー膜のＢＰＳＧ膜は高濃
度のボロンやリンを含んでいるため、該不純物がポリシ
リＴＦＴへ拡散するのを防ぐ役割もしている。のの次
に、ソース／ドレインの不純物の活性化及び層間膜の平
坦化のために９００℃、３０分の熱処理を行う。さら
に、コンタクト形成した後、１％ＡｌＳｉ電極１２を膜
厚５００ｎｍで形成し、フォーミングガス中で４５０
℃、３０分のシンターを行う。最後にプラズマ水素化処
理を平行平板の反応室にて、基板温度３５０℃、Ｈ2 ガ
ス、パワー密度０．２８Ｗ／ｃｍ-2、周波数１３．５６
ＭＨｚの条件下でプラズマ水素化処理を行って、ポリシ
リコンＴＦＴを完成させる。
【００１５】上述のポリシリＴＦＴ作製プロセスを経て
得られたｎ−ｃｈポリシリＴＦＴのドレイン電流−ゲー
ト電圧（Ｉｄ−Ｖｇ）特性のプラズマ水素化時間依存性
を図４（ａ）に示す。さらにこのときのしきい値の変化
をあわせて図４（ｂ）に示す。図４（ａ），（ｂ）より
ポリシリＴＦＴのプラズマ水素化の特性改善飽和時間は
約６０分程度である。また、図３の層間膜の一部である
ノンドープのＬＰＣＶＤ酸化膜厚は２００ｎｍの場合
も、さらに、ＴＦＴのゲート長が長い場合（例えばシリ
コンＬＳＩに比べて駆動電圧の大きい液晶デバイスや高
耐圧デバイスで用いられることの多いゲート長１０μｍ
以上の場合など）では約３００分のプラズマ水素化処理
時間で十分にポリシリＴＦＴの特性改善がなされてい
る。ゲート長が長い場合、最もＴＦＴ特性の影響を与え
るチャネル領域へ水素が拡散して導入するのにやや時間
を要するものの、図４（ｂ）に示す様にチャネル長１０
μｍですら１５０〜３００分程度で十分ポリシリＴＦＴ
特性改善されている。また、本実施例に示したプレーナ
構造上部ゲート型ポリシリＴＦＴでも十分特性改善され
ていることがわかる。即ち、上述した構造を用いること
により従来のＩＷＥＩＷＵらの特性飽和時間１６時間に
比較して非常に短時間で特性改善が可能である。
得られたｎ−ｃｈポリシリＴＦＴのドレイン電流−ゲー
ト電圧（Ｉｄ−Ｖｇ）特性のプラズマ水素化時間依存性
を図４（ａ）に示す。さらにこのときのしきい値の変化
をあわせて図４（ｂ）に示す。図４（ａ），（ｂ）より
ポリシリＴＦＴのプラズマ水素化の特性改善飽和時間は
約６０分程度である。また、図３の層間膜の一部である
ノンドープのＬＰＣＶＤ酸化膜厚は２００ｎｍの場合
も、さらに、ＴＦＴのゲート長が長い場合（例えばシリ
コンＬＳＩに比べて駆動電圧の大きい液晶デバイスや高
耐圧デバイスで用いられることの多いゲート長１０μｍ
以上の場合など）では約３００分のプラズマ水素化処理
時間で十分にポリシリＴＦＴの特性改善がなされてい
る。ゲート長が長い場合、最もＴＦＴ特性の影響を与え
るチャネル領域へ水素が拡散して導入するのにやや時間
を要するものの、図４（ｂ）に示す様にチャネル長１０
μｍですら１５０〜３００分程度で十分ポリシリＴＦＴ
特性改善されている。また、本実施例に示したプレーナ
構造上部ゲート型ポリシリＴＦＴでも十分特性改善され
ていることがわかる。即ち、上述した構造を用いること
により従来のＩＷＥＩＷＵらの特性飽和時間１６時間に
比較して非常に短時間で特性改善が可能である。
【００１６】
【発明の効果】上述したように本発明の半導体装置を用
いることにより、ポリシリＴＦＴ上に層間膜を設けても
従来に比べて非常に短時間（従来のプラズマ水素化時間
１６時間を３００分以下に短縮）でプラズマ水素化が行
え、ＴＦＴに用いるポリシリコン膜を表面に露出した構
造でプラズマ水素化を行う必要もなくプラズマ処理に対
しポリシリコン膜を保護した状態でも、ポリシリＴＦＴ
の特性改善が可能である。
いることにより、ポリシリＴＦＴ上に層間膜を設けても
従来に比べて非常に短時間（従来のプラズマ水素化時間
１６時間を３００分以下に短縮）でプラズマ水素化が行
え、ＴＦＴに用いるポリシリコン膜を表面に露出した構
造でプラズマ水素化を行う必要もなくプラズマ処理に対
しポリシリコン膜を保護した状態でも、ポリシリＴＦＴ
の特性改善が可能である。
【００１７】また、ポリシリコン膜からの水素脱離をＴ
ＤＳを用いた実験から、プラズマ水素化処理で導入した
水素は４５０℃以上で脱離することが分かり、プラズマ
水素化後に前記温度以上の熱履歴を経ることでポリシリ
ＴＦＴの特性が劣化することを防ぐためにも、プラズマ
水素化処理後は４５０℃以上の熱処理を行わないことが
必要である。
ＤＳを用いた実験から、プラズマ水素化処理で導入した
水素は４５０℃以上で脱離することが分かり、プラズマ
水素化後に前記温度以上の熱履歴を経ることでポリシリ
ＴＦＴの特性が劣化することを防ぐためにも、プラズマ
水素化処理後は４５０℃以上の熱処理を行わないことが
必要である。
【図１】本発明の原理を示す実験に用いた半導体装置構
造。
造。
【図２】図１に用いている構造のポリシリ中に含まれる
水素のプラズマ水素化時間依存性図。
水素のプラズマ水素化時間依存性図。
【図３】本発明のポリシリＴＦＴを含む半導体装置構造
図。
図。
【図４】図３のｎ−ｃｈポリシリＴＦＴ（ａ）Ｉｄ−Ｖ
ｇ特性（ｂ）しきい値のプラズマ水素化時間依存性図。
ｇ特性（ｂ）しきい値のプラズマ水素化時間依存性図。
【図５】従来例のｎ−ｃｈポリシリＴＦＴ構造図。
【図６】図５でのｎ−ｃｈポリシリＴＦＴの（ａ）Ｉｄ
−Ｖｇ特性（ｂ）しきい値、トラップ準位密度のプラズ
マ水素化時間依存性図。
−Ｖｇ特性（ｂ）しきい値、トラップ準位密度のプラズ
マ水素化時間依存性図。
１ シリコン基板 ２ ポリシリコン膜 ３ ノンドープＬＰＣＶＤＨＴＯ膜 ４ 熱酸化膜 ５ ＢＰＳＧ膜 ６ ゲート酸化膜 ７ ゲート電極 ８ アルミ電極 ９ ガラス基板 １０ ポリシリコン １１ ゲート酸化膜 １２ ゲート電極 １３ ＬＴＯ膜 １４ アルミ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｍ 7352−4Ｍ
Claims (4)
- 【請求項１】 ポリシリ薄膜トランジスタを含む半導体
装置において、薄膜トランジスタの拡散層を含むポリシ
リ膜の形成、ゲート絶縁膜の形成、ゲート電極上層の層
間膜の形成、及び電極の形成後、プラズマ水素化処理を
行う時、前記層間膜に用いるノンドープの酸化膜の厚さ
を２００ｎｍ以下とすることを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記ノンドープの酸化膜の上層に不純物
を含む酸化膜層を堆積した積層構造を層間膜に用いるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記プラズマ水素化処理時間が３００分
以下であることを特徴とする請求項１又は２記載の半導
体装置の製造方法。 - 【請求項４】 前記プラズマ水素化処理工程後に、４５
０℃を越える熱処理を行わないことを特徴とする請求項
１，２又は３記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234710A JP2536426B2 (ja) | 1993-09-21 | 1993-09-21 | 半導体装置の製造方法 |
| US08/308,447 US5470763A (en) | 1993-09-21 | 1994-09-19 | Method for manufacturing thin film transistor with short hydrogen passivation time |
| KR1019940023835A KR0162928B1 (ko) | 1993-09-21 | 1994-09-22 | 단시간 수소 패시베이션을 갖는 박막 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234710A JP2536426B2 (ja) | 1993-09-21 | 1993-09-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794746A true JPH0794746A (ja) | 1995-04-07 |
| JP2536426B2 JP2536426B2 (ja) | 1996-09-18 |
Family
ID=16975174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5234710A Expired - Fee Related JP2536426B2 (ja) | 1993-09-21 | 1993-09-21 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5470763A (ja) |
| JP (1) | JP2536426B2 (ja) |
| KR (1) | KR0162928B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8067313B2 (en) | 2009-02-04 | 2011-11-29 | Sony Corporation | Semiconductor device, method of manufacturing the same, and electronic apparatus |
| US8726332B2 (en) | 2008-10-27 | 2014-05-13 | Sony Corporation | Broadcast programming delivery apparatus, switcher control method, and computer program product |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3403812B2 (ja) * | 1994-05-31 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを用いた半導体装置の作製方法 |
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| JP2738315B2 (ja) * | 1994-11-22 | 1998-04-08 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP3499327B2 (ja) * | 1995-03-27 | 2004-02-23 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| KR0172548B1 (ko) * | 1995-06-30 | 1999-02-01 | 김주용 | 반도체 소자 및 그 제조방법 |
| JP2978746B2 (ja) * | 1995-10-31 | 1999-11-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2800743B2 (ja) * | 1995-11-15 | 1998-09-21 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| US5985740A (en) * | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6478263B1 (en) | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US6180439B1 (en) | 1996-01-26 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
| US6465287B1 (en) | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
| US6100562A (en) | 1996-03-17 | 2000-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US5899711A (en) * | 1996-10-11 | 1999-05-04 | Xerox Corporation | Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation |
| US6057182A (en) * | 1997-09-05 | 2000-05-02 | Sarnoff Corporation | Hydrogenation of polysilicon thin film transistors |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| US6734037B1 (en) * | 1999-10-13 | 2004-05-11 | Universität Konstanz | Method and device for producing solar cells |
| JP2002190535A (ja) * | 2000-12-21 | 2002-07-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| GB0222450D0 (en) * | 2002-09-27 | 2002-11-06 | Koninkl Philips Electronics Nv | Method of manufacturing an electronic device comprising a thin film transistor |
| JP2005072264A (ja) * | 2003-08-25 | 2005-03-17 | Seiko Epson Corp | トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器 |
| KR100785004B1 (ko) * | 2005-01-21 | 2007-12-11 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0687503B2 (ja) * | 1987-03-11 | 1994-11-02 | 株式会社日立製作所 | 薄膜半導体装置 |
| JPS6461062A (en) * | 1987-09-01 | 1989-03-08 | Ricoh Kk | Manufacture of thin film transistor |
| JPH0433331A (ja) * | 1990-05-29 | 1992-02-04 | Matsushita Electric Ind Co Ltd | 化合物半導体装置の製造方法 |
| US5225356A (en) * | 1991-01-14 | 1993-07-06 | Nippon Telegraph & Telephone Corporation | Method of making field-effect semiconductor device on sot |
| JPH04349637A (ja) * | 1991-05-28 | 1992-12-04 | Oki Electric Ind Co Ltd | アモルファスシリコン薄膜トランジスタアレイ基板の製造方法 |
| US5250444A (en) * | 1992-02-21 | 1993-10-05 | North American Philips Corporation | Rapid plasma hydrogenation process for polysilicon MOSFETs |
-
1993
- 1993-09-21 JP JP5234710A patent/JP2536426B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-19 US US08/308,447 patent/US5470763A/en not_active Expired - Lifetime
- 1994-09-22 KR KR1019940023835A patent/KR0162928B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8726332B2 (en) | 2008-10-27 | 2014-05-13 | Sony Corporation | Broadcast programming delivery apparatus, switcher control method, and computer program product |
| US8067313B2 (en) | 2009-02-04 | 2011-11-29 | Sony Corporation | Semiconductor device, method of manufacturing the same, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5470763A (en) | 1995-11-28 |
| KR0162928B1 (ko) | 1999-02-01 |
| JP2536426B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2536426B2 (ja) | 半導体装置の製造方法 | |
| JP3963961B2 (ja) | 半導体装置の作製方法 | |
| US8330165B2 (en) | Semiconductor device and method for forming the same | |
| JP2005175476A (ja) | 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法 | |
| CA2100065A1 (en) | Polysilicon thin film transistor | |
| KR100417539B1 (ko) | 반도체장치 | |
| JPH0457098B2 (ja) | ||
| US7781775B2 (en) | Production method of semiconductor device and semiconductor device | |
| JPH0395939A (ja) | 半導体装置の製造方法 | |
| JP3359794B2 (ja) | 半導体装置の作製方法 | |
| US6639245B2 (en) | Active matrix display device having high intensity and high precision and manufacturing method thereof | |
| JPH09129889A (ja) | 半導体装置の製造方法 | |
| JPH09321305A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| US5869360A (en) | Method for forming a thin film transistor | |
| JPH0738113A (ja) | 薄膜トランジスタの製造方法 | |
| JP3874815B2 (ja) | 半導体装置の作製方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JPH0969631A (ja) | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 | |
| JP4387477B2 (ja) | 半導体素子の製造方法 | |
| JPH09252135A (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JPH04268734A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1051000A (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070708 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |