JPH0433331A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH0433331A JPH0433331A JP14108690A JP14108690A JPH0433331A JP H0433331 A JPH0433331 A JP H0433331A JP 14108690 A JP14108690 A JP 14108690A JP 14108690 A JP14108690 A JP 14108690A JP H0433331 A JPH0433331 A JP H0433331A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- gas
- substrate
- semiconductor substrate
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 150000001875 compounds Chemical class 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000007789 gas Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000002844 melting Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 230000008018 melting Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 7
- 239000000969 carrier Substances 0.000 abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- 239000012298 atmosphere Substances 0.000 abstract description 3
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- 239000000470 constituent Substances 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明（よ 化合物半導体装置の製造方法に係るもので
あり、主く 高速 低消費電力を特徴とする化合物半導
体ディジタルＩＣや、高周波、低雑音を特徴とする化合
物半導体アナログＩＣなどへ化合物半導体素子の製造方
法である。
あり、主く 高速 低消費電力を特徴とする化合物半導
体ディジタルＩＣや、高周波、低雑音を特徴とする化合
物半導体アナログＩＣなどへ化合物半導体素子の製造方
法である。
従来の技術
従来の製造方法を第４図に示す。化合物半導体表面に導
電層を形成する方法として、まず第１に半絶縁性ガリウ
ムヒ素基板（１１Ｎ、、 例えばＳｉなどのイオンを
４０ｋｅＶの加速エネルギーで、 ６ Ｘ １０１２ｃ
ｍ −２の濃度で、注入をｎ型導電層（１２）となる領
域に施す（第４図ａ）。その後に Ｎ Ｓ Ｇ １３を
１０００人の膜厚で、ガリウム素基板（１１）上に形成
し 水素雰囲気中で、８５０℃１５分間の熱処理を行（
＼ ｎ型導電層（１２）を形成する（第４図ｂ）。
電層を形成する方法として、まず第１に半絶縁性ガリウ
ムヒ素基板（１１Ｎ、、 例えばＳｉなどのイオンを
４０ｋｅＶの加速エネルギーで、 ６ Ｘ １０１２ｃ
ｍ −２の濃度で、注入をｎ型導電層（１２）となる領
域に施す（第４図ａ）。その後に Ｎ Ｓ Ｇ １３を
１０００人の膜厚で、ガリウム素基板（１１）上に形成
し 水素雰囲気中で、８５０℃１５分間の熱処理を行（
＼ ｎ型導電層（１２）を形成する（第４図ｂ）。
発明が解決しようとする課題
このような従来方法でつくられた場合のｎ型導電層の深
さ方向のキャリアプロファイルを第５図に示す。
さ方向のキャリアプロファイルを第５図に示す。
この場合の特徴として、注入キャリアの分布（よ加速エ
ネルギーに比例した飛程Ｒｐを頂点に広がりをもった正
規分布状に形成され 飛程Ｒｐから浅い表面で（よ キ
ャリアの濃度が低くなっている。このような分布を持つ
ｎ型導電層は 例え（戯 電界効果型トランジスタの活
性層に用いた場合 ｎ型導電層の抵抗値が上がり、 ト
ランジスタの性能の良さを示す相互コンダクタンスを下
げる原因となム まｔ＝ ｎ型導電層にオーミック電
極を形成する場合においてＬ このような浅い表面での
キャリア濃度の低下により、オーミック電極の接触抵抗
の増大をまねき、素子動作に悪影響を及ぼす。
ネルギーに比例した飛程Ｒｐを頂点に広がりをもった正
規分布状に形成され 飛程Ｒｐから浅い表面で（よ キ
ャリアの濃度が低くなっている。このような分布を持つ
ｎ型導電層は 例え（戯 電界効果型トランジスタの活
性層に用いた場合 ｎ型導電層の抵抗値が上がり、 ト
ランジスタの性能の良さを示す相互コンダクタンスを下
げる原因となム まｔ＝ ｎ型導電層にオーミック電
極を形成する場合においてＬ このような浅い表面での
キャリア濃度の低下により、オーミック電極の接触抵抗
の増大をまねき、素子動作に悪影響を及ぼす。
課題を解決するための手段
このような問題を解決する方法として、イオン注入の前
もしくは後にガスを用いたプラズマ処理を行う。本発明
の化合物半導体装置の製造方法（よ半導体基板表面に
イオン注入及び熱処理を行う工程を含み、 前半導体基
板表面を、ガスを用いたプラズマ放電にさらすことによ
り、前半導体基板表面上へ 導電層を形成するもので
ある。また 本発明ζよ 半導体基板表面に イオン注
入及び熱処理を行う工程を含み、 前半導体基板表面を
ガスを用いたプラズマ放電にさらした後、前半導体基板
表面上に高融点金属を堆積して、前半導体基板表面に導
電層を形成する方法を提供する。
もしくは後にガスを用いたプラズマ処理を行う。本発明
の化合物半導体装置の製造方法（よ半導体基板表面に
イオン注入及び熱処理を行う工程を含み、 前半導体基
板表面を、ガスを用いたプラズマ放電にさらすことによ
り、前半導体基板表面上へ 導電層を形成するもので
ある。また 本発明ζよ 半導体基板表面に イオン注
入及び熱処理を行う工程を含み、 前半導体基板表面を
ガスを用いたプラズマ放電にさらした後、前半導体基板
表面上に高融点金属を堆積して、前半導体基板表面に導
電層を形成する方法を提供する。
作用
このような手段を用いると、ガスの成分である元素がイ
オン注入の飛程度Ｒｐより浅い表面付近に混入し それ
が後の熱処理によって活性化して、表面でのキャリアの
増加を促進する作用がある。
オン注入の飛程度Ｒｐより浅い表面付近に混入し それ
が後の熱処理によって活性化して、表面でのキャリアの
増加を促進する作用がある。
実施例
本発明の実施例を第１図に示す。半絶縁性ガリウムヒ素
基板上に選択的Ｊミｎ型導電層となる活性層２の形成の
ために Ｓｉイオン１００を４０ｋｅＶ、 ６． ＯＸ
１０”ｃｍ−”の条件で注入を行う（第１図ｇ）。次
に 半絶縁性ガリウムヒ素基板（１）表面に 例えばＳ
ＦｅとＣＦａの混合ガス２００を用いたりアクティブイ
オンエツチング法によるプラズマ処理を施す（第１図ｂ
）。遅疑に 高融点金属である例えＥ ＷＳｉを半絶
縁ガリウムヒ素基板上に２０００人の膜厚で堆積し ド
ライエツチングで、ＷＳｉゲート（３）を加工形成する
（第１図Ｃ）。その後に 再び、ＳＦａとＣＦ。
基板上に選択的Ｊミｎ型導電層となる活性層２の形成の
ために Ｓｉイオン１００を４０ｋｅＶ、 ６． ＯＸ
１０”ｃｍ−”の条件で注入を行う（第１図ｇ）。次
に 半絶縁性ガリウムヒ素基板（１）表面に 例えばＳ
ＦｅとＣＦａの混合ガス２００を用いたりアクティブイ
オンエツチング法によるプラズマ処理を施す（第１図ｂ
）。遅疑に 高融点金属である例えＥ ＷＳｉを半絶
縁ガリウムヒ素基板上に２０００人の膜厚で堆積し ド
ライエツチングで、ＷＳｉゲート（３）を加工形成する
（第１図Ｃ）。その後に 再び、ＳＦａとＣＦ。
の混合ガス３００を用いてプラズマ処理を行１．％
その後ＪＱ Ｓｉイオン４００を５０ｋｅＶ、 ５．
Ｏｘ １０’ ” ｃｍ−２の条件で注入してソース
、ドレイン、抵抗となるｎ導電層（４）を形成する（第
１図ｄ）。その後、選択的に低抵抗ソース、ドレイン抵
抗の電極となるｎ＋導電層（５）をＳｉイオン５００を
１００ｋｅＶ、 １ ｘ １０”ａｍ−”の注入量で注
入して形成する（第１図ｅ）。
その後ＪＱ Ｓｉイオン４００を５０ｋｅＶ、 ５．
Ｏｘ １０’ ” ｃｍ−２の条件で注入してソース
、ドレイン、抵抗となるｎ導電層（４）を形成する（第
１図ｄ）。その後、選択的に低抵抗ソース、ドレイン抵
抗の電極となるｎ＋導電層（５）をＳｉイオン５００を
１００ｋｅＶ、 １ ｘ １０”ａｍ−”の注入量で注
入して形成する（第１図ｅ）。
しかるのｔｌｘ ＮＳＧ膜６を１０００人の膜厚で堆
積し 水素雰囲気中で、８５０℃、１５分の熱処理を行
う（第１図ｆ）。最後α Ｎ５Ｇ（６）を除去した後ソ
ース、ドレイン電塚 抵抗電極となるオーミック電極（
７）を形成してトランジスタＴｒ及び、抵抗（Ｒ）を形
成する（第１図ｇ）。本実施例では化合物半導体にガリ
ウムヒ素を用いた力＜、 ＩｎＰなどの他の化合物半
導体でもかまわない。また プラズマ処理としてＳＦｅ
とＣＦａの混合ガスを用いた力（例えば５ｉＦａなどの
他のガスや、ＳＦｓ単独でｋ あらゆるガスにおよんで
とり行ってもかまわなし）。本実施例で形成した 活性
層（２）の深さ方向のキャリアプロファイルを第２図に
示す。飛程Ｒｐより浅い表面付近でキャリア濃度力丈
従来例に比べ１．５倍程度増加している。また 本実施
例において、ＳＦｅとＣＦ４ガスのＦｅ 混合比 （）を変化させたときの抵抗のＳＦｅ＋ＣＦ４ 値を第３図に示す。プラズマ処理を行っていない未処理
のときに比べ 抵抗値か半分程度に減少している。これ
は注入表面でキャリア濃度の増加にほかならない。
積し 水素雰囲気中で、８５０℃、１５分の熱処理を行
う（第１図ｆ）。最後α Ｎ５Ｇ（６）を除去した後ソ
ース、ドレイン電塚 抵抗電極となるオーミック電極（
７）を形成してトランジスタＴｒ及び、抵抗（Ｒ）を形
成する（第１図ｇ）。本実施例では化合物半導体にガリ
ウムヒ素を用いた力＜、 ＩｎＰなどの他の化合物半
導体でもかまわない。また プラズマ処理としてＳＦｅ
とＣＦａの混合ガスを用いた力（例えば５ｉＦａなどの
他のガスや、ＳＦｓ単独でｋ あらゆるガスにおよんで
とり行ってもかまわなし）。本実施例で形成した 活性
層（２）の深さ方向のキャリアプロファイルを第２図に
示す。飛程Ｒｐより浅い表面付近でキャリア濃度力丈
従来例に比べ１．５倍程度増加している。また 本実施
例において、ＳＦｅとＣＦ４ガスのＦｅ 混合比 （）を変化させたときの抵抗のＳＦｅ＋ＣＦ４ 値を第３図に示す。プラズマ処理を行っていない未処理
のときに比べ 抵抗値か半分程度に減少している。これ
は注入表面でキャリア濃度の増加にほかならない。
発明の効果
本発明によれば プラズマガスの成分元素が浅い表面に
混入し それによりキャリア濃度が増加し 高性能化合
物半導体装置を容易に実現することのできるすぐれた効
果を発揮することができる。
混入し それによりキャリア濃度が増加し 高性能化合
物半導体装置を容易に実現することのできるすぐれた効
果を発揮することができる。
第１図（ａ）〜（ｇ）は本発明の一実施例である化合物
半導体装置の製造方法の工程断面医 第２図、第３図は
本実施例の方法のキャリアプロファイル抵抗のＳＦａ分
圧比依存性を示す医 第４図（ａ）、（ｂ）は従来の製
造工程断面医 第５図は従来の方法によるキャリアプロ
ファイルを示す図であ４１・・・・半絶縁性ガリウムヒ
素基板、 ２・・・・活性態 ３・・・・ＷＳｉゲート
、 ４・・・・ｎ導電凰 ５・・・・ｎ“導電凰 ６・
・・・ＮＳＧ、 ７・・・・オーミック電翫代理人の氏
名 弁理士 粟野重孝 はか１名菓 図 ｃｄ） 第 第 図 υ ＃ ６０ 、？ρ ｌρＯ３Ｆ＆ ＳＦＩ ＋ ＣＦ４ ”’ 第 図 （ａＬ） １Ｚｙｔａ＠電層 第 因 壕さ （μ帆）
半導体装置の製造方法の工程断面医 第２図、第３図は
本実施例の方法のキャリアプロファイル抵抗のＳＦａ分
圧比依存性を示す医 第４図（ａ）、（ｂ）は従来の製
造工程断面医 第５図は従来の方法によるキャリアプロ
ファイルを示す図であ４１・・・・半絶縁性ガリウムヒ
素基板、 ２・・・・活性態 ３・・・・ＷＳｉゲート
、 ４・・・・ｎ導電凰 ５・・・・ｎ“導電凰 ６・
・・・ＮＳＧ、 ７・・・・オーミック電翫代理人の氏
名 弁理士 粟野重孝 はか１名菓 図 ｃｄ） 第 第 図 υ ＃ ６０ 、？ρ ｌρＯ３Ｆ＆ ＳＦＩ ＋ ＣＦ４ ”’ 第 図 （ａＬ） １Ｚｙｔａ＠電層 第 因 壕さ （μ帆）
Claims (3)
- （１）半導体基板表面に、イオン注入及び熱処理を行う
工程を含み、前半導体基板表面を、ガスを用いたプラズ
マ放電にさらすことにより、前半導体基板表面に、導電
層を形成することを特徴とする化合物半導体装置の製造
方法。 - （２）半導体基板表面に、イオン注入及び熱処理を行う
工程を含み、前半導体基板表面をガスを用いたプラズマ
放電にさらした後、前半導体基板表面上に、高融点金属
を堆積して、前半導体基板表面に導電層を形成すること
を特徴とする化合物半導体装置の製造方法。 - （３）特許請求の範囲第１項及び第２項において、ＳＦ
＿６ガスもしくはＳＦ＿６とそれ以外のガスの混合ガス
を用いることを特徴とする化合物半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14108690A JPH0433331A (ja) | 1990-05-29 | 1990-05-29 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14108690A JPH0433331A (ja) | 1990-05-29 | 1990-05-29 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433331A true JPH0433331A (ja) | 1992-02-04 |
Family
ID=15283883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14108690A Pending JPH0433331A (ja) | 1990-05-29 | 1990-05-29 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470763A (en) * | 1993-09-21 | 1995-11-28 | Nec Corporation | Method for manufacturing thin film transistor with short hydrogen passivation time |
-
1990
- 1990-05-29 JP JP14108690A patent/JPH0433331A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470763A (en) * | 1993-09-21 | 1995-11-28 | Nec Corporation | Method for manufacturing thin film transistor with short hydrogen passivation time |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3461361A (en) | Complementary mos transistor integrated circuits with inversion layer formed by ionic discharge bombardment | |
| US4043849A (en) | Planar diffusion method for an I2 L circuit including a bipolar analog circuit part | |
| US4341571A (en) | Method of making planar devices by direct implantation into substrate using photoresist mask | |
| JPH0361346B2 (ja) | ||
| JPH0433331A (ja) | 化合物半導体装置の製造方法 | |
| JPS635518A (ja) | 半導体装置の製造方法 | |
| JP4104891B2 (ja) | 半導体装置の製造方法 | |
| JPS58103122A (ja) | 化合物半導体装置の製造方法 | |
| JPH03224241A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JP3090089B2 (ja) | 半導体装置の製造方法 | |
| JPH0922892A (ja) | 化合物半導体装置の製造方法 | |
| JPS6366970A (ja) | 高耐圧多結晶シリコン薄膜トランジスタとその製造法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPH01260816A (ja) | 化合物半導体装置の製造方法 | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JP2808753B2 (ja) | ＩｎＰの導電層形成方法 | |
| KR980005825A (ko) | 반도체 소자의 제조방법 | |
| CN117457482A (zh) | 一种提高p-GaN源漏区域掺镁浓度的方法 | |
| JPH0245332B2 (ja) | ||
| JPS63157474A (ja) | 半導体装置の製造方法 | |
| JPS62291070A (ja) | 半導体装置の製造方法 | |
| JPH01175770A (ja) | 半導体装置の製造方法 | |
| JPH08124939A (ja) | 半導体装置の製造方法 | |
| JPH028457B2 (ja) |