JPH0794413A - 集積回路の配線方法及び集積回路における穴又は溝の埋め込み配線方法並びにマルチチャンバー基板処理装置 - Google Patents
集積回路の配線方法及び集積回路における穴又は溝の埋め込み配線方法並びにマルチチャンバー基板処理装置Info
- Publication number
- JPH0794413A JPH0794413A JP25751293A JP25751293A JPH0794413A JP H0794413 A JPH0794413 A JP H0794413A JP 25751293 A JP25751293 A JP 25751293A JP 25751293 A JP25751293 A JP 25751293A JP H0794413 A JPH0794413 A JP H0794413A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- discharge
- substrate
- wiring
- sputter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
次世代の配線技術を提供する。 【構成】 スパッタ放電をスパッッタされたターゲット
11の材料の電離のみで維持しながら、スパッタされた
ターゲット11の材料を基板10の表面に到達させて被
着させ配線する。基板10の表面に形成された穴又は溝
を埋め込み配線する場合に好適に採用され、スパッタ粒
子は放電用ガスにより散乱されることなく穴又は溝に確
実に堆積する。放電電流密度は130mA/平方センチ
メートル以下に抑えられ、制御可能な範囲の成膜速度が
確保される。放電用ガスを用いた放電を最初に行う場合
も、当該放電中基板10はスパッタ成膜室1から隔離さ
れた予備室4内に配置され、放電用ガスによる汚損が防
止される。
Description
路における配線方法及びその配線方法に使用される基板
処理装置に関する。尚、本願明細書では、「集積回路」
は、通常の意味よりも広く、「基板表面に微細回路を集
積することにより製作される電子部品一般」の意味で使
用されている。従って、「集積回路」には、液晶表示板
中の微細回路等も含まれる。
積回路は、周知のように、半導体基板の表面に微細な回
路を配線することで作製されている。基板表面上への配
線は、所望の導電材料よりなる薄膜を基板表面に堆積さ
せる成膜技術が必要であり、現在までのところ、配線用
の成膜技術としては、マグネトロンスパッタ等のスパッ
タリングによるものが主流になっている。材料面でいえ
ば、Al又はAl合金を使用する場合が多く、典型的に
は、Al−Si−Cu合金が最も頻繁に使用されてい
る。
めざましく、LSIからVLSI,ULSIへと、集積
度が飛躍的に増大している。高集積化の過程は、配線技
術の面からみれば「配線の微細化」の過程であり、回路
の線幅がどんどん狭くなってきている。これと並行し
て、回路の高機能化等を背景として、多層配線等に見ら
れるように、回路の複雑化,三次元化等も顕著な傾向で
ある。
高集積度化,高機能化する集積回路にあっては、従来主
流であった配線技術についてもその限界が感じられるよ
うになってきている。例えば、多層配線構造を採る場合
の層間スルーホールの配線やトランジスタの電極用コン
タクホールの配線(正確には「埋め込み」)の分野にお
いて、従来型のスパッタリングによる配線の限界が指摘
されている。即ち、スパッタリングによる膜堆積は基板
表面でいわゆる「等方的」であるため、穴又は溝の内部
にのみ膜を堆積させることは困難である。穴又は溝の縁
の部分から堆積膜が盛り上がるようにして形成され、穴
又は溝の内部に「ボイド」と呼ばれる隙間が形成されて
しまう。
4Mから16Mをにらんだ配線技術においては、穴のア
スペクト比(穴の深さ/穴の径,溝の場合は溝の深さ/
溝の幅)はますます大きくなる傾向にあるが、上述のよ
うな従来の一般的なスパッタリングでは、アスペクト比
1(デザインルールで1〜0.8μm程度の線幅)ぐら
いまでが限度であろうといわれている。
ー光を照射して膜をリフローさせることによって改善を
図る試みも成されているが、それでもアスペクト比は2
までとされている(Shi-Qing Wang, "Filling of conta
cts and interconnects withCu under XeCl excimer la
ser", J. Vac. Sci. Technol. B 10(1), Jan/Feb 1992,
P160 参照)。また、スパッタ粒子の飛行方向を揃えて
基板に垂直にスパッタ粒子を入射させるコリメートスパ
ッタ(コヒーレントスパッタともいう)の手法もこの分
野への応用が盛んに検討され、シミュレーション上は2
を超えるアスペクト比の埋め込みが可能であるとの報告
がされている(F. H. Baumann et al, "APPLICATION AN
D CONSTRAINTS COLLIMATED SPUTTERING" June 8-9, 199
3 VMIC Conference, P412-417 参照)。しかしながら、
コリメートスパッタは、コリメーターの部分でのスパッ
タ粒子の損失があるため、成膜速度が遅く、この点が実
用化の最大の障害になると予想されている。前掲の報告
でも、シミュレーション上、スループットの点は完全に
度外視されている。
線について、気相化学成長(以下、CVD)を応用する
試みが以前より成されている。CVDを用いたものとし
ては、特定の下地材料の上にのみCVD膜が成長するこ
とを利用した選択CVD法によるものが最も盛んに研究
されており、W等を用いたコンタクトホールの埋め込み
技術として実用化に最も近い位置を占めていると考えら
れている。しかし、このCVDも、配線抵抗が高い等の
膜質上の問題やスパッタに比べスループットが依然低い
等の問題を抱えており、全ての課題をクリアする技術と
はいい難い。
述べると、上記配線抵抗の問題が一般論として浮上して
いる。即ち、線幅が1ミクロン程度以下の配線になる
と、一般的に電流密度が高くなって配線抵抗が無視し得
なくなる。特に、大規模論理LSIのような集積回路で
は、配線抵抗に起因した配線遅延が問題となっており、
配線の低抵抗化が高集積度化の重要な要素技術になって
いる。この点で、現在のAl合金配線はその限界が感じ
られるようになってきており、Alよりも低抵抗の配線
材料の模索が行われている。また、微細化,高集積化に
伴い、マイグレーション耐性の問題も顕在化してきた。
即ち、不純物の混入等に起因したエレクトロマイグレー
ションや堆積膜のストレスに起因したストレスマイグレ
ーションは、電流密度の増大とともに避けられない問題
となっている。マイグレーション現象そのものがよく分
かっていない面もあるが、材料変更によるマイグレーシ
ョン耐性向上の可能性も盛んに検討されている。
けるプロセス面及び材料面での各課題を考慮して成され
たものであり、集積回路の高集積度化,高機能化に対応
した次世代の配線技術を提供していくことを目的として
いる。
め、本願の請求項1に記載の配線方法は、基板表面に微
細回路を形成して集積回路を製作する際に行われる配線
方法であって、配線すべき基板を真空室内に配置し、配
線すべき材料から構成されたターゲットを当該真空室内
に配置し、当該ターゲットを望む空間に所定の電界及び
磁界を設定してその空間にスパッタ放電を生じさせ、そ
のスパッタ放電をスパッッタされたターゲットの材料の
電離のみで維持しながら、スパッタされたターゲットの
材料を前記基板表面に到達させて被着させる工程を含む
という構成を有する。また、同様の目的を達成するた
め、本願の請求項2に記載の埋め込み配線方法は、基板
表面に微細回路を形成して集積回路を製作する際に行わ
れる配線方法であって、所定の穴又は溝が表面に形成さ
れた基板を真空室内に配置し、配線すべき材料から構成
されたターゲットを当該真空室内に配置し、当該ターゲ
ットを望む空間に所定の電界及び磁界を設定してその空
間にスパッタ放電を生じさせ、そのスパッタ放電をスパ
ッッタされたターゲットの材料の電離のみで維持しなが
ら、スパッタされたターゲットの材料を前記基板表面に
到達させて前記穴又は溝を埋め込み配線するという構成
を有する。また、同様の目的を達成するため、本願の請
求項3に記載の方法は、上記請求項1又は2に記載の構
成において、スパッタされたターゲットの材料の電離の
みで放電を維持する際に、ターゲット電流密度を1平方
センチメートルあたり130ミリアンペア以下に抑える
という構成を有する。また、同様の目的を達成するた
め、本願の請求項4に記載の方法は、請求項1,2又は
3に記載の方法であって、スパッタ成膜室と、スパッタ
成膜室の内部を排気する成膜室排気系と、スパッタ成膜
室に放電用ガスを導入するガス導入系と、スパッタ成膜
室に隣接して配置された予備室と、予備室の内部を排気
する予備室排気系と、スパッタ成膜室と予備室との間の
出入り口を閉じて隔離するゲートバルブとを備えた基板
処理装置を使用し、予備室内に基板を配置して予備室内
を排気するとともにゲートバルブが閉じた状態でスパッ
タ成膜室に放電用ガスを導入して放電用ガスによるスパ
ッタ放電を生じさせ、しかるのちに放電用ガスの供給を
停止するとともにスパッタ成膜室の内部を排気し、スパ
ッタ成膜室の内部が所定の真空度以下に達した状態でス
パッタ材料のみによる放電を維持させ、その後ゲートバ
ルブを開いて基板をスパッタ成膜室内に搬入してスパッ
タ成膜する工程を含むという構成を有する。さらに、同
様の目的を達成するため、本願の請求項5に記載の基板
処理装置は、請求項1,2,,3又は4に記載の方法に
使用される基板処理装置であって、スパッタ成膜室と、
スパッタ成膜室におけるスパッタ成膜の前又は後に行わ
れる処理を行う処理室と、スパッタ成膜室と処理室との
間に介在された予備室とを備え、前記スパッタ成膜室
は、スパッタされた材料のみで放電が維持される自己維
持型スパッタを行うものであるという構成を有する。
は、スパッタされたターゲットの材料の電離のみでスパ
ッタ放電が維持される。そして、放電空間にはアルゴン
等の放電用ガスが存在せず、スパッタされたターゲット
の材料はこれらのガスにより散乱されることなく、その
まま基板に向かう。
は、本願発明の配線方法を実施するための基板処理装置
の概略を説明する正面図である。
室1と、スパッタ成膜室1の内部を排気する成膜室排気
系2と、スパッタ成膜室1に放電用ガスを導入するガス
導入系3と、スパッタ成膜室1に隣接して配置された予
備室4と、予備室4の内部を排気する予備室排気系5
と、スパッタ成膜室1と予備室4との間の出入り口を閉
じて両者を隔離するゲートバルブ6とから主に構成され
ている。そして、スパッタ成膜室1の内部には、ターゲ
ット11と、ターゲット11に対向するようにして配置
された基板ホルダー12と、ターゲット11の背後に配
置されたマグネトロン陰極13とが配置されている。ス
パッタ成膜室1は、平板マグネトロン構造を採用する通
常のスパッタ装置におけるものとほぼ同様であり、従っ
て詳細な説明は省略する。
は、図1のスパッタ成膜室1における放電機構として、
自己維持型スパッタ放電を採用する点である。自己維持
型スパッタ放電は、本願の特許法第30条第4項の申立
の対象となった「第40回応用物理学関係連合講演会」
及び「同講演予稿集No.2,393頁」において開示
されている。この自己維持型スパッタ放電は、スパッタ
されたターゲットの材料の電離のみで放電を維持させる
ものである。
用ガス分子が電界によって加速されてターゲットに衝突
し、この衝突によってターゲットから粒子をはじき出す
過程であった。ターゲットからはじき出されるのは、材
料粒子だけではなく相当量の電子もはじき出される。こ
の電子は、放電空間に存在する中性放電用ガスを電離
し、電離した放電用ガスがさらにターゲットをスパッタ
する。このような過程を繰り返して放電が維持される。
従来の一般的なスパッタ放電は、上述のように放電空間
に存在するアルゴン等の放電用ガス分子の存在が不可欠
なものであった。しかしながら、自己維持型スパッタ放
電は、スパッタされたターゲットの材料の電離のみで放
電が維持され、放電用ガスの介在が不要である。
の条件は、スパッタ率(1個のイオンの入射によりスパ
ッタされる原子の数)が大きいことである。例えば、ス
パッタ率をSとし、電流密度jの一価の陽イオンがター
ゲットに衝突した場合を想定すると、はじき出されるス
パッタ粒子束はSjで与えられる。このスパッタ粒子束
が、放電空間においてαの確率でイオン化されるものと
し、更にイオン化されたスパッタ粒子のうちβの割合だ
けが加速されて再びターゲットに戻るものとする。この
ターゲットに戻るイオンの電流密度は、βαSjで与え
られる。もしターゲットからスパッタされた材料のみで
放電を維持しようとすれば、このβαSjは、そのイオ
ン電流を発生させるもとになった元のイオン電流jを上
回らなくてはならない。αやβは1以下であるのは明か
であるから、スパッタ率Sが少なくとも1以上でなけれ
ばならないことになる。
類により変化するが、現在主流であるAlのアルゴンイ
オンによるスパッタの場合は1前後であり(麻蒔立男著
「薄膜作成の基礎(第2版)」(日刊工業新聞社発行)
155−157頁参照)、現在行われている方式でのス
パッタの場合は、上記自己維持型の放電は殆ど不可能で
ある。Alよりスパッタ率の大きなものは、Cu,A
g,Au等であり(同156−157頁参照)、これら
の材料がこの方式の放電に適している。
大のメリットは、形成された配線内の不純物が激減(理
論的には零)することである。即ち、アルゴン等の放電
用ガスを使用するスパッタ成膜の本質的な欠点は、放電
に関与したガス分子が膜の内部に混入し、配線内の不純
物になるということである。混入した不純物は、配線抵
抗を増加させたり、エレクトロマイグレーションの原因
になったりする。このため、スパッタリングという手法
そのものを、「来るべき16M,64M時代には、配線
技術の主役の座を降りざるを得ないであろう」と評価す
るのが一般的であった。
低抵抗化という課題を抱えている。本願の発明者は、上
記Alよりスパッタ率の大きな材料であるCu,Ag,
Au等がいずれもAlより低抵抗の材料であることに気
が付いた。即ち、Auは2.35μΩcm、Cuは1.
67μΩcm、Agは1.59μΩcmである。また、
「1993年電気化学協会シンポジウム予稿集」の第2
7頁1−2行には、Cu系がAl系より約60倍のエレ
クトロマイグレーション耐性が得られる見通しであると
の報告もなされている。
して次世代の配線技術を可能性を指摘していると解釈し
た。即ち、材料面では従来のAlに代えCu,Ag,A
u等の材料を使用し、プロセス面では上記自己維持型の
スパッタ放電を採用すれば、不純物が少なく、配線抵抗
が低減され、高マイグレーション耐性の配線が得られる
こととなり、サブハーフミクロンをにらんだ配線技術と
して理想的なものになる。
用して、本実施例の配線方法を具体的に説明する。ま
ず、ゲートバルブ6を閉じた状態にして予備室4に基板
10を搬入し、予備室出入りバルブ41を閉じるととも
に予備室排気系5により予備室4の内部を所定の真空度
まで排気する。また、ガス導入系3によりスパッタ成膜
室1に放電用ガス(例えばアルゴン)を導入し、マグネ
トロン陰極13と基板ホルダー12との間に必要な電圧
を印加して放電用ガスを使用した従来と同様のスパッタ
放電を生じさせる。
ブを閉じてガスの供給を止め、再度排気を行い、1×5
-5Torr以下の真空度に保持する。このようなガス供給停
止及び排気の後も、放電は前述のメカニズムにより維持
される。即ち、放電は自己維持型となって継続する。そ
して、放電状態が安定した後、ゲートバルブ6を開いて
基板10をスパッタ成膜室1内に搬入し、基板ホルダー
12上に配置して自己維持型スパッタ放電により成膜を
行う。そして、ターゲット11の材料としては、Cu,
Ag,Au又はこれらいずれかの合金等から適宜選択さ
れる。即ち、上記自己維持型スパッタ放電が可能な程度
の大きなスパッタ率を持ち、低抵抗でマイグレーション
耐性に優れた材料がターゲット材料として採用される。
適宜露光,エッチング等の工程を経て配線がパターニン
グされることは勿論である。上述のように、放電用ガス
を使用した従来と同様のスパッタ放電を最初に生じさせ
るのは、言うまでもなく最初から自己維持型スパッタ放
電を動作させるのが困難だからである。この場合も、放
電用ガスを使用した放電の動作中基板10はスパッタ成
膜室1から隔離された予備室4中に配置されているの
で、放電用ガスによる基板の汚染が完全に防止されてい
る。
を備えた装置も好適に採用される。即ち、スパッタ成膜
室1内に配置された基板10を被うようにして、ターゲ
ット11から基板10を見通せないようにしてシャッタ
を配置させることのできる機構を備えると好適である。
シャッタ機構を備えた装置の場合には、基板10は当初
からスパッタ成膜室1に搬入されるようにしてもよい。
この場合、当初行われる放電用ガスを使用したスパッタ
放電の動作中は、当該シャッタを閉じた状態にし、自己
維持型スパッタ放電に移行した後、シャッタを開いてス
パッタ成膜を行うようにすると上記同様良い結果が得ら
れる。
いて補足的に説明する。従来の技術において説明したよ
うに、最近の集積回路は、アスペクト比2を超える深い
穴や溝を導電材料で埋め込むような配線を行う必要性が
増している。請求項2の発明は、このような埋め込み配
線に請求項1の発明を利用するものである。
的なスパッタ放電が高アスペクト比の穴又は溝の埋め込
みに不適であった主な原因は、放電用ガス分子によるス
パッタ原子の散乱であることが判明した。即ち、スパッ
タされたターゲットの材料は基板に向かって放電空間を
飛行していくが、放電空間には多数の放電用ガス分子が
存在していて、その放電用ガス分子によりスパッタ原子
は散乱されてしまう。特に、穴や溝の埋め込みの場合に
は、穴や溝にめがけてスパッタ原子が飛行してきても、
その穴や溝の上空に放電用ガス分子が存在すると、これ
により散乱されて穴や溝の内部に達するのが困難になっ
てしまう。
パッタ放電はスパッタされたターゲット材料の電離のみ
で放電が維持されるため、放電空間にはアルゴン等の放
電用ガス分子は存在しない。原理的には、零である。従
って、上記のような放電用ガス分子によるスパッタ原子
の散乱は無くなり、穴又は溝にめがけて飛んできたスパ
ッタ原子は、そのまま確実に穴又は溝の内部に達して堆
積する。この結果、高アスペクト比の穴又は溝を確実に
埋め込み配線することが可能となる。さらに、この方法
によれば、コリメートスパッタのように飛行途中でスパ
ッタ原子を損失させる部材が存在しないので、効率がよ
く、高スループットが期待できる。
足的に説明する。実は一般に知られていないことである
が、上記自己維持型スパッタ放電は、スパッタされた材
料のみで放電を維持しようとするため放電電流が相当程
度大きくならざるを得ず、これが実用上意外な欠点にな
る。即ち、集積回路の配線では、膜厚は一般に0.5〜
1μm程度である。そして、基板の搬送やシャッターの
駆動等の装置の機械的運動の制御性の点からいうと、必
要な精度での制御が可能な膜作製時間は1秒以上であ
り、それ以下では必要な精度で再現性を確保するのが困
難である。さらに、膜厚分布の点からいうと、±5%の
以下の均一性が望まれる。これらの事情から、制御可能
な成膜速度は、大体3μm/分程度以下である。
速度に影響を与える要因としては、(1)ターゲットと
基板の幾何学的相対的位置関係,(2)ターゲットに投
入する電力密度(或いはターゲット印加電圧とターゲッ
ト面電流密度),(3)スパッタ圧力(ガス圧力),の
三項である。このうち、自己維持型スパッタ放電では、
アルゴン等の放電用ガスが存在しない状態で行うので、
(3)のスパッタ圧力については考慮の必要がない。
第一要因であるターゲットと基板の相対的位置関係を変
更して、ターゲットと基板の間隔を大きくすることによ
り成膜速度を低減することができる。しかし、ターゲッ
トと基板の間隔を大きくしすぎると、膜厚分布の均一性
が劣化する可能性がある。また、基板に付着しない膜が
スパッタ室等の壁面や室内構造物の表面に多く付着する
ようになり、ターゲットから取り出すスパッタ材料の有
効利用率が悪化するとともに、不要な被膜が剥離してゴ
ミの発生源となり易くなる。ゴミ(微粒子)は集積回路
の製造工程で最も嫌われる。このような理由により、タ
ーゲットと基板の間隔を大きくして性膜速度を低くする
方策は非現実的である。結局、実用的な成膜速度の調整
手段は、(2)のターゲット面における電力密度或いは
電流密度の制御ということになる。
連合講演会講演予稿集No.2,393頁」に、「自己
維持スパッタは臨界電流値8.5A以上で形成され」と
記載されているように、自己維持型スパッタ放電におけ
る放電電流の一つの下限値は8.5Aである。しかしな
がら、発明者らの検討によれば、8.5Aの電流を大き
く上回る電流で放電させて配線を行った場合、上記3μ
m/分を大きく上回る成膜速度となり、集積回路の配線
用としては殆ど不適なものになってしまうことが判明し
た。
流密度(ターゲットに流れる電流をそのターゲットの表
面積で割った値)を130mA/平方センチメートル以
下にすれば、制御可能な成膜速度になることが判明し
た。勿論、成膜速度は、電流密度だけではなく、堆積さ
せる材料や下地の状態等によって変わるから、この値以
上の電流密度でも大丈夫な場合もあるが、この値以下に
放電を保持すれば、膜厚の制御性が確実に確保でき、集
積回路の配線用に充分実用可能である。尚、上記説明は
電流密度の制御例であるが、放電電圧(ターゲット印加
電圧)を調整して電力密度を制御するやり方もある。
明する。図2は、請求項5の発明の実施例を説明する平
面概略図である。請求項5の発明は、請求項1,2,3
又は4の方法を実施するのに適したマルチチャンバー基
板処理装置の例であり、図2に示すように、スパッタ成
膜室1と、スパッタ成膜室1におけるスパッタ成膜の前
又は後に行われる処理を行う処理室7と、スパッタ成膜
室1と処理室7との間に介在された予備室4とを備えて
いる。例えば、Si基板上にCu配線膜を形成させる場
合、下地のSi中へのCuの拡散等を防止するため、C
u配線に先立ちチタンナイトライド等の薄膜を薄く堆積
させる場合がある。このような場合、図2に示す処理室
7の一つは、チタンナイトライドをCVD法等により堆
積させるよう構成される。また、配線材料の堆積後、平
坦化等のため加熱により堆積膜をリフローさせる必要が
ある場合は、処理室7の一つが所定の加熱機構を持った
ものに構成される。
の一つの特徴は、中央に配置された予備室4を共通にし
てその周りに複数の処理室7を配置している点である。
このようなレイアウトによれば、空間が効果的に節約さ
れるとともに搬送系が複雑にならないので装置全体が簡
略化される。尚、予備室4には二つのロードロック室8
が隣接して並設されており、基板はロードロック室8を
経由して予備室4に出入りするようになっている。各々
の室の境界には不図示のゲートバルブが配置されてい
て、処理中には適宜ゲートバルブが閉じられ、スパッタ
成膜室1や各処理室7を相互に独立した雰囲気とする。
これによって、各室相互の雰囲気の干渉に起因した汚染
を防止している。
成膜室1と予備室4との動作関係は、前述の図1に示す
実施例の場合と同様である。図2に示す基板処理装置に
よれば、請求項1,2,3又は4に示された工程ととも
にその前後の必要な工程を連続的にかつ効率よく実施す
ることでき、極めて生産性の高いプロセスを可能にす
る。
配線において、ゲートバルブを開いた状態でスパッタ成
膜を行うようにしてもよい。即ち、自己維持型スパッタ
放電では放電用ガスが元々存在しないので、ゲートバル
ブを開いた状態で成膜を行っても放電用ガスの漏洩等の
心配が無い。この場合、ゲートバルブを開いた状態でス
パッタ成膜を行うようにすると、以下のようなメリット
がある。即ち、まず第一に、スパッタ成膜室は専用の排
気ポンプで通常排気されるが、ゲートバルブを開いた状
態にすると、スパッタ成膜室は専用のポンプの他に予備
室の排気ポンプによっても排気されるため、スパッタ成
膜室の実効排気速度が大きくなり、成膜中の真空のバッ
クグラウンド圧力が低下して高品質の薄膜が形成でき
る。第二に、ゲートバルブが開いているので、成膜後基
板を予備室に搬送する際にゲートバルブ開閉の動作をす
る必要がない。このため、開閉に要する時間が省かれ、
装置全体としての生産性が向上する。特に、大量の基板
を高速で連続処理する必要があるような場合、ゲートバ
ルブの開閉動作無しに順次基板を搬出入できる本願発明
の構成は、大変な意義がある。
記載の配線方法によれば、スパッタされたターゲットの
材料のみで放電を維持しつつ配線材料の堆積がされるの
で、放電用ガスが不純物として配線材料中に混入するこ
とが無くなり、その結果、配線抵抗が低減され、高マイ
グレーション耐性の配線が得られ、サブハーフミクロン
をにらんだ次世代配線技術として理想的なものになる。
また、請求項2に記載の埋め込み配線方法によれば、放
電用ガス分子によるスパッタ材料の散乱は無く、穴又は
溝にめがけて飛んできたスパッタ材料はそのまま確実に
穴又は溝の内部に達して堆積するので、高アスペクト比
の穴又は溝を確実に埋め込み配線することが可能とな
る。従って、多層配線構造等が駆使される今後の集積回
路の配線にとって最適なものとなる。また、請求項3に
記載の方法によれば、上記請求項1又は2に記載の効果
に加え、成膜速度が制御可能な範囲内に抑えられるの
で、膜厚の制御性,再現性が確実に確保でき、これらの
方法の実用化に大きく役立つ。また、請求項4に記載の
方法によれば、上記請求項1,2又は3に記載の効果に
加え、放電用ガスを使用した放電の動作中基板はスパッ
タ成膜室から隔離された予備室中に配置されているの
で、放電用ガスによる基板の汚染が完全に防止され、放
電用ガスを使用した放電を最初に行う場合でも、放電用
ガス分子の混入による高抵抗化や低マイグレーション耐
性化等の問題が回避される。さらに、請求項5に記載の
基板処理装置によれば、請求項1,2,3又は4に示さ
れた工程とともにその前後の必要な工程を連続的にかつ
効率よく実施することでき、極めて生産性の高いプロセ
スを可能にする。
装置の概略を説明する正面図である。
である。
ルブを閉じてガスの供給を止め、再度排気を行い、1×
10 −5Torr以下の真空度に保持する。このような
ガス供給停止及び排気の後も、放電は前述のメカニズム
により維持される。即ち、放電は自己維持型となって継
続する。そして、放電状態が安定した後、ゲートバルブ
6を開いて基板10をスパッタ成膜室1内に搬入し、基
板ホルダー12上に配置して自己維持型スパッタ放電に
より成膜を行う。そして、ターゲット11の材料として
は、Cu,Ag,Au又はこれらいずれかの合金等から
適宜選択される。即ち、上記自己維持型スパッタ放電が
可能な程度の大きなスパッタ率を持ち、低抵抗でマイグ
レーション耐性に優れた材料がターゲット材料として採
用される。
Claims (5)
- 【請求項1】 基板表面に微細回路を形成して集積回路
を製作する際に行われる配線方法であって、配線すべき
基板を真空室内に配置し、配線すべき材料から構成され
たターゲットを当該真空室内に配置し、当該ターゲット
を望む空間に所定の電界及び磁界を設定してその空間に
スパッタ放電を生じさせ、そのスパッタ放電をスパッッ
タされたターゲットの材料の電離のみで維持しながら、
スパッタされたターゲットの材料を前記基板表面に到達
させて被着させる工程を含むことを特徴とする集積回路
の配線方法。 - 【請求項2】 基板表面に微細回路を形成して集積回路
を製作する際に行われる配線方法であって、所定の穴又
は溝が表面に形成された基板を真空室内に配置し、配線
すべき材料から構成されたターゲットを当該真空室内に
配置し、当該ターゲットを望む空間に所定の電界及び磁
界を設定してその空間にスパッタ放電を生じさせ、その
スパッタ放電をスパッタされたターゲットの材料の電離
のみで維持しながら、スパッタされたターゲットの材料
を前記基板表面に到達させて前記穴又は溝を埋め込み配
線することを特徴とする埋め込み配線方法。 - 【請求項3】 前記スパッタされたターゲットの材料の
電離のみで放電を維持する際、ターゲット電流密度を1
平方センチメートルあたり130ミリアンペア以下に抑
えることを特徴とする請求項1に記載の配線方法又は請
求項2に記載の埋め込み配線方法。 - 【請求項4】 請求項1,2又は3に記載の方法であっ
て、スパッタ成膜室と、スパッタ成膜室の内部を排気す
る成膜室排気系と、スパッタ成膜室に放電用ガスを導入
するガス導入系と、スパッタ成膜室に隣接して配置され
た予備室と、予備室の内部を排気する予備室排気系と、
スパッタ成膜室と予備室との間の出入り口を閉じて隔離
するゲートバルブとを備えた基板処理装置を使用し、予
備室内に基板を配置して予備室内を排気するとともにゲ
ートバルブが閉じた状態でスパッタ成膜室に放電用ガス
を導入して放電用ガスによるスパッタ放電を生じさせ、
しかるのちに放電用ガスの供給を停止するとともにスパ
ッタ成膜室の内部を排気し、スパッタ成膜室の内部が所
定の真空度以下に達した状態でスパッタ材料のみによる
放電を維持させ、その後ゲートバルブを開いて基板をス
パッタ成膜室内に搬入してスパッタ成膜する工程を含む
ことを特徴とする方法。 - 【請求項5】 請求項1,2,3又は4に記載の方法に
使用される基板処理装置であって、スパッタ成膜室と、
スパッタ成膜室におけるスパッタ成膜の前又は後に行わ
れる処理を行う処理室と、スパッタ成膜室と処理室との
間に介在された予備室とを備え、前記スパッタ成膜室
は、スパッタされた材料のみで放電が維持される自己維
持型スパッタを行うものであることを特徴とするマルチ
チャンバー基板処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5257512A JP2914644B2 (ja) | 1993-09-22 | 1993-09-22 | 集積回路の配線方法及び集積回路における穴又は溝の埋め込み配線方法並びにマルチチャンバー基板処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5257512A JP2914644B2 (ja) | 1993-09-22 | 1993-09-22 | 集積回路の配線方法及び集積回路における穴又は溝の埋め込み配線方法並びにマルチチャンバー基板処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0794413A true JPH0794413A (ja) | 1995-04-07 |
JP2914644B2 JP2914644B2 (ja) | 1999-07-05 |
Family
ID=17307335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5257512A Expired - Fee Related JP2914644B2 (ja) | 1993-09-22 | 1993-09-22 | 集積回路の配線方法及び集積回路における穴又は溝の埋め込み配線方法並びにマルチチャンバー基板処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2914644B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001342560A (ja) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | スパッタリングターゲット |
JP2011127223A (ja) * | 2010-12-14 | 2011-06-30 | Toshiba Corp | Cu膜の製造方法 |
JP2012216765A (ja) * | 2011-01-27 | 2012-11-08 | Tokyo Electron Ltd | Cu配線の形成方法および成膜システム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4021601B2 (ja) | 1999-10-29 | 2007-12-12 | 株式会社東芝 | スパッタ装置および成膜方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54149338A (en) * | 1978-05-15 | 1979-11-22 | Anelva Corp | Thin film forming method by sputtering |
JPH0395952A (ja) * | 1989-09-07 | 1991-04-22 | Fujitsu Ltd | 半導体装置の製造装置 |
WO1992007969A1 (en) * | 1990-10-31 | 1992-05-14 | International Business Machines Corporation | Apparatus for depositing material into high aspect ratio holes |
JPH04221072A (ja) * | 1990-12-21 | 1992-08-11 | Anelva Corp | マルチチャンバ型スパッタリング装置 |
-
1993
- 1993-09-22 JP JP5257512A patent/JP2914644B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54149338A (en) * | 1978-05-15 | 1979-11-22 | Anelva Corp | Thin film forming method by sputtering |
JPH0395952A (ja) * | 1989-09-07 | 1991-04-22 | Fujitsu Ltd | 半導体装置の製造装置 |
WO1992007969A1 (en) * | 1990-10-31 | 1992-05-14 | International Business Machines Corporation | Apparatus for depositing material into high aspect ratio holes |
JPH04221072A (ja) * | 1990-12-21 | 1992-08-11 | Anelva Corp | マルチチャンバ型スパッタリング装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001342560A (ja) * | 2000-05-31 | 2001-12-14 | Toshiba Corp | スパッタリングターゲット |
JP4686008B2 (ja) * | 2000-05-31 | 2011-05-18 | 株式会社東芝 | スパッタリングターゲットとそれを用いたCu膜および電子デバイス |
JP2011127223A (ja) * | 2010-12-14 | 2011-06-30 | Toshiba Corp | Cu膜の製造方法 |
JP2012216765A (ja) * | 2011-01-27 | 2012-11-08 | Tokyo Electron Ltd | Cu配線の形成方法および成膜システム |
Also Published As
Publication number | Publication date |
---|---|
JP2914644B2 (ja) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9991157B2 (en) | Method for depositing a diffusion barrier layer and a metal conductive layer | |
US5561326A (en) | Large scale integrated circuit device | |
JP4021601B2 (ja) | スパッタ装置および成膜方法 | |
US6352620B2 (en) | Staged aluminum deposition process for filling vias | |
US6538324B1 (en) | Multi-layered wiring layer and method of fabricating the same | |
US6743714B2 (en) | Low temperature integrated metallization process and apparatus | |
US6652718B1 (en) | Use of RF biased ESC to influence the film properties of Ti and TiN | |
US5658438A (en) | Sputter deposition method for improved bottom and side wall coverage of high aspect ratio features | |
JP2824502B2 (ja) | 荷電粒子を用いたスパッタリング装置及びスパッタリング蒸着方法 | |
JPH0697660B2 (ja) | 薄膜形成方法 | |
KR100284248B1 (ko) | 스퍼터링장치 | |
US6451179B1 (en) | Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma | |
US6106677A (en) | Method of creating low resistance contacts in high aspect ratio openings by resputtering | |
JP2914644B2 (ja) | 集積回路の配線方法及び集積回路における穴又は溝の埋め込み配線方法並びにマルチチャンバー基板処理装置 | |
JPH07258827A (ja) | 金属薄膜,その形成方法,半導体装置およびその製造方法 | |
JPH06168891A (ja) | 半導体製造装置 | |
US6726776B1 (en) | Low temperature integrated metallization process and apparatus | |
JPH05267473A (ja) | 半導体用配線膜の形成方法および形成装置 | |
JPH07316810A (ja) | スパッタリング装置 | |
JPH0750275A (ja) | 集積回路およびその薄膜形成装置 | |
JPH0261058A (ja) | プラズマ応用加工装置 | |
JPH10265949A (ja) | 銅薄膜形成方法 | |
JPH0734240A (ja) | スパッタ方法 | |
Hummel et al. | Electromigration and contact filling of aluminum films deposited by ion-enhanced processes | |
JPH06338502A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080416 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |