JP2011127223A - Cu膜の製造方法 - Google Patents

Cu膜の製造方法 Download PDF

Info

Publication number
JP2011127223A
JP2011127223A JP2010278026A JP2010278026A JP2011127223A JP 2011127223 A JP2011127223 A JP 2011127223A JP 2010278026 A JP2010278026 A JP 2010278026A JP 2010278026 A JP2010278026 A JP 2010278026A JP 2011127223 A JP2011127223 A JP 2011127223A
Authority
JP
Japan
Prior art keywords
film
target
self
manufacturing
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010278026A
Other languages
English (en)
Other versions
JP5439349B2 (ja
Inventor
Koichi Watanabe
光一 渡邊
Takashi Ishigami
隆 石上
Takashi Watanabe
高志 渡辺
Yukinobu Suzuki
幸伸 鈴木
Naomi Fujioka
直美 藤岡
Yoichiro Yabe
洋一郎 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP2010278026A priority Critical patent/JP5439349B2/ja
Publication of JP2011127223A publication Critical patent/JP2011127223A/ja
Application granted granted Critical
Publication of JP5439349B2 publication Critical patent/JP5439349B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】Cuのセルフイオンスパッタ法を適用する場合において、プラズマ状態を安定させて長時間にわたって自己維持放電を持続させることを可能にしたCuスパッタリングターゲットが求められている。
【解決手段】高純度Cuからなるスパッタリングターゲットを用い、Cuのセルフイオンスパッタ法によりCu膜を製造するCu膜の製造方法であって、前記高純度CuはAgおよびAuから選ばれる少なくとも1種の元素を含有し、かつ前記AgおよびAuの合計含有量が0.005〜500ppmの範囲であり、前記AgおよびAuから選ばれる少なくとも1種の元素の含有量のバラツキがターゲット全体として±30%以内である。
【選択図】図1

Description

本発明はCu膜の製造方法に関する。
近年、LSIに代表される半導体工業は急速に進捗しつつある。64MビットDRAMやロジック素子、さらにはそれ以降の半導体素子では、高集積化、高信頼性化、高機能化が進むにつれて、微細加工技術に要求される精度も益々高まってきている。このような集積回路の高密度化や高速化などに伴って、AlやCuを主成分として形成される金属配線の幅は1/4μm以下になりつつある。このような配線に対応するために、配線技術の改良が進められている。
すなわち、従来の配線技術とは異なる、デュアルダマシン(DD)配線技術を適用することが検討されている。DD技術とは、予め下地膜に形成した配線溝上に、配線材となるAlやCuを主成分とする金属をスパッタリング法、CVD法、メッキ法などを用いて成膜し、CMP(Chemical Mechanical Polishing)法などで余剰の配線金属を除去する技術である。
上述したような配線材料としては、抵抗率がAlより低いCuが主流となりつつあり、ロジックなどの半導体デバイスではおおよそCu配線が使用されている。Cu配線が有利な点としては、Al配線に比べて耐エレクトロマイグレーション性に優れていることも挙げられる。Cu配線を適用する場合には、CuのSi中への拡散防止を目的としたバリアメタル層を設けることが必須である。
半導体素子用のバリアメタルとしては、一般的にTiNが使用されてきたが、最近Cu配線用のバリア材料としてTaNが提案され、CuのSi中への拡散防止に対してはTaNが有効であることが明らかになりつつある。そこで、Cu配線用のバリア層にはTaN膜を適用する方向に進んでいる。Cu配線はメッキ法で形成することが主流であるため、具体的なCu配線の形成工程は以下のようになる。すなわち、配線溝やホール内にバリア層としてTaN膜を形成し、その上にCuメッキのシード層(Cu膜)をスパッタ法などで形成した後に、配線を構成するCuをメッキにより形成する。
上述したCuシード層の状態、言い換えればシード層形成時のCuのスパッタ状態は、Cuメッキに対して大きな影響を及ぼす。すなわち、Cuシード層が溝やホール内に完全な連続膜として形成されないとメッキ液にエッチングされてしまい、メッキ時にCuを良好に成長させることができなくなってしまう。また、連続していないCuシード層では、メッキ時に電流が流れないために化学反応が促進されず、Cuが充填されないこともある。
半導体デバイスの設計ルールは益々微細化しており、アスペクト比が4を超えるような溝やホールも一般化しつつある。このようなデバイスに対応するためには、従来のコリメーションスパッタ法、長距離スパッタ法、低圧スパッタ法などでは限界があり、新たなスパッタ技術の開発が必須となっている。そこで、Cuシード層を形成するための新たなスパッタ法として、Cuのセルフイオンスパッタ法が注目されている。
セルフイオンスパッタ法とはCu自身をイオン化し、この生成したCuイオンにより放電を自己的に維持する、つまり自己維持放電させる方法である。Cuを自己維持放電させるセルフイオンスパッタ法では、通常のスパッタ法で用いられるArやKrといった希ガスが必要ないため、Cu原子、Cuイオン、中性粒子などは飛行方向を曲げられずに、基板へ直進性を維持しながら進んでいく。つまり、指向性が従来のスパッタ法に比べて優れていると共に、ArイオンやKrイオンによるエッチング作用もないため、アスペクト比が大きい溝やホール内にも良好にCu膜を形成することができる。
ところで、セルフイオンスパッタ法を適用したCuのスパッタリングにおいては、Cuイオンの直進性を高めるために、基板側にバイアス電圧を印加することが一般的である。すなわち、まずチャンバ内を高真空にしてターゲット側に負電圧を印加し、ArやKrなどの希ガスを流しながら初期のプラズマを発生させる。同時に基板側にも負電圧を印加する。次に、希ガスを止めて、Cuイオン自身で放電を維持させる。
しかしながら、従来のCuターゲットを用いて自己維持放電を発生させた場合、基板側へのバイアス電圧を上げた際に、ターゲット−基板間のバランスがくずれ、長時間成膜しているとプラズマが不安定な状態になって、結果的に放電が切れてしまうという問題が発生する。このような問題が半導体デバイスの量産ラインで発生すると、多量の不良品を生じさせることになり、半導体デバイスの製造歩留りを大幅に低下させることになってしまう。
本発明はこのような課題に対処するためになされたもので、Cuのセルフイオンスパッタ法を適用する場合に、プラズマ状態を安定させて長時間にわたって自己維持放電を持続させることを可能にしたスパッタリングターゲットを提供することを目的としている。
本発明のCu膜の製造方法は、高純度Cuからなるスパッタリングターゲットを用い、Cuのセルフイオンスパッタ法によりCu膜を製造するものである。そして、前記高純度Cuは、AgおよびAuから選ばれる少なくとも1種の元素を含有し、かつ前記AgおよびAuの合計含有量が0.005〜500ppmの範囲であり、前記AgおよびAuから選ばれる少なくとも1種の元素の含有量のバラツキがターゲット全体として±30%以内であることを特徴とする。
前記高純度Cuは、不純物元素としてのFe、Ni、Cr、Ti、Al、NaおよびKの合計含有量が10ppm以下であることが好ましい。また、前記ターゲットはバッキングプレートと接合されていることが好ましい。
前記Cu膜としては、例えばCu配線が挙げられる。また、前記Cu膜としては、例えばCuメッキ配線のCuシード層が挙げられる。
前記Cu膜は、電子デバイスのCu膜であることが好ましい。前記電子デバイスとしては、半導体デバイス、SAWデバイス、TPH、LCD等が挙げられる。
Cuはイオン化効率が大きいために、Cuイオンにより放電を自己的に維持する(自己維持放電する)ことができる。ただし、Cuイオンによる自己維持放電だけでは、長時間放電を持続させた際にプラズマ状態が不安定になってしまう。特に、基板側に大きなバイアス電圧を印加すると、Cuイオンによる自己維持放電が不安定な状態になりやすい。
そこで、本発明のスパッタリングターゲット(Cuターゲット)においては、それを構成する高純度Cu中に、Cuよりもイオン化効率が高いAgやAuを0.005〜500ppmの範囲(AgとAuの合計含有量として)で含有させている。AgやAuはCuのイオン化効率を促進させる、言い換えるとCuの自己維持放電を補う役割を果たすため、Cuの自己維持放電を長時間にわたって安定に維持することが可能となる。
本発明のスパッタリングターゲットによれば、Cuのセルフイオンスパッタ法を適用する際に、プラズマ状態を安定させて長時間にわたって自己維持放電を持続させることが可能となる。これはCu配線の製造歩留りや信頼性の向上などに大きく寄与するものである。
本発明のスパッタリングターゲットにおけるAgおよびAu含有量とそのバラツキの測定方法を説明するための図である。
以下、本発明を実施するための形態について説明する。
本発明のスパッタリングターゲットは、AgおよびAuから選ばれる少なくとも1種の元素を、質量比でAgおよびAuの合計量として0.005〜500ppmの範囲で含有する高純度Cuからなるものであり、このような量範囲のAgやAuを高純度Cu中に含有させることによって、Cuのセルフイオンスパッタにおける自己維持放電の持続性を大幅に向上させることが可能となる。
本発明において、高純度Cuからなるスパッタリングターゲット(Cuターゲット)中のAgおよびAuの合計含有量を上記した範囲に規定した理由は、以下の通りである。
Cuはイオン化効率が非常に大きいため、Cu自身がイオン化してターゲットに戻って自己維持スパッタする、言い換えると自己維持放電を維持してCuのスパッタが継続される特性を有している。このようなセルフイオンスパッタ法に基づくCuのスパッタリングによれば、放電空間にArやKrなどの希ガスが存在しないため、スパッタされたCu原子、Cuイオン、中性粒子などは飛行方向を曲げられずに、基板へ直進性を有しながら進んでいく。つまり、従来のスパッタ法に比べて非常に優れた指向性が得られる。さらに、基板側にマイナスの電荷(バイアス電圧)を印加することによって、より多くのCuイオンが直進の方向性を有しながら基板に到達する。
ただし、従来の高純度Cuターゲットを用いた場合には、長時間放電を持続させるとプラズマが非常に不安定な状態に陥り、最終的に放電が切れてしまう。このような自己維持放電の消滅を回避するためには、Cuターゲットから放出されるCu+イオンの数を増加させることが有効である。この点について種々検討した結果、イオン化効率が高いAgやAuが、Cuイオンの発生数の増加に対して有効に作用することを見出した。
すなわち、AgやAuはCuよりもイオン化効率が高いため、Cuのイオン化効率を促進させることができる。言い換えると、AgやAuはCuの自己維持放電を補う役割を果たす。これによって、Cuの自己維持放電を長時間にわたって安定に維持することが可能となる。特に、Cuイオンの直進性を高める上で、基板側にマイナスの電荷(バイアス電圧)を印加した場合においても、イオン化効率の高いAgやAuでCuの自己維持放電を補うことによって、Cuの自己維持放電を長時間にわたって安定に維持することができる。
ただし、高純度Cu中のAgやAuの含有量がこれらの合計量として500ppmを超えると、CuとAgもしくはCuとAuの化合物が形成され、Cuターゲットを用いて形成したCu膜の比抵抗が増大してしまう。一方、AgとAuの合計含有量が0.005ppm未満であると、Cuのイオン化効率を促進する効果を有効に得ることができない。高純度Cu中のAgとAuの合計含有量は0.01〜100ppmの範囲とすることがより好ましく、さらには0.5〜50ppmの範囲とすることが望ましい。
また、本発明のスパッタリングターゲットにおいて、AgやAuの含有量のバラツキは、ターゲット全体として±30%以内とすることが好ましい。このように、ターゲット全体に対するAgやAuの含有量のバラツキを低く抑えることによって、ターゲット全体としてCuのイオン化効率を促進させることができるため、Cuの自己維持放電をより一層安定に維持することが可能となる。Cuターゲット中のAg含有量もしくはAu含有量のバラツキは、±15%以内とすることがさらに好ましく、より望ましくは±10%以内である。
ここで、本発明のスパッタリングターゲットにおけるAg含有量もしくはAu含有量は、以下に示す方法により測定された値とする。すなわち、図1に示すように、例えば円板状ターゲットの中心部(位置1)と、中心部を通り円周を均等に分割した4本の直線上の外周近傍位置(位置2〜9)およびその1/2の距離の位置(位置10〜17)とから、それぞれ長さ10mm、幅10mmの試験片を採取し、これら17点の試験片中のAg量もしくはAu量を測定し、これらの測定値を平均した値を、ターゲットのAg含有量もしくはAu含有量とする。Ag量もしくはAu量はICP−MASS法に基づいて測定するものとする。
さらに、ターゲット全体のAg含有量もしくはAu含有量のバラツキは、上記した17点の試験片から求めたAg含有量もしくはAu含有量の最大値および最小値から、{(最大値−最小値)/(最大値+最小値)}×100の式に基づいて求めた値を示すものとする。
本発明のスパッタリングターゲットは、上述したように高純度Cu中のAgおよびAuの合計含有量を0.005〜500ppmの範囲としたことに特徴を有するものである。ターゲットを構成する高純度Cu中のAgおよびAuを除く不純物元素量については、一般的な高純度金属材のレベル程度であれば多少含んでいてもよい。
ただし、配線抵抗の低減などを図る上で、本発明においては不純物元素としてのFe、Ni、Cr、Ti、Al、NaおよびKの合計含有量が10ppm以下の高純度Cuを用いることが好ましい。言い換えると、Fe、Ni、Cr、Ti、Al、NaおよびKの各含有量(質量%)の合計量を100%から引いた値[100−(Fe%+Ni%+Cr%+Ti%+Al%+Na%+K%)]が99.999%以上というような高純度Cuを用いることが好ましい。
本発明のスパッタリングターゲットは、例えば以下のようにして作製することができる。すなわち、まずCuスパッタリングターゲットの形成原料となる高純度Cuを作製する。高純度Cuは、例えば自然銅を電解精錬し、さらに真空誘導溶解法により精製してインゴットとする。ビレットのサイズは、例えば直径100〜500mmとする。この際、目的とするターゲットのAg含有量もしくはAu含有量に基づいて、AgやAuを添加する。AgやAuを添加するにあたっては、Cu原料中のAg量やAu量を考慮して添加量を設定するものとする。
次に、得られたCuインゴットに対して鍛造、圧延による塑性加工を施す。この塑性加工時の加工率は例えば50〜98%とする。このような加工率の塑性加工によれば、インゴットに適当な熱エネルギーを与えることができ、この熱エネルギーによってAgやAuの均質化(バラツキの減少)を図ることができる。また、この加工時の熱エネルギーは、結晶格子の配列を整合させる役割を果たすことから、微小内部欠陥の除去などに対しても有効に作用する。塑性加工工程においては、必要に応じて中間熱処理を実施してもよい。この後、200〜500℃の範囲の温度で1時間以上の熱処理を施す。この熱処理によって、ターゲット材中のAgやAuのバラツキをさらに減少させることができる。
このようにして得られる高純度Cu材を所望の円板状などに機械加工し、これを例えばAlからなるバッキングプレートと接合する。バッキングプレートとの接合には、拡散接合やろう付け接合などが適用される。拡散接合時の温度は600℃以下とすることが好ましい。また、ろう付け接合は公知のIn系やSn系の接合材を使用して実施する。ここで得られたターゲット素材を所定サイズに機械加工することによって、本発明のスパッタリングターゲットが得られる。
本発明のスパッタリングターゲットは、各種電子デバイスの配線膜形成用として用いることができるが、特にCuのセルフイオンスパッタ法を適用して、Cuメッキ配線のCuシード層を形成する際に好適に用いられる。本発明のスパッタリングターゲットを用い、かつCuのセルフイオンスパッタ法を適用して形成したCu膜は、スパッタ粒子の直進性に優れることから、アスペクト比が大きい溝やホール内にも良好に形成することができる。また、Cuのセルフイオンスパッタ法に基づくスパッタリング工程の安定性を大幅に高めることが可能となることから、デバイス製造工程の信頼性を向上させることができると共に、デバイスの製造歩留りの向上などを図ることができる。
上述した本発明に基づく技術は、DD配線などにより高集積化や高密度化が急速に進められている半導体デバイスなどに対して極めて有効であり、高密度配線を高信頼性の下で再現性よく実現することが可能となる。これは超高集積タイプの半導体デバイスの製造歩留りの向上、製造工程の安定化などに大きく貢献する。また、本発明のスパッタリングターゲットにより成膜したCu膜は半導体デバイスに限らず、SAWデバイス、TPH、LCDデバイスなどの各種の電子部品に適用することができる。
次に、本発明の具体的な実施例およびその評価結果について述べる。
実施例1、比較例1
まず、Ag、Au、Fe、Ni、Cr、Nb、Ta、CoおよびAlの各元素の含有量を変化させた16種類のCuインゴットを作製した。これらCuインゴットに冷間鍛造および冷間圧延を施し、さらに250℃×120minの条件で熱処理した。この後、それぞれろう付け接合を適用してAlバッキングプレートと接合し、さらに機械加工を施して直径320mm×厚さ10mmの11種類のCuスパッタリングターゲットを得た。なお、各元素の含有量については、ICP(発光分光分析装置:セイコーインスツルメンツ社製・SPS 1200A)によって分析した。
このようにして得た16種類のCuスパッタリングターゲットを用いて、スパッタ方式:セルフイオンスパッタ、基板−ターゲット間距離:300mm、背圧:1×10−5Pa、出力DC:25kW、Ar:2sccm(放電を発生させるために1sec添加)、スパッタ時間:10min、基板バイアス:−15V、の条件下で、Cuイオンによる自己放電の持続性を調べた。これら各Cuスパッタリングターゲットの放電持続時間を、ターゲットの各元素の含有量と共に表1に示す。
Figure 2011127223
表1から明らかなように、AgやAuを所定の範囲で含有させたCuスパッタリングターゲット(実施例1)によれば、比較例1の各Cuターゲットに対して、数倍以上の自己維持放電の持続性が得られることが分かる。
実施例2、比較例2、参考例2
まず、AgおよびAuの含有量を変化させた10種類のCuインゴットを作製した。これら各Cuインゴットに対して、種々の条件下で冷間鍛造および冷間圧延を施し、さらに250〜400℃×120minの条件で熱処理した。この後、それぞれろう付け接合を適用してAlバッキングプレートと接合し、さらに機械加工を施して直径320mm×厚さ10mmのCuスパッタリングターゲットをそれぞれ得た。なお、各元素の含有量は実施例1と同様にして測定した。また、AgおよびAu含有量のバラツキは前述した方法に基づいて測定した。
このようにして得た10種類のCuスパッタリングターゲットを用いて、スパッタ方式:セルフイオンスパッタ、基板−ターゲット間距離:300mm、背圧:1×10−5Pa、出力DC:25kW、Ar:2sccm(放電を発生させるために1sec添加)、スパッタ時間:10min、基板バイアス:−15V、の条件下で、Cuイオンによる自己放電の持続性を調べた。また、上記したスパッタリングにより得たCu膜の比抵抗を測定した。これら各Cuスパッタリングターゲットの放電持続時間およびCu膜の比抵抗を、ターゲットの各元素の含有量およびそのバラツキと共に表2に示す。
Figure 2011127223
表2から明らかなように、AgやAuを所定の範囲で含有させ、かつそれらのバラツキを低減したCuスパッタリングターゲット(実施例2)によれば、比較例2の各Cuターゲットに対して、数倍以上の自己維持放電の持続性が得られ、さらに得られるCu膜の比抵抗も小さいことが分かる。

Claims (10)

  1. 高純度Cuからなるスパッタリングターゲットを用い、Cuのセルフイオンスパッタ法によりCu膜を製造するCu膜の製造方法であって、
    前記高純度CuはAgおよびAuから選ばれる少なくとも1種の元素を含有し、かつ前記AgおよびAuの合計含有量が0.005〜500ppmの範囲であり、前記AgおよびAuから選ばれる少なくとも1種の元素の含有量のバラツキがターゲット全体として±30%以内であることを特徴とするCu膜の製造方法。
  2. 請求項1記載のCu膜の製造方法において、
    前記高純度Cuは、不純物元素としてのFe、Ni、Cr、Ti、Al、NaおよびKの合計含有量が10ppm以下であることを特徴とするCu膜の製造方法。
  3. 請求項1または2記載のCu膜の製造方法において、
    前記ターゲットはバッキングプレートと接合されていることを特徴とするCu膜の製造方法。
  4. 請求項1ないし請求項3のいずれか1項記載のCu膜の製造方法において、
    前記Cu膜はCu配線であることを特徴とするCu膜の製造方法。
  5. 請求項1ないし請求項3のいずれか1項記載のCu膜の製造方法において、
    前記Cu膜はCuメッキ配線のCuシード層であることを特徴とするCu膜の製造方法。
  6. 請求項1ないし請求項5のいずれか1項記載のCu膜の製造方法において、
    前記Cu膜は電子デバイスのCu膜であることを特徴とするCu膜の製造方法。
  7. 請求項6記載のCu膜の製造方法において、
    前記電子デバイスは半導体デバイスであることを特徴とするCu膜の製造方法。
  8. 請求項6記載のCu膜の製造方法において、
    前記電子デバイスはSAWデバイスであることを特徴とするCu膜の製造方法。
  9. 請求項6記載のCu膜の製造方法において、
    前記電子デバイスはTPHであることを特徴とするCu膜の製造方法。
  10. 請求項6記載のCu膜の製造方法において、
    前記電子デバイスはLCDであることを特徴とするCu膜の製造方法。
JP2010278026A 2010-12-14 2010-12-14 Cu膜の製造方法 Expired - Lifetime JP5439349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010278026A JP5439349B2 (ja) 2010-12-14 2010-12-14 Cu膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010278026A JP5439349B2 (ja) 2010-12-14 2010-12-14 Cu膜の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000163759A Division JP4686008B2 (ja) 2000-05-31 2000-05-31 スパッタリングターゲットとそれを用いたCu膜および電子デバイス

Publications (2)

Publication Number Publication Date
JP2011127223A true JP2011127223A (ja) 2011-06-30
JP5439349B2 JP5439349B2 (ja) 2014-03-12

Family

ID=44290114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010278026A Expired - Lifetime JP5439349B2 (ja) 2010-12-14 2010-12-14 Cu膜の製造方法

Country Status (1)

Country Link
JP (1) JP5439349B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794413A (ja) * 1993-09-22 1995-04-07 Anelva Corp 集積回路の配線方法及び集積回路における穴又は溝の埋め込み配線方法並びにマルチチャンバー基板処理装置
JPH08134635A (ja) * 1994-11-15 1996-05-28 Kobe Steel Ltd ドライプロセス蒸着用Al−Ti合金ターゲット材
JPH1060631A (ja) * 1996-08-13 1998-03-03 Kobe Steel Ltd 気相コーティング用Ti−Hf系合金ターゲット材料
JPH1060632A (ja) * 1996-08-16 1998-03-03 Dowa Mining Co Ltd スパッタリングターゲット及びその製造方法ならびに半導体素子
JPH10330923A (ja) * 1997-06-02 1998-12-15 Japan Energy Corp 高純度銅スパッタリングタ−ゲットおよび薄膜
JPH11297695A (ja) * 1998-04-08 1999-10-29 Nec Corp 半導体装置の製造方法及び製造装置
JPH11350120A (ja) * 1998-06-03 1999-12-21 Japan Energy Corp 拡散接合されたスパッタリングターゲット組立体及びその製造方法
JP2000104164A (ja) * 1998-06-29 2000-04-11 Toshiba Corp スパッタタ―ゲット
JP2011127160A (ja) * 2009-12-16 2011-06-30 Hitachi Cable Ltd スパッタリングターゲット材

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794413A (ja) * 1993-09-22 1995-04-07 Anelva Corp 集積回路の配線方法及び集積回路における穴又は溝の埋め込み配線方法並びにマルチチャンバー基板処理装置
JPH08134635A (ja) * 1994-11-15 1996-05-28 Kobe Steel Ltd ドライプロセス蒸着用Al−Ti合金ターゲット材
JPH1060631A (ja) * 1996-08-13 1998-03-03 Kobe Steel Ltd 気相コーティング用Ti−Hf系合金ターゲット材料
JPH1060632A (ja) * 1996-08-16 1998-03-03 Dowa Mining Co Ltd スパッタリングターゲット及びその製造方法ならびに半導体素子
JPH10330923A (ja) * 1997-06-02 1998-12-15 Japan Energy Corp 高純度銅スパッタリングタ−ゲットおよび薄膜
JPH11297695A (ja) * 1998-04-08 1999-10-29 Nec Corp 半導体装置の製造方法及び製造装置
JPH11350120A (ja) * 1998-06-03 1999-12-21 Japan Energy Corp 拡散接合されたスパッタリングターゲット組立体及びその製造方法
JP2000104164A (ja) * 1998-06-29 2000-04-11 Toshiba Corp スパッタタ―ゲット
JP2011127160A (ja) * 2009-12-16 2011-06-30 Hitachi Cable Ltd スパッタリングターゲット材

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013056443; 堅田富夫, 和田純一, 坂田敦子, 松山日出人: 'Cuダマシン配線におけるバリアメタル・Cuシードのセルフイオンスパッタ技術' 半導体・集積回路技術シンポジウム講演論文集 Vol.59th, 20001214, Page.65-70 *

Also Published As

Publication number Publication date
JP5439349B2 (ja) 2014-03-12

Similar Documents

Publication Publication Date Title
JP4913261B2 (ja) タンタルスパッタリングターゲット
US10431439B2 (en) Tantalum sputtering target
TW460600B (en) Sputter target
JP2011144454A (ja) タンタルスパッタリングターゲット
JP2015061943A (ja) 高純度銅マンガン合金スパッタリングターゲット
JP2011127160A (ja) スパッタリングターゲット材
JPWO2016186070A1 (ja) 銅合金スパッタリングターゲット及びその製造方法
JP4686008B2 (ja) スパッタリングターゲットとそれを用いたCu膜および電子デバイス
CN108291295B (zh) Ti-Ta合金溅射靶及其制造方法
JP4714123B2 (ja) スパッタリングターゲット用高純度Ta材の製造方法
WO2013111689A1 (ja) 高純度銅クロム合金スパッタリングターゲット
JP4825345B2 (ja) スパッタリングターゲットとそれを用いたバリア層および電子デバイスの形成方法
JP2014043643A (ja) Cu合金薄膜形成用スパッタリングターゲットおよびその製造方法
JP5439349B2 (ja) Cu膜の製造方法
JP4481975B2 (ja) スパッタリングターゲットの製造方法
JP2002363736A (ja) スパッタターゲット、バリア膜および電子部品
JP3898043B2 (ja) スパッタリングターゲットとそれを用いた半導体デバイスおよびスパッタリング装置
JP2004193553A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲットおよびこのターゲットを用いて形成したシード層
WO2017164302A1 (ja) Ti-Nb合金スパッタリングターゲット及びその製造方法
JP2002129313A (ja) パーティクル発生の少ない高純度銅スパッタリングターゲット
JP2004193546A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲット
JP4421586B2 (ja) スパッタリングターゲットの製造方法および銅配線膜の製造方法
JP5731770B2 (ja) スパッタリングターゲットの製造方法及びスパッタリングターゲット
JP2007113118A (ja) 半導体デバイス用高純度Ta材
JP2007073980A (ja) 半導体デバイス用TaN膜とそれを用いた半導体デバイス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R150 Certificate of patent or registration of utility model

Ref document number: 5439349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term