JPH0787734A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0787734A JPH0787734A JP5230259A JP23025993A JPH0787734A JP H0787734 A JPH0787734 A JP H0787734A JP 5230259 A JP5230259 A JP 5230259A JP 23025993 A JP23025993 A JP 23025993A JP H0787734 A JPH0787734 A JP H0787734A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- main power
- primary side
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 スイッチング電源装置において、二次電池を
設けて低消費電力化を図った場合に、二次電池の消耗を
抑えることができ、また二次電池が放電しきっている場
合でも電源の立ち上げを可能にする。 【構成】 １次側の発振により２次側に交流電力を発生
する絶縁トランス３９と、その１次側をオン、オフする
ＦＥＴ４３と、このＦＥＴ４３を外部からの信号により
制御するスイッチング制御部７４と、遅延回路３５を設
ける。そして、スイッチング制御部７４は、電力供給源
から電力の供給が開始された時、遅延回路３５で設定さ
れた一定時間のみＦＥＴ４３を発振（オン、オフ）させ
て絶縁トランス３９の１次側の発振を行わせ、２次側に
電力を供給する。
設けて低消費電力化を図った場合に、二次電池の消耗を
抑えることができ、また二次電池が放電しきっている場
合でも電源の立ち上げを可能にする。 【構成】 １次側の発振により２次側に交流電力を発生
する絶縁トランス３９と、その１次側をオン、オフする
ＦＥＴ４３と、このＦＥＴ４３を外部からの信号により
制御するスイッチング制御部７４と、遅延回路３５を設
ける。そして、スイッチング制御部７４は、電力供給源
から電力の供給が開始された時、遅延回路３５で設定さ
れた一定時間のみＦＥＴ４３を発振（オン、オフ）させ
て絶縁トランス３９の１次側の発振を行わせ、２次側に
電力を供給する。
Description
【０００１】
【産業上の利用分野】本発明は、外部から制御可能なス
イッチング電源装置に係り、特に低消費電力で、スタン
バイ状態を持つファクシミリ装置などに適した電源装置
に関するものである。
イッチング電源装置に係り、特に低消費電力で、スタン
バイ状態を持つファクシミリ装置などに適した電源装置
に関するものである。
【０００２】
【従来の技術】従来より、ファクシミリ装置などのスタ
ンバイ状態を持つ装置においては、概してその電源にス
イッチング電源等が用いられている。そしてスタンバイ
時、あるいは動作中は常にこの電源が立ち上がってい
る。また主電源とは別に、スタンバイ時用のサブ電源を
別に持っている装置もあり、この種のタイプの装置は、
スタンバイ時はサブ電源のみ立ち上がり、動作中のみ主
電源が立ち上がる構成になっており、低消費電力化が図
られている。
ンバイ状態を持つ装置においては、概してその電源にス
イッチング電源等が用いられている。そしてスタンバイ
時、あるいは動作中は常にこの電源が立ち上がってい
る。また主電源とは別に、スタンバイ時用のサブ電源を
別に持っている装置もあり、この種のタイプの装置は、
スタンバイ時はサブ電源のみ立ち上がり、動作中のみ主
電源が立ち上がる構成になっており、低消費電力化が図
られている。
【０００３】また、同じくスタンバイ時の低消費電力化
を目的として、全く新しいシステムが提案されている。
すなわち、主電源（スイッチング電源）の起動、停止を
主電源制御部で制御し、この主電源制御部への電力供給
をスタンバイ時は二次電池が行い、動作時は主電源が行
うという構成で、スタンバイ時は主電源は停止してお
り、主電源制御部のみ動作（スタンバイ）し、動作時は
主電源制御部からの制御信号が主電源に与えられている
間主電源が立ち上がるというシステムである。これによ
り、従来よりさらなる低消費電力化が図られる。
を目的として、全く新しいシステムが提案されている。
すなわち、主電源（スイッチング電源）の起動、停止を
主電源制御部で制御し、この主電源制御部への電力供給
をスタンバイ時は二次電池が行い、動作時は主電源が行
うという構成で、スタンバイ時は主電源は停止してお
り、主電源制御部のみ動作（スタンバイ）し、動作時は
主電源制御部からの制御信号が主電源に与えられている
間主電源が立ち上がるというシステムである。これによ
り、従来よりさらなる低消費電力化が図られる。
【０００４】
【発明が解決しようとする課題】ところで、上記のよう
に主電源を制御する主電源制御部に二次電池から電力を
供給するようにした場合、スタンバイ時は主電源が停止
しているので消費電力を小さくすることができるが、主
電源制御部が主電源を制御するため、次のような問題が
ある。
に主電源を制御する主電源制御部に二次電池から電力を
供給するようにした場合、スタンバイ時は主電源が停止
しているので消費電力を小さくすることができるが、主
電源制御部が主電源を制御するため、次のような問題が
ある。
【０００５】すなわち、ＡＣ入力が開始された時に必ず
主電源が立ち上がるように構成すると、スタンバイ時に
主電源を停止しておくので常に主電源停止のための制御
信号を主電源制御部が出力し続けなくてはならず、二次
電池の消耗が速まり、低消費電力化が図れなくなってし
まう。
主電源が立ち上がるように構成すると、スタンバイ時に
主電源を停止しておくので常に主電源停止のための制御
信号を主電源制御部が出力し続けなくてはならず、二次
電池の消耗が速まり、低消費電力化が図れなくなってし
まう。
【０００６】また、ＡＣ入力が開始された時は主電源が
立ち上がらず、この状態で主電源制御部から主電源立ち
上げのための制御信号を主電源に与えた時に主電源が立
ち上がるように構成すると、二次電池が充電されている
時は問題ないが、二次電池が放電しきっている時は主電
源制御部が主電源立ち上げのための制御信号を主電源に
与えることができない。
立ち上がらず、この状態で主電源制御部から主電源立ち
上げのための制御信号を主電源に与えた時に主電源が立
ち上がるように構成すると、二次電池が充電されている
時は問題ないが、二次電池が放電しきっている時は主電
源制御部が主電源立ち上げのための制御信号を主電源に
与えることができない。
【０００７】本発明は、上記のような問題点に着目して
なされたもので、低消費電力化が可能で、二次電池が放
電しきっている場合でも主電源を立ち上げることができ
る電源装置を得ることを目的としている。
なされたもので、低消費電力化が可能で、二次電池が放
電しきっている場合でも主電源を立ち上げることができ
る電源装置を得ることを目的としている。
【０００８】
【課題を解決するための手段】本発明の電源装置は、１
次側の発振により２次側に交流電力を発生する出力トラ
ンスと、その１次側の発振をオン、オフするスイッチ手
段と、このスイッチ手段を外部から制御することができ
るスイッチング制御部と、遅延回路とを備え、前記スイ
ッチング制御部は、電力供給源から電力の供給が開始さ
れた時に前記遅延回路による一定時間のみ前記スイッチ
手段をオンにして前記出力トランスの１次側の発振を行
わせるように構成したものである。
次側の発振により２次側に交流電力を発生する出力トラ
ンスと、その１次側の発振をオン、オフするスイッチ手
段と、このスイッチ手段を外部から制御することができ
るスイッチング制御部と、遅延回路とを備え、前記スイ
ッチング制御部は、電力供給源から電力の供給が開始さ
れた時に前記遅延回路による一定時間のみ前記スイッチ
手段をオンにして前記出力トランスの１次側の発振を行
わせるように構成したものである。
【０００９】また、上記スイッチング制御部は、遅延回
路による一定時間が経過する前に、外部からのオン信号
に従ってスイッチ手段を発振（オン、オフ）させるよう
にしたものである。
路による一定時間が経過する前に、外部からのオン信号
に従ってスイッチ手段を発振（オン、オフ）させるよう
にしたものである。
【００１０】また、上記遅延回路は、抵抗とコンデンサ
により構成したものである。
により構成したものである。
【００１１】
【作用】本発明によれば、遅延回路を設けることで、電
力供給源から電力の供給が開始された時にこの遅延回路
による一定時間のみ主電源が立ち上がる。さらに、この
一定時間が経過する前にスイッチングの制御を外部に行
わせるようにすることで、従来のスイッチング電源と同
様に取り扱うことができる。
力供給源から電力の供給が開始された時にこの遅延回路
による一定時間のみ主電源が立ち上がる。さらに、この
一定時間が経過する前にスイッチングの制御を外部に行
わせるようにすることで、従来のスイッチング電源と同
様に取り扱うことができる。
【００１２】
【実施例】図１は本発明の一実施例による電源装置の構
成を示す回路図である。図において、３９は１次側巻線
３６の発振により２次側巻線３８に交流電力を発生する
絶縁トランス（出力トランス）であり、この電源装置へ
のＡＣ入力は、フィルタ回路４０、整流回路４１、平滑
回路４２を経て、上記１次、２次の絶縁トランス３９へ
供給され、スイッチ手段であるＦＥＴ４３により絶縁ト
ランス３９の１次側がスイッチング（オン、オフ）され
る。
成を示す回路図である。図において、３９は１次側巻線
３６の発振により２次側巻線３８に交流電力を発生する
絶縁トランス（出力トランス）であり、この電源装置へ
のＡＣ入力は、フィルタ回路４０、整流回路４１、平滑
回路４２を経て、上記１次、２次の絶縁トランス３９へ
供給され、スイッチ手段であるＦＥＴ４３により絶縁ト
ランス３９の１次側がスイッチング（オン、オフ）され
る。
【００１３】４４は絶縁トランス３９の１次側の発振制
御を行うＩＣであり、入力ポートＩＮ１がＬｏｗレベル
の間出力ポートＯＵＴ１が発振し続け、その間絶縁トラ
ンス３９の１次側が発振し、入力ポートＩＮ１がＨｉｇ
ｈレベルの間出力ポートＯＵＴ１がＬｏｗレベルを維持
し、その間絶縁トランス３９の１次側が発振を停止す
る。このＩＣ４４の電源（Ｖｄｄ）は、絶縁トランス３
９に巻き込まれた補助巻線３７によって与えられる。ま
た、絶縁トランス３９の２次側からは、２次側巻線３８
から整流・平滑回路５２、５３を介して＋２４Ｖ、＋５
Ｖの電源が図１のファクシミリ装置の装置本体１の各部
へ供給される。
御を行うＩＣであり、入力ポートＩＮ１がＬｏｗレベル
の間出力ポートＯＵＴ１が発振し続け、その間絶縁トラ
ンス３９の１次側が発振し、入力ポートＩＮ１がＨｉｇ
ｈレベルの間出力ポートＯＵＴ１がＬｏｗレベルを維持
し、その間絶縁トランス３９の１次側が発振を停止す
る。このＩＣ４４の電源（Ｖｄｄ）は、絶縁トランス３
９に巻き込まれた補助巻線３７によって与えられる。ま
た、絶縁トランス３９の２次側からは、２次側巻線３８
から整流・平滑回路５２、５３を介して＋２４Ｖ、＋５
Ｖの電源が図１のファクシミリ装置の装置本体１の各部
へ供給される。
【００１４】５４は電流検出回路、５５は過電圧検出回
路であり、これらの出力はそれぞれフォトカプラ５６、
５７を通してＩＣ４４へフィードバックされる。またこ
のＩＣ４４は、２次側の電流によりＰＷＭ制御を行って
おり、過電圧が検出された場合は全系をシャットダウン
するようになっている。
路であり、これらの出力はそれぞれフォトカプラ５６、
５７を通してＩＣ４４へフィードバックされる。またこ
のＩＣ４４は、２次側の電流によりＰＷＭ制御を行って
おり、過電圧が検出された場合は全系をシャットダウン
するようになっている。
【００１５】また外部からこの電源を制御するためのＰ
Ｓ信号は、フォトカプラ４５を介してＩＣ４４へ入力さ
れ、このＰＳ信号がＨｉｇｈレベルの時トランジスタ４
６がオンとなり、フォトカプラ４５に電流が流れる。そ
して、フォトカプラ４５は電流電圧変換を行い、ＩＣ４
４の入力ポートＩＮ１がＬｏｗレベルとなり、これに応
じてＩＣ４４の出力ポートＯＵＴ１が発振し、ＦＥＴ４
３を介してトランス３９の１次側が発振し、２次側に電
力を供給する。これにより、この電源が立ち上がって動
作を開始する。またＰＳ信号がＬｏｗレベルの時は、ト
ランジスタ４６がオフとなり、ＩＣ４４の入力ポートＩ
Ｎ１はＨｉｇｈレベルとなり、これに応じてＩＣ４４の
出力ポートＯＵＴ１はＬｏｗレベルとなってＦＥＴ４３
がオフとなる。これにより、トランス３９の１次側の発
振が停止し、２次側への電力供給がなくなり、この電源
の動作が停止する。
Ｓ信号は、フォトカプラ４５を介してＩＣ４４へ入力さ
れ、このＰＳ信号がＨｉｇｈレベルの時トランジスタ４
６がオンとなり、フォトカプラ４５に電流が流れる。そ
して、フォトカプラ４５は電流電圧変換を行い、ＩＣ４
４の入力ポートＩＮ１がＬｏｗレベルとなり、これに応
じてＩＣ４４の出力ポートＯＵＴ１が発振し、ＦＥＴ４
３を介してトランス３９の１次側が発振し、２次側に電
力を供給する。これにより、この電源が立ち上がって動
作を開始する。またＰＳ信号がＬｏｗレベルの時は、ト
ランジスタ４６がオフとなり、ＩＣ４４の入力ポートＩ
Ｎ１はＨｉｇｈレベルとなり、これに応じてＩＣ４４の
出力ポートＯＵＴ１はＬｏｗレベルとなってＦＥＴ４３
がオフとなる。これにより、トランス３９の１次側の発
振が停止し、２次側への電力供給がなくなり、この電源
の動作が停止する。
【００１６】４７、４９、５０、５１は電流制限用の抵
抗であり、５８は逆流防止用のダイオード、５９は電流
制限用の抵抗である。なお、フォトカプラ４５は１次
側、２次側の絶縁も行う。
抗であり、５８は逆流防止用のダイオード、５９は電流
制限用の抵抗である。なお、フォトカプラ４５は１次
側、２次側の絶縁も行う。
【００１７】３５は抵抗４８、７２とコンデンサ７３で
構成された遅延回路であり、抵抗４８、７２とコンデン
サ７３との間で時定数を持ち、抵抗４８、７２の値とコ
ンデンサ７３の電気容量を変えることにより、この時定
数を設定することができる。７４はＩＣ４４とフォトカ
プラ４５とトランジスタ４６から構成されたスイッチン
グ制御部であり、外部からの信号によりＦＥＴ４３のオ
ン、オフを制御可能である。
構成された遅延回路であり、抵抗４８、７２とコンデン
サ７３との間で時定数を持ち、抵抗４８、７２の値とコ
ンデンサ７３の電気容量を変えることにより、この時定
数を設定することができる。７４はＩＣ４４とフォトカ
プラ４５とトランジスタ４６から構成されたスイッチン
グ制御部であり、外部からの信号によりＦＥＴ４３のオ
ン、オフを制御可能である。
【００１８】なお、上記スイッチング制御部７４は、電
力供給源から電力の供給が開始された時に遅延回路３５
による一定時間のみＦＥＴ４３を発振（オン、オフ）さ
せて絶縁トランス３９の１次側の発振を行わせるように
なっている。また、一定時間が経過する前に、スイッチ
ング制御部７４の制御を外部に行わせ、外部からの指示
（信号）に従ってスイッチング制御部７４がＦＥＴ４３
のオン、オフを制御し、絶縁トランス３９の１次側の発
振を制御するように構成されている。
力供給源から電力の供給が開始された時に遅延回路３５
による一定時間のみＦＥＴ４３を発振（オン、オフ）さ
せて絶縁トランス３９の１次側の発振を行わせるように
なっている。また、一定時間が経過する前に、スイッチ
ング制御部７４の制御を外部に行わせ、外部からの指示
（信号）に従ってスイッチング制御部７４がＦＥＴ４３
のオン、オフを制御し、絶縁トランス３９の１次側の発
振を制御するように構成されている。
【００１９】また、上記ＦＥＴ４３をオフにして絶縁ト
ランス３９の１次側の発振を停止させ、絶縁トランス３
９の２次側への電力供給を停止させるオフ信号は、電力
を消費しない信号としている。
ランス３９の１次側の発振を停止させ、絶縁トランス３
９の２次側への電力供給を停止させるオフ信号は、電力
を消費しない信号としている。
【００２０】図２は上述の電源装置を主電源１６として
用いたファクシミリ装置の構成を示すブロック図であ
る。図中、１は上記ファクシミリ装置の装置本体、２は
マイクロプロセッサなどから構成されているＣＰＵで、
ＲＯＭ３に格納されているプログラムに従って本装置全
体のシステムの制御を行い、データの読み書きが可能な
ＲＡＭ４、不揮発性のＲＡＭ５、キャラクタジェネレー
タ（ＣＧ）６、原稿の読取り部７、記録部８、モデム部
９、網制御ユニット（ＮＣＵ）１０、操作部１３及び表
示部１４を制御する。
用いたファクシミリ装置の構成を示すブロック図であ
る。図中、１は上記ファクシミリ装置の装置本体、２は
マイクロプロセッサなどから構成されているＣＰＵで、
ＲＯＭ３に格納されているプログラムに従って本装置全
体のシステムの制御を行い、データの読み書きが可能な
ＲＡＭ４、不揮発性のＲＡＭ５、キャラクタジェネレー
タ（ＣＧ）６、原稿の読取り部７、記録部８、モデム部
９、網制御ユニット（ＮＣＵ）１０、操作部１３及び表
示部１４を制御する。
【００２１】上記ＲＡＭ４は、読取り部７で読取られた
２値化画像データあるいは記録部８にて記録される２値
化画像データを格納し、モデム部９によって変調された
信号を網制御ユニット１０を介して電話回線１１に出力
する２値化画像データを格納する。またこのＲＡＭ４
は、電話回線１１から入力されたアナログ波形信号を網
制御ユニット１０及びモデム部９を介して復調した２値
化画像データも格納する。
２値化画像データあるいは記録部８にて記録される２値
化画像データを格納し、モデム部９によって変調された
信号を網制御ユニット１０を介して電話回線１１に出力
する２値化画像データを格納する。またこのＲＡＭ４
は、電話回線１１から入力されたアナログ波形信号を網
制御ユニット１０及びモデム部９を介して復調した２値
化画像データも格納する。
【００２２】また、不揮発性のＲＡＭ５は、装置本体１
の電源が遮断された状態でも短縮ダイヤル番号などの保
存しておくべきデータを確実に格納する。ＲＯＭ３はＪ
ＩＳコードやＡＳＣＩＩコードなどのキャラクタを格納
し、ＣＰＵ２の制御に従い必要に応じて２バイトのデー
タで所定コードに対応するキャラクタデータを取り出
す。
の電源が遮断された状態でも短縮ダイヤル番号などの保
存しておくべきデータを確実に格納する。ＲＯＭ３はＪ
ＩＳコードやＡＳＣＩＩコードなどのキャラクタを格納
し、ＣＰＵ２の制御に従い必要に応じて２バイトのデー
タで所定コードに対応するキャラクタデータを取り出
す。
【００２３】読取り部７は、ＤＭＡコントローラ、画像
処理用ＩＣ、イメージセンサ、ＣＭＯＳロジックＩＣな
どから構成され、ＣＰＵ２の制御に基づいてコンタクト
センサ（ＣＳ）を利用して読取ったデータを２値化し、
その２値化データを順次ＲＡＭ４に送る。なお、この読
取り部７に対する原稿のセット状態は、原稿の搬送路に
設けられた機械的な原稿検知センサにより検出できるよ
うになっており、その原稿検出信号は主電源１６を制御
する主電源制御部１５とＣＰＵ２に入力される。
処理用ＩＣ、イメージセンサ、ＣＭＯＳロジックＩＣな
どから構成され、ＣＰＵ２の制御に基づいてコンタクト
センサ（ＣＳ）を利用して読取ったデータを２値化し、
その２値化データを順次ＲＡＭ４に送る。なお、この読
取り部７に対する原稿のセット状態は、原稿の搬送路に
設けられた機械的な原稿検知センサにより検出できるよ
うになっており、その原稿検出信号は主電源１６を制御
する主電源制御部１５とＣＰＵ２に入力される。
【００２４】記録部８は、ＤＭＡコントローラ、インク
ジェット記録装置、ＣＭＯＳロジックＩＣなどから構成
され、ＣＰＵ２の制御によってＲＡＭ４に格納されてい
る記録データを取り出し、ハードコピーとして記録出力
する。モデム部９は、Ｇ３、Ｇ２モデムとこれらのモデ
ムに接続されたクロック発生回路などから構成され、Ｃ
ＰＵ２の制御に基づいてＲＡＭ４に格納されている送信
データを変調し、網制御ユニット１０を介して電話回線
１１に出力する。またこのモデム部９は、電話回線１１
のアナログ信号を網制御ユニット１０を介して導入し、
その信号を変調した２値化データをＲＡＭ４に格納す
る。
ジェット記録装置、ＣＭＯＳロジックＩＣなどから構成
され、ＣＰＵ２の制御によってＲＡＭ４に格納されてい
る記録データを取り出し、ハードコピーとして記録出力
する。モデム部９は、Ｇ３、Ｇ２モデムとこれらのモデ
ムに接続されたクロック発生回路などから構成され、Ｃ
ＰＵ２の制御に基づいてＲＡＭ４に格納されている送信
データを変調し、網制御ユニット１０を介して電話回線
１１に出力する。またこのモデム部９は、電話回線１１
のアナログ信号を網制御ユニット１０を介して導入し、
その信号を変調した２値化データをＲＡＭ４に格納す
る。
【００２５】網制御ユニット１０は、ＣＰＵ２の制御に
より電話回線１１をモデム部９あるいは電話機１２の何
れかに切り換えて接続する。また網制御ユニット１０は
呼出信号（ＣＩ）を検出する検出手段を有しており、呼
出信号を検出した時はその着信信号を主電源制御部１５
とＣＰＵ２の両方へ送る。
より電話回線１１をモデム部９あるいは電話機１２の何
れかに切り換えて接続する。また網制御ユニット１０は
呼出信号（ＣＩ）を検出する検出手段を有しており、呼
出信号を検出した時はその着信信号を主電源制御部１５
とＣＰＵ２の両方へ送る。
【００２６】電話機１２は装置本体１と一体化されてお
り、具体的にはハンドセット及びスピーチネットワー
ク、ダイヤラ、テンキーないしワンタッチキーなどから
構成されている。操作部１３は、画像送信、受信などを
スタートさせるスタートキーと、送受信時における「フ
ァイン」、「標準」、「自動受信」などの操作モードを
指定するモード選択キーと、ダイヤリング用のテンキー
ないしワンタッチキーなどから構成されている。そし
て、これらのキーが押下されるとそのオン信号が主電源
制御部１５とＣＰＵ２に入力される。
り、具体的にはハンドセット及びスピーチネットワー
ク、ダイヤラ、テンキーないしワンタッチキーなどから
構成されている。操作部１３は、画像送信、受信などを
スタートさせるスタートキーと、送受信時における「フ
ァイン」、「標準」、「自動受信」などの操作モードを
指定するモード選択キーと、ダイヤリング用のテンキー
ないしワンタッチキーなどから構成されている。そし
て、これらのキーが押下されるとそのオン信号が主電源
制御部１５とＣＰＵ２に入力される。
【００２７】表示部１４は１６桁の表示を行う液晶表示
器を有し、ＣＰＵ２の制御により所定の文字などを表示
する。主電源制御部１５は装置本体１の各部（ブロッ
ク）への通電（電力供給）を制御するもので、１チップ
マイクロコンピュータ、コンデンサタイプの二次電池等
から構成され、この二次電池からの供給電力だけでも駆
動することができるようになっている。またこの主電源
制御部１５は、読取り部７からの原稿検知信号あるいは
網制御ユニット１０からの着信信号あるいは操作部１３
からのオン信号が入力されると、起動信号を出力して主
電源１６を起動する。この主電源１６は、ＡＣ入力のス
イッチング電源により構成され、外部からスイッチング
のオン、オフが制御可能で、主電源制御部１５からの起
動信号、停止信号によってそれぞれ電力を供給したり、
電力の供給を停止したりする。
器を有し、ＣＰＵ２の制御により所定の文字などを表示
する。主電源制御部１５は装置本体１の各部（ブロッ
ク）への通電（電力供給）を制御するもので、１チップ
マイクロコンピュータ、コンデンサタイプの二次電池等
から構成され、この二次電池からの供給電力だけでも駆
動することができるようになっている。またこの主電源
制御部１５は、読取り部７からの原稿検知信号あるいは
網制御ユニット１０からの着信信号あるいは操作部１３
からのオン信号が入力されると、起動信号を出力して主
電源１６を起動する。この主電源１６は、ＡＣ入力のス
イッチング電源により構成され、外部からスイッチング
のオン、オフが制御可能で、主電源制御部１５からの起
動信号、停止信号によってそれぞれ電力を供給したり、
電力の供給を停止したりする。
【００２８】図３は主電源制御部１５の内部構成を示す
回路図、図４は装置本体１内の各種スイッチ部とＣＰＵ
２周辺の回路構成を示す図である。
回路図、図４は装置本体１内の各種スイッチ部とＣＰＵ
２周辺の回路構成を示す図である。
【００２９】これらの図において、Ｖｃｃの電源ライン
は３系統の電力供給源を結んでおり、１つは主電源１６
からの＋５Ｖライン、２つ目は太陽電池２３、３つ目は
上述のコンデンサタイプの二次電池１９である。そし
て、これらの３つの電源の優先度は、各々の電圧と、二
次電池１９の充電、逆流防止用のショットキーバリアダ
イオード２２及び逆流防止用のダイオード２６により決
定され、主電源１６からのものはツェナーダイオード１
８とバリアダイオード２２により４．８Ｖ、太陽電池２
３からのものは４．６Ｖ、二次電池１９からのものは
４．５Ｖ（満充電時）となっている。
は３系統の電力供給源を結んでおり、１つは主電源１６
からの＋５Ｖライン、２つ目は太陽電池２３、３つ目は
上述のコンデンサタイプの二次電池１９である。そし
て、これらの３つの電源の優先度は、各々の電圧と、二
次電池１９の充電、逆流防止用のショットキーバリアダ
イオード２２及び逆流防止用のダイオード２６により決
定され、主電源１６からのものはツェナーダイオード１
８とバリアダイオード２２により４．８Ｖ、太陽電池２
３からのものは４．６Ｖ、二次電池１９からのものは
４．５Ｖ（満充電時）となっている。
【００３０】また、上記ダイオード２２、２６の向きに
より、主電源１６が立ち上がっている時はその電力供給
が最優位となり、二次電池１９を充電するとともに、Ｖ
ｃｃのラインに電力を供給する。この時、太陽電池２３
は低電位となり、この太陽電池２３からは電流は流れ込
まない。また、主電源１６が動作しておらず、太陽電池
２３が電力を供給している場合、すなわち主電源１６は
動作していないが光エネルギーが供給されている場合、
二次電池１９の方が太陽電池２３より電位が高ければ二
次電池１９からＶｃｃのラインに電力が供給され、太陽
電池２３からは電力が供給されない。二次電池１９の方
が太陽電池２３より電位が低い時は、太陽電池２３から
Ｖｃｃのラインに電力が供給され、同時に二次電池１９
も抵抗２０を通して充電される。また主電源１６が動作
しておらず、太陽電池２３も電力を供給していない場合
は、この二次電池１９よりＶｃｃのラインに電力が供給
される。
より、主電源１６が立ち上がっている時はその電力供給
が最優位となり、二次電池１９を充電するとともに、Ｖ
ｃｃのラインに電力を供給する。この時、太陽電池２３
は低電位となり、この太陽電池２３からは電流は流れ込
まない。また、主電源１６が動作しておらず、太陽電池
２３が電力を供給している場合、すなわち主電源１６は
動作していないが光エネルギーが供給されている場合、
二次電池１９の方が太陽電池２３より電位が高ければ二
次電池１９からＶｃｃのラインに電力が供給され、太陽
電池２３からは電力が供給されない。二次電池１９の方
が太陽電池２３より電位が低い時は、太陽電池２３から
Ｖｃｃのラインに電力が供給され、同時に二次電池１９
も抵抗２０を通して充電される。また主電源１６が動作
しておらず、太陽電池２３も電力を供給していない場合
は、この二次電池１９よりＶｃｃのラインに電力が供給
される。
【００３１】図３において、１７は４ビットの１チップ
マイクロコンピュータであり、超低消費電力で動作可能
で、またタイマ手段を内蔵している。そして、太陽電池
２３が電力を供給しているか否かは、その電位を抵抗２
４、２５によって分圧し、それをコンピュータ１７の入
力ポートＩＮ２へ入力することで行う。また二次電池１
９の電圧は、電圧安定用の抵抗２１を介してコンパレー
タ２７でＲＡＭ５をバックアップするための一次電池２
８の電圧と比べることによって検出され、このコンパレ
ータ２７の出力は電圧検出手段であるマイクロコンピュ
ータ１７の入力ポートＩＮ４へ入力される。なお、２
９、３０は一次電池２８の電圧を分圧するための抵抗で
ある。
マイクロコンピュータであり、超低消費電力で動作可能
で、またタイマ手段を内蔵している。そして、太陽電池
２３が電力を供給しているか否かは、その電位を抵抗２
４、２５によって分圧し、それをコンピュータ１７の入
力ポートＩＮ２へ入力することで行う。また二次電池１
９の電圧は、電圧安定用の抵抗２１を介してコンパレー
タ２７でＲＡＭ５をバックアップするための一次電池２
８の電圧と比べることによって検出され、このコンパレ
ータ２７の出力は電圧検出手段であるマイクロコンピュ
ータ１７の入力ポートＩＮ４へ入力される。なお、２
９、３０は一次電池２８の電圧を分圧するための抵抗で
ある。
【００３２】３１は主電源１６の二次側の電圧Ｖａｃ
と、主電源１６からの＋５Ｖの電圧Ｖｃｃ１と、二次電
池１９の電圧Ｖｃｃ２とを比較するＩＣであり、Ｖｃｃ
１が２Ｖより大きくなるとＣＥ出力ポートがＨｉｇｈレ
ベルとなり、Ｖａｃが約２Ｖ以下になるとＣＥ出力ポー
トがＬｏｗレベルとなる。この出力はマイクロコンピュ
ータ１７の入力ポートＩＮ１に入力される。またＶｃｃ
２が３Ｖ以下になるとＲＥ出力ポートがＨｉｇｈレベル
からＬｏｗレベルとなり、リセット信号が出力され続
け、Ｖｃｃ２が３Ｖより大きくなるとＲＥ出力ポートが
Ｈｉｇｈレベルを維持する。この出力は、インバータＩ
Ｃ３２とＯＲゲートＩＣ３４を通し、マイクロコンピュ
ータ１７のＲＥＳＥＴポートへ入力される。また、この
出力は図４のＡＮＤゲートＩＣ７１を通してＣＰＵ２の
ＲＥＳＥＴポートへも入力される。
と、主電源１６からの＋５Ｖの電圧Ｖｃｃ１と、二次電
池１９の電圧Ｖｃｃ２とを比較するＩＣであり、Ｖｃｃ
１が２Ｖより大きくなるとＣＥ出力ポートがＨｉｇｈレ
ベルとなり、Ｖａｃが約２Ｖ以下になるとＣＥ出力ポー
トがＬｏｗレベルとなる。この出力はマイクロコンピュ
ータ１７の入力ポートＩＮ１に入力される。またＶｃｃ
２が３Ｖ以下になるとＲＥ出力ポートがＨｉｇｈレベル
からＬｏｗレベルとなり、リセット信号が出力され続
け、Ｖｃｃ２が３Ｖより大きくなるとＲＥ出力ポートが
Ｈｉｇｈレベルを維持する。この出力は、インバータＩ
Ｃ３２とＯＲゲートＩＣ３４を通し、マイクロコンピュ
ータ１７のＲＥＳＥＴポートへ入力される。また、この
出力は図４のＡＮＤゲートＩＣ７１を通してＣＰＵ２の
ＲＥＳＥＴポートへも入力される。
【００３３】３３はＮＡＮＤゲートＩＣであり、図４の
フッキングスイッチ６０、または機械式の原稿検知スイ
ッチ（あるいはリードスイッチ）６１、または呼出信号
検出スイッチ（フォトカプラ）６４、またはハンドセッ
トのオフフック検出スイッチ（フォトカプラ）６５から
の信号が入力される。このＩＣ３３の出力は、ＩＣ３４
を通してマイクロコンピュータ１７のＲＥＳＥＴポート
へ入力される。なお、図４中、６２、６３、６６、６７
は電圧調整用の抵抗であり、６９、７０はモジュラージ
ャックである。
フッキングスイッチ６０、または機械式の原稿検知スイ
ッチ（あるいはリードスイッチ）６１、または呼出信号
検出スイッチ（フォトカプラ）６４、またはハンドセッ
トのオフフック検出スイッチ（フォトカプラ）６５から
の信号が入力される。このＩＣ３３の出力は、ＩＣ３４
を通してマイクロコンピュータ１７のＲＥＳＥＴポート
へ入力される。なお、図４中、６２、６３、６６、６７
は電圧調整用の抵抗であり、６９、７０はモジュラージ
ャックである。
【００３４】また、上記マイクロコンピュータ１７の入
力ポートＩＮ３がＨｉｇｈレベルの時は、ＣＰＵ２が動
作していることを表す。マイクロコンピュータ１７の出
力ポートＯＵＴ１からの出力はＩＣ３４を通して主電源
１６へ入力される。そして、マイクロコンピュータ１７
の出力ポートＯＵＴ２からは、ＡＮＤゲート７１を通し
てＣＰＵ２ヘリセット信号が出力される。７５は電圧調
整用の抵抗である。
力ポートＩＮ３がＨｉｇｈレベルの時は、ＣＰＵ２が動
作していることを表す。マイクロコンピュータ１７の出
力ポートＯＵＴ１からの出力はＩＣ３４を通して主電源
１６へ入力される。そして、マイクロコンピュータ１７
の出力ポートＯＵＴ２からは、ＡＮＤゲート７１を通し
てＣＰＵ２ヘリセット信号が出力される。７５は電圧調
整用の抵抗である。
【００３５】図４は図２の各部の回路構成を示したもの
で、（ａ）はＣＰＵ２の周辺、（ｂ）は操作部１３の内
部、（ｃ）は網制御ユニット１０の内部をそれぞれ示し
ている。この図４において、６８は抵抗とコンデンサと
で構成された遅延回路であり、入力ポートＩ１からＩ４
に入力された信号をＣＰＵ２のイニシャライズにかかる
時間だけ遅延させて、出力ポートＯ１からＯ４にそれぞ
れ出力する。
で、（ａ）はＣＰＵ２の周辺、（ｂ）は操作部１３の内
部、（ｃ）は網制御ユニット１０の内部をそれぞれ示し
ている。この図４において、６８は抵抗とコンデンサと
で構成された遅延回路であり、入力ポートＩ１からＩ４
に入力された信号をＣＰＵ２のイニシャライズにかかる
時間だけ遅延させて、出力ポートＯ１からＯ４にそれぞ
れ出力する。
【００３６】図５、図６、図７、図８は本実施例の動作
を表わすフローチャートであり、次にこれらの図面に従
って動作の説明をする。
を表わすフローチャートであり、次にこれらの図面に従
って動作の説明をする。
【００３７】図５は主電源の動作フローであり、ＡＣ入
力が開始されると（ステップ１０１）、この時遅延回路
３５によりＩＣ４４の入力ポートＩＮ１がＬｏｗレベル
となっているので（ステップ１０２）、これに従ってＩ
Ｃ４４の出力ポートＯＵＴ１が発振し（ステップ１０
３）、ＦＥＴ４３を介してトランス３９の１次側が発振
し、２次側に電力を供給する。これにより、この主電源
１６が立ち上がる（ステップ１０４）。そして、この電
力供給が開始された時、マイクロコンピュータ（以下マ
イコンという）１７をイニシャライズし（ステップ１０
５）、イニシャライズが終了するとマイコン１７は出力
ポートＯＵＴ１からＨｉｇｈレベルを出力し、これがＩ
Ｃ３４を介してＰＳ信号として主電源１６に入力される
（ステップ１０６）。
力が開始されると（ステップ１０１）、この時遅延回路
３５によりＩＣ４４の入力ポートＩＮ１がＬｏｗレベル
となっているので（ステップ１０２）、これに従ってＩ
Ｃ４４の出力ポートＯＵＴ１が発振し（ステップ１０
３）、ＦＥＴ４３を介してトランス３９の１次側が発振
し、２次側に電力を供給する。これにより、この主電源
１６が立ち上がる（ステップ１０４）。そして、この電
力供給が開始された時、マイクロコンピュータ（以下マ
イコンという）１７をイニシャライズし（ステップ１０
５）、イニシャライズが終了するとマイコン１７は出力
ポートＯＵＴ１からＨｉｇｈレベルを出力し、これがＩ
Ｃ３４を介してＰＳ信号として主電源１６に入力される
（ステップ１０６）。
【００３８】上記ＰＳ信号によりトランジスタ４６がオ
ンすると、フォトカプラ４５は電流が流れてオンとなり
（ステップ１０７）、ＩＣ４４の入力ポートＩＮ１がＬ
ｏｗレベルとなるので（ステップ１０８）、これに従っ
てＩＣ４４の出力ポートＯＵＴ１が発振し（ステップ１
０９）、ＦＥＴ４３を介してトランス３９の１次側が発
振し、２次側に電力を供給する。そしてこの状態を維持
し、主電源１６が電力供給を続ける（ステップ１１
０）。ここで、遅延回路３５の時定数は、ＡＣ入力が開
始されてから、マイコン１７からのＰＳ信号によりフォ
トカプラ４５がオンとなるまでの間は、ＩＣ４４の入力
ポートＩＮ１がＬｏｗレベルを保つように設定する。
ンすると、フォトカプラ４５は電流が流れてオンとなり
（ステップ１０７）、ＩＣ４４の入力ポートＩＮ１がＬ
ｏｗレベルとなるので（ステップ１０８）、これに従っ
てＩＣ４４の出力ポートＯＵＴ１が発振し（ステップ１
０９）、ＦＥＴ４３を介してトランス３９の１次側が発
振し、２次側に電力を供給する。そしてこの状態を維持
し、主電源１６が電力供給を続ける（ステップ１１
０）。ここで、遅延回路３５の時定数は、ＡＣ入力が開
始されてから、マイコン１７からのＰＳ信号によりフォ
トカプラ４５がオンとなるまでの間は、ＩＣ４４の入力
ポートＩＮ１がＬｏｗレベルを保つように設定する。
【００３９】そして、ＰＳ信号がＬｏｗレベルとなると
（ステップ１１１）、トランジスタ４６がオフとなり、
フォトカプラ４５もオフとなるので、ＩＣ４４の入力ポ
ートＩＮ１がＨｉｇｈレベルとなり（ステップ１１
２）、これに従ってＩＣ４４が出力ポートＯＵＴ１をＬ
ｏｗレベルにする（ステップ１１３）。これによって、
ＦＥＴ４３がオフとなり、トランス３９の１次側が発振
を停止して２次側への電力供給が停止され、主電源１６
が動作を停止する（ステップ１１４）。この状態でＰＳ
信号がＨｉｇｈレベルとなると（ステップ１１５）、ト
ランジスタ４６がオンし、フォトカプラ４５もオンとな
り（ステップ１１６）、ＩＣ４４の入力ポートＩＮ１が
Ｌｏｗレベルとなる（ステップ１１７）。これに従っ
て、ＩＣ４４の出力ポートＯＵＴ１が発振し（ステップ
１１８）、ＦＥＴ４３を介してトランス３９の１次側が
発振して２次側に電力を供給し、主電源１６が立ち上が
る（ステップ１１９）。そしてこの状態を維持し、主電
源１６が電力供給を続ける。
（ステップ１１１）、トランジスタ４６がオフとなり、
フォトカプラ４５もオフとなるので、ＩＣ４４の入力ポ
ートＩＮ１がＨｉｇｈレベルとなり（ステップ１１
２）、これに従ってＩＣ４４が出力ポートＯＵＴ１をＬ
ｏｗレベルにする（ステップ１１３）。これによって、
ＦＥＴ４３がオフとなり、トランス３９の１次側が発振
を停止して２次側への電力供給が停止され、主電源１６
が動作を停止する（ステップ１１４）。この状態でＰＳ
信号がＨｉｇｈレベルとなると（ステップ１１５）、ト
ランジスタ４６がオンし、フォトカプラ４５もオンとな
り（ステップ１１６）、ＩＣ４４の入力ポートＩＮ１が
Ｌｏｗレベルとなる（ステップ１１７）。これに従っ
て、ＩＣ４４の出力ポートＯＵＴ１が発振し（ステップ
１１８）、ＦＥＴ４３を介してトランス３９の１次側が
発振して２次側に電力を供給し、主電源１６が立ち上が
る（ステップ１１９）。そしてこの状態を維持し、主電
源１６が電力供給を続ける。
【００４０】図６はＦＡＸスタンバイ状態での動作フロ
ーであり、ＡＣ入力が開始されると（ステップ２０
１）、まず主電源１６がオンとなって立ち上がり（ステ
ップ２０２）、マイコン１７をイニシャライズするとと
もに（ステップ２０３）、ＣＰＵ２をイニシャライズし
（ステップ２０４）、同時に二次電池１９の充電を開始
する（ステップ２０５）。そして、マイコン１７のイニ
シャライズが完了した時点でＦＡＸがスタンバイ状態と
なり、このスタンバイ状態が続いている状態で二次電池
１９を充電し続ける。
ーであり、ＡＣ入力が開始されると（ステップ２０
１）、まず主電源１６がオンとなって立ち上がり（ステ
ップ２０２）、マイコン１７をイニシャライズするとと
もに（ステップ２０３）、ＣＰＵ２をイニシャライズし
（ステップ２０４）、同時に二次電池１９の充電を開始
する（ステップ２０５）。そして、マイコン１７のイニ
シャライズが完了した時点でＦＡＸがスタンバイ状態と
なり、このスタンバイ状態が続いている状態で二次電池
１９を充電し続ける。
【００４１】上記二次電池１９の充電が完了した場合
（ステップ２０６）、すなわちコンパレータ２７の出力
がＨｉｇｈレベルとなった場合、またはマイコン１７に
内蔵されているタイマで１時間経過した場合は、主電源
１６が停止する。この時、前者の場合はマイコン１７の
ポートＩＮ４がＨｉｇｈレベルとなるのでそれに従って
マイコン１７がＣＰＵ２をリセットし（ステップ２０
７）、さらに主電源１６の動作も停止させ（ステップ２
０８）、二次電池１９と太陽電池２３だけによる電力供
給が開始される（ステップ２０９）。同様に後者の場合
はそれに従ってマイコン１７がＣＰＵ２をリセットし、
さらに主電源１６の動作も停止させ、二次電池１９と太
陽電池２３だけによる電力供給が行われる（ステップ２
１０）。そして、何れの場合も、太陽電池２３が供給す
る電力のうちの余った電力で二次電池１９の充電も行う
（ステップ２１１）。
（ステップ２０６）、すなわちコンパレータ２７の出力
がＨｉｇｈレベルとなった場合、またはマイコン１７に
内蔵されているタイマで１時間経過した場合は、主電源
１６が停止する。この時、前者の場合はマイコン１７の
ポートＩＮ４がＨｉｇｈレベルとなるのでそれに従って
マイコン１７がＣＰＵ２をリセットし（ステップ２０
７）、さらに主電源１６の動作も停止させ（ステップ２
０８）、二次電池１９と太陽電池２３だけによる電力供
給が開始される（ステップ２０９）。同様に後者の場合
はそれに従ってマイコン１７がＣＰＵ２をリセットし、
さらに主電源１６の動作も停止させ、二次電池１９と太
陽電池２３だけによる電力供給が行われる（ステップ２
１０）。そして、何れの場合も、太陽電池２３が供給す
る電力のうちの余った電力で二次電池１９の充電も行う
（ステップ２１１）。
【００４２】上記太陽電池２３からの供給電力が減り、
その電圧が２．８Ｖ以下となった場合（ステップ２１
２）、二次電池１９が放電していく。そして、その電圧
が３Ｖ以下となった時（ステップ２１３）、ＩＣ３１の
ＲＥポートがＬｏｗレベルとなり、上記のＰＳ信号がＨ
ｉｇｈレベルとなるので、フォトカプラ４５がオンし、
ＩＣ４４のポートＩＮ１がＬｏｗレベルとなる。これに
従って、ＩＣ４４のポートＯＵＴ１が発振し、ＦＥＴ４
３を介してトランス３９の１次側が発振し、２次側に電
力を供給する。これにより、主電源１６が立ち上がる
（ステップ２１４）。そして、この動作時にＣＰＵ２を
イニシャライズするとともに、二次電池１９の充電を開
始する。これにより、ＦＡＸスタンバイ状態を保ちつ
つ、再び二次電池１９を充電する。そして、このサイク
ルを繰り返す。
その電圧が２．８Ｖ以下となった場合（ステップ２１
２）、二次電池１９が放電していく。そして、その電圧
が３Ｖ以下となった時（ステップ２１３）、ＩＣ３１の
ＲＥポートがＬｏｗレベルとなり、上記のＰＳ信号がＨ
ｉｇｈレベルとなるので、フォトカプラ４５がオンし、
ＩＣ４４のポートＩＮ１がＬｏｗレベルとなる。これに
従って、ＩＣ４４のポートＯＵＴ１が発振し、ＦＥＴ４
３を介してトランス３９の１次側が発振し、２次側に電
力を供給する。これにより、主電源１６が立ち上がる
（ステップ２１４）。そして、この動作時にＣＰＵ２を
イニシャライズするとともに、二次電池１９の充電を開
始する。これにより、ＦＡＸスタンバイ状態を保ちつ
つ、再び二次電池１９を充電する。そして、このサイク
ルを繰り返す。
【００４３】図７はＦＡＸスタンバイ状態におけるＦＡ
Ｘ送信時の割り込みルーチンであり、ＦＡＸスタンバイ
状態の時に原稿があった場合（ステップ３０１）、また
はフッキングボタンが押された場合（ステップ３０
２）、または受話器がオフフックされた場合（ステップ
３０３）、スイッチ６１、６０、６５がそれぞれオンと
なり、そのオン信号が遅延回路６８を通してＣＰＵ２へ
入力され、またＩＣ３３、３２、３４を通してＰＳ信号
としてフォトカプラ４５をオンにするとともに、マイコ
ン１７をリセットする。これにより、この割り込み動作
が開始される（ステップ３０４）。
Ｘ送信時の割り込みルーチンであり、ＦＡＸスタンバイ
状態の時に原稿があった場合（ステップ３０１）、また
はフッキングボタンが押された場合（ステップ３０
２）、または受話器がオフフックされた場合（ステップ
３０３）、スイッチ６１、６０、６５がそれぞれオンと
なり、そのオン信号が遅延回路６８を通してＣＰＵ２へ
入力され、またＩＣ３３、３２、３４を通してＰＳ信号
としてフォトカプラ４５をオンにするとともに、マイコ
ン１７をリセットする。これにより、この割り込み動作
が開始される（ステップ３０４）。
【００４４】上記フォトカプラ４５がオンになると、Ｉ
Ｃ４４がＦＥＴ４３を介して１次側を発振させ、２次側
に電力を供給する。これにより、主電源１６が立ち上が
る（ステップ３０５）。この主電源１６が立ち上がって
いる間は、二次電池１９は常に充電されている（ステッ
プ３１１）。この状態で相手ＦＡＸに電話をかけ（ステ
ップ２０６）、回線が捕捉されると（ステップ３０
７）、通常のファクシミリ送信が行える状態となる（ス
テップ３０８）。そして、送信が終わり（ステップ３０
９）、回線が切断されると（ステップ３１０）、ＣＰＵ
２のポートＯＵＴ１からマイコン１７のポートＩＮ３に
入力される信号がＨｉｇｈレベルからＬｏｗレベルとな
り、これに従ってマイコン１７がＣＰＵ２をリセットす
るとともに、ＰＳ信号をＬｏｗレベルとして主電源１６
の動作を停止させる（ステップ３１２。そして、この割
り込みが終了して（ステップ３１３）、ＦＡＸスタンバ
イ状態となり、図６のＡに戻る。
Ｃ４４がＦＥＴ４３を介して１次側を発振させ、２次側
に電力を供給する。これにより、主電源１６が立ち上が
る（ステップ３０５）。この主電源１６が立ち上がって
いる間は、二次電池１９は常に充電されている（ステッ
プ３１１）。この状態で相手ＦＡＸに電話をかけ（ステ
ップ２０６）、回線が捕捉されると（ステップ３０
７）、通常のファクシミリ送信が行える状態となる（ス
テップ３０８）。そして、送信が終わり（ステップ３０
９）、回線が切断されると（ステップ３１０）、ＣＰＵ
２のポートＯＵＴ１からマイコン１７のポートＩＮ３に
入力される信号がＨｉｇｈレベルからＬｏｗレベルとな
り、これに従ってマイコン１７がＣＰＵ２をリセットす
るとともに、ＰＳ信号をＬｏｗレベルとして主電源１６
の動作を停止させる（ステップ３１２。そして、この割
り込みが終了して（ステップ３１３）、ＦＡＸスタンバ
イ状態となり、図６のＡに戻る。
【００４５】図８はＦＡＸスタンバイ状態におけるＦＡ
Ｘ受信時の割り込みルーチンであり、ＦＡＸスタンバイ
状態の時フッキングボタンが押された場合（ステップ４
０１）、または受話器がオフフックされた場合（ステッ
プ４０２）、スイッチ６０、６５がそれぞれオンとな
り、そのオン信号が遅延回路６８を通してＣＰＵ２へ入
力され、またＩＣ３３、３２、３４を通してＰＳ信号と
してフォトカプラ４５をオンにするとともに、マイコン
１７をリセットする。これにより、この割り込み動作が
開始される（ステップ４０４）。
Ｘ受信時の割り込みルーチンであり、ＦＡＸスタンバイ
状態の時フッキングボタンが押された場合（ステップ４
０１）、または受話器がオフフックされた場合（ステッ
プ４０２）、スイッチ６０、６５がそれぞれオンとな
り、そのオン信号が遅延回路６８を通してＣＰＵ２へ入
力され、またＩＣ３３、３２、３４を通してＰＳ信号と
してフォトカプラ４５をオンにするとともに、マイコン
１７をリセットする。これにより、この割り込み動作が
開始される（ステップ４０４）。
【００４６】上記フォトカプラ４５がオンになると、Ｉ
Ｃ４４がＦＥＴ４３を介してトランス３９の１次側を発
振させ、２次側に電力を供給する。これにより、主電源
１６が立ち上がる（ステップ４０５）。また呼出信号
（ＣＩ）が検出された場合も（ステップ４０３）、スイ
ッチ６４がオンとなり、そのオン信号が遅延回路６８を
通してＣＰＵ２へ入力され、またＩＣ３３、３２、３４
を通してＰＳ信号として同様にフォトカプラ４５をオン
にするとともに、マイコン１７をリセットする。これに
より、この割り込み動作が開始される（ステップ４０
７）。そして、フォトカプラ４５がオンになるとＩＣ４
４がＦＥＴ４３を介して１次側を発振させ、２次側に電
力を供給する。これにより、主電源１６が立ち上がる
（ステップ４０８）。そして、何れの場合も主電源１６
が立ち上がっている間は、二次電池１９は常に充電され
ている（ステップ４１３）。
Ｃ４４がＦＥＴ４３を介してトランス３９の１次側を発
振させ、２次側に電力を供給する。これにより、主電源
１６が立ち上がる（ステップ４０５）。また呼出信号
（ＣＩ）が検出された場合も（ステップ４０３）、スイ
ッチ６４がオンとなり、そのオン信号が遅延回路６８を
通してＣＰＵ２へ入力され、またＩＣ３３、３２、３４
を通してＰＳ信号として同様にフォトカプラ４５をオン
にするとともに、マイコン１７をリセットする。これに
より、この割り込み動作が開始される（ステップ４０
７）。そして、フォトカプラ４５がオンになるとＩＣ４
４がＦＥＴ４３を介して１次側を発振させ、２次側に電
力を供給する。これにより、主電源１６が立ち上がる
（ステップ４０８）。そして、何れの場合も主電源１６
が立ち上がっている間は、二次電池１９は常に充電され
ている（ステップ４１３）。
【００４７】上記フッキングボタンが押された場合、ま
たは受話器がオフフックされた場合は、相手ＦＡＸに電
話をかけ（ステップ４０６）、回線が捕捉されると（ス
テップ４０９）、通常のファクシミリ受信を行う（ステ
ップ４１０）。また呼出信号が検出された場合は、網制
御ユニット１０が回線を捕捉し、自動受信でファクシミ
リ受信を行う。
たは受話器がオフフックされた場合は、相手ＦＡＸに電
話をかけ（ステップ４０６）、回線が捕捉されると（ス
テップ４０９）、通常のファクシミリ受信を行う（ステ
ップ４１０）。また呼出信号が検出された場合は、網制
御ユニット１０が回線を捕捉し、自動受信でファクシミ
リ受信を行う。
【００４８】上記受信が終わり（ステップ４１１）、回
線が切断されると（ステップ４１２）、ＣＰＵ２のポー
トＯＵＴ１からマイコン１７のポートＩＮ３に入力され
る信号がＨｉｇｈレベルからＬｏｗレベルとなり、これ
に従ってマイコン１７がＣＰＵ２をリセットするととも
に、ＰＳ信号をＬｏｗレベルとして主電源１６の動作を
停止させる（ステップ４１４）。そして、この割り込み
動作が終了して（ステップ４１５）、ＦＡＸスタンバイ
状態となり、図６のＡに戻る。
線が切断されると（ステップ４１２）、ＣＰＵ２のポー
トＯＵＴ１からマイコン１７のポートＩＮ３に入力され
る信号がＨｉｇｈレベルからＬｏｗレベルとなり、これ
に従ってマイコン１７がＣＰＵ２をリセットするととも
に、ＰＳ信号をＬｏｗレベルとして主電源１６の動作を
停止させる（ステップ４１４）。そして、この割り込み
動作が終了して（ステップ４１５）、ＦＡＸスタンバイ
状態となり、図６のＡに戻る。
【００４９】以上、図１の構成の主電源１６を用いたフ
ァクシミリ装置の各状態における動作について説明した
が、ここで本実施例では上記のように主電源１６に遅延
回路３５を設けているので、ＡＣ入力が開始された時は
必ず主電源１６が立ち上がり、ある一定時間が経過した
後に主電源１６が動作を停止する。このため、スタンバ
イ時に主電源１６を停止しておくために常に主電源停止
の制御信号を主電源制御部１５が出力する必要がなく、
二次電池１９の消耗が抑えられ、低消費電力化が図れ
る。
ァクシミリ装置の各状態における動作について説明した
が、ここで本実施例では上記のように主電源１６に遅延
回路３５を設けているので、ＡＣ入力が開始された時は
必ず主電源１６が立ち上がり、ある一定時間が経過した
後に主電源１６が動作を停止する。このため、スタンバ
イ時に主電源１６を停止しておくために常に主電源停止
の制御信号を主電源制御部１５が出力する必要がなく、
二次電池１９の消耗が抑えられ、低消費電力化が図れ
る。
【００５０】また、ＡＣ入力が開始された時は必ず主電
源１６が立ち上がるので、二次電池１９が放電しきって
いる時も主電源制御部１５が主電源立ち上げのための制
御信号を主電源１６に与えることができる。さらに、遅
延回路３５は抵抗とコンデンサだけで構成でき、低コス
トで実現することができる。
源１６が立ち上がるので、二次電池１９が放電しきって
いる時も主電源制御部１５が主電源立ち上げのための制
御信号を主電源１６に与えることができる。さらに、遅
延回路３５は抵抗とコンデンサだけで構成でき、低コス
トで実現することができる。
【００５１】
【発明の効果】以上のように、本発明によれば、出力ト
ランスの１次側のスイッチングを外部からの信号により
制御できるようにするとともに、遅延回路を設けて、電
力の供給が開始された時に一定時間のみ出力トランスの
１次側の発振を行わせるようにしたため、スタンバイ時
に常に主電源の停止信号を出力する必要がなく、低消費
電力化が可能となり、また二次電池が放電しきっている
場合でも主電源を立ち上げることができるという効果が
ある。
ランスの１次側のスイッチングを外部からの信号により
制御できるようにするとともに、遅延回路を設けて、電
力の供給が開始された時に一定時間のみ出力トランスの
１次側の発振を行わせるようにしたため、スタンバイ時
に常に主電源の停止信号を出力する必要がなく、低消費
電力化が可能となり、また二次電池が放電しきっている
場合でも主電源を立ち上げることができるという効果が
ある。
【図１】 本実施例の一実施例の構成を示す回路図
【図２】 図１の構成の主電源を用いたファクシミリ装
置の構成を示すブロック図
置の構成を示すブロック図
【図３】 主電源制御部の内部構成を示す回路図
【図４】 図２の各部の回路構成を示す図
【図５】 主電源の動作を示すフローチャート
【図６】 ファクシミリ装置のスタンバイ状態での動作
を示すフローチャート
を示すフローチャート
【図７】 ファクシミリ装置のスタンバイ状態における
送信時の割り込みルーチンを示すフローチャート
送信時の割り込みルーチンを示すフローチャート
【図８】 ファクシミリ装置のスタンバイ状態における
受信時の割り込みルーチンを示すフローチャート
受信時の割り込みルーチンを示すフローチャート
１ 装置本体 ２ ＣＰＵ １５ 主電源制御部 １６ 主電源 １７ １チップマイクロコンピュータ １９ 二次電池 ３５ 遅延回路 ３９ 絶縁トランス（出力トランス） ４３ ＦＥＴ（スイッチ手段） ７４ スイッチング制御部
Claims (5)
- 【請求項１】 １次側の発振により２次側に交流電力を
発生する出力トランスと、その１次側の発振を制御する
スイッチ手段と、このスイッチ手段を外部から制御する
ことができるスイッチング制御部と、遅延回路とを備
え、前記スイッチング制御部は、電力供給源から電力の
供給が開始された時に前記遅延回路による一定時間のみ
前記スイッチ手段をオン、オフさせ前記出力トランスの
１次側の発振を行わせることを特徴とする電源装置。 - 【請求項２】 スイッチング制御部は、遅延回路による
一定時間が経過する前に、外部からのオン信号に従って
スイッチ手段を発振（オン、オフ）させてトランスの１
次側の発振を継続させることを特徴とする請求項１記載
の電源装置。 - 【請求項３】 スイッチング制御部は、遅延回路による
一定時間が経過する前に、外部からのオン信号に従って
スイッチ手段を発振（オン、オフ）させてトランスの１
次側の発振を継続させ、その後は外部からのオン信号ま
たはオフ信号に従って、前記スイッチング制御部が前記
スイッチ手段を発振（オン、オフ）させたり、停止させ
たりして前記トランスの１次側の発振を制御することを
特徴とする請求項１記載の電源装置。 - 【請求項４】 遅延回路は、抵抗とコンデンサにより構
成したことを特徴とする請求項１記載の電源装置。 - 【請求項５】 スイッチ手段を停止してトランスの１次
側の発振を停止させ、２次側への電力供給を停止させる
オフ信号は、電力を消費しない信号とすることを特徴と
する請求項３記載の電源装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23025993A JP3200258B2 (ja) | 1993-09-16 | 1993-09-16 | 電源装置 |
| US08/231,848 US5914538A (en) | 1993-04-27 | 1994-04-25 | Communication apparatus and power supply device therefor |
| DE69414165T DE69414165T2 (de) | 1993-04-27 | 1994-04-26 | Speiseanordnung und -Verfahren für einen Apparat |
| ES94106491T ES2124336T3 (es) | 1993-04-27 | 1994-04-26 | Dispositivo y metodo de alimentacion para un aparato. |
| EP19940106491 EP0622883B1 (en) | 1993-04-27 | 1994-04-26 | Power supply device and method for an apparatus |
| KR1019940008798A KR0154359B1 (ko) | 1993-04-27 | 1994-04-26 | 전원장치 |
| CN94105010A CN1097380C (zh) | 1993-04-27 | 1994-04-27 | 通信设备的电源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23025993A JP3200258B2 (ja) | 1993-09-16 | 1993-09-16 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0787734A true JPH0787734A (ja) | 1995-03-31 |
| JP3200258B2 JP3200258B2 (ja) | 2001-08-20 |
Family
ID=16905003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23025993A Expired - Fee Related JP3200258B2 (ja) | 1993-04-27 | 1993-09-16 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3200258B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010142115A (ja) * | 1997-06-04 | 2010-06-24 | Semiconductor Components Industries Llc | 電力変換集積回路およびプログラミング方法 |
| CN101963789A (zh) * | 2010-09-02 | 2011-02-02 | 常州市凯迪电器有限公司 | 待机零功耗开关控制系统 |
| EP2451067A2 (en) | 2010-11-05 | 2012-05-09 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| EP2450750A2 (en) | 2010-11-05 | 2012-05-09 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| EP2552004A2 (en) | 2011-07-29 | 2013-01-30 | Brother Kogyo Kabushiki Kaisha | Power supply system with low power standby supply for control unit |
| JP2013226043A (ja) * | 2013-07-12 | 2013-10-31 | Brother Ind Ltd | 電源システム及び画像形成装置 |
| JP2014150643A (ja) * | 2013-01-31 | 2014-08-21 | Brother Ind Ltd | 電源システム、同電源システムを備えた画像形成装置および電源システムの制御方法 |
| US8873991B2 (en) | 2011-11-17 | 2014-10-28 | Brother Kogyo Kabushiki Kaisha | Power supply system, image forming apparatus having the same, and low-capacity AC processing circuit |
| US8879943B2 (en) | 2011-12-27 | 2014-11-04 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| US9118252B2 (en) | 2012-12-28 | 2015-08-25 | Brother Kogyo Kabushiki Kaisha | Switching power source, power-supply system and image forming apparatus |
| US9186889B2 (en) | 2012-03-30 | 2015-11-17 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus |
| US9209621B2 (en) | 2013-02-01 | 2015-12-08 | Brother Kogyo Kabushiki Kaisha | Power supply system |
| US9275319B2 (en) | 2014-04-01 | 2016-03-01 | Brother Kogyo Kabushiki Kaisha | Electric power system and image forming apparatus |
| US9318964B2 (en) | 2011-11-09 | 2016-04-19 | Brother Kogyo Kabushiki Kaisha | Power supply system, image forming apparatus having the same, and control method of the same |
| JP2016116333A (ja) * | 2014-12-15 | 2016-06-23 | コニカミノルタ株式会社 | 電源装置及び画像形成装置 |
| US9473015B2 (en) | 2013-02-06 | 2016-10-18 | Brother Kogyo Kabushiki Kaisha | Power supply system |
| US9488944B2 (en) | 2011-11-02 | 2016-11-08 | Brother Kogyo Kabushiki Kaisha | Power saving power supply system having a low-capacity power supply circuit for use in an image forming apparatus |
| US9509219B2 (en) | 2013-02-18 | 2016-11-29 | Brother Kogyo Kabushiki Kaisha | Power supply system, image forming apparatus having the power supply system, and control method of the power supply system |
| US9537419B2 (en) | 2012-12-28 | 2017-01-03 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus having the same |
| US9568874B2 (en) | 2014-03-31 | 2017-02-14 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
-
1993
- 1993-09-16 JP JP23025993A patent/JP3200258B2/ja not_active Expired - Fee Related
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010142115A (ja) * | 1997-06-04 | 2010-06-24 | Semiconductor Components Industries Llc | 電力変換集積回路およびプログラミング方法 |
| USRE41908E1 (en) | 1997-06-04 | 2010-11-02 | Semiconductor Components Industries, Llc | Power conversion integrated circuit and method for programming |
| USRE45862E1 (en) | 1997-06-04 | 2016-01-19 | Semiconductor Components Industries, Llc | Power conversion integrated circuit and method for programming |
| CN101963789A (zh) * | 2010-09-02 | 2011-02-02 | 常州市凯迪电器有限公司 | 待机零功耗开关控制系统 |
| US9030845B2 (en) | 2010-11-05 | 2015-05-12 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| EP2450750A2 (en) | 2010-11-05 | 2012-05-09 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| JP2012105379A (ja) * | 2010-11-05 | 2012-05-31 | Brother Ind Ltd | 電源システム及び画像形成装置 |
| JP2012105378A (ja) * | 2010-11-05 | 2012-05-31 | Brother Ind Ltd | 電源システム及び画像形成装置 |
| EP2451067A2 (en) | 2010-11-05 | 2012-05-09 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| EP2450750A3 (en) * | 2010-11-05 | 2017-06-14 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| US8611778B2 (en) | 2010-11-05 | 2013-12-17 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| CN102457190A (zh) * | 2010-11-05 | 2012-05-16 | 兄弟工业株式会社 | 电源系统和图像形成设备 |
| US9658681B2 (en) | 2010-11-05 | 2017-05-23 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| US9130450B2 (en) | 2011-07-29 | 2015-09-08 | Brother Kogyo Kabushiki Kaisha | Power supply system, image forming apparatus having the same, and low-capacity power supply circuit |
| EP2552004A2 (en) | 2011-07-29 | 2013-01-30 | Brother Kogyo Kabushiki Kaisha | Power supply system with low power standby supply for control unit |
| US9488944B2 (en) | 2011-11-02 | 2016-11-08 | Brother Kogyo Kabushiki Kaisha | Power saving power supply system having a low-capacity power supply circuit for use in an image forming apparatus |
| US9318964B2 (en) | 2011-11-09 | 2016-04-19 | Brother Kogyo Kabushiki Kaisha | Power supply system, image forming apparatus having the same, and control method of the same |
| US8873991B2 (en) | 2011-11-17 | 2014-10-28 | Brother Kogyo Kabushiki Kaisha | Power supply system, image forming apparatus having the same, and low-capacity AC processing circuit |
| US8879943B2 (en) | 2011-12-27 | 2014-11-04 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| US9186889B2 (en) | 2012-03-30 | 2015-11-17 | Brother Kogyo Kabushiki Kaisha | Image forming apparatus |
| US9537419B2 (en) | 2012-12-28 | 2017-01-03 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus having the same |
| US9118252B2 (en) | 2012-12-28 | 2015-08-25 | Brother Kogyo Kabushiki Kaisha | Switching power source, power-supply system and image forming apparatus |
| JP2014150643A (ja) * | 2013-01-31 | 2014-08-21 | Brother Ind Ltd | 電源システム、同電源システムを備えた画像形成装置および電源システムの制御方法 |
| US9214835B2 (en) | 2013-01-31 | 2015-12-15 | Brother Kogyo Kabushiki Kaisha | Power supply system, image forming apparatus having the power supply system, and control method of the power supply system |
| US9209621B2 (en) | 2013-02-01 | 2015-12-08 | Brother Kogyo Kabushiki Kaisha | Power supply system |
| US9473015B2 (en) | 2013-02-06 | 2016-10-18 | Brother Kogyo Kabushiki Kaisha | Power supply system |
| US9509219B2 (en) | 2013-02-18 | 2016-11-29 | Brother Kogyo Kabushiki Kaisha | Power supply system, image forming apparatus having the power supply system, and control method of the power supply system |
| JP2013226043A (ja) * | 2013-07-12 | 2013-10-31 | Brother Ind Ltd | 電源システム及び画像形成装置 |
| US9568874B2 (en) | 2014-03-31 | 2017-02-14 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus |
| US9275319B2 (en) | 2014-04-01 | 2016-03-01 | Brother Kogyo Kabushiki Kaisha | Electric power system and image forming apparatus |
| JP2016116333A (ja) * | 2014-12-15 | 2016-06-23 | コニカミノルタ株式会社 | 電源装置及び画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3200258B2 (ja) | 2001-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3200258B2 (ja) | 電源装置 | |
| US5914538A (en) | Communication apparatus and power supply device therefor | |
| JP3416215B2 (ja) | ファクシミリ装置 | |
| JPH07298612A (ja) | 電源装置 | |
| US5909488A (en) | Communication apparatus having a non-ringing call receiving mode and an energy-saving stand-by mode | |
| JPH07115484A (ja) | ファクシミリ装置 | |
| JP3397500B2 (ja) | ファクシミリ装置 | |
| JP3187646B2 (ja) | 電源装置 | |
| JPH0787246A (ja) | ファクシミリ装置 | |
| JPH06311269A (ja) | ファクシミリ装置 | |
| JPH0936997A (ja) | 通信装置およびファクシミリ装置 | |
| JP3152275B2 (ja) | ファクシミリ装置 | |
| JP3517487B2 (ja) | ファクシミリ装置 | |
| JP3524228B2 (ja) | ファクシミリ装置 | |
| JP3092689B2 (ja) | 電源装置 | |
| JP3595806B2 (ja) | ファクシミリ装置 | |
| JPH07288613A (ja) | ファクシミリ装置 | |
| JP3266765B2 (ja) | ファクシミリ装置 | |
| JPH08163297A (ja) | ファクシミリ装置 | |
| JP3154372B2 (ja) | 電源装置 | |
| JPH08163298A (ja) | ファクシミリ装置 | |
| JPH0936993A (ja) | ファクシミリ装置 | |
| JP3372721B2 (ja) | ファクシミリ装置 | |
| JPH098969A (ja) | ファクシミリ装置 | |
| JPH07303160A (ja) | ファクシミリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |