JPH0786552A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0786552A JPH0786552A JP5186841A JP18684193A JPH0786552A JP H0786552 A JPH0786552 A JP H0786552A JP 5186841 A JP5186841 A JP 5186841A JP 18684193 A JP18684193 A JP 18684193A JP H0786552 A JPH0786552 A JP H0786552A
- Authority
- JP
- Japan
- Prior art keywords
- register
- vertical
- vertical register
- horizontal
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 フレームインターライン型撮像素子におい
て、スミアを抑制し、転送効率の向上を図る。 【構成】 フォトダイオード１と、撮像領域の垂直レジ
スタ２と、蓄積領域の垂直レジスタ３と、水平レジスタ
４と、出力部５を有する固体撮像素子において、蓄積領
域の垂直レジスタ３に隣接してレジスタ３の電荷を引き
抜くことのできるドレイン６ａを設ける。垂直ブランキ
ング期間中において、フォトダイオードから電荷を読み
出すのに先立って、垂直レジスタ２内の不要電荷を高速
に垂直レジスタ３へ転送し、この電荷をドレイン６ａに
より引き抜く。
て、スミアを抑制し、転送効率の向上を図る。 【構成】 フォトダイオード１と、撮像領域の垂直レジ
スタ２と、蓄積領域の垂直レジスタ３と、水平レジスタ
４と、出力部５を有する固体撮像素子において、蓄積領
域の垂直レジスタ３に隣接してレジスタ３の電荷を引き
抜くことのできるドレイン６ａを設ける。垂直ブランキ
ング期間中において、フォトダイオードから電荷を読み
出すのに先立って、垂直レジスタ２内の不要電荷を高速
に垂直レジスタ３へ転送し、この電荷をドレイン６ａに
より引き抜く。
Description
【０００１】
【産業上の利用分野】本発明は電荷結合素子（ＣＣＤ）
を用いた固体撮像素子に関し、特に、撮像領域と蓄積領
域とを有する、いわゆるフレームインターライン型（Ｆ
ＩＴ型）の固体撮像素子に関する。
を用いた固体撮像素子に関し、特に、撮像領域と蓄積領
域とを有する、いわゆるフレームインターライン型（Ｆ
ＩＴ型）の固体撮像素子に関する。
【０００２】
【従来の技術】図７は、テレビジョン学会技術報告 Vo
l.10, No.52, pp.19-24, 1987において提案された従来
のフレームインターライン型固体撮像素子の概略構成図
である。同図において、１はフォトダイオード、２は撮
像領域の垂直レジスタ、３は蓄積領域の垂直レジスタ、
４は水平レジスタ、５は出力部、６ｃは、転送されてき
た不要電荷を吸収するドレインである。ここでは、垂直
レジスタ２、３は４相駆動方式ＣＣＤ、水平レジスタは
２相駆動方式ＣＣＤと仮定している。
l.10, No.52, pp.19-24, 1987において提案された従来
のフレームインターライン型固体撮像素子の概略構成図
である。同図において、１はフォトダイオード、２は撮
像領域の垂直レジスタ、３は蓄積領域の垂直レジスタ、
４は水平レジスタ、５は出力部、６ｃは、転送されてき
た不要電荷を吸収するドレインである。ここでは、垂直
レジスタ２、３は４相駆動方式ＣＣＤ、水平レジスタは
２相駆動方式ＣＣＤと仮定している。
【０００３】図８に、図７のＦＩＴ型ＣＣＤ固体撮像素
子の駆動パルスの波形を示す。φIM1 、φST1 はそれぞ
れ撮像領域の垂直レジスタ２および蓄積領域の垂直レジ
スタ３の転送電極に印加する４相のパルスのうちの１つ
を表わしている。図７および図８を参照して上記従来例
の動作について説明する。
子の駆動パルスの波形を示す。φIM1 、φST1 はそれぞ
れ撮像領域の垂直レジスタ２および蓄積領域の垂直レジ
スタ３の転送電極に印加する４相のパルスのうちの１つ
を表わしている。図７および図８を参照して上記従来例
の動作について説明する。
【０００４】まず、垂直ブランキング期間中の期間Ｔ１
において、垂直レジスタ内のスミアなどの不要電荷を５
００ｋＨｚ〜２ＭＨｚ程度の高速周波数で撮像領域上部
に設けたドレイン６ｃに掃き出す。次に、期間Ｔ２にお
いて、撮像領域の垂直レジスタ２の転送電極に通常の電
荷転送時よりも高いレベルのパルスを印加することによ
って、所定期間中にフォトダイオード１において入射光
量に応じて光電変換され蓄積された信号電荷を対応する
垂直レジスタ２に読み出す。これと同時に、フォトダイ
オードの電位を初期値にセットする。
において、垂直レジスタ内のスミアなどの不要電荷を５
００ｋＨｚ〜２ＭＨｚ程度の高速周波数で撮像領域上部
に設けたドレイン６ｃに掃き出す。次に、期間Ｔ２にお
いて、撮像領域の垂直レジスタ２の転送電極に通常の電
荷転送時よりも高いレベルのパルスを印加することによ
って、所定期間中にフォトダイオード１において入射光
量に応じて光電変換され蓄積された信号電荷を対応する
垂直レジスタ２に読み出す。これと同時に、フォトダイ
オードの電位を初期値にセットする。
【０００５】期間Ｔ３において、フォトダイオード１か
ら撮像領域の垂直レジスタ２に読み出された信号電荷
を、やはり５００ｋＨｚ〜２ＭＨｚ程度の高速周波数で
蓄積領域の垂直レジスタ３に転送する。その後、有効映
像期間Ｔ４において、信号電荷は蓄積領域の垂直レジス
タ内をテレビジョン方式に応じた周波数（ＮＴＳＣ方式
では１５．７５ｋＨｚ）で転送され、水平方向１列分ず
つの信号電荷が並列に水平レジスタに送り込まれる。そ
して、水平レジスタ内を転送された信号電荷は、出力部
で電圧信号に変換され時系列の映像信号として外部に取
り出される。
ら撮像領域の垂直レジスタ２に読み出された信号電荷
を、やはり５００ｋＨｚ〜２ＭＨｚ程度の高速周波数で
蓄積領域の垂直レジスタ３に転送する。その後、有効映
像期間Ｔ４において、信号電荷は蓄積領域の垂直レジス
タ内をテレビジョン方式に応じた周波数（ＮＴＳＣ方式
では１５．７５ｋＨｚ）で転送され、水平方向１列分ず
つの信号電荷が並列に水平レジスタに送り込まれる。そ
して、水平レジスタ内を転送された信号電荷は、出力部
で電圧信号に変換され時系列の映像信号として外部に取
り出される。
【０００６】図９は、テレビジョン学会全国大会予稿集
２−５、pp.21-22, 1989、において報告されたフレー
ムインターライン型ＣＣＤ撮像素子の概略構成図であ
る。同図において、図７に示した従来例の部分と同等の
部分には同一の参照番号が付されている。本例の図７に
示した例と異なる点は、ドレインが除去されている点で
あり、それ以外の点では変わるところはない。この従来
例の垂直レジスタの駆動パルスは図８に示したものと同
様である（但し、期間Ｔ１における駆動パルスが、図７
の撮像素子に対しては逆転送パルスであるが、図９の撮
像素子に対しては正転送パルスとなっている）。
２−５、pp.21-22, 1989、において報告されたフレー
ムインターライン型ＣＣＤ撮像素子の概略構成図であ
る。同図において、図７に示した従来例の部分と同等の
部分には同一の参照番号が付されている。本例の図７に
示した例と異なる点は、ドレインが除去されている点で
あり、それ以外の点では変わるところはない。この従来
例の垂直レジスタの駆動パルスは図８に示したものと同
様である（但し、期間Ｔ１における駆動パルスが、図７
の撮像素子に対しては逆転送パルスであるが、図９の撮
像素子に対しては正転送パルスとなっている）。
【０００７】図１０は、図９のＢ−Ｂ′線の断面図であ
る。同図において、２０はｐ型シリコンからなる半導体
基板、２１はｎ型拡散層である、水平レジスタの転送チ
ャネル、２２は、水平レジスタの転送電極、２３はゲー
ト絶縁膜、２４はフィールド絶縁膜、２５は、フィール
ド絶縁膜２４下に形成された、ｐ+ 型拡散層である反転
防止層、２６は、転送電極２２に駆動パルスを供給する
配線金属層である。
る。同図において、２０はｐ型シリコンからなる半導体
基板、２１はｎ型拡散層である、水平レジスタの転送チ
ャネル、２２は、水平レジスタの転送電極、２３はゲー
ト絶縁膜、２４はフィールド絶縁膜、２５は、フィール
ド絶縁膜２４下に形成された、ｐ+ 型拡散層である反転
防止層、２６は、転送電極２２に駆動パルスを供給する
配線金属層である。
【０００８】次に、図９および図８を参照してこの撮像
素子の動作について説明する。垂直ブランキング期間中
の期間Ｔ１において、垂直レジスタ２内のスミアなどの
不要電荷を５００ｋＨｚ〜２ＭＨｚ程度の高速周波数で
蓄積領域の垂直レジスタ３に転送する。次に、期間Ｔ２
において、撮像領域の垂直レジスタ２の転送電極に通常
の電荷転送時よりも高いレベルのパルスを印加すること
によって、所定期間中にフォトダイオード１で入射光量
に応じて光電変換され蓄積された信号電荷を対応する垂
直レジスタ２に読み出し、同時に、フォトダイオードの
電位を初期値にセットする。
素子の動作について説明する。垂直ブランキング期間中
の期間Ｔ１において、垂直レジスタ２内のスミアなどの
不要電荷を５００ｋＨｚ〜２ＭＨｚ程度の高速周波数で
蓄積領域の垂直レジスタ３に転送する。次に、期間Ｔ２
において、撮像領域の垂直レジスタ２の転送電極に通常
の電荷転送時よりも高いレベルのパルスを印加すること
によって、所定期間中にフォトダイオード１で入射光量
に応じて光電変換され蓄積された信号電荷を対応する垂
直レジスタ２に読み出し、同時に、フォトダイオードの
電位を初期値にセットする。
【０００９】期間Ｔ３において、フォトダイオードから
撮像領域の垂直レジスタ２に読み出された信号電荷は、
やはり５００ｋＨｚ〜２ＭＨｚ程度の高速周波数で蓄積
領域の垂直レジスタ３に転送される。このとき蓄積領域
の垂直レジスタ３に蓄積されていた不要電荷は、水平レ
ジスタ４を転送され出力部に掃き出される。その後、有
効映像期間Ｔ４において、信号電荷は蓄積領域の垂直レ
ジスタ内をテレビジョン方式に応じた周波数で転送さ
れ、水平方向１列分ずつの信号電荷が並列に水平レジス
タ４に送り込まれる。そして、水平レジスタ４内を転送
された信号電荷は、出力部５で電圧に変換され時系列の
映像信号として外部に取り出される。
撮像領域の垂直レジスタ２に読み出された信号電荷は、
やはり５００ｋＨｚ〜２ＭＨｚ程度の高速周波数で蓄積
領域の垂直レジスタ３に転送される。このとき蓄積領域
の垂直レジスタ３に蓄積されていた不要電荷は、水平レ
ジスタ４を転送され出力部に掃き出される。その後、有
効映像期間Ｔ４において、信号電荷は蓄積領域の垂直レ
ジスタ内をテレビジョン方式に応じた周波数で転送さ
れ、水平方向１列分ずつの信号電荷が並列に水平レジス
タ４に送り込まれる。そして、水平レジスタ４内を転送
された信号電荷は、出力部５で電圧に変換され時系列の
映像信号として外部に取り出される。
【００１０】図１１は、従来のフレームインターライン
型ＣＣＤ固体撮像素子のさらに別の例を示す概略構成図
である。同図において、図９に示された撮像素子の部分
と同等の部分に対しては同一の参照番号が付されてい
る。この例の図７、図９に示した他の従来例と異なる点
は、水平レジスタ４に隣接してドレイン６ｄが設けられ
ている点である（水平レジスタに隣接してドレインを設
けた例は、特開昭５９−３０３７８号公報に記載されて
いる）。
型ＣＣＤ固体撮像素子のさらに別の例を示す概略構成図
である。同図において、図９に示された撮像素子の部分
と同等の部分に対しては同一の参照番号が付されてい
る。この例の図７、図９に示した他の従来例と異なる点
は、水平レジスタ４に隣接してドレイン６ｄが設けられ
ている点である（水平レジスタに隣接してドレインを設
けた例は、特開昭５９−３０３７８号公報に記載されて
いる）。
【００１１】図１２は、図１１のＣ−Ｃ′線の断面図で
ある。図１２において、図１０に示された部分と対応す
る部分には同一の参照番号が付されているので、重複し
た説明は省略する。図１２に示されるように、半導体基
板２０の表面領域内に、水平レジスタの転送チャネル２
１に隣接してオーバフロー用のドレイン領域２７が形成
され、転送チャネル２１とドレイン領域２７との間には
所定の電位に設定された制御ゲート領域２８が形成され
ている。
ある。図１２において、図１０に示された部分と対応す
る部分には同一の参照番号が付されているので、重複し
た説明は省略する。図１２に示されるように、半導体基
板２０の表面領域内に、水平レジスタの転送チャネル２
１に隣接してオーバフロー用のドレイン領域２７が形成
され、転送チャネル２１とドレイン領域２７との間には
所定の電位に設定された制御ゲート領域２８が形成され
ている。
【００１２】この撮像素子を駆動する垂直レジスタの駆
動パルスは、図８に示されたものと同様である（但し、
期間Ｔ１における駆動パルスは正転送駆動パルスであ
る）。図９に示された例との動作上の相違点は、期間Ｔ
３において蓄積領域の垂直レジスタ３に蓄積されていた
不要電荷を掃き出す際に、水平レジスタ４の転送容量を
越える不要電荷をドレインに掃き出すことである。上記
公報には、転送チャネル２１とドレイン２７との間にク
リアゲートを設け、これを開くことにより垂直レジスタ
内の電荷をクリアすることも記載されている。
動パルスは、図８に示されたものと同様である（但し、
期間Ｔ１における駆動パルスは正転送駆動パルスであ
る）。図９に示された例との動作上の相違点は、期間Ｔ
３において蓄積領域の垂直レジスタ３に蓄積されていた
不要電荷を掃き出す際に、水平レジスタ４の転送容量を
越える不要電荷をドレインに掃き出すことである。上記
公報には、転送チャネル２１とドレイン２７との間にク
リアゲートを設け、これを開くことにより垂直レジスタ
内の電荷をクリアすることも記載されている。
【００１３】
【発明が解決しようとする課題】図７に示したフレーム
インターライン型ＣＣＤ撮像素子では、不要電荷の掃き
出しを通常の信号電荷転送方向（正転送方向）とは逆方
向に高速で転送する必要があるため、正転送方向のみの
転送効率を高くする転送チャネルの設計を行うことがで
きず、撮像領域と蓄積領域との接続部で転送効率が劣化
する問題がある。また、高輝度の被写体を撮像した際
に、画面上で被写体の下側にしかスミアが発生しない不
自然な再生画像になるという欠点がある。
インターライン型ＣＣＤ撮像素子では、不要電荷の掃き
出しを通常の信号電荷転送方向（正転送方向）とは逆方
向に高速で転送する必要があるため、正転送方向のみの
転送効率を高くする転送チャネルの設計を行うことがで
きず、撮像領域と蓄積領域との接続部で転送効率が劣化
する問題がある。また、高輝度の被写体を撮像した際
に、画面上で被写体の下側にしかスミアが発生しない不
自然な再生画像になるという欠点がある。
【００１４】図９に示した従来例では、ドレインを設け
ずに水平レジスタを通して出力部に不要電荷を掃き出
す。このため図７の撮像素子のように、転送効率が劣化
したりスミアが片側のみに発生する問題は生じない。し
かし、スミアが極端に多い場合には、水平レジスタの転
送容量を越えた分が溢れ水平レジスタ全体にさらには蓄
積領域の垂直レジスタにも流入して、画面上に偽信号と
して現れるという欠点がある。
ずに水平レジスタを通して出力部に不要電荷を掃き出
す。このため図７の撮像素子のように、転送効率が劣化
したりスミアが片側のみに発生する問題は生じない。し
かし、スミアが極端に多い場合には、水平レジスタの転
送容量を越えた分が溢れ水平レジスタ全体にさらには蓄
積領域の垂直レジスタにも流入して、画面上に偽信号と
して現れるという欠点がある。
【００１５】さらに、図１１に示した従来例では、図７
および図９の固体撮像素子の欠点は解決されるが、新た
な問題が発生する。図１１の部分断面図である図１２
と、図９の部分断面図である図１０との比較から明らか
なように、図１１、図１２に示される撮像素子では、水
平レジスタの転送電極がＬで示すだけ長くなっている。
通常、水平レジスタのチャネル幅は２０〜３０μｍ、Ｌ
は１０μｍ程度であり、このことは、ドレインを設ける
ことにより水平転送電極の容量が１．３〜１．５倍程度
増加することを、したがって水平レジスタの消費電力が
１．３〜１．５倍程度増加することを意味する。また、
水平レジスタの転送周波数が高い場合には、容量の増加
による波形なまりが深刻となり転送効率が劣化するとい
う問題も発生する。
および図９の固体撮像素子の欠点は解決されるが、新た
な問題が発生する。図１１の部分断面図である図１２
と、図９の部分断面図である図１０との比較から明らか
なように、図１１、図１２に示される撮像素子では、水
平レジスタの転送電極がＬで示すだけ長くなっている。
通常、水平レジスタのチャネル幅は２０〜３０μｍ、Ｌ
は１０μｍ程度であり、このことは、ドレインを設ける
ことにより水平転送電極の容量が１．３〜１．５倍程度
増加することを、したがって水平レジスタの消費電力が
１．３〜１．５倍程度増加することを意味する。また、
水平レジスタの転送周波数が高い場合には、容量の増加
による波形なまりが深刻となり転送効率が劣化するとい
う問題も発生する。
【００１６】本発明の目的は、上述のような従来例の欠
点を除去して、スミア抑制能力に優れかつ転送効率の高
いフレームインターライン駆動方式のＣＣＤ型固体撮像
素子を提供することである。
点を除去して、スミア抑制能力に優れかつ転送効率の高
いフレームインターライン駆動方式のＣＣＤ型固体撮像
素子を提供することである。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体基板上に二次元に配列され
た光電変換素子（１）と該光電変換素子に蓄積された信
号電荷を並列に転送する第１の垂直レジスタ（２）を備
えた撮像領域と、素子分離領域（９）によって互いに分
離された第２の垂直レジスタ（３）を備えた蓄積領域
と、第２の垂直レジスタからの信号電荷を順次転送する
水平レジスタ（４）と、前記水平レジスタの一端に設け
られた出力部（５）とを備えており、前記蓄積領域の素
子分離領域内に第２の垂直レジスタ内の電荷を引き抜
き、吸収する手段（６ａ、６ｂ；１０、１２）を設けた
ことを特徴とする固体撮像素子が提供される。
め、本発明によれば、半導体基板上に二次元に配列され
た光電変換素子（１）と該光電変換素子に蓄積された信
号電荷を並列に転送する第１の垂直レジスタ（２）を備
えた撮像領域と、素子分離領域（９）によって互いに分
離された第２の垂直レジスタ（３）を備えた蓄積領域
と、第２の垂直レジスタからの信号電荷を順次転送する
水平レジスタ（４）と、前記水平レジスタの一端に設け
られた出力部（５）とを備えており、前記蓄積領域の素
子分離領域内に第２の垂直レジスタ内の電荷を引き抜
き、吸収する手段（６ａ、６ｂ；１０、１２）を設けた
ことを特徴とする固体撮像素子が提供される。
【００１８】
【実施例】図１は、本発明の第１の実施例を示す概略平
面図である。同図において、１はフォトダイオード、２
は撮像領域の垂直レジスタ、３は蓄積領域の垂直レジス
タ、４は水平レジスタ、５は出力部、６ａは、本発明に
したがって設けられた、不要電荷を吸収するためのドレ
インである。ここでは、垂直レジスタ２、３は４相駆
動、水平レジスタは２相駆動のＣＣＤを仮定している。
面図である。同図において、１はフォトダイオード、２
は撮像領域の垂直レジスタ、３は蓄積領域の垂直レジス
タ、４は水平レジスタ、５は出力部、６ａは、本発明に
したがって設けられた、不要電荷を吸収するためのドレ
インである。ここでは、垂直レジスタ２、３は４相駆
動、水平レジスタは２相駆動のＣＣＤを仮定している。
【００１９】図２は、蓄積領域の部分拡大平面図、図３
は、図２のＡ−Ａ′線の断面図およびその断面での電位
図である。図２、図３において、７は、ｐ型シリコンか
らなる半導体基板、８は、ｎ型拡散層からなる垂直レジ
スタの転送チャネル、９は、ｐ型拡散層からなる制御ゲ
ート領域、１０はｎ型拡散層からなるドレイン領域、１
１はゲート絶縁膜、１２は、制御ゲート領域９の電位を
制御するとともにドレイン電位を与える、多結晶シリコ
ンにより形成された制御電極、１３〜１７は、多結晶シ
リコンにより形成された垂直レジスタの転送電極であ
る。なお、制御電極１２は、この例では、ゲート電極と
ドレイン電極を兼ねるものとして示されているが、それ
ぞれの電極を独立させることもできる。
は、図２のＡ−Ａ′線の断面図およびその断面での電位
図である。図２、図３において、７は、ｐ型シリコンか
らなる半導体基板、８は、ｎ型拡散層からなる垂直レジ
スタの転送チャネル、９は、ｐ型拡散層からなる制御ゲ
ート領域、１０はｎ型拡散層からなるドレイン領域、１
１はゲート絶縁膜、１２は、制御ゲート領域９の電位を
制御するとともにドレイン電位を与える、多結晶シリコ
ンにより形成された制御電極、１３〜１７は、多結晶シ
リコンにより形成された垂直レジスタの転送電極であ
る。なお、制御電極１２は、この例では、ゲート電極と
ドレイン電極を兼ねるものとして示されているが、それ
ぞれの電極を独立させることもできる。
【００２０】図４は、図１〜図３に示した第１の実施例
を駆動するための駆動パルスの波形図である。φIM1 、
φST1 は、それぞれ撮像領域の垂直レジスタ２および蓄
積領域の垂直レジスタ３の転送電極に印加する４相のパ
ルスのうちの１つを、またφ CGは制御電極１２に印加す
るパルスを表わしている。
を駆動するための駆動パルスの波形図である。φIM1 、
φST1 は、それぞれ撮像領域の垂直レジスタ２および蓄
積領域の垂直レジスタ３の転送電極に印加する４相のパ
ルスのうちの１つを、またφ CGは制御電極１２に印加す
るパルスを表わしている。
【００２１】図１〜図４を参照して本実施例撮像素子の
動作について説明する。垂直ブランキング期間中の期間
Ｔ１において、垂直レジスタ内のスミアなどの不要電荷
を５００ｋＨｚ〜２ＭＨｚ程度の高速周波数で蓄積領域
の垂直レジスタに転送する。図３に、φST1 のローレベ
ルが印加された時の電位を破線ａで、ハイレベルが印加
された時の電位を実線ｂで示す。このとき、制御電極に
は制御ゲート領域９の電位が、φST1 のローレベルに対
応する垂直レジスタの電位よりも低くなるようなローレ
ベルの電圧を印加する（図３破線ｃ）。
動作について説明する。垂直ブランキング期間中の期間
Ｔ１において、垂直レジスタ内のスミアなどの不要電荷
を５００ｋＨｚ〜２ＭＨｚ程度の高速周波数で蓄積領域
の垂直レジスタに転送する。図３に、φST1 のローレベ
ルが印加された時の電位を破線ａで、ハイレベルが印加
された時の電位を実線ｂで示す。このとき、制御電極に
は制御ゲート領域９の電位が、φST1 のローレベルに対
応する垂直レジスタの電位よりも低くなるようなローレ
ベルの電圧を印加する（図３破線ｃ）。
【００２２】次に、期間Ｔ２において、制御電極に制御
ゲート領域の電位がφST1 のハイレベルに対応する垂直
レジスタの電位よりも高くなるようなハイレベルの電圧
を印加する（図３実線ｄ）ことによって、垂直レジスタ
の不要電荷をドレインに引き抜く。φCGをローレベルに
戻した後に、撮像領域の垂直レジスタ２の転送電極に通
常の電荷転送時よりも高いレベルのパルスを印加するこ
とによって、所定期間中にフォトダイオード１に、入射
光量に応じて光電変換され蓄積された信号電荷を、対応
する垂直レジスタ２に読み出す。このとき同時に、フォ
トダイオードの電位を初期値にセットする。期間Ｔ３以
後の動作は、図７、図８に示した従来例の場合と同様で
あるので説明は省略する。なお、ここでは期間Ｔ２にお
いて不要電荷の引き抜き後にフォトダイオードからの信
号電荷を読み出す例を示したが、２つの動作の順序が
逆、あるいは同時であってもよい。
ゲート領域の電位がφST1 のハイレベルに対応する垂直
レジスタの電位よりも高くなるようなハイレベルの電圧
を印加する（図３実線ｄ）ことによって、垂直レジスタ
の不要電荷をドレインに引き抜く。φCGをローレベルに
戻した後に、撮像領域の垂直レジスタ２の転送電極に通
常の電荷転送時よりも高いレベルのパルスを印加するこ
とによって、所定期間中にフォトダイオード１に、入射
光量に応じて光電変換され蓄積された信号電荷を、対応
する垂直レジスタ２に読み出す。このとき同時に、フォ
トダイオードの電位を初期値にセットする。期間Ｔ３以
後の動作は、図７、図８に示した従来例の場合と同様で
あるので説明は省略する。なお、ここでは期間Ｔ２にお
いて不要電荷の引き抜き後にフォトダイオードからの信
号電荷を読み出す例を示したが、２つの動作の順序が
逆、あるいは同時であってもよい。
【００２３】本実施例では、不要電荷の掃き出しに通常
の信号電荷転送とは逆方向の高速転送を必要としないた
め、転送効率が劣化したりスミアが片側のみに発生する
問題は生じない。また、不要電荷を蓄積領域の素子分離
領域に形成したドレインに引き抜くため、水平レジスタ
の転送容量を越えた過剰電荷が水平レジスタから溢れこ
れが画面上に偽信号として現れる現象は発生しない。さ
らに、水平レジスタに隣接したドレインは必要ないため
に、水平レジスタの消費電力の増加を抑制でき、転送効
率の劣化も防止できる。
の信号電荷転送とは逆方向の高速転送を必要としないた
め、転送効率が劣化したりスミアが片側のみに発生する
問題は生じない。また、不要電荷を蓄積領域の素子分離
領域に形成したドレインに引き抜くため、水平レジスタ
の転送容量を越えた過剰電荷が水平レジスタから溢れこ
れが画面上に偽信号として現れる現象は発生しない。さ
らに、水平レジスタに隣接したドレインは必要ないため
に、水平レジスタの消費電力の増加を抑制でき、転送効
率の劣化も防止できる。
【００２４】図５は、本発明の第２の実施例を示す概略
平面図である。同図において、図１に示された実施例と
同じ構成要素については同一の参照番号が付されてい
る。図１に示した第１の実施例では、ドレインが垂直方
向に蓄積領域全体にわたって形成されていたが、本実施
例では、垂直レジスタ間の素子分離領域のうち水平レジ
スタに近い一部分に形成している。ドレインが形成され
ている部分の平面および断面構造は、それぞれ図２、図
３に示されたものと同様である。
平面図である。同図において、図１に示された実施例と
同じ構成要素については同一の参照番号が付されてい
る。図１に示した第１の実施例では、ドレインが垂直方
向に蓄積領域全体にわたって形成されていたが、本実施
例では、垂直レジスタ間の素子分離領域のうち水平レジ
スタに近い一部分に形成している。ドレインが形成され
ている部分の平面および断面構造は、それぞれ図２、図
３に示されたものと同様である。
【００２５】図６は、図５に示した第２の実施例に対す
る駆動パルスの波形図である。φIM1 、φST1 はそれぞ
れ撮像領域の垂直レジスタおよび蓄積領域の垂直レジス
タの転送電極に印加する４相のパルスのうちの１つを、
またφCGは制御電極に印加するパルスを表わしている。
図５および図６を参照して本実施例の動作について説明
する。垂直ブランキング期間中の期間Ｔ１において、垂
直レジスタ内のスミアなどの不要電荷を５００ｋＨｚ〜
２ＭＨｚ程度の高速周波数で蓄積領域の垂直レジスタに
転送する。期間Ｔ２で、撮像領域の垂直レジスタ２の転
送電極に通常の電荷転送時よりも高いレベルのパルスを
印加することによって、所定期間中にフォトダイオード
１に、入射光量に応じて光電変換され蓄積された信号電
荷を、対応する垂直レジスタ２に読み出し、これと同時
に、フォトダイオードの電位を初期値にセットする。
る駆動パルスの波形図である。φIM1 、φST1 はそれぞ
れ撮像領域の垂直レジスタおよび蓄積領域の垂直レジス
タの転送電極に印加する４相のパルスのうちの１つを、
またφCGは制御電極に印加するパルスを表わしている。
図５および図６を参照して本実施例の動作について説明
する。垂直ブランキング期間中の期間Ｔ１において、垂
直レジスタ内のスミアなどの不要電荷を５００ｋＨｚ〜
２ＭＨｚ程度の高速周波数で蓄積領域の垂直レジスタに
転送する。期間Ｔ２で、撮像領域の垂直レジスタ２の転
送電極に通常の電荷転送時よりも高いレベルのパルスを
印加することによって、所定期間中にフォトダイオード
１に、入射光量に応じて光電変換され蓄積された信号電
荷を、対応する垂直レジスタ２に読み出し、これと同時
に、フォトダイオードの電位を初期値にセットする。
【００２６】期間Ｔ３において、フォトダイオード１か
ら撮像領域の垂直レジスタ２に読み出された信号電荷
を、やはり５００ｋＨｚ〜２ＭＨｚ程度の高速周波数で
蓄積領域の垂直レジスタ３に転送する。このとき蓄積領
域の垂直レジスタに蓄積されていた不要電荷は水平レジ
スタ方向に転送されるが、その間制御電極にハイレベル
の電圧を印加することによって不要電荷をドレインに引
き抜く。その後、期間Ｔ３終了前にφCGをローレベルに
戻す。有効映像期間Ｔ４における動作は、図７に示した
従来例の場合と同様であるので説明は省略する。
ら撮像領域の垂直レジスタ２に読み出された信号電荷
を、やはり５００ｋＨｚ〜２ＭＨｚ程度の高速周波数で
蓄積領域の垂直レジスタ３に転送する。このとき蓄積領
域の垂直レジスタに蓄積されていた不要電荷は水平レジ
スタ方向に転送されるが、その間制御電極にハイレベル
の電圧を印加することによって不要電荷をドレインに引
き抜く。その後、期間Ｔ３終了前にφCGをローレベルに
戻す。有効映像期間Ｔ４における動作は、図７に示した
従来例の場合と同様であるので説明は省略する。
【００２７】なお、ここでは垂直レジスタ間の素子分離
領域のうち水平レジスタに近い一部分にドレイン形成し
ている例を示したが、それ以外の一部分あるいは複数部
分にドレインを形成することもできる。但し、この場
合、φCGのタイミングを変更する必要がある。例えば、
ドレインを素子分離領域の撮像領域寄りの部分に設けた
場合、φCGのハイレベル期間が期間Ｔ３が開始する前に
終了するようにする。図５に示す第２の実施例および上
記したその変更例においても第１の実施例の場合と同様
の効果を得ることができる。
領域のうち水平レジスタに近い一部分にドレイン形成し
ている例を示したが、それ以外の一部分あるいは複数部
分にドレインを形成することもできる。但し、この場
合、φCGのタイミングを変更する必要がある。例えば、
ドレインを素子分離領域の撮像領域寄りの部分に設けた
場合、φCGのハイレベル期間が期間Ｔ３が開始する前に
終了するようにする。図５に示す第２の実施例および上
記したその変更例においても第１の実施例の場合と同様
の効果を得ることができる。
【００２８】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、第１および第２の実施例
では、蓄積領域のすべての列の素子分離領域にドレイン
を形成していたが、これを１列おきに形成するようにす
ることができ、また、各レジスタの転送方式を４相ある
いは２相方式から他の相数のクロックを用いる転送方式
のものに変更しうる。
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、第１および第２の実施例
では、蓄積領域のすべての列の素子分離領域にドレイン
を形成していたが、これを１列おきに形成するようにす
ることができ、また、各レジスタの転送方式を４相ある
いは２相方式から他の相数のクロックを用いる転送方式
のものに変更しうる。
【００２９】
【発明の効果】以上述べたように、本発明によるフレー
ムインターライン型固体撮像素子は、蓄積領域の垂直レ
ジスタ間の素子分離領域に垂直レジスタ内の不要電荷を
引き抜き、吸収するドレインを設けたものであるので、
本発明によれば、不要電荷の掃き出しに通常の信号電荷
転送とは逆方向の高速転送を必要としないため転送効率
が劣化したりスミアが片側のみに発生する問題は生じな
い。また、不要電荷を水平レジスタを介して掃き出すも
のではないので、水平レジスタの転送容量を越えた過剰
電荷が水平レジスタから溢れて画面上に偽信号として現
れる現象は発生しない。さらに、水平レジスタに隣接し
てドレインを設けるものではなく、水平レジスタの転送
電極を長くする必要がないため、水平レジスタの消費電
力の増加を抑制でき、転送効率の劣化も防止できる。
ムインターライン型固体撮像素子は、蓄積領域の垂直レ
ジスタ間の素子分離領域に垂直レジスタ内の不要電荷を
引き抜き、吸収するドレインを設けたものであるので、
本発明によれば、不要電荷の掃き出しに通常の信号電荷
転送とは逆方向の高速転送を必要としないため転送効率
が劣化したりスミアが片側のみに発生する問題は生じな
い。また、不要電荷を水平レジスタを介して掃き出すも
のではないので、水平レジスタの転送容量を越えた過剰
電荷が水平レジスタから溢れて画面上に偽信号として現
れる現象は発生しない。さらに、水平レジスタに隣接し
てドレインを設けるものではなく、水平レジスタの転送
電極を長くする必要がないため、水平レジスタの消費電
力の増加を抑制でき、転送効率の劣化も防止できる。
【図１】本発明の第１の実施例を示す概略平面図。
【図２】本発明の第１の実施例における蓄積領域の部分
拡大平面図。
拡大平面図。
【図３】図２のＡ−Ａ′線の断面図とその断面における
電位図。
電位図。
【図４】本発明の第１の実施例において用いられる駆動
パルスの波形図。
パルスの波形図。
【図５】本発明の第２の実施例を示す概略平面図。
【図６】本発明の第２の実施例において用いられる駆動
パルスの波形図。
パルスの波形図。
【図７】第１の従来例の概略平面図。
【図８】第１の従来例において用いられる駆動パルスの
波形図。
波形図。
【図９】第２の従来例の概略平面図。
【図１０】図９のＢ−Ｂ′線の断面図。
【図１１】第３の従来例の概略平面図。
【図１２】図１１のＣ−Ｃ′線の断面図。
１ フォトダイオード ２ 撮像領域の垂直レジスタ ３ 蓄積領域の垂直レジスタ ４ 水平レジスタ ５ 出力部 ６ａ、６ｂ、６ｃ、６ｄ ドレイン ７、２０ 半導体基板 ８ 蓄積領域の垂直レジスタの転送チャネル ９、２８ 制御ゲート領域 １０、２７ ドレイン領域 １１、２３ ゲート絶縁膜 １２ 制御電極 １３〜１７ 蓄積領域の垂直レジスタの転送電極 ２１ 水平レジスタの転送チャネル ２２ 水平レジスタの転送電極 ２４ フィールド絶縁膜 ２５ 反転防止層 ２６ 配線金属層
Claims (3)
- 【請求項１】 二次元に配列された光電変換素子と、各
光電変換素子に蓄積された信号電荷の転送を受けこれを
垂直方向に転送する複数の第１の垂直レジスタと、前記
第１の垂直レジスタの後段に配置され、該第１の垂直レ
ジスタより転送されてきた信号電荷を垂直方向に転送す
る、互いに素子分離領域によって分離されている複数の
第２の垂直レジスタと、前記複数の第２の垂直レジスタ
から並列に信号電荷の転送を受けこれを水平方向に転送
する水平レジスタと、前記水平レジスタの後段に配置さ
れ、該水平レジスタから転送されてきた信号電荷を電圧
信号に変換する出力部と、を有する固体撮像素子におい
て、 前記第２の垂直レジスタに隣接した前記素子分離領域に
は、前記第２の垂直レジスタから電荷を引き抜くことの
できる電荷吸収手段が備えられていることを特徴とする
固体撮像素子。 - 【請求項２】 前記電荷吸収手段は、一つ置きの前記素
子分離領域に設けられていることを特徴とする請求項１
記載の固体撮像素子。 - 【請求項３】 前記電荷吸収手段は、前記第２の垂直レ
ジスタの前記水平レジスタ寄りの部分または前記第１の
垂直レジスタ寄りの部分に隣接して設けられていること
を特徴とする請求項１記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5186841A JPH0831588B2 (ja) | 1993-06-30 | 1993-06-30 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5186841A JPH0831588B2 (ja) | 1993-06-30 | 1993-06-30 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786552A true JPH0786552A (ja) | 1995-03-31 |
| JPH0831588B2 JPH0831588B2 (ja) | 1996-03-27 |
Family
ID=16195574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5186841A Expired - Lifetime JPH0831588B2 (ja) | 1993-06-30 | 1993-06-30 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831588B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277797A (ja) * | 2007-03-30 | 2008-11-13 | Panasonic Electric Works Co Ltd | 撮像素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310889A (ja) * | 1986-07-01 | 1988-01-18 | Mitsubishi Electric Corp | 固体撮像装置 |
-
1993
- 1993-06-30 JP JP5186841A patent/JPH0831588B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310889A (ja) * | 1986-07-01 | 1988-01-18 | Mitsubishi Electric Corp | 固体撮像装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277797A (ja) * | 2007-03-30 | 2008-11-13 | Panasonic Electric Works Co Ltd | 撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831588B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4329128B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ | |
| JP2525781B2 (ja) | 固体撮像装置の駆動方法 | |
| JP4314693B2 (ja) | 固体撮像素子の駆動方法、固体撮像装置および撮像システム | |
| JP3317248B2 (ja) | 固体撮像装置 | |
| JPH02309877A (ja) | 固体撮像装置 | |
| JPH0262170A (ja) | 固体撮像装置 | |
| US5382978A (en) | Method for driving two-dimensional CCD imaging device | |
| JPH0775020A (ja) | 電荷結合装置 | |
| JPH0786552A (ja) | 固体撮像素子 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JPH09139486A (ja) | 固体撮像素子及び固体撮像素子の駆動方法 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH10271394A (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
| JP3677932B2 (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
| JPH0150156B2 (ja) | ||
| JP2987844B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH09223788A (ja) | 固体撮像装置 | |
| JPS5848579A (ja) | 固体撮像装置 | |
| JPH0683399B2 (ja) | 固体撮像装置 | |
| JPH0818869A (ja) | 固体撮像装置 | |
| JP2009111427A (ja) | 固体撮像装置、固体撮像装置の駆動方法およびこれを用いたカメラ | |
| JP2903008B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS6089177A (ja) | 撮像素子 | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| JPH07162754A (ja) | 固体撮像装置 |