JPH0785720A - 導体ペースト及びこれを用いた回路基板 - Google Patents

導体ペースト及びこれを用いた回路基板

Info

Publication number
JPH0785720A
JPH0785720A JP22913193A JP22913193A JPH0785720A JP H0785720 A JPH0785720 A JP H0785720A JP 22913193 A JP22913193 A JP 22913193A JP 22913193 A JP22913193 A JP 22913193A JP H0785720 A JPH0785720 A JP H0785720A
Authority
JP
Japan
Prior art keywords
paste
circuit board
conductor
silver particles
conductor paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22913193A
Other languages
English (en)
Other versions
JP3005635B2 (ja
Inventor
Hiroaki Hayashi
浩昭 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5229131A priority Critical patent/JP3005635B2/ja
Publication of JPH0785720A publication Critical patent/JPH0785720A/ja
Application granted granted Critical
Publication of JP3005635B2 publication Critical patent/JP3005635B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【目的】 銀を主成分とする導体ペーストにおいて、銀
粒子の粒成長を抑制することにより、導体ペーストにお
ける焼成時の収縮率を低減し、セラミック製の回路基板
との密着性を向上して、配線の断線等の導通不良の発生
を防止する。 【構成】 導体層形成用の銀ペーストにおいて、銀粒子
の粒径を大きくし、且つ有機シリコンを混入する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、焼成形成時の収縮率を
低減した銀を主成分とする導体ペースト、及びこれを用
いた回路基板に関する。特に、多層配線が必要な電子部
品等において、セラミック製の回路基板における配線形
成用の導体ペースト及びこれを用いた回路基板に関す
る。
【0002】尚、本明細書中、導体ペーストの「収縮
率」は、導体ペーストを印刷・乾燥(有機溶剤が完全に
揮発した状態)したときの膜厚に対する焼成後の膜厚の
比を示し、次式 100−(焼成後の膜厚/乾燥後の膜厚)×100
(%) により表される値をいう。
【0003】
【従来の技術】例えば、ハイブリッドIC、複写機等に
用いられる定着ヒータ等の電子部品における回路基板と
して、アルミナ等のセラミック製の回路基板がよく用い
られる。従来より、このようなセラミック製の回路基板
における配線(導体層)を形成する導体ペーストとし
て、銀ペースト、銀−白金ペースト等の銀を主成分とす
る導体ペーストが主に使用されている。
【0004】上記銀ペーストは、銀を平均粒径を1μm
程度とし、これに回路基板との密着強度を高めるべく軟
化点500℃程度のガラス成分を重量比で銀:ガラス成
分=98:2程度とし、これらを適当な樹脂及び溶剤に
混入したペーストである。また、上記銀−白金ペースト
は、上記銀ペーストにおける銀粒子に白金の粒子を、上
記銀の平均粒径と同程度として、得られる配線の導体抵
抗値(シート抵抗値)が所定値より高くならない範囲で
混入したペーストである。これら導体ペーストは、回路
基板上に所定のパターンにおいて印刷・乾燥後、800
〜850℃程度で焼成することにより導体層とされてい
る。
【0005】また、特開平2−227909号公報に
は、導体回路を形成する導体材料として、平均粒径0.
1μm以下の銀等の導電性微粉末と金の有機化合物等の
有機金属化合物からなる導電性ペーストが提案されてい
る。
【0006】
【発明が解決しようとする課題】しかしながら、上記銀
ペースト、銀−パラジウムペースト及び銀−白金ペース
トにおいて主成分として用いられている銀粒子は、焼成
時の800℃前後の温度において、粒成長が進み易い特
性がある。この粒成長は、銀粒子の粒径が小さいほど銀
粒子同士の接触面積が大きくなり反応性が高められるこ
とにより、その度合いが大きくなる傾向がある。ところ
が、上記従来の導体ペーストは、含有する銀粒子の平均
粒径が1μm程度と比較的小さく調整されているため
に、これら導体ペーストを用いて導体層を形成した場
合、焼成時に銀粒子の粒成長が進みやすく、銀粒子間に
隙間なく凝集することとなるから、得られる導体層の層
厚は、導体ペーストの乾燥後の層厚から大きく収縮した
ものとなり、その収縮率は大きいものである。上記銀ペ
ースト、銀−パラジウムペースト及び銀−白金ペースト
の収縮率は、53〜57%程度である。従って、上記従
来の導体ペーストを用いて回路基板上に導体層を形成し
た場合、得られる導体層は、上記収縮により回路基板に
対する密着強度が低下してしまうのである。
【0007】また、上記公報に記載の導電性ペースト
は、微細且つ鮮鋭な回路パターンを形成するべく極めて
微細な粒子径を有する導電性微粉末を用いているため
に、更に収縮率が高いものであり、密着強度を低下させ
てしまうのである。
【0008】上記導体ペーストの収縮による密着強度の
問題は、特に回路基板に多層配線のためのスルーホール
が設けられていたりした場合、このスルーホール及びそ
の近傍で顕著に生じるものである。即ち、上記スルーホ
ールは、一般に炭酸ガスレーザにより高温下に昇華させ
て形成されるために、上記スルーホールの壁面及びその
近傍における回路基板の表面は、ガラス化しており、こ
の上に導体ペーストを印刷・焼成して導体層を設けたと
すると、形成される導体層と回路基板との界面に密着力
を生み出すメタル−ガラス構造が良好に形成されず、回
路基板におけるレーザが照射されていない表面に形成さ
れた導体層に比して、一段と密着力が低下するのであ
る。その結果、導体ペーストの焼成時の収縮が促進さ
れ、スルーホールを完全に導体層で埋設して配線するス
ルーホール導体充填タイプの場合、図1に示すように、
導体層1と回路基板2におけるスルーホール3との間に
三日月状の空間4が発生し、断線等による導通不良を招
来しかねないのである。
【0009】また、上記導体ペーストの収縮による導体
層の密着不良を緩和すべく、導体ペーストのスルーホー
ル内の印刷を、スルーホールの一方開口部から吸引する
など工夫して、乾燥後の膜厚を薄くし(例えば50μm
程度)、焼成時の収縮力を低減する方法が採られる場合
があるが、それでも導体ペーストの収縮を完全に抑制し
えることはなく、スルーホールの壁面に導体層を形成し
て配線するスルーホール内包タイプの場合、図2に示す
ように、導体層1は、回路基板2の表裏面におけるスル
ーホール3のエッジ部3a,3bにおいて薄くなり、や
はり導通不良を招来しかねず、しかも印刷の条件及管理
が極めて煩わしいものである。
【0010】本発明は、銀粒子の粒成長を抑制すること
により、導体ペーストにおける焼成時の収縮率を低減
し、セラミック製の回路基板における配線(導体層)を
厚い層により形成しても断線等の導通不良が生じること
のない信頼性の高い回路基板を形成し得る技術を提供す
ることを目的とする。
【0011】
【課題を解決するための手段】本発明者は、上記目的を
達成すべく鋭意研究を重ねた結果、導体層形成用の銀ペ
ーストにおいて、銀粒子の粒径を大きくし、且つ有機シ
リコンを混入することにより、焼成時の銀粒子の粒成長
を抑制でき、収縮率を低減できることを見出した。ま
た、上記のようにしたペーストに更に高軟化点のガラス
成分を混入することにより、セラミック製の回路基板と
の密着性を向上し得るとともに、一段と収縮率を低減で
きることを見出した。
【0012】即ち、本発明は、次の導体ペースト及び回
路基板に係るものである。
【0013】 平均粒径3μm以上の銀粒子及び焼成
により無機酸化物を生成するレジネートペーストを含有
することを特徴とする導体ペースト。
【0014】 セラミック製の回路基板における配線
形成用の導体ペーストであって、銀粒子及び有機シリコ
ンを含有し、上記銀粒子が平均粒径3μm以上に調整さ
れていることを特徴とする導体ペースト。
【0015】 セラミック製の回路基板における配線
形成用の導体ペーストであって、銀粒子、有機シリコン
及びガラス成分を含有し、上記銀粒子が平均粒径3μm
以上に調整されており、且つガラス成分が700℃以上
の高軟化点を有するものであることを特徴とする導体ペ
ースト。
【0016】 上記乃至のいずれかに記載の導体
ペーストにより配線が形成されている回路基板。
【0017】本発明の導体ペーストにおいて用いられる
銀粒子は、その粒径が大きくなるほど導体ペーストとし
ての収縮率を低減できる反面、導体抵抗(シート抵抗)
を大きくさせることとなるので、平均粒径を、3μm程
度以上、好ましくは3〜5μm程度とされる。
【0018】また、本発明において用いられるレジネー
トペーストとしては、例えば有機シリコン等を挙げるこ
とができ、焼成時に無機酸化物、例えば上記有機シリコ
ンの場合は酸化シリコン、を生成するもので、その配合
量を多くするほど、即ち焼成時に生成する無機酸化物の
量が多いほど、収縮率は低減するが、余りに多くし過ぎ
ると導体層(配線)としての導体抵抗が大きくなり過ぎ
るので、配合率は、導体ペースト焼成後の導体層中に無
機酸化物(酸化シリコン)として、0.05重量%程度
以上、より好ましくは0.1〜1重量%程度の範囲で含
有されるように調整される。尚、ここでいう「有機シリ
コン」とは、Siを樹脂化したものをも包含する。
【0019】本発明において用いられるガラス成分とし
ては、一般にガラスフリットと呼ばれる、例えば鉛ガラ
ス等のガラス粉砕体を好ましく用いることができ、その
軟化点は700℃程度以上、より好ましくは750℃程
度以上とされる。また、ガラス成分の配合量は、増加に
ともない密着性を高めることはできるが、その反面、導
体抵抗を低下させることとなるので、配合率は、導体ペ
ースト焼成後の導体層中に2重量%程度以下、より好ま
しくは1〜1.5重量%程度の範囲で含有されるように
調整される。
【0020】本発明では、上記銀粒子及びレジネートペ
ースト、或いはこれらにガラス成分を添加した混合物
を、例えばエチルセルロース等の樹脂をバインダとし、
更に例えばテレピネオール、ブチルカルビトールアセテ
ート、エチレングリコールモノブチルエーテル等の高沸
点有機溶媒で適当な粘度のペースト状に適宜調整して導
体ペーストとされる。この際、必要に応じて、例えば、
銀粒子にパラジウム、白金、金、ニッケル、チタン等の
金属粒子を、導体抵抗値が所定値より高くならない範囲
で添加してもかまわない。
【0021】
【作用】本発明によれば、銀粒子の平均粒径を3μm程
度以上とするので、導体ペーストにおける全体的な銀粒
子の表面積が小さく、このことにともなって焼成時の銀
粒子同士の接触面積が小さくなり、銀粒子間の反応性を
低減でき、銀粒子の粒成長を抑制することができる。従
って、焼成にともなう容積減少は低減される。更に、含
有するレジネートペーストが焼成時に酸化分解されて無
機酸化物、例えば上記レジネートペーストとして有機シ
リコンを用いる場合は酸化シリコン、を析出し、この無
機酸化物(酸化シリコン)が上記銀粒子間に介在するこ
とにより、金属粒子同士の接触が妨げられることにな
り、銀粒子の粒成長を一層抑制することができるのであ
る。その結果、導体ペーストにおける収縮率は、低減さ
れることになり、この収縮率が低減される分、焼成時、
導体ペーストがその中心へ向かって引き寄せられる力が
小さくなり、得られる配線(導体層)のセラミック製の
回路基板に対する密着強度を大きくし得る。
【0022】一方、含有するガラス成分を700℃程度
以上の高軟化点のものとしたので、焼成時の不必要なガ
ラスの流動による膜減りを軽減して導体ペーストにおけ
る収縮率を更に低減することができるとともに、セラミ
ック製の回路基板上において、該回路基板との界面で良
好なメタル−ガラス構造形成を助長し、上記回路基板と
の密着性をも一層向上できる。
【0023】以上のことより、本発明の導体ペースト
は、従来のものより収縮率が小さく、セラミック製の回
路基板に導体層を形成したときの該導体層の密着強度は
向上するので、導体層の膜厚を厚くすることができ、特
に上記回路基板にスルーホールが形成され、該スルーホ
ールに配線を形成する場合において、上記スルーホール
において断線等の接続不良の発生を防止し得る。
【0024】
【実施例】以下実施例を示すことにより、本発明の特徴
とするところをより詳細に説明する。
【0025】(実施例1)平均粒径3μmの銀粒子8
7.0重量%、有機シリコン0.1重量%、並びにエチ
ルセルロース、テレピネオール及びブチルカルビトール
アセテート12.9重量%を混合して導体ペーストを調
整した。
【0026】(実施例2)平均粒径3μmの銀粒子8
7.0重量%、有機シリコン0.1重量%、軟化点75
O℃の鉛ガラスフリット1重量%、並びにエチルセルロ
ース、テレピネオール及びブチルカルビトールアセテー
ト11.9重量%を混合して導体ペーストを調整した。
【0027】(比較例)平均粒径1μmの銀粒子87.
0重量%、軟化点500℃の鉛ガラスフリット2.0重
量%、並びにエチルセルロース、テレピネオール及びブ
チルカルビトールアセテート11.0重量%を混合して
導体ペーストを調整した。
【0028】上記実施例1、2及び比較例の導体ペース
トをセラミック製回路基板上に印刷し、150℃で20
分乾燥し、その後810℃で60分焼成した。その結
果、収縮率は、実施例1:40%、実施例2:43%及
び比較例:55%であった。
【0029】以上の結果からも、本発明の導体ペースト
が従来のものよりも、収縮率が15%程度低減されてい
ることが判る。
【0030】また、上記実施例1、2及び比較例の導体
ペーストを用いて、セラミック製回路基板に設けられた
内径0.4mmのスルーホールに、スルーホール導体充
填タイプ及びスルーホール内包タイプ(乾燥時の膜厚5
0μm)の導体層を上記と同条件で印刷・乾燥・焼成し
て形成した。その結果、実施例1及び2の導体ペースト
を用いたときは、充填タイプの場合、スルーホールに三
日月状の空間が発生することなく、また内包タイプの場
合、スルーホールのエッヂ部での膜厚が極端に薄くなる
こともなく良好な導体層を形成することができたが、比
較例の導体ペーストを用いたときは、スルーホールに三
日月状の空間が発生したり、スルーホールのエッヂ部の
膜厚が薄くなり、断線を起こすこともしばしば見られ
た。
【0031】
【発明の効果】本発明によれば、銀を主成分とする導体
ペーストにおいて、その収縮率を、従来の導体ペースト
に比して、非常に低減することができる。従って、従来
のように導体ペーストの乾燥膜厚を薄くなるよう印刷す
る必要なく、比較的厚い膜厚において導体層を形成する
ことができるので、導体ペーストの印刷を容易に行うこ
とができる。
【0032】また、導体層の膜厚を厚くして形成し得る
ので、導体抵抗を低くできるとともに、回路基板におけ
るスルーホールのエッヂ部での断線等による接続不良を
防止でき、回路基板としての信頼性を向上し得る。
【図面の簡単な説明】
【図1】従来の導体ペーストを用いて回路基板に導体層
を形成した場合に、スルーホールにおいて導体層に三日
月状の空間が生じた状態を説明する斜視図である。
【図2】従来の導体ペーストを用いて回路基板に導体層
を形成した場合に、スルーホールのエッヂ部で導体層が
断線を生じた状態を説明する断面図である。
【符号の説明】
1 導体層 2 セラミック製回路基板 3 スルーホール 3a,3b エッヂ部 4 空間

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 平均粒径3μm以上の銀粒子及び焼成に
    より無機酸化物を生成するレジネートペーストを含有す
    ることを特徴とする導体ペースト。
  2. 【請求項2】 セラミック製の回路基板における配線形
    成用の導体ペーストであって、銀粒子及び有機シリコン
    を含有し、上記銀粒子が平均粒径3μm以上に調整され
    ていることを特徴とする導体ペースト。
  3. 【請求項3】 セラミック製の回路基板における配線形
    成用の導体ペーストであって、銀粒子、有機シリコン及
    びガラス成分を含有し、上記銀粒子が平均粒径3μm以
    上に調整されており、且つガラス成分が700℃以上の
    高軟化点を有するものであることを特徴とする導体ペー
    スト。
  4. 【請求項4】 請求項1乃至3のいずれかに記載の導体
    ペーストにより配線が形成されている回路基板。
JP5229131A 1993-09-14 1993-09-14 導体ペースト及びこれを用いた回路基板 Expired - Fee Related JP3005635B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5229131A JP3005635B2 (ja) 1993-09-14 1993-09-14 導体ペースト及びこれを用いた回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5229131A JP3005635B2 (ja) 1993-09-14 1993-09-14 導体ペースト及びこれを用いた回路基板

Publications (2)

Publication Number Publication Date
JPH0785720A true JPH0785720A (ja) 1995-03-31
JP3005635B2 JP3005635B2 (ja) 2000-01-31

Family

ID=16887244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5229131A Expired - Fee Related JP3005635B2 (ja) 1993-09-14 1993-09-14 導体ペースト及びこれを用いた回路基板

Country Status (1)

Country Link
JP (1) JP3005635B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026415A1 (en) * 2006-08-31 2008-03-06 Shin-Etsu Handotai Co., Ltd. Method for forming semiconductor substrate and electrode, and method for manufacturing solar battery
WO2009152422A1 (en) * 2008-06-13 2009-12-17 E.I. Du Pont De Nemours And Company Insulating paste for low temperature curing application

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026415A1 (en) * 2006-08-31 2008-03-06 Shin-Etsu Handotai Co., Ltd. Method for forming semiconductor substrate and electrode, and method for manufacturing solar battery
JPWO2008026415A1 (ja) * 2006-08-31 2010-01-14 信越半導体株式会社 半導体基板並びに電極の形成方法及び太陽電池の製造方法
US8253011B2 (en) 2006-08-31 2012-08-28 Shin-Etsu Handotai Co., Ltd. Semiconductor substrate, electrode forming method, and solar cell fabricating method
AU2007289892B2 (en) * 2006-08-31 2012-09-27 Shin-Etsu Chemical Co., Ltd. Method for forming semiconductor substrate and electrode, and method for manufacturing solar battery
JP5118044B2 (ja) * 2006-08-31 2013-01-16 信越半導体株式会社 半導体基板並びに電極の形成方法及び太陽電池の製造方法
US8766089B2 (en) 2006-08-31 2014-07-01 Shin-Etsu Handotai Co., Ltd. Semiconductor substrate, electrode forming method, and solar cell fabricating method
WO2009152422A1 (en) * 2008-06-13 2009-12-17 E.I. Du Pont De Nemours And Company Insulating paste for low temperature curing application

Also Published As

Publication number Publication date
JP3005635B2 (ja) 2000-01-31

Similar Documents

Publication Publication Date Title
JPH08148787A (ja) 厚膜ペースト
JP3237497B2 (ja) 導電ペースト並びにそれを用いた導電体及びセラミック基板
JPH05235497A (ja) 銅導電性ペースト
JPH0574166B2 (ja)
US5288430A (en) Conductive pastes
JP2002110444A (ja) 導電性ペーストおよび積層セラミック電子部品
JPH0785720A (ja) 導体ペースト及びこれを用いた回路基板
JP3756283B2 (ja) 窒化アルミ基板用銅導体ペースト及び窒化アルミ基板
JPH08161931A (ja) 導電ペースト並びにそれを用いた導電体および多層セラミック基板
EP0291064B1 (en) Conductive paste composition
JPH08274434A (ja) 導電性ペースト及びそれを用いたセラミック回路基板
JP2004228410A (ja) 配線基板
JP4012601B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3493665B2 (ja) 導電性ペースト
JP3064047B2 (ja) 多層セラミック回路基板
JP4646468B2 (ja) 貫通導体用組成物
JP2885934B2 (ja) 金厚膜ペースト
JPH04206602A (ja) 厚膜抵抗組成物
JP2931450B2 (ja) 導体ペースト
JP3130914B2 (ja) 多層回路基板
JP3642648B2 (ja) 回路基板
JP3842613B2 (ja) 貫通導体用組成物
JP3906881B2 (ja) 導体組成物
JPH10256730A (ja) 多層セラミック基板
JPH1081780A (ja) 導電性組成物

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees