JPH0778944A - 不揮発性メモリ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】アクセス回数に制限がなく動作速度が速い強誘
電体不揮発性メモリを得る。 【構成】ＭＯＳＦＥＴ型強誘電体不揮発性メモリの強誘
電体として比誘電率が小さく分極軸一軸配向性を有する
Ｐｂ₅Ｇｅ₃Ｏ₁₁薄膜材料を用いる。比誘電率が25〜30で
ある上記薄膜をメモリーのキャパシタの誘電体に用いた
場合には分極軸方位は一軸性であるため、分極反転時に
ＰＺＴのような90°反転時にみられるような強誘電体膜
に対する物理的ストレスが生じ難く分極方向の反転を10
¹³回以上繰り返しても劣化がなく長寿命メモリを得るこ
とができる。また、強誘電体に比誘電率が小さい材料を
用いることにより書き込み電圧を十分低くしても強誘電
体に印加される実効電圧が十分高いため高速な書き込み
が可能である。電荷注入阻止層であるＳ₁Ｏ₂膜に印加さ
れる電界強度も強誘電体の誘電率が低いため十分低く抑
えることが可能であり、Ｓ₁Ｏ₂膜の劣化による信頼性低
下の問題も生じない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は不揮発性メモリ、特に電
荷蓄積用キャパシタとして強誘電体を用いた不揮発性メ
モリに係るものである。

【０００２】

【従来の技術】大容量記憶装置としてハードディスク装
置（ＨＤＤ）が使用されている。ＨＤＤは大容量ではあ
るが機械的動作を必要とするため読み書き速度が遅い。
また、可動部分が存在するため機械的衝撃が加えられた
時に記録部に損傷が生じ読み書き不能となるクラッシュ
事故が発生することがある。最近のＨＤＤはソフトウェ
ア規模の増大及び取り扱うデータ量の増大により益々大
容量化しており、このクラッシュ事故が発生した時の被
害規模は無視できないものとなってきている。

【０００３】半導体メモリは、読み書き動作状態からＲ
ＡＭ（Random Access Memory）とＳＡＭ（Sequential A
ccess Memory）とに大きく分類され、これらは原理的に
記憶動作状態から読み書きが可能なＲＷＭ（Read Write
Memory）及び読みだしだけが可能なＲＯＭ（Read Only
Memory）に分けられ、また、記憶内容の維持に電力を
要せず、電源を切っても記憶内容を失わないものは不揮
発性メモリ、記憶内容の維持に電力を要し、電源を切る
と記憶内容を失うものは揮発性メモリと呼ばれている。

【０００４】一般に用いられている半導体揮発性メモリ
には大きく分けてＤＲＡＭ（Dynamic Randum Access Me
mory）とＳＲＡＭ（Static Randum Access Memory）が
ある。ＤＲＡＭは記憶セルが１個のトランジスタと１個
のキャパシタから構成されており構造が簡単なため集積
度を高くすることが可能であるため比較的安価である反
面キャパシタに蓄積された電荷が放電により失われるた
め、蓄積電荷を補充するリフレッシュ動作を行う必要が
あり、消費電力が大きい。これに対して、ＳＲＡＭは２
個のトランジスタから構成されるフリップフロップ回路
によって記憶セルが構成されていためる集積度を高くす
ることが困難で高価であるが、消費電力は小さい。

【０００５】そのため、従来はコンピュータ内部の動作
時の内部記憶装置として用いられる半導体メモリとして
は大容量のＤＲＡＭ（Dynamic Randum Access Memory）
が用いられ、非使用時の内部記憶装置あるいはメモリー
カード等の外部記憶装置には小容量のＳＲＡＭ（Static
Randum Access Memory）が用いられている。

【０００６】また、不揮発性メモリには製造時にデータ
が構造的に記録されており書き込みが全くできないマス
クＲＯＭと、製造後に書き込みを行うことができるＥＰ
ＲＯＭ（Erasable Programable ＲＯＭ）とがある。そ
して、ＥＰＲＯＭには代表的なものとして電気的に書き
込みを行い消去は紫外線を照射することによって一括し
て行うＵＶ−ＥＰＲＯＭ（Ultra Violet−ＥＰＲＯ
Ｍ）、電気的な書き込み消去をビット単位で行うＥＥＰ
ＲＯＭ（Electrically ＥＰＲＯＭ）及び電気的な書き
込み消去を一括して行うフラッシュＥＥＰＲＯＭ（Flas
h ＥＥＰＲＯＭ）がある。

【０００７】これらの書き込み可能なＥＰＲＯＭはいず
れも書き込み動作に要する時間が数ｍｓと長く、データ
書き込み回数が１０⁴回程度と少ない。また、その動作
原理から書き込み動作の制御が複雑である。そのため、
ＳＲＡＭに代えてＥＰＲＯＭを使用することができな
い。

【０００８】ところで、近年、ＤＲＡＭ中でＭＯＳ電界
効果トランジスタ（ＭＯＳＦＥＴ）と組み合わせて記憶
部に用いられるキャパシタの誘電体としてＳｉＮ_xに代
えて強誘電体薄膜を用い、この強誘電体を自発分極させ
ることによって記憶動作を行わせる強誘電体不揮発性メ
モリはＲＡＭでありながら記憶維持に電力を要しないた
め不揮発性であること、構造が単純なため集積化に適し
ていること、低電圧駆動が可能であること、書き込み動
作に要する時間が２４０ｎｓ〜５００ｎｓとＥＰＲＯＭ
と比較して短いことから、ＳＲＡＭあるいはＨＤＤに代
わる記憶装置として注目されている。

【０００９】この強誘電体不揮発性メモリにはＭＯＳＦ
ＥＴのゲート絶縁膜を強誘電体で形成し、蓄積された分
極電荷によってゲートを制御するＭＯＳＦＥＴ型強誘電
体不揮発性メモリと、１トランジスタ・１キャパシタ型
ＤＲＡＭのキャパシタを強誘電体で形成し、蓄積された
分極電荷を破壊読み出しによって読み出し再書き込みを
行うＤＲＡＭ型強誘電体不揮発性メモリとがある。本発
明はＭＯＳＦＥＴ型不揮発性メモリに関するものであ
り、その従来例の構造を図１に示す。

【００１０】図１（ａ）に示したのはＭＯＳＦＥＴ型強
誘電体不揮発性メモリの構造模式図であり、同（ｂ）に
示したのはその等価回路である。この図において１はシ
リコンウェハであり、その表面にソース領域２及びドレ
イン領域３が形成されており、ソース領域２とドレイン
領域３との間の部分がチャンネル領域となっており、全
体として通常のＭＯＳＦＥＴの構成を有している。その
チャンネル領域の上にＳｉＯ₂電荷注入阻止層４が形成
されており、このＳｉＯ₂電荷注入阻止層４の上に膜厚
０.６〜０.８μｍの鉛，ジルコニウム，チタン複合酸化
物であるＰＺＴ［Ｐｂ（Ｚｒ_xＴｉ_1-x）Ｏ₃）］からな
る強誘電体薄膜８が形成されている。

【００１１】これらのソース領域２、強誘電体膜８及び
ドレイン領域３の上に各々ソース電極５、ゲート電極９
及びドレイン電極６が形成されている。このＭＯＳＦＥ
Ｔ型強誘電体不揮発性メモリの回路記号は（ｂ）に示さ
れたように表され、ソース電極Ｓ、ゲート電極Ｇ及びド
レイン電極Ｄを有するＭＯＳＦＥＴのゲート電極Ｇに強
誘電体コンデンサＦが接続されている。

【００１２】ＭＯＳＦＥＴ型強誘電体不揮発性メモリは
強誘電体を自発分極させ、その自発分極を利用して半導
体表面の電気電導を制御することにより記憶動作を行
う。そのために強誘電体の自発分極による電荷を半導体
表面に伝達するが、強誘電体と半導体は隣接して配設さ
れるかあるいは電気的に接続されている必要がある。こ
の記憶素子へのデータの書き込みは、強誘電体の自発分
極の方向を反転させることによって行われるが、そのた
めに半導体と強誘電体を直列に接続して正負の電圧を印
加して強誘電体の分極を反転させる。

【００１３】強誘電体をシリコン基板上に直接に形成す
ると、記憶電圧印加時に強誘電体内部あるいは強誘電体
とシリコン基板との界面に電荷が注入され、記憶動作が
正常に行われないことがある。この現象を避けるため
に、シリコン基板上にＳｉＯ₂の薄膜を形成し、その上
に強誘電体膜を形成し、ＳｉＯ₂薄膜を電荷注入阻止層
とすることが行われている。

【００１４】ＭＯＳＦＥＴ型強誘電体不揮発性メモリに
用いられる強誘電体としては上記のＰＺＴの他に、チタ
ン酸ビスマス（Ｂｉ₄Ｔｉ₃Ｏ₁₂）強誘電体を用いた例が
刊行物"Journal of Applied Physics",Vol.46,No.7,Jul
y 1975 に、同様にチタン酸鉛（ＰｂＴｉＯ₃）強誘電体
を用いた例がが刊行物"1979 Proceedings of the 2nd M
eeting on Ferroelectric Materials and Their Applic
ations"に記載されている。これら従来の不揮発性メモ
リに用いられている強誘電体の比誘電率はＢｉ₄Ｔｉ₃Ｏ
₁₂の場合で１００，ＰｂＴｉＯ₃の場合で２００，Ｐｂ
（Ｚｒ_xＴｉ_1-x）Ｏ₃（ＰＺＴ）の場合で５００〜１,５
００である。一方、ゲート領域上にゲート酸化膜５とし
て形成されているＳｉＯ₂の比誘電率は４程度である。

【００１５】従来のＭＯＳＦＥＴ型強誘電体不揮発性メ
モリはシリコン基板１の上に厚さが１００ＡÅであるＳ
ｉＯ₂電荷注入阻止層４が形成されその上に厚さが１０,
０００ＡÅである強誘電体薄膜８及びゲート電極９が積
層されることにより、ＳｉＯ₂電荷注入阻止層４を誘電
体とするキャパシタと強誘電体層８を誘電体とするキャ
パシタがシリコン基板１とゲート電極９との間に直列に
接続されている。

【００１６】直列に接続され電極面積が等しい２つのキ
ャパシタの各々に印加される電圧は靜電容量に逆比例し
て配分され、ＳｉＯ₂電荷注入阻止層を誘電体とするキ
ャパシタの静電容量と強誘電体層を誘電体とするキャパ
シタの静電容量の比は各々の誘電体の比誘電率に比例
し、各々の誘電体の厚さに逆比例する。したがって、比
誘電率が４であり厚さが１００ＡÅであるＳｉＯ₂電荷
注入阻止層４を誘電体とするキャパシタに印加される電
圧Ｖ_OXと比誘電率が１,０００であり厚さが１０,０００
Ａであるキャパシタに印加される電圧Ｖ_FEの比は Ｖ_OX／Ｖ_FE＝（１,０００／１０,０００Å）／（４／１
００Å）＝２.５ である。

【００１７】この事情は他の強誘電体を用いた場合も同
様であり、比誘電率が１００であるＢｉ₄Ｔｉ₃Ｏ₁₂を使
用した場合にはＢｉ₄Ｔｉ₃Ｏ₁₂強誘電体に配分される電
圧の１００／４００＝０.２５倍、比誘電率が２００で
あるＰｂＴｉＯ₃の場合にはＰｂＴｉＯ₃強誘電体に配分
される電圧の２００／４００＝０.５倍の電圧がＳｉＯ₂
電荷注入阻止層に配分される。

【００１８】ＰＺＴを自発分極させるためには４×１０
⁵Ｖ／cm程度の外部電界を印加する必要があるため、Ｐ
ＺＴ強誘電体膜の厚さが１０,０００ＡÅである場合に
自発分極に必要な印加電圧は ４×１０⁵（Ｖ／cm）×１０,０００×１０^-8（cm）＝４
０（Ｖ） である。ＰＺＴ強誘電体膜に４０Ｖの外部電界が印加さ
れる場合に、このキャパシタと積層して形成されたＳｉ
Ｏ₂電荷注入阻止層に印加される電圧は ４０（Ｖ）×２.５＝１００（Ｖ） となる。通常のＭＯＳＦＥＴにおけるＳｉＯ₂ゲート絶
縁膜の厚さは１００ＡÅ以下であるから、同様な構成を
有するＳｉＯ₂電荷注入阻止層にこの電圧によって印加
される電界強度は １００（Ｖ）／（１００×１０^-8）（cm）＝１０⁸（Ｖ
／cm） になる。この電界強度はＳｉＯ₂の耐電界強度１０⁷（Ｖ
／cm）を越えてしまう。

【００１９】また、強誘電体不揮発性メモリへの書き込
みは印加電界により強誘電体の分極エネルギを２つの安
定点の間で移動させて自発分極の方向を反転させること
により行われる。分極反転速度は印加電界強度に比例す
るため、実用的な書き込み速度を得るには強誘電体層に
印加する電界強度として（２〜５）×１０⁵（Ｖ／cm）
程度の電界が必要であるから、そのために厚さが１０,
０００ＡÅである強誘電体層に印加される電圧は （２〜５）×１０⁵（Ｖ／cm）×１０⁴×１０^-8（cm）＝
２０〜５０（Ｖ） である。この時、厚さが１００ＡÅであるＳｉＯ₂電荷
注入阻止層に印加される電界強度は ２.５×（２０〜５０）（Ｖ）／１００×１０^-8（cm） ＝５〜１２.５×１０⁷（Ｖ／cm） になり、この分極反転用電界の強度もＳｉＯ₂の耐電界
強度１０⁷（Ｖ／cm）を越えてしまう。

【００２０】強誘電体に配分される電圧を大きくするた
め、ＳｉＯ₂電荷注入阻止層を薄く形成してＳｉＯ₂電荷
注入阻止層の靜電容量を大きくすることにより、ＳｉＯ
₂電荷注入阻止層に配分される電圧を小さくすることが
考えられているが耐電界強度の問題を解決することはで
きない。

【００２１】ＭＯＳＦＥＴ型強誘電体不揮発性メモリは
強誘電体を自発分極させ、その自発分極を利用して半導
体表面の電気伝導を制御することにより記憶動作を行う
ため、書き込み速度を大きくするためには強誘電体の分
極反転すなわちキャパシタの充電が速く行われることが
望ましい。しかし、一般的に強誘電体は比誘電率が大き
いため強誘電体を誘電体に用いたキャパシタの靜電容量
が大きくなるため、充電に要する時間が長くなり、大き
な速度で書き込みを行うことができない。

【００２２】また、強誘電体材料は電圧を印加されて分
極をくり返すことにより分極特性が低下し、ＰＺＴ薄膜
の場合でおよそ１０⁸回，チタン酸鉛の場合で１０⁷回，
チタン酸ビスマスの場合には１０⁵回程度で使用不能と
なる。この１０⁸回という回数はＥＥＰＲＯＭの１０⁶と
比較すれば多いが、１０ＭHzの連続読み書きを仮定した
場合に１０年間に行われる読み書き回数３×１０¹⁵回は
達成されていない。したがって、１０⁸回という数字は
メモリの書換回数として十分な数字ではない。

【００２３】その原因として、不揮発性半導体メモリに
おいては読み出し内容の再書き込みが行われる毎に分極
の方向が反転するが、ＰＺＴの場合は分極軸の方向が一
定ではないために分極反転時に強誘電体膜中に機械的ス
トレスが生じ、この機械的ストレスにより膜中の結晶構
成が変化するためであると考えられる。

【００２４】強誘電体材料の自発分極の様子を図２に模
式的に示す。強誘電体材料は一般的にセラミック材料で
あり、多くの結晶粒から構成されている。これらの結晶
粒は印加電界により分極し、この分極は印加電界が取り
去られた後も維持され（自発分極）、この自発分極によ
り記憶動作が行われる。なお、その自発分極は結晶粒の
分極軸方向に生じる。

【００２５】図２（ａ）は従来使用されている代表的な
強誘電体であるＰＺＴの結晶構造を示すものであり、こ
の図において８は強誘電体薄膜であり、７及び７’は強
誘電体薄膜８の分極状態を変更するために電圧を印加す
る電極である。破線で囲んだ部分は強誘電体の結晶粒で
あり、電極７及び７’の間に印加された電圧によりこの
結晶粒単位でその分極軸方向に分極する。この図におい
て黒矢印は強誘電体薄膜７の厚さ方向の分極軸であり、
白矢印は強誘電体薄膜８の厚さ方向とは異なる方向の分
極軸である。ＰＺＴ多結晶は１軸性ではないため、この
図に示すように薄膜の厚さ方向とは異なる方向の分極軸
を有する結晶粒が存在している。このように、分極軸の
方向が一定ではなく白矢印で示したように強誘電体の膜
厚方向と異なる方向の分極軸を有する結晶粒が存在して
いる場合には、分極反転時に機械的ストレスが発生し、
この機械的ストレスにより膜の構造が変化する。

【００２６】

【発明の概要】本発明は不揮発性半導体メモリの寿命が
不十分なのは、従来使用されているＰＺＴの場合は分極
軸の方向が一定ではないために分極反転時に強誘電体膜
中に機械的ストレスが生じ、この機械的ストレスにより
膜中の結晶構成が変化するためであるとの認識に基づい
てなされたものである。

【００２７】また、本発明はゲート領域上に形成された
ＳｉＯ₂ゲート酸化膜の上に積層して形成されるＰＺＴ
強誘電体層の比誘電率がＳｉＯ₂の比誘電率に対して非
常に高いことにより、強誘電体層に自発分極を起こすた
めに印加される全体の電圧及び高いデータ書き込み速度
を得るための書き込み電圧が非常に高くなり、その結果
ＳｉＯ₂電荷注入阻止層に印加される電圧が耐圧限界を
越えるとの認識に基づいてなされたものである。

【００２８】さらに、本発明は一般的に強誘電体は比誘
電率が大きいので強誘電体を誘電体に用いたキャパシタ
の靜電容量が大きくなるため、充電に要する時間が長く
なり、大きな速度で書き込みを行うことができないとの
認識に基づいて本発明はなされたものである。

【００２９】最初に記載した認識に基づき、分極軸の方
向が一定な一軸分極性を有する強誘電体材料を強誘電体
キャパシタに用いれば分極反転時に強誘電体膜中に機械
的ストレスが生じることがなく、この機械的ストレスに
より膜中の結晶構成が変化することなく強誘電体膜の寿
命いいかえれば強誘電体不揮発性メモリの寿命を十分な
ものとすることができる。

【００３０】比誘電率がゲート酸化膜を構成するＳｉＯ
₂に対してそれほど大きくない強誘電体材料を強誘電体
キャパシタに用いれば、強誘電体層に自発分極を起こす
ために印加される全体の電圧及びデータ書き込みの場合
の書き込み電圧を低下させることができ、ＳｉＯ₂電荷
注入阻止層に印加される電圧を耐圧限界以下にするとと
もに高い書き込み速度を低い書き込み電圧によって実現
することができる。

【００３１】本発明においては種々検討した結果、ゲル
マン酸鉛（Ｐｂ₅Ｇｅ₃Ｏ₁₁）は強誘電体でありながら比
誘電率が２５〜３５程度と比較的低く，結晶の＜００１
＞方向である分極軸方向のみに強誘電性を示し分極軸方
向の垂直方向には常誘電性を示し強誘電性を示さない一
軸性強誘電体であることに着目し、このＰｂ₅Ｇｅ₃Ｏ₁₁
を強誘電体ＭＯＳＦＥＴ型不揮発性メモリの強誘電体膜
に用いたものである。

【００３２】

【実施例】本願発明の実施例を説明する。本願発明に係
るＭＯＳＦＥＴ型強誘電体不揮発性メモリの構造は図１
に示した従来のＭＯＳＦＥＴ型強誘電体不揮発性メモリ
と同一であるのでこれらの図を再度用いて本願発明の実
施例を説明する。図１（ａ）に示したＭＯＳＦＥＴ型強
誘電体不揮発性メモリにおいて、１はシリコンウェハで
あり、その表面にソース領域２及びドレイン領域３が形
成されており、ソース領域２とドレイン領域３との間の
部分がチャンネル領域となっており、全体として通常の
ＭＯＳＦＥＴの構成を有している。そのチャンネル領域
の上にＳｉＯ₂電荷注入阻止層４が形成されており、こ
のＳｉＯ₂電荷注入阻止層４の上に従来のもののＰＺＴ
強誘電体薄膜４に代えてＰｂ₅Ｇｅ₃Ｏ₁₁からなる強誘電
体薄膜４が形成されている。これらのソース領域２、強
誘電体膜４及びドレイン領域３の上に各々ソース電極
５、ゲート電極９及びドレイン電極３が形成されてい
る。

【００３３】上記実施例において強誘電体薄膜材料とし
て用いられるゲルマン酸鉛（Ｐｂ₅Ｇｅ₃Ｏ₁₁）の比誘電
率は２５〜３５であり、ＳｉＯ₂電荷注入阻止層に用い
られるＳｉＯ₂の比誘電率は４程度であるから、Ｐｂ₅Ｇ
ｅ₃Ｏ₁₁強誘電体薄膜４の比誘電率を２５とし各々の膜
の厚さを従来のものと等しい１００Å及び１０,０００
Åとした場合にＳｉＯ₂電荷注入阻止層４に配分される
電圧はＰｂ₅Ｇｅ₃Ｏ₁₁強誘電体薄膜４に配分される電圧
に対して （２５×１００Å）／（４×１０,０００Å）＝１／１
６ である。

【００３４】また、Ｐｂ₅Ｇｅ₃Ｏ₁₁強誘電体を自発分極
させるための電界を従来のＰＺＴと同じ４００ＫＶ／cm
とした場合、自発分極に必要な印加電圧は４０Ｖである
から、Ｐｂ₅Ｇｅ₃Ｏ₁₁強誘電体膜に４０Ｖの外部電界が
印加される場合に、このキャパシタと積層して形成され
たＳｉＯ₂電荷注入阻止層に印加される電圧は ４０（Ｖ）×１／１６＝２.５（Ｖ） となり、ＰＺＴ強誘電体を用いた場合の１００Ｖと比較
して非常に小さくなる。そして、ＳｉＯ₂電荷注入阻止
層４にこの電圧によって印加される電界強度は ２.５（Ｖ）／（１００×１０^-8）（cm）＝２.５×１０
⁶（Ｖ／cm） になり、ＰＺＴ強誘電体を用いた場合の１０⁸（Ｖ／c
m）と比較して小さく、この電界強度はＳｉＯ₂の耐電界
強度１０⁷（Ｖ／cm）を越えることがない。

【００３５】また、強誘電体不揮発性メモリへの実用的
な書き込み速度を得るためにＳｉＯ₂電荷注入阻止層に
印加される電界強度は １／１６×（２０〜５０）（Ｖ）／１００×１０^-8（c
m）＝１.２５〜３.１２５×１０⁶（Ｖ／cm） になり、この分極反転用電界強度はＳｉＯ₂の耐電界強
度１０⁷（Ｖ／cm）を越えることがない。

【００３６】また、Ｐｂ₅Ｇｅ₃Ｏ₁₁強誘電体は強誘電体
不揮発性メモリに用いられている強誘電体の比誘電率が
Ｂｉ₄Ｔｉ₃Ｏ₁₂の場合で１００，ＰｂＴｉＯ₃の場合で
２００，Ｐｂ（Ｚｒ_xＴｉ_1-x）Ｏ₃（ＰＺＴ）の場合で
５００〜１,５００であるのに対し２５〜３５である。
そのため、Ｐｂ₅Ｇｅ₃Ｏ₁₁強誘電体を自発分極させる速
度はすなわち書き込み速度は、Ｂｉ₄Ｔｉ₃Ｏ₁₂に対して
２５／１００＝４倍、ＰｂＴｉＯ₃に対して２５／２０
０＝８倍、Ｐｂ（Ｚｒ_xＴｉ_1-x）Ｏ₃に対して２５／１
５００＝６０倍に達する。

【００３７】図２（ｂ）にＰｂ₅Ｇｅ₃Ｏ₁₁膜１０の結晶
構造を示す。この図において７及び７’はＰｂ₅Ｇｅ₃Ｏ
₁₁膜１０の分極状態を変更するために電圧を印加する電
極である。破線で囲んだ部分は結晶粒であり、分極用の
電圧が印加される前は１８０゜異なる方向の分極方向を
有しているが電極７と７’の間に電圧が印加されるとＰ
ｂ₅Ｇｅ₃Ｏ₁₁膜１０の結晶粒は図２（ｂ）に示された黒
矢印のように、すべて同じ方向に分極する。そのため分
極反転が容易に行われ、また分極反転時に機械的ストレ
スが発生しない。

【００３８】次に、Ｐｂ₅Ｇｅ₃Ｏ₁₁薄膜製造方法につい
て説明する。 ［製造方法１］図３に本願発明において強誘電体薄膜を
形成するために用いるマグネトロンスパッタリング装置
を示す。このマグネトロンスパッタリング装置は、減圧
されたチャンバ１１内に２個のマグネトロンスパッタリ
ングカソード１２及び１３を具えており、これら２個の
マグネトロンスパッタリングカソード１２，１３に対向
する位置に基板ホルダ１４が配置され、マグネトロンス
パッタリングカソード１２，１３と基板ホルダ１４の間
にはシャッタ１５が配置されている。２個のマグネトロ
ンスパッタリングカソード１２，１３には各々周波数１
３.５６ＭHzの高周波を供給する高周波電源１６及び１
７が接続されており、チャンバ１内にスパッタリング用
のガスを供給するガス供給口が設けられている。

【００３９】第１のマグネトロンスパッタリングカソー
ド１２にはＰｂ金属ターゲット１８が、第２のマグネト
ロンスパッタリングカソード１３にはＧｅ金属ターゲッ
ト１９が装着されており、基板ホルダ１４には、約１,
０００ＡÅの厚さの白金膜が下部電極として形成された
シリコン基板２０が装着されている。下部電極膜として
は、この他にもパラジウムやニッケル等の高融点金属膜
あるいは窒化チタン膜、酸化物導電膜等が使用可能であ
る。１０^-4Ｐａ程度に減圧されたチャンバ１１内には、
高純度アルゴンガスに酸素を２０％混合したスパッタリ
ングガスが０.５Ｐａの圧力となるように導入されてい
る。

【００４０】基板２０は基板ホルダ１４に内蔵されてい
る加熱ヒーターにより約１００℃に加熱されており、第
１のマグネトロンスパッタリングカソード１２に２５０
Ｗ，第２のマグネトロンスパッタリングカソード１３に
２００Ｗの高周波電力を供給し、シャッタ１５を閉じて
所定時間のプリスパッタリングを行った後にシャッタ１
５を開き形成される膜厚が１０,０００ＡÅになるまで
２０ＡÅ／sec.の成膜速度で基板１０上にＰｂ₅Ｇｅ₃Ｏ
₁₁薄膜を形成する。

【００４１】次に、このようにして得られたＰｂ₅Ｇｅ₃
Ｏ₁₁薄膜を、赤外線加熱装置を用いて４００℃から７５
０℃の温度範囲において１０℃／sec.の昇温速度で１０
分間熱処理を行う。

【００４２】このようにして得られたＰｂ₅Ｇｅ₃Ｏ₁₁薄
膜のＸ線回折装置による回折パターンを図５に示す。こ
の回折パターンにおいて横軸はＸ線の回折角度であり、
縦軸はその強度を示しているが、回折角２４゜に現れた
ピークはＰｂ₅Ｇｅ₃Ｏ₁₁薄膜の分極軸であるＣ軸配向を
示すピークであり、回折角４０゜に現れたピークはシリ
コンの基板上に電極として形成された白金膜によるピー
クである。なお、この白金膜による実際のピークはここ
に示したものよりも高いが、図面記載の都合上その部分
は省略してある。

【００４３】この回折パターンから明らかなように、５
５０℃から７００℃の温度で１０分間熱処理を行うこと
により、分極軸の膜厚方向の配向性がきわめて良好なＰ
ｂ₅Ｇｅ₃Ｏ₁₁薄膜が形成されていることが確認される。
なお、Ｐｂ₅Ｇｅ₃Ｏ₁₁の融点は７３８℃であるためこの
温度で熱処理を行った薄膜は結晶軸の一軸配向性を失
い、特別のピークを示さない。

【００４４】次に、熱処理温度を６５０℃と一定とし、
温度上昇速度を０.２℃／sec.，１.０℃／sec.，１０℃
／sec.，３０℃／sec.とした場合のＸ線回折パターンを
図６に示す。このＸ線回折パターンによれば、Ｃ軸配向
を示すピークが最も強く現れたのは温度上昇速度を１０
℃／sec.とした場合であって、次いで温度上昇速度を３
０℃／sec.とした場合である。これに対して、温度上昇
速度を１.０℃／sec.とした場合及び０.２℃／sec.とし
た場合に現れるピークは小さい。したがって、温度上昇
速度を１０℃／sec.以上とした場合に十分なＣ軸配向を
得ることができる。

【００４５】本方法で得られたＰｂ₅Ｇｅ₃Ｏ₁₁薄膜のヒ
ステリシス特性は図７に示すように極めて良好な特性を
示している。また、得られたＰｂ₅Ｇｅ₃Ｏ₁₁薄膜の比誘
電率は２５〜３０であった。

【００４６】［製造方法２］製造方法１においてはＰｂ
ターゲットとＧｅターゲットの２個のターゲットを用い
ているが、次に、製造方法２として、単一カソードマグ
ネトロンスパッタリング装置を用いた製造方法を図４に
示す。このマグネトロンスパッタリング装置は、減圧さ
れたチャンバ２１内に単一のマグネトロンスパッタリン
グカソード２２を具えており、このマグネトロンスパッ
タリングカソード２２に対向する位置に基板ホルダ２４
が配置され、マグネトロンスパッタリングカソード２２
と基板ホルダ２４の間にはシャッタ２５が配置されてい
る。マグネトロンスパッタリングカソード２２には周波
数１３.５６ＭHzの高周波を供給する高周波電源２６が
接続されており、チャンバ２１内にスパッタリング用の
ガスを供給するガス供給口が設けられている。

【００４７】マグネトロンスパッタリングカソード２２
にはＰｂ₅Ｇｅ₃Ｏ₁₁ターゲット２８が装着されており、
基板ホルダ２４には、約１,０００ＡÅの厚さの白金膜
が下部電極として形成されたシリコン基板３０が装着さ
れている。下部電極膜としては、この他にもパラジウム
やニッケル等の高融点金属膜あるいは窒化チタン膜、酸
化物導電膜等が使用可能である。１０^-4Ｐａ程度に減圧
されたチャンバ２１内には、高純度アルゴンガスに酸素
を２０％混合したスパッタリングガスが０.５Ｐａの圧
力となるように導入されている。

【００４８】基板３０は基板ホルダ２４に内蔵されてい
る加熱ヒーターにより約１００℃に加熱されており、マ
グネトロンスパッタリングカソード２２に２００Ｗの高
周波電力を供給し、シャッタ２５を閉じて所定時間のプ
リスパッタリングを行った後にシャッタ２５を開き、形
成される膜厚が１０,０００ＡÅになるまで６０ＡÅ／s
ec.の成膜速度で基板２７上にＰｂ₅Ｇｅ₃Ｏ₁₁薄膜を形
成する。

【００４９】このようにして形成されたＰｂ₅Ｇｅ₃Ｏ₁₁
薄膜を昇温速度１０℃／sec.以上、５５０℃以上７００
℃以下の温度で長くても１０分程度の熱処理を行う。

【００５０】このようにして形成されたＰｂ₅Ｇｅ₃Ｏ₁₁
薄膜について、実施例１と同様の熱処理を行った結果、
熱処理温度範囲および温度上昇速度について製造方法１
と同様の結果を得ることができた。

【００５１】これらのマグネトロンスパッタリング法で
形成されたＰｂ₅Ｇｅ₃Ｏ₁₁薄膜を昇温速度１０℃／sec.
以上、５５０℃以上７００℃以下の温度で長くても１０
分程度の熱処理を行うことにより、極めて分極軸配向性
の良好なＰｂ₅Ｇｅ₃Ｏ₁₁薄膜を得ることができた。ま
た、マグネトロンスパッタリング法で形成されたＰｂ₅
Ｇｅ₃Ｏ₁₁薄膜は、レーザアブレーション法で形成され
た薄膜にあるような、特定の結晶方位配向核を持たない
状態で形成することができた。

【００５２】上記のＰｂ₅Ｇｅ₃Ｏ₁₁薄膜の形成法を用い
て形成したＭＯＳＦＥＴ型強誘電体不揮発性メモリ素子
の構造を図８に示す。このＭＯＳＦＥＴ型強誘電体不揮
発性メモリ素子は、比抵抗１０Ωcmのｎ型単結晶Ｓｉ基
板３１に各々ｎ⁺ソース領域３２及びｎ⁺ドレイン領域３
３が形成され、これらのソース領域３２及びドレイン領
域３３の間のチャンネル領域上に熱酸化法にて約２００
ＡÅ厚のＳｉＯ₂電荷注入阻止層３４が形成され、電荷
注入阻止層３４の上に膜厚約１μｍのＰｂ₅Ｇｅ₃Ｏ₁₁強
誘電体分極軸配向膜３８が形成されている。なお、Ｓｉ
Ｏ₂電荷注入阻止層３４とＰｂ₅Ｇｅ₃Ｏ₁₁強誘電体分極
軸配向膜３８との間に白金等の高融点金属層４０を形成
しておけばＰｂ₅Ｇｅ₃Ｏ₁₁強誘電体分極軸配向膜３８と
ＳｉＯ₂電荷注入阻止層３４の反応を回避することがで
きる。さらに、ゲート電極３９を強誘電体膜上に形成
後、フォトエッチングにて強誘電体ゲートを形成し、ゲ
ート部に隣接してソース・ドレインとなるｐ型領域が形
成される。

【００５３】図９はこのようにして作られたＰｂ₅Ｇｅ₃
Ｏ₁₁を用いた強誘電体不揮発性メモリ素子のゲート電極
電圧−ドレイン電流特性図である。この図において、
（ａ）〜（ｅ）は周波数を１００Hzとし電圧を各々±１
０Ｖ，±１５Ｖ，２０Ｖ，±２５Ｖ，±３０Ｖとした書
き込み電圧を印加した場合のゲート電極電圧とドレイン
電流の関係を示したものである。これらから明らかなよ
うにＦＥＴの閾値電圧が予めゲートに印加された電圧値
に依存して移動しており、不揮発性記憶動作が可能であ
ることが確認される。

【００５４】本発明のＰｂ₅Ｇｅ₃Ｏ₁₁分極軸配向膜を用
いた強誘電体ゲートは図９に示した書き込みサイクルを
１０¹³以上繰り返しても全く特性に変化はみられない。

【００５５】以上の説明では、半導体部の構成にシリコ
ン単結晶を用い、単結晶シリコン基板にＭＯＳＦＥＴを
構成し、ＭＯＳＦＥＴのチャンネル領域上に強誘電体を
形成した実施例を示したが、この他にも以下に掲げる構
成を採ることができる。 単結晶シリコン以外に、特願平３−３５５９２６号
に記載されているように多結晶シリコン、非晶質シリコ
ン等を用いた薄膜トランジスタで半導体部を構成する。 多結晶シリコンあるいは非晶質シリコンは通常ガラ
ス等の基板上に形成されるが、特願平３−３５５９２５
号に記載されているようにシリコン層が形成される前に
基板上に強誘電体層を形成しておきその上に多結晶シリ
コンあるいは非晶質シリコンからなる薄膜トランジスタ
を形成する。 ＳｉＯ₂電荷注入阻止層への強誘電体層の影響を避
けるために、特願平３−３５５９２６号に記載されてい
るようにＳｉＯ₂電荷注入阻止層と強誘電体層との間に
白金等の高融点金属層を介在させる。 ＳｉＯ₂電荷注入阻止層への強誘電体層の影響を避
けるために、特願平３−３５０７７３号に記載されてい
るようにＳｉＯ₂電荷注入阻止層と強誘電体層を積層構
造とせずに強誘電体層を空間的に分離して配置し、Ｓｉ
Ｏ₂電荷注入阻止層と強誘電体層をこの金属層を用いて
電気的に接続する。 強誘電体層への外部からの電気的接続を容易にする
ため、特願平３−３５０７７５号に記載されているよう
にソース電極上あるいはドレイン電極上に強誘電体層を
形成する。

【００５６】

【発明の効果】以上の説明から明らかなように、比誘電
率が小さい強誘電体材料を用いた本発明の強誘電体不揮
発性メモリは比誘電率が低いため書き込み電圧を十分低
くしても強誘電体に印加される実効電圧が十分高いため
高速な書き込みが可能である。さらに、電荷注入阻止層
であるＳｉＯ₂膜に印加される電界強度も強誘電体膜の
誘電率が低いため十分低く抑えることが可能であり、Ｓ
ｉＯ₂膜の劣化による信頼性低下の問題も生じない。

【００５７】特に強誘電体として比誘電率が２５〜３５
である分極軸配向Ｐｂ₅Ｇｅ₃Ｏ₁₁薄膜を強誘電体不揮発
性メモリーのキャパシタに用いた場合には分極方向の反
転を１０¹³回以上繰り返しても従来用いられたＰＺＴ薄
膜にみられるような強誘電体キャパシタの劣化が全く観
測されず、従来の強誘電体不揮発性メモリーの有する信
頼性の問題を解決することができた。このＰｂ₅Ｇｅ₃Ｏ
₁₁強誘電体の分極軸方位は一軸性であるため、分極反転
時にＰＺＴのような９０°反転時にみられるような強誘
電体膜に対する物理的ストレスが生じにくく、その結果
長寿命の不揮発性メモリを得ることができる。

【図面の簡単な説明】

【図１】ＭＯＳＦＥＴ型強誘電体不揮発性メモリの構造
図及び等価回路図。

【図２】強誘電体薄膜の結晶構造模式図。

【図３】製造方法１で用いるマグネトロンスパッタリン
グ装置の説明図。

【図４】製造方法２で用いるマグネトロンスパッタリン
グ装置の説明図。

【図５】熱処理温度をパラメータとするＰｂ₅Ｇｅ₃Ｏ₁₁
薄膜のＸ線回折パターン。

【図６】昇温速度をパラメータとするＰｂ₅Ｇｅ₃Ｏ₁₁薄
膜のＸ線回折パターン。

【図７】本発明方法によって得られたＰｂ₅Ｇｅ₃Ｏ₁₁薄
膜のヒステリシス曲線。

【図８】本発明の実施例であるＭＯＳＦＥＴ型強誘電体
不揮発性メモリの構造図。

【図９】Ｐｂ₅Ｇｅ₃Ｏ₁₁を用いた強誘電体不揮発性メモ
リ素子のゲート電極電圧−ドレイン電流特性図。

【符号の説明】

１，３１ シリコン基板 ２，３２ ソース領域 ３，３３ ドレイン領域 ４，３４ 電荷注入阻止層 ５，３５ ソース電極 ６，３６ ドレイン電極 ７ 下部電極 ７’上部電極 ８，１０，３８ 強誘電体薄膜 ９，３９ ゲート電極 １１，２１ チャンバ １２，１３，２２ マグネトロンスパッタリングカソー
ド １４，２４ 基板ホルダ １５，２５ シャッタ １６，１７，２６ 高周波電源 １８ Ｐｂ金属ターゲット １９ Ｇｅ金属ターゲット ２０，３０ 基板 ２８ ゲルマン酸鉛ターゲット

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 21/8242 27/108 21/8247 29/788 29/792 Ｈ０１Ｌ 29/78 ３７１

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体表面電位を隣接する、もしくは電
   気的に接続された強誘電体薄膜の分極方位によって変化
   させることにより半導体表面の導電率もしくは導電タイ
   プ（即ちＮ型もしくはＰ型）を制御する素子を用いた半
   導体記憶装置において、前記強誘電体薄膜をＰｂ₅Ｇｅ₃
   Ｏ₁₁分極軸方位配向膜を用いたことを特徴とする半導体
   記憶装置。