JPH0778943A - 不揮発性メモリ - Google Patents
不揮発性メモリInfo
- Publication number
- JPH0778943A JPH0778943A JP5221297A JP22129793A JPH0778943A JP H0778943 A JPH0778943 A JP H0778943A JP 5221297 A JP5221297 A JP 5221297A JP 22129793 A JP22129793 A JP 22129793A JP H0778943 A JPH0778943 A JP H0778943A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- thin film
- capacitor
- film
- polarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title claims abstract description 50
- 230000010287 polarization Effects 0.000 claims abstract description 48
- 239000003990 capacitor Substances 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 abstract description 50
- 239000010408 film Substances 0.000 abstract description 40
- 239000000126 substance Substances 0.000 abstract description 5
- XKENYNILAAWPFQ-UHFFFAOYSA-N dioxido(oxo)germane;lead(2+) Chemical compound [Pb+2].[O-][Ge]([O-])=O XKENYNILAAWPFQ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000005669 field effect Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 26
- 238000001755 magnetron sputter deposition Methods 0.000 description 24
- 239000013078 crystal Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002441 X-ray diffraction Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000003057 platinum Chemical class 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Non-Volatile Memory (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 アクセス回数に制限がない強誘電体不揮発性
メモリを得る。 【構成】 ＤＲＡＭ型強誘電体不揮発性メモリの強誘電
体としてＰｂ5Ｇｅ3Ｏ11薄膜を用いる。Ｐｂ5Ｇｅ3Ｏ11
薄膜の結晶軸は膜厚方向に一軸配向することができるた
め読み出し書き込み時における分極反転時に強誘電体膜
中に機械的ストレスが生じることなく、この機械的スト
レスにより膜中の結晶構成が変化することがない。
メモリを得る。 【構成】 ＤＲＡＭ型強誘電体不揮発性メモリの強誘電
体としてＰｂ5Ｇｅ3Ｏ11薄膜を用いる。Ｐｂ5Ｇｅ3Ｏ11
薄膜の結晶軸は膜厚方向に一軸配向することができるた
め読み出し書き込み時における分極反転時に強誘電体膜
中に機械的ストレスが生じることなく、この機械的スト
レスにより膜中の結晶構成が変化することがない。
Description
【０００１】
【産業上の利用分野】本発明はメモリ、特に電荷蓄積用
キャパシタとして強誘電体を用いた不揮発性メモリに係
るものである。
キャパシタとして強誘電体を用いた不揮発性メモリに係
るものである。
【０００２】
【従来の技術】大容量記憶装置としてハードディスク装
置（ＨＤＤ）が使用されている。ＨＤＤは大容量ではあ
るが機械的動作を必要とするため読み書き速度が遅い。
また、可動部分が存在するため機械的衝撃が加えられた
時に記録部に損傷が生じ読み書き不能となるクラッシュ
事故が発生することがある。最近のＨＤＤはソフトウェ
ア規模の増大及び取り扱うデータ量の増大により益々大
容量化しており、このクラッシュ事故が発生した時の被
害規模は無視できないものとなってきている。
置（ＨＤＤ）が使用されている。ＨＤＤは大容量ではあ
るが機械的動作を必要とするため読み書き速度が遅い。
また、可動部分が存在するため機械的衝撃が加えられた
時に記録部に損傷が生じ読み書き不能となるクラッシュ
事故が発生することがある。最近のＨＤＤはソフトウェ
ア規模の増大及び取り扱うデータ量の増大により益々大
容量化しており、このクラッシュ事故が発生した時の被
害規模は無視できないものとなってきている。
【０００３】半導体メモリは、読み書き動作状態からＲ
ＡＭ（Random Access Memory）とＳＡＭ（Sequential A
ccess Memory）とに大きく分類され、これらは原理的に
記憶動作状態から読み書きが可能なＲＷＭ（Read Write
Memory）及び読みだしだけが可能なＲＯＭ（Read Only
Memory）に分けられ、また、記憶内容の維持に電力を
要せず、電源を切っても記憶内容を失わないものは不揮
発性メモリ、記憶内容の維持に電力を要し、電源を切る
と記憶内容を失うものは揮発性メモリと呼ばれている。
ＡＭ（Random Access Memory）とＳＡＭ（Sequential A
ccess Memory）とに大きく分類され、これらは原理的に
記憶動作状態から読み書きが可能なＲＷＭ（Read Write
Memory）及び読みだしだけが可能なＲＯＭ（Read Only
Memory）に分けられ、また、記憶内容の維持に電力を
要せず、電源を切っても記憶内容を失わないものは不揮
発性メモリ、記憶内容の維持に電力を要し、電源を切る
と記憶内容を失うものは揮発性メモリと呼ばれている。
【０００４】一般に用いられている半導体揮発性メモリ
には大きく分けてＤＲＡＭ（Dynamic Randum Access Me
mory）とＳＲＡＭ（Static Randum Access Memory）が
ある。 ＤＲＡＭは記憶セルが１個のトランジスタと１
個のキャパシタから構成されており構造が簡単なため集
積度を高くすることが可能であるため比較的安価である
反面キャパシタに蓄積された電荷が自然放電により失わ
れるため、蓄積電荷を補充するリフレッシュ動作を行う
必要があり、消費電力が大きい。これに対して、ＳＲＡ
Ｍは２個のトランジスタから構成されるフリップフロッ
プ回路によって記憶セルが構成されていためる集積度を
高くすることが困難で高価であるが、消費電力は小さ
い。
には大きく分けてＤＲＡＭ（Dynamic Randum Access Me
mory）とＳＲＡＭ（Static Randum Access Memory）が
ある。 ＤＲＡＭは記憶セルが１個のトランジスタと１
個のキャパシタから構成されており構造が簡単なため集
積度を高くすることが可能であるため比較的安価である
反面キャパシタに蓄積された電荷が自然放電により失わ
れるため、蓄積電荷を補充するリフレッシュ動作を行う
必要があり、消費電力が大きい。これに対して、ＳＲＡ
Ｍは２個のトランジスタから構成されるフリップフロッ
プ回路によって記憶セルが構成されていためる集積度を
高くすることが困難で高価であるが、消費電力は小さ
い。
【０００５】そのため、従来はコンピュータ内部の動作
時の内部記憶装置として用いられる半導体メモリとして
は大容量のＤＲＡＭ（Dynamic Randum Access Memory）
が用いられ、非使用時の内部記憶装置あるいはメモリー
カード等の外部記憶装置には小容量のＳＲＡＭ（Static
Randum Access Memory）が用いられている。
時の内部記憶装置として用いられる半導体メモリとして
は大容量のＤＲＡＭ（Dynamic Randum Access Memory）
が用いられ、非使用時の内部記憶装置あるいはメモリー
カード等の外部記憶装置には小容量のＳＲＡＭ（Static
Randum Access Memory）が用いられている。
【０００６】また、不揮発性メモリには製造時にデータ
が構造的に記録されており書き込みが全くできないマス
クＲＯＭと、製造後に書き込みを行うことができるＥＰ
ＲＯＭ（Erasable Programable ＲＯＭ）とがある。そ
して、ＥＰＲＯＭには代表的なものとして電気的に書き
込みを行い消去は紫外線を照射することによって一括し
て行うＵＶ−ＥＰＲＯＭ（Ultra Violet−ＥＰＲＯ
Ｍ）、電気的な書き込み消去をビット単位で行うＥＥＰ
ＲＯＭ（Electrically ＥＰＲＯＭ）及び電気的な書き
込み消去を一括して行うフラッシュＥＥＰＲＯＭ（Flas
h ＥＥＰＲＯＭ）がある。
が構造的に記録されており書き込みが全くできないマス
クＲＯＭと、製造後に書き込みを行うことができるＥＰ
ＲＯＭ（Erasable Programable ＲＯＭ）とがある。そ
して、ＥＰＲＯＭには代表的なものとして電気的に書き
込みを行い消去は紫外線を照射することによって一括し
て行うＵＶ−ＥＰＲＯＭ（Ultra Violet−ＥＰＲＯ
Ｍ）、電気的な書き込み消去をビット単位で行うＥＥＰ
ＲＯＭ（Electrically ＥＰＲＯＭ）及び電気的な書き
込み消去を一括して行うフラッシュＥＥＰＲＯＭ（Flas
h ＥＥＰＲＯＭ）がある。
【０００７】これらの書き込み可能なＥＰＲＯＭはいず
れも書き込み動作に要する時間が数ｍｓと長く、データ
書き込み回数が１０4回程度と少ない。また、その動作
原理から書き込み動作の制御が複雑である。そのため、
ＳＲＡＭに代えてＥＰＲＯＭを使用することができな
い。
れも書き込み動作に要する時間が数ｍｓと長く、データ
書き込み回数が１０4回程度と少ない。また、その動作
原理から書き込み動作の制御が複雑である。そのため、
ＳＲＡＭに代えてＥＰＲＯＭを使用することができな
い。
【０００８】ところで、近年、ＤＲＡＭ中でＭＯＳ電界
効果トランジスタ（ＭＯＳＦＥＴ）と組み合わせて記憶
部に用いられるキャパシタの誘電体としてＳｉＯ2やＳ
ｉＮxに代えて強誘電体薄膜を用い、この強誘電体を自
発分極させることによって記憶動作を行わせる強誘電体
不揮発性メモリはＲＡＭでありながら記憶維持に電力を
要しないため不揮発性であること、構造が単純なため集
積化に適していること、低電圧駆動が可能であること、
書き込み動作に要する時間が２４０ｎｓ〜５００ｎｓと
ＥＰＲＯＭと比較して短いことから、ＳＲＡＭあるいは
ＨＤＤに代わる記憶装置として注目されている。
効果トランジスタ（ＭＯＳＦＥＴ）と組み合わせて記憶
部に用いられるキャパシタの誘電体としてＳｉＯ2やＳ
ｉＮxに代えて強誘電体薄膜を用い、この強誘電体を自
発分極させることによって記憶動作を行わせる強誘電体
不揮発性メモリはＲＡＭでありながら記憶維持に電力を
要しないため不揮発性であること、構造が単純なため集
積化に適していること、低電圧駆動が可能であること、
書き込み動作に要する時間が２４０ｎｓ〜５００ｎｓと
ＥＰＲＯＭと比較して短いことから、ＳＲＡＭあるいは
ＨＤＤに代わる記憶装置として注目されている。
【０００９】この強誘電体不揮発性メモリにはＭＯＳＦ
ＥＴのゲート絶縁膜を強誘電体で構成し、蓄積された分
極電荷によってゲートを制御するＭＯＳＦＥＴ型強誘電
体不揮発性メモリと、１トランジスタ・１キャパシタ型
ＤＲＡＭのキャパシタを強誘電体を用いて構成し、蓄積
された分極電荷を破壊読み出しによって読み出し再書き
込みを行うＤＲＡＭ型強誘電体不揮発性メモリとがあ
る。本発明はＤＲＡＭ型強誘電体不揮発性メモリに関す
るものであり、その構造を図１に示す。
ＥＴのゲート絶縁膜を強誘電体で構成し、蓄積された分
極電荷によってゲートを制御するＭＯＳＦＥＴ型強誘電
体不揮発性メモリと、１トランジスタ・１キャパシタ型
ＤＲＡＭのキャパシタを強誘電体を用いて構成し、蓄積
された分極電荷を破壊読み出しによって読み出し再書き
込みを行うＤＲＡＭ型強誘電体不揮発性メモリとがあ
る。本発明はＤＲＡＭ型強誘電体不揮発性メモリに関す
るものであり、その構造を図１に示す。
【００１０】図１（ａ）に示されたのはＤＲＡＭ型強誘
電体不揮発性メモリの単位セルの構造模式図であり、同
（ｂ）に示したのはその等価回路である。この単位メモ
リセルは１個のＭＯＳＦＥＴと１個の強誘電体キャパシ
タとから構成されており、ＭＯＳＦＥＴはｐ型シリコン
基板１上に形成されたソース領域あるいはドレイン領域
であるｎ型の高不純物密度領域２，３と、これらｎ型高
不純物密度領域２，３の中間位置に形成されたゲート絶
縁膜４を介して配設されたゲート電極５とから構成され
ている。なお、層間絶縁膜はゲート電極５の全体を覆っ
ている。強誘電体キャパシタはＭＯＳＦＥＴにおいてゲ
ート電極５を覆っている層間絶縁膜の上に形成されたキ
ャパシタ下部電極６と、キャパシタ下部電極６を覆って
形成されたＰＺＴ［Ｐｂ（ＺｒxＴｉ1-x）Ｏ3］からな
る強誘電体薄膜７と、強誘電体薄膜７の上に形成された
キャパシタ上部電極８とから構成されている。これらの
ＭＯＳＦＥＴと強誘電体キャパシタの電気的接続を行う
ために、ｎ型高不純物密度領域２，３の一方とキャパシ
タ上部電極８とがアルミニウム膜導電体９によって接続
されている。
電体不揮発性メモリの単位セルの構造模式図であり、同
（ｂ）に示したのはその等価回路である。この単位メモ
リセルは１個のＭＯＳＦＥＴと１個の強誘電体キャパシ
タとから構成されており、ＭＯＳＦＥＴはｐ型シリコン
基板１上に形成されたソース領域あるいはドレイン領域
であるｎ型の高不純物密度領域２，３と、これらｎ型高
不純物密度領域２，３の中間位置に形成されたゲート絶
縁膜４を介して配設されたゲート電極５とから構成され
ている。なお、層間絶縁膜はゲート電極５の全体を覆っ
ている。強誘電体キャパシタはＭＯＳＦＥＴにおいてゲ
ート電極５を覆っている層間絶縁膜の上に形成されたキ
ャパシタ下部電極６と、キャパシタ下部電極６を覆って
形成されたＰＺＴ［Ｐｂ（ＺｒxＴｉ1-x）Ｏ3］からな
る強誘電体薄膜７と、強誘電体薄膜７の上に形成された
キャパシタ上部電極８とから構成されている。これらの
ＭＯＳＦＥＴと強誘電体キャパシタの電気的接続を行う
ために、ｎ型高不純物密度領域２，３の一方とキャパシ
タ上部電極８とがアルミニウム膜導電体９によって接続
されている。
【００１１】このような構成を有するＤＲＡＭ型強誘電
体不揮発性単位メモリセルの等価回路を（ｂ）に示す
が、ゲート電極５はワード線に、キャパシタ上部電極に
接続されていないｎ型高不純物密度領域３はビット線
に、キャパシタ下部電極６はドライブ線に接続されてＤ
ＲＡＭ型メモリとして動作する。
体不揮発性単位メモリセルの等価回路を（ｂ）に示す
が、ゲート電極５はワード線に、キャパシタ上部電極に
接続されていないｎ型高不純物密度領域３はビット線
に、キャパシタ下部電極６はドライブ線に接続されてＤ
ＲＡＭ型メモリとして動作する。
【００１２】この強誘電体不揮発性メモリに用いられて
いる強誘電体材料であるＰＺＴ薄膜は電圧を印加されて
分極をくり返すことにより分極特性が低下し、およそ１
０8回で使用不能となる。この１０8回という回数はＥＥ
ＰＲＯＭの１０6と比較すれば多いが、１０ＭHzの連続
読み書きを仮定した場合に１０年間に行われる読み書き
回数３×１０15回は達成されていない。したがって、１
０8回という数字はメモリの書換回数として十分な数字
ではない。
いる強誘電体材料であるＰＺＴ薄膜は電圧を印加されて
分極をくり返すことにより分極特性が低下し、およそ１
０8回で使用不能となる。この１０8回という回数はＥＥ
ＰＲＯＭの１０6と比較すれば多いが、１０ＭHzの連続
読み書きを仮定した場合に１０年間に行われる読み書き
回数３×１０15回は達成されていない。したがって、１
０8回という数字はメモリの書換回数として十分な数字
ではない。
【００１３】その原因として、不揮発性半導体メモリに
おいては破壊読みだしと読みだし内容の再書き込みが行
われる毎に分極の方向が反転するが、ＰＺＴの場合は分
極軸の方向が一定ではないために分極反転時に強誘電体
膜中に機械的ストレスが生じ、この機械的ストレスによ
り膜中の結晶構成が変化するためであると考えられる。
おいては破壊読みだしと読みだし内容の再書き込みが行
われる毎に分極の方向が反転するが、ＰＺＴの場合は分
極軸の方向が一定ではないために分極反転時に強誘電体
膜中に機械的ストレスが生じ、この機械的ストレスによ
り膜中の結晶構成が変化するためであると考えられる。
【００１４】強誘電体材料の自発分極の様子を図２に模
式的に示す。強誘電体材料は一般的にセラミック材料で
あり、通常は多くの微結晶粒から構成されている。これ
らの結晶粒は印加電界により分極し、この分極は印加電
界が取り去られた後も維持され（自発分極）、この自発
分極により記憶動作が行われる。なお、その自発分極は
微結晶粒の分極軸方向に生じる。
式的に示す。強誘電体材料は一般的にセラミック材料で
あり、通常は多くの微結晶粒から構成されている。これ
らの結晶粒は印加電界により分極し、この分極は印加電
界が取り去られた後も維持され（自発分極）、この自発
分極により記憶動作が行われる。なお、その自発分極は
微結晶粒の分極軸方向に生じる。
【００１５】図２（ａ）は従来使用されている代表的な
強誘電体であるＰＺＴの結晶構造を示すものであり、こ
の図において８は強誘電体薄膜であり、７及び７’は強
誘電体薄膜８の分極状態を変更するために電圧を印加す
る電極である。破線で囲んだ部分は強誘電体の結晶粒で
あり、電極７及び７’の間に印加された電圧によりこの
結晶粒単位でその分極軸方向に分極する。この図におい
て黒矢印は強誘電体薄膜８の厚さ方向の分極軸であり、
白矢印は強誘電体薄膜８の厚さ方向とは異なる方向の分
極軸である。ＰＺＴ多結晶は１軸性ではないため、この
図に示すように薄膜の厚さ方向とは異なる方向の分極軸
を有する結晶粒が存在している。このように、分極軸の
方向が一定ではなく白矢印で示したように本来の分極軸
方向と異なる方向の分極軸を有する結晶粒が存在してい
る場合には、分極反転時に機械的ストレスが発生し、こ
の機械的ストレスにより膜の構造が変化する。
強誘電体であるＰＺＴの結晶構造を示すものであり、こ
の図において８は強誘電体薄膜であり、７及び７’は強
誘電体薄膜８の分極状態を変更するために電圧を印加す
る電極である。破線で囲んだ部分は強誘電体の結晶粒で
あり、電極７及び７’の間に印加された電圧によりこの
結晶粒単位でその分極軸方向に分極する。この図におい
て黒矢印は強誘電体薄膜８の厚さ方向の分極軸であり、
白矢印は強誘電体薄膜８の厚さ方向とは異なる方向の分
極軸である。ＰＺＴ多結晶は１軸性ではないため、この
図に示すように薄膜の厚さ方向とは異なる方向の分極軸
を有する結晶粒が存在している。このように、分極軸の
方向が一定ではなく白矢印で示したように本来の分極軸
方向と異なる方向の分極軸を有する結晶粒が存在してい
る場合には、分極反転時に機械的ストレスが発生し、こ
の機械的ストレスにより膜の構造が変化する。
【００１６】
【発明の概要】本発明は、不揮発性半導体メモリの寿命
が不十分なのは、従来使用されているＰＺＴの場合は分
極軸の方向が一定ではないために分極反転時に強誘電体
膜中に機械的ストレスが生じ、この機械的ストレスによ
り膜中の結晶構成が変化するためであるとの認識に基づ
いてなされたものであり、この問題を解決するための手
段として、一軸分極性を有するＰｂ5Ｇｅ3Ｏ11強誘電体
を用いたものである。ＰＺＴと同様に強誘電体として知
られるゲルマン酸鉛（Ｐｂ5Ｇｅ3Ｏ11）は結晶の＜００
１＞方向のみに強誘電性を示す一軸性強誘電体であり、
分極軸方向の垂直方向には常誘電性を示し強誘電性を示
さない。したがって、Ｐｂ5Ｇｅ3Ｏ11膜の分極軸方向を
必要な方向に配向することにより良好な強誘電体を得る
ことができる。
が不十分なのは、従来使用されているＰＺＴの場合は分
極軸の方向が一定ではないために分極反転時に強誘電体
膜中に機械的ストレスが生じ、この機械的ストレスによ
り膜中の結晶構成が変化するためであるとの認識に基づ
いてなされたものであり、この問題を解決するための手
段として、一軸分極性を有するＰｂ5Ｇｅ3Ｏ11強誘電体
を用いたものである。ＰＺＴと同様に強誘電体として知
られるゲルマン酸鉛（Ｐｂ5Ｇｅ3Ｏ11）は結晶の＜００
１＞方向のみに強誘電性を示す一軸性強誘電体であり、
分極軸方向の垂直方向には常誘電性を示し強誘電性を示
さない。したがって、Ｐｂ5Ｇｅ3Ｏ11膜の分極軸方向を
必要な方向に配向することにより良好な強誘電体を得る
ことができる。
【００１７】
【実施例】本願発明の実施例を説明する。本願発明に係
るＤＲＡＭ型強誘電体不揮発性メモリの単位セルの構造
は図１に示した従来のＥＰＲＯＭ型強誘電体不揮発性メ
モリと同一であるのでこれらの図を再度用いて本願発明
の実施例を説明する。
るＤＲＡＭ型強誘電体不揮発性メモリの単位セルの構造
は図１に示した従来のＥＰＲＯＭ型強誘電体不揮発性メ
モリと同一であるのでこれらの図を再度用いて本願発明
の実施例を説明する。
【００１８】図１（ａ）に示したＤＲＡＭ型強誘電体不
揮発性メモリの単位セルは１個のＭＯＳＦＥＴと１個の
強誘電体キャパシタとから構成されており、ＭＯＳＦＥ
Ｔはｐ型シリコン基板１上に形成されたソース領域ある
いはドレイン領域であるｎ型の高不純物密度領域２，３
と、これらｎ型高不純物密度領域２，３の中間位置に形
成されたゲート絶縁膜４を介して配設されたゲート電極
５とから構成されている。なお、ゲート絶縁膜４はゲー
ト電極５の全体を覆っている。強誘電体キャパシタはＭ
ＯＳＦＥＴにおいてゲート電極５を覆っているゲート絶
縁膜の上に形成されたキャパシタ下部電極６と、キャパ
シタ下部電極６を覆って形成された強誘電体薄膜７と、
強誘電体薄膜７の上に形成されたキャパシタ上部電極８
とから構成されており、この誘電体薄膜として従来のＰ
ＺＴに代えてゲルマン酸鉛（Ｐｂ5Ｇｅ3Ｏ11）からなる
強誘電体薄膜４が形成されている。これらのＭＯＳＦＥ
Ｔと強誘電体キャパシタの電気的接続を行うために、ｎ
型高不純物密度領域２，３の一方とキャパシタ上部電極
８とがアルミニウム膜導電体９によって接続されてい
る。
揮発性メモリの単位セルは１個のＭＯＳＦＥＴと１個の
強誘電体キャパシタとから構成されており、ＭＯＳＦＥ
Ｔはｐ型シリコン基板１上に形成されたソース領域ある
いはドレイン領域であるｎ型の高不純物密度領域２，３
と、これらｎ型高不純物密度領域２，３の中間位置に形
成されたゲート絶縁膜４を介して配設されたゲート電極
５とから構成されている。なお、ゲート絶縁膜４はゲー
ト電極５の全体を覆っている。強誘電体キャパシタはＭ
ＯＳＦＥＴにおいてゲート電極５を覆っているゲート絶
縁膜の上に形成されたキャパシタ下部電極６と、キャパ
シタ下部電極６を覆って形成された強誘電体薄膜７と、
強誘電体薄膜７の上に形成されたキャパシタ上部電極８
とから構成されており、この誘電体薄膜として従来のＰ
ＺＴに代えてゲルマン酸鉛（Ｐｂ5Ｇｅ3Ｏ11）からなる
強誘電体薄膜４が形成されている。これらのＭＯＳＦＥ
Ｔと強誘電体キャパシタの電気的接続を行うために、ｎ
型高不純物密度領域２，３の一方とキャパシタ上部電極
８とがアルミニウム膜導電体９によって接続されてい
る。
【００１９】このような構成を有するＤＲＡＭ型強誘電
体不揮発性単位メモリセルの等価回路を（ｂ）に示す
が、ゲート電極５はワード線に、キャパシタ上部電極に
接続されていないｎ型高不純物密度領域３はビット線
に、キャパシタ下部電極６はドライブ線に接続されてＤ
ＲＡＭ型メモリとして動作する。
体不揮発性単位メモリセルの等価回路を（ｂ）に示す
が、ゲート電極５はワード線に、キャパシタ上部電極に
接続されていないｎ型高不純物密度領域３はビット線
に、キャパシタ下部電極６はドライブ線に接続されてＤ
ＲＡＭ型メモリとして動作する。
【００２０】図２（ｂ）にＰｂ5Ｇｅ3Ｏ11膜１０の結晶
構成を示す。この図において７及び７’はＰｂ5Ｇｅ3Ｏ
11膜１０の分極状態を変更するために電圧を印加する電
極である。破線で囲んだ部分は結晶粒であり、これらの
結晶粒は分極用の電圧が印加される前は１８０゜異なる
方向の分極軸を有しているが、分極用の電圧が印加され
た後は図中で黒矢印で示されるようにすべて同じ方向に
分極する。そのため分極反転が容易に行われ、また分極
反転時に機械的ストレスが発生しない。
構成を示す。この図において７及び７’はＰｂ5Ｇｅ3Ｏ
11膜１０の分極状態を変更するために電圧を印加する電
極である。破線で囲んだ部分は結晶粒であり、これらの
結晶粒は分極用の電圧が印加される前は１８０゜異なる
方向の分極軸を有しているが、分極用の電圧が印加され
た後は図中で黒矢印で示されるようにすべて同じ方向に
分極する。そのため分極反転が容易に行われ、また分極
反転時に機械的ストレスが発生しない。
【００２１】次に、Ｐｂ5Ｇｅ3Ｏ11薄膜製造方法につい
て説明する。 ［製造方法１］図３に本願発明において強誘電体薄膜を
形成するために用いるマグネトロンスパッタリング装置
を示す。このマグネトロンスパッタリング装置は、減圧
されたチャンバ１１内に２個のマグネトロンスパッタリ
ングカソード１２及び１３を具えており、これら２個の
マグネトロンスパッタリングカソード１２，１３に対向
する位置に基板ホルダ４が配置され、マグネトロンスパ
ッタリングカソード１２，１３と基板ホルダ１４の間に
はシャッタ１５が配置されている。２個のマグネトロン
スパッタリングカソード１２，１３には各々高周波電源
１６及び１７が接続されており、チャンバ１内にスパッ
タリング用のガスを供給するガス供給口が設けられてい
る。
て説明する。 ［製造方法１］図３に本願発明において強誘電体薄膜を
形成するために用いるマグネトロンスパッタリング装置
を示す。このマグネトロンスパッタリング装置は、減圧
されたチャンバ１１内に２個のマグネトロンスパッタリ
ングカソード１２及び１３を具えており、これら２個の
マグネトロンスパッタリングカソード１２，１３に対向
する位置に基板ホルダ４が配置され、マグネトロンスパ
ッタリングカソード１２，１３と基板ホルダ１４の間に
はシャッタ１５が配置されている。２個のマグネトロン
スパッタリングカソード１２，１３には各々高周波電源
１６及び１７が接続されており、チャンバ１内にスパッ
タリング用のガスを供給するガス供給口が設けられてい
る。
【００２２】第１のマグネトロンスパッタリングカソー
ド１２にはＰｂ金属ターゲット１８が、第２のマグネト
ロンスパッタリングカソード１３にはＧｅ金属ターゲッ
ト１９が装着されており、基板ホルダ１４には、約１,
０００Åの厚さの白金膜が下部電極として形成されたシ
リコン基板２０が装着されている。下部電極膜として
は、この他にもパラジウムやニッケル等の高融点金属膜
あるいは窒化チタン膜、酸化物導電膜等が使用可能であ
る。１０-4Ｐａ程度に減圧されたチャンバ１１内には、
高純度アルゴンガスに酸素を２０％混合したスパッタリ
ングガスが０.５Ｐａの圧力となるように導入されてい
る。また、高周波電源１６，１７としては周波数１３.
５６ＭHzの高周波が容量結合で供給される。
ド１２にはＰｂ金属ターゲット１８が、第２のマグネト
ロンスパッタリングカソード１３にはＧｅ金属ターゲッ
ト１９が装着されており、基板ホルダ１４には、約１,
０００Åの厚さの白金膜が下部電極として形成されたシ
リコン基板２０が装着されている。下部電極膜として
は、この他にもパラジウムやニッケル等の高融点金属膜
あるいは窒化チタン膜、酸化物導電膜等が使用可能であ
る。１０-4Ｐａ程度に減圧されたチャンバ１１内には、
高純度アルゴンガスに酸素を２０％混合したスパッタリ
ングガスが０.５Ｐａの圧力となるように導入されてい
る。また、高周波電源１６，１７としては周波数１３.
５６ＭHzの高周波が容量結合で供給される。
【００２３】基板２０は基板ホルダ１４に内蔵されてい
る加熱ヒーターにより約１００℃に加熱されており、第
１のマグネトロンスパッタリングカソード１２に２５０
Ｗ，第２のマグネトロンスパッタリングカソード１３に
２００Ｗの高周波電力を供給し、シャッタ１５を閉じて
所定時間のプリスパッタリングを行った後にシャッタ１
５を開いて形成される膜厚が１０,０００Åになるまで
基板１０上にＰｂ5Ｇｅ3Ｏ11薄膜を形成する。
る加熱ヒーターにより約１００℃に加熱されており、第
１のマグネトロンスパッタリングカソード１２に２５０
Ｗ，第２のマグネトロンスパッタリングカソード１３に
２００Ｗの高周波電力を供給し、シャッタ１５を閉じて
所定時間のプリスパッタリングを行った後にシャッタ１
５を開いて形成される膜厚が１０,０００Åになるまで
基板１０上にＰｂ5Ｇｅ3Ｏ11薄膜を形成する。
【００２４】次に、このようにして得られたＰｂ5Ｇｅ3
Ｏ11薄膜を、赤外線加熱装置を用いて４００℃から７５
０℃の温度範囲において１０℃／ｓｅｃの昇温速度で１
０分間熱処理を行う。
Ｏ11薄膜を、赤外線加熱装置を用いて４００℃から７５
０℃の温度範囲において１０℃／ｓｅｃの昇温速度で１
０分間熱処理を行う。
【００２５】このようにして得られたＰｂ5Ｇｅ3Ｏ11薄
膜のＸ線回折装置による回折パターンを図５に示す。こ
の回折パターンにおいて横軸はＸ線の回折角度であり、
縦軸はその強度を示しているが、回折角２４゜に現れた
ピークはＰｂ5Ｇｅ3Ｏ11薄膜の分極軸であるＣ軸配向を
示すピークであり、回折角４０゜に現れたピークはシリ
コンの基板上に電極として形成された白金膜によるピー
クである。なお、この白金膜による実際のピークはここ
に示したものよりも高いが、図面記載の都合上その部分
は省略してある。
膜のＸ線回折装置による回折パターンを図５に示す。こ
の回折パターンにおいて横軸はＸ線の回折角度であり、
縦軸はその強度を示しているが、回折角２４゜に現れた
ピークはＰｂ5Ｇｅ3Ｏ11薄膜の分極軸であるＣ軸配向を
示すピークであり、回折角４０゜に現れたピークはシリ
コンの基板上に電極として形成された白金膜によるピー
クである。なお、この白金膜による実際のピークはここ
に示したものよりも高いが、図面記載の都合上その部分
は省略してある。
【００２６】この回折パターンから明らかなように、５
５０℃から７００℃の温度で１０分間熱処理を行うこと
により、分極軸の膜厚方向の配向性がきわめて良好なＰ
ｂ5Ｇｅ3Ｏ11薄膜が形成されていることが確認される。
なお、Ｐｂ5Ｇｅ3Ｏ11の融点は７３８℃であるためこの
温度で熱処理を行った薄膜は結晶軸の一軸配向性を失
い、特別のピークを示さない。
５０℃から７００℃の温度で１０分間熱処理を行うこと
により、分極軸の膜厚方向の配向性がきわめて良好なＰ
ｂ5Ｇｅ3Ｏ11薄膜が形成されていることが確認される。
なお、Ｐｂ5Ｇｅ3Ｏ11の融点は７３８℃であるためこの
温度で熱処理を行った薄膜は結晶軸の一軸配向性を失
い、特別のピークを示さない。
【００２７】次に、熱処理温度を６５０℃と一定とし、
温度上昇速度を０.２℃／sec.，１.０℃／sec.，１０℃
／sec.，３０℃／sec.とした場合のＸ線回折パターンを
図６に示す。このＸ線回折パターンによれば、Ｃ軸配向
を示すピークが最も強く現れたのは温度上昇速度を１０
℃／sec.とした場合であって、次いで温度上昇速度を３
０℃／sec.とした場合である。これに対して、温度上昇
速度を１.０℃／sec.とした場合及び０.２℃／sec.とし
た場合に現れるピークは小さい。したがって、温度上昇
速度を１０℃／sec.以上とした場合に十分なＣ軸配向を
得ることができる。
温度上昇速度を０.２℃／sec.，１.０℃／sec.，１０℃
／sec.，３０℃／sec.とした場合のＸ線回折パターンを
図６に示す。このＸ線回折パターンによれば、Ｃ軸配向
を示すピークが最も強く現れたのは温度上昇速度を１０
℃／sec.とした場合であって、次いで温度上昇速度を３
０℃／sec.とした場合である。これに対して、温度上昇
速度を１.０℃／sec.とした場合及び０.２℃／sec.とし
た場合に現れるピークは小さい。したがって、温度上昇
速度を１０℃／sec.以上とした場合に十分なＣ軸配向を
得ることができる。
【００２８】本方法で得られたＰｂ5Ｇｅ3Ｏ11薄膜のヒ
ステリシス特性は図７に示すように極めて良好な特性を
示している。
ステリシス特性は図７に示すように極めて良好な特性を
示している。
【００２９】［製造方法２］製造方法１においてはＰｂ
ターゲットとＧｅターゲットの２個のターゲットを用い
ているが、次に、製造方法２として、単一カソードマグ
ネトロンスパッタリング装置を用いた製造方法を図４に
示す。このマグネトロンスパッタリング装置は、減圧さ
れたチャンバ２１内に単一のマグネトロンスパッタリン
グカソード２２を具えており、このマグネトロンスパッ
タリングカソード２２に対向する位置に基板ホルダ２４
が配置され、マグネトロンスパッタリングカソード２２
と基板ホルダ２４の間にはシャッタ２５が配置されてい
る。マグネトロンスパッタリングカソード２２には高周
波電源２６が接続されており、チャンバ２１内にスパッ
タリング用のガスを供給するガス供給口が設けられてい
る。
ターゲットとＧｅターゲットの２個のターゲットを用い
ているが、次に、製造方法２として、単一カソードマグ
ネトロンスパッタリング装置を用いた製造方法を図４に
示す。このマグネトロンスパッタリング装置は、減圧さ
れたチャンバ２１内に単一のマグネトロンスパッタリン
グカソード２２を具えており、このマグネトロンスパッ
タリングカソード２２に対向する位置に基板ホルダ２４
が配置され、マグネトロンスパッタリングカソード２２
と基板ホルダ２４の間にはシャッタ２５が配置されてい
る。マグネトロンスパッタリングカソード２２には高周
波電源２６が接続されており、チャンバ２１内にスパッ
タリング用のガスを供給するガス供給口が設けられてい
る。
【００３０】マグネトロンスパッタリングカソード２２
にはＰｂ5Ｇｅ3Ｏ11ターゲット２３が装着されており、
基板ホルダ２４には、約１,０００Åの厚さの白金膜が
下部電極として形成されたシリコン基板２７が装着され
ている。下部電極膜としては、この他にもパラジウムや
ニッケル等の高融点金属膜あるいは窒化チタン膜、酸化
物導電膜等が使用可能である。１０-4Ｐａ程度に減圧さ
れたチャンバ２１内には、高純度アルゴンガスに酸素を
２０％混合したスパッタリングガスが０.５Ｐａの圧力
となるように導入されている。マグネトロンスパッタリ
ングカソード２２には各々高周波電源２６が接続されて
おり、チャンバ２１内にスパッタリング用のガスを供給
するガス供給口（図示せず）が設けられている。また、
高周波電源２６としては周波数１３.５６ＭHzの高周波
が供給される。
にはＰｂ5Ｇｅ3Ｏ11ターゲット２３が装着されており、
基板ホルダ２４には、約１,０００Åの厚さの白金膜が
下部電極として形成されたシリコン基板２７が装着され
ている。下部電極膜としては、この他にもパラジウムや
ニッケル等の高融点金属膜あるいは窒化チタン膜、酸化
物導電膜等が使用可能である。１０-4Ｐａ程度に減圧さ
れたチャンバ２１内には、高純度アルゴンガスに酸素を
２０％混合したスパッタリングガスが０.５Ｐａの圧力
となるように導入されている。マグネトロンスパッタリ
ングカソード２２には各々高周波電源２６が接続されて
おり、チャンバ２１内にスパッタリング用のガスを供給
するガス供給口（図示せず）が設けられている。また、
高周波電源２６としては周波数１３.５６ＭHzの高周波
が供給される。
【００３１】基板２７は基板ホルダ２４に内蔵されてい
る加熱ヒーターにより約１００℃に加熱されており、マ
グネトロンスパッタリングカソード２２に２００Ｗの高
周波電力を供給し、シャッタ２５を閉じて所定時間のプ
リスパッタリングを行った後にシャッタ２５を開き、形
成される膜厚が１０,０００Åになるまで基板２７上に
Ｐｂ5Ｇｅ3Ｏ11薄膜を形成する。
る加熱ヒーターにより約１００℃に加熱されており、マ
グネトロンスパッタリングカソード２２に２００Ｗの高
周波電力を供給し、シャッタ２５を閉じて所定時間のプ
リスパッタリングを行った後にシャッタ２５を開き、形
成される膜厚が１０,０００Åになるまで基板２７上に
Ｐｂ5Ｇｅ3Ｏ11薄膜を形成する。
【００３２】このようにして形成されたＰｂ5Ｇｅ3Ｏ11
薄膜を昇温速度１０℃／sec.以上、５５０℃以上７００
℃以下の温度で長くても１０分程度の熱処理を行う。
薄膜を昇温速度１０℃／sec.以上、５５０℃以上７００
℃以下の温度で長くても１０分程度の熱処理を行う。
【００３３】このようにして形成されたＰｂ5Ｇｅ3Ｏ11
薄膜について、実施例１と同様の熱処理を行った結果、
熱処理温度範囲および温度上昇速度について製造方法１
と同様の結果を得ることができる。
薄膜について、実施例１と同様の熱処理を行った結果、
熱処理温度範囲および温度上昇速度について製造方法１
と同様の結果を得ることができる。
【００３４】これらのマグネトロンスパッタリング法で
形成されたＰｂ5Ｇｅ3Ｏ11薄膜を昇温速度１０℃／sec.
以上、５５０℃以上７００℃以下の温度で長くても１０
分程度の熱処理を行うことにより、極めて分極軸配向性
の良好なＰｂ5Ｇｅ3Ｏ11薄膜を得ることができる。ま
た、マグネトロンスパッタリング法で形成されたＰｂ5
Ｇｅ3Ｏ11薄膜は、レーザーアブレーション法で形成さ
れた薄膜にあるような、特定の結晶方位配向核を持たな
い状態で形成することができた。
形成されたＰｂ5Ｇｅ3Ｏ11薄膜を昇温速度１０℃／sec.
以上、５５０℃以上７００℃以下の温度で長くても１０
分程度の熱処理を行うことにより、極めて分極軸配向性
の良好なＰｂ5Ｇｅ3Ｏ11薄膜を得ることができる。ま
た、マグネトロンスパッタリング法で形成されたＰｂ5
Ｇｅ3Ｏ11薄膜は、レーザーアブレーション法で形成さ
れた薄膜にあるような、特定の結晶方位配向核を持たな
い状態で形成することができた。
【００３５】上記のＰｂ5Ｇｅ3Ｏ11薄膜の形成法を用い
て基板として、予めセンスアンプ等の周辺回路，ピット
線選択ＭＯＳＦＥＴ，強誘電体キャパシタ用白金下部電
極をＳｉ半導体基板上に形成した半導体装置を用い、Ｐ
ｂ5Ｇｅ3Ｏ11薄膜を形成し、その後、強誘電体膜キャパ
シタのパターニング、上部電極形成、最終配線を行うこ
とで強誘電体メモリーを構成することが出来た。このよ
うに本発明による分極軸方向配向性Ｐｂ5Ｇｅ3Ｏ11薄膜
を強誘電体不揮発性メモリーのキャパシタに用いた半導
体記憶装置は、従来用いられたＰＺＴ薄膜にみられるよ
うな、分極反転に伴う強誘電体キャパシタの劣化がスイ
ッチングを１０13以上繰り返しても全く観測されず、従
来の強誘電体不揮発性メモリーの信頼性の問題が解決で
きた。
て基板として、予めセンスアンプ等の周辺回路，ピット
線選択ＭＯＳＦＥＴ，強誘電体キャパシタ用白金下部電
極をＳｉ半導体基板上に形成した半導体装置を用い、Ｐ
ｂ5Ｇｅ3Ｏ11薄膜を形成し、その後、強誘電体膜キャパ
シタのパターニング、上部電極形成、最終配線を行うこ
とで強誘電体メモリーを構成することが出来た。このよ
うに本発明による分極軸方向配向性Ｐｂ5Ｇｅ3Ｏ11薄膜
を強誘電体不揮発性メモリーのキャパシタに用いた半導
体記憶装置は、従来用いられたＰＺＴ薄膜にみられるよ
うな、分極反転に伴う強誘電体キャパシタの劣化がスイ
ッチングを１０13以上繰り返しても全く観測されず、従
来の強誘電体不揮発性メモリーの信頼性の問題が解決で
きた。
【００３６】上記製造方法１及び２の形成法を用いて、
基板として予め、センスアンプ等の周辺回路，ピット線
選択ＭＯＳＦＥＴ，強誘電体キャパシタ用白金下部電極
をＳｉ半導体基板上に形成した半導体装置を用い、Ｐｂ
5Ｇｅ3Ｏ11薄膜を形成し、その後、強誘電体膜キャピシ
タのパターニング、上部電極形成、最終配線を行うこと
で強誘電体メモリーを構成する。
基板として予め、センスアンプ等の周辺回路，ピット線
選択ＭＯＳＦＥＴ，強誘電体キャパシタ用白金下部電極
をＳｉ半導体基板上に形成した半導体装置を用い、Ｐｂ
5Ｇｅ3Ｏ11薄膜を形成し、その後、強誘電体膜キャピシ
タのパターニング、上部電極形成、最終配線を行うこと
で強誘電体メモリーを構成する。
【００３７】このように本発明による分極軸方向配向性
Ｐｂ5Ｇｅ3Ｏ11薄膜を強誘電体不揮発性メモリーのキャ
パシタに用いた半導体記憶装置は、従来用いられたＰＺ
Ｔ薄膜にみられるような、分極反転に伴う強誘電体キャ
パシタの劣化がスイッチングを１０13以上繰り返しても
全く観測されず、従来の強誘電体不揮発性メモリーの信
頼性の問題が解決できる。
Ｐｂ5Ｇｅ3Ｏ11薄膜を強誘電体不揮発性メモリーのキャ
パシタに用いた半導体記憶装置は、従来用いられたＰＺ
Ｔ薄膜にみられるような、分極反転に伴う強誘電体キャ
パシタの劣化がスイッチングを１０13以上繰り返しても
全く観測されず、従来の強誘電体不揮発性メモリーの信
頼性の問題が解決できる。
【００３８】本発明で用いるＰｂ5Ｇｅ3Ｏ11薄膜が、他
の材料のように分極反転を繰り返したときの劣化が生じ
ない理由は、Ｐｂ5Ｇｅ3Ｏ11強誘電体の分極軸方位が、
一軸性であり、分極反転方位が１８０°方位のみである
ため、分極反転時にＰＺＴのような９０°反転時にみら
れるような強誘電体膜に対する物理的ストレスが生じに
くいためと考えられる。
の材料のように分極反転を繰り返したときの劣化が生じ
ない理由は、Ｐｂ5Ｇｅ3Ｏ11強誘電体の分極軸方位が、
一軸性であり、分極反転方位が１８０°方位のみである
ため、分極反転時にＰＺＴのような９０°反転時にみら
れるような強誘電体膜に対する物理的ストレスが生じに
くいためと考えられる。
【００３９】
【発明の効果】以上の説明から明らかなように、本発明
に係る不揮発性メモリは記憶用の強誘電体として用いる
Ｐｂ5Ｇｅ3Ｏ11強誘電体の分極軸方位が一軸性であるた
め、分極反転時にＰＺＴのような９０°反転時にみられ
るような強誘電体膜に対する物理的ストレスが生じにく
く、その結果長寿命の不揮発性メモリを得ることができ
る。また、製造方法１及び２として示した不揮発性メモ
リ製造方法によれば、Ｐｂ5Ｇｅ3Ｏ11薄膜の形成に量産
性、コスト等で従来技術のフラッシュ蒸着法あるいは反
応性スパッタ法に対して実績のあるマグネトロンスパッ
タリング法を用いその時の基板温度を低温にすることか
できるため、成分元素の再蒸発が少なく安全な雰囲気中
で容易に目的組成の薄膜を形成することができ、マグネ
トロンスパッタリング法によって形成されたＰｂ5Ｇｅ3
Ｏ11薄膜を短時間熱処理することにより、生産性が良好
で、低コストで長寿命な不揮発性メモリを製造すること
ができる。
に係る不揮発性メモリは記憶用の強誘電体として用いる
Ｐｂ5Ｇｅ3Ｏ11強誘電体の分極軸方位が一軸性であるた
め、分極反転時にＰＺＴのような９０°反転時にみられ
るような強誘電体膜に対する物理的ストレスが生じにく
く、その結果長寿命の不揮発性メモリを得ることができ
る。また、製造方法１及び２として示した不揮発性メモ
リ製造方法によれば、Ｐｂ5Ｇｅ3Ｏ11薄膜の形成に量産
性、コスト等で従来技術のフラッシュ蒸着法あるいは反
応性スパッタ法に対して実績のあるマグネトロンスパッ
タリング法を用いその時の基板温度を低温にすることか
できるため、成分元素の再蒸発が少なく安全な雰囲気中
で容易に目的組成の薄膜を形成することができ、マグネ
トロンスパッタリング法によって形成されたＰｂ5Ｇｅ3
Ｏ11薄膜を短時間熱処理することにより、生産性が良好
で、低コストで長寿命な不揮発性メモリを製造すること
ができる。
【図１】ＤＲＡＭ型強誘電体不揮発性メモリの構造図及
び等価回路図。
び等価回路図。
【図２】強誘電体薄膜の結晶構造模式図。
【図３】製造方法１で用いるマグネトロンスパッタリン
グ装置の説明図。
グ装置の説明図。
【図４】製造方法２で用いるマグネトロンスパッタリン
グ装置の説明図。
グ装置の説明図。
【図５】熱処理温度をパラメータとするＰｂ5Ｇｅ3Ｏ11
薄膜のＸ線回折パターン。
薄膜のＸ線回折パターン。
【図６】昇温速度をパラメータとするＰｂ5Ｇｅ3Ｏ11薄
膜のＸ線回折パターン。
膜のＸ線回折パターン。
【図７】本発明方法によって得られたＰｂ5Ｇｅ3Ｏ11薄
膜のヒステリシス曲線。
膜のヒステリシス曲線。
１ シリコン基板 ２ ソース領域 ３ ドレイン領域 ４ ゲート絶縁膜 ５ ゲート電極 ６ 下部電極 ７，１０ 強誘電体薄膜 ８ 上部電極 ９ アルミニウム膜導電体 １１，２１ チャンバ １２，１３，２２ マグネトロンスパッタリングカソー
ド １４，２４ 基板ホルダ １５，２５ シャッタ １６，１７，２６ 高周波電源 １８ Ｐｂ金属ターゲット １９ Ｇｅ金属ターゲット ２０，２７ 基板 ２３ ゲルマン酸鉛ターゲット
ド １４，２４ 基板ホルダ １５，２５ シャッタ １６，１７，２６ 高周波電源 １８ Ｐｂ金属ターゲット １９ Ｇｅ金属ターゲット ２０，２７ 基板 ２３ ゲルマン酸鉛ターゲット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 21/8242 27/108 21/8247 29/788 29/792 7210−4Ｍ Ｈ０１Ｌ 27/10 ３２５ Ｊ 29/78 ３７１
Claims (1)
- 【請求項１】 ＭＯＳＦＥＴと強誘電体キャパシタと
から構成され前記強誘電体を自発分極させることにより
データを記憶する不揮発性メモリであって、前記強誘電
体キャパシタの強誘電体層がＰｂ5Ｇｅ3Ｏ11分極軸方位
配向膜強誘電体からなる不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5221297A JPH0778943A (ja) | 1993-09-06 | 1993-09-06 | 不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5221297A JPH0778943A (ja) | 1993-09-06 | 1993-09-06 | 不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778943A true JPH0778943A (ja) | 1995-03-20 |
Family
ID=16764585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5221297A Withdrawn JPH0778943A (ja) | 1993-09-06 | 1993-09-06 | 不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778943A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0936675A2 (en) * | 1998-01-02 | 1999-08-18 | Sharp Kabushiki Kaisha | C-axis oriented thin film ferroelectric transistor memory cell and method of making the same |
| KR100299563B1 (ko) * | 1997-06-28 | 2001-11-22 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
-
1993
- 1993-09-06 JP JP5221297A patent/JPH0778943A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100299563B1 (ko) * | 1997-06-28 | 2001-11-22 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
| EP0936675A2 (en) * | 1998-01-02 | 1999-08-18 | Sharp Kabushiki Kaisha | C-axis oriented thin film ferroelectric transistor memory cell and method of making the same |
| EP0936675A3 (en) * | 1998-01-02 | 2001-08-08 | Sharp Kabushiki Kaisha | C-axis oriented thin film ferroelectric transistor memory cell and method of making the same |
| KR100375747B1 (ko) * | 1998-01-02 | 2003-07-12 | 샤프 마이크로일렉트로닉스 테크놀러지 인코포레이티드 | C축배향박막강유전성트랜지스터메모리셀및그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760432A (en) | Thin film strained layer ferroelectric capacitors | |
| US5365094A (en) | Semiconductor device including ferroelectric nonvolatile memory | |
| US5434742A (en) | Capacitor for semiconductor integrated circuit and method of manufacturing the same | |
| KR100737636B1 (ko) | 금속 박막 및 그 형성 방법, 유전체 캐패시터 및 그 제조방법과 반도체 장치 | |
| KR100322220B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| CN1416173A (zh) | 铁电电容器和半导体器件 | |
| US20040022090A1 (en) | Ferroelectric memory device | |
| JP3564354B2 (ja) | 非揮発性強誘電体キャパシタ及び非揮発性強誘電体メモリ | |
| JP3745553B2 (ja) | 強誘電体キャパシタ、半導体装置の製造方法 | |
| JP2002151656A (ja) | 半導体装置及びその製造方法 | |
| JPH0778943A (ja) | 不揮発性メモリ | |
| JP2005302788A (ja) | 半導体装置およびその製造方法 | |
| JP2000340761A (ja) | 半導体装置の製造方法、および強誘電体キャパシタの製造方法 | |
| JP2002016234A (ja) | 強誘電体薄膜メモリ素子及びその製造方法 | |
| JPH0778944A (ja) | 不揮発性メモリ | |
| JP3322723B2 (ja) | 不揮発性メモリ装置 | |
| JPH02249278A (ja) | 強誘電体膜の製造方法 | |
| KR100363393B1 (ko) | 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법 | |
| CN1938783A (zh) | 在聚合物存储器器件的金属氮化物和金属氧化物电极中产生电子陷阱 | |
| JPH09321237A (ja) | 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法 | |
| JPH09213899A (ja) | 強誘電体膜を有する不揮発性メモリ装置 | |
| JP2001094065A (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2000091511A (ja) | 半導体装置の製造方法、強誘電体キャパシタ、およびその製造方法 | |
| JPH0629464A (ja) | 不揮発性メモリセル | |
| JP4234234B2 (ja) | 薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |