JPH0778897A - 半導体チップ及びその製造方法 - Google Patents
半導体チップ及びその製造方法Info
- Publication number
- JPH0778897A JPH0778897A JP18629794A JP18629794A JPH0778897A JP H0778897 A JPH0778897 A JP H0778897A JP 18629794 A JP18629794 A JP 18629794A JP 18629794 A JP18629794 A JP 18629794A JP H0778897 A JPH0778897 A JP H0778897A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- positioning member
- semiconductor
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 230000000295 complement effect Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 21
- 239000000463 material Substances 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 230000010287 polarization Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- BGTFCAQCKWKTRL-YDEUACAXSA-N chembl1095986 Chemical compound C1[C@@H](N)[C@@H](O)[C@H](C)O[C@H]1O[C@@H]([C@H]1C(N[C@H](C2=CC(O)=CC(O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O)=C2C=2C(O)=CC=C(C=2)[C@@H](NC(=O)[C@@H]2NC(=O)[C@@H]3C=4C=C(C(=C(O)C=4)C)OC=4C(O)=CC=C(C=4)[C@@H](N)C(=O)N[C@@H](C(=O)N3)[C@H](O)C=3C=CC(O4)=CC=3)C(=O)N1)C(O)=O)=O)C(C=C1)=CC=C1OC1=C(O[C@@H]3[C@H]([C@H](O)[C@@H](O)[C@H](CO[C@@H]5[C@H]([C@@H](O)[C@H](O)[C@@H](C)O5)O)O3)O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O[C@@H]3[C@H]([C@H](O)[C@@H](CO)O3)O)C4=CC2=C1 BGTFCAQCKWKTRL-YDEUACAXSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】チップのコンタクト領域を正確に位置決めし、
チップを電気的に係合せしめる半導体チップ用の経済的
で信頼性の高い位置決め部材及びその経済的な製造方法
を提供する。 【構成】ハウジング１２に形成された接続部材１８に接
続される多数のコンタクト領域２０を有する略平板状の
半導体チップ１０であり、半導体チップ１０の主面のコ
ンタクト領域２０に対して予め決められた位置に位置決
め部材２２を設け、位置決め部材２２に対応する相補部
材２６が形成されたハウジング１２に半導体チップ１０
を係合載置するよう構成した。また、接続部材１８が形
成されたハウジング１２に載置接続される半導体チップ
１０を製造する半導体チップの製造方法では、半導体チ
ップ１０の主面に被膜６０を形成し、被膜６０の所定位
置に多数のコンタクト領域２０を決定し、被膜６０の位
置決め部材２２の対応位置を硬化し、被膜６０の残りの
部分を除去して硬化した位置決め部材２２を形成する。
チップを電気的に係合せしめる半導体チップ用の経済的
で信頼性の高い位置決め部材及びその経済的な製造方法
を提供する。 【構成】ハウジング１２に形成された接続部材１８に接
続される多数のコンタクト領域２０を有する略平板状の
半導体チップ１０であり、半導体チップ１０の主面のコ
ンタクト領域２０に対して予め決められた位置に位置決
め部材２２を設け、位置決め部材２２に対応する相補部
材２６が形成されたハウジング１２に半導体チップ１０
を係合載置するよう構成した。また、接続部材１８が形
成されたハウジング１２に載置接続される半導体チップ
１０を製造する半導体チップの製造方法では、半導体チ
ップ１０の主面に被膜６０を形成し、被膜６０の所定位
置に多数のコンタクト領域２０を決定し、被膜６０の位
置決め部材２２の対応位置を硬化し、被膜６０の残りの
部分を除去して硬化した位置決め部材２２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップ及びその
製造方法に関し、特に半導体チップとの確実な電気接続
を行なうため、半導体チップのコンタクト領域を、それ
ぞれの接続部材に位置決めする半導体チップ及びその製
造方法に関する。
製造方法に関し、特に半導体チップとの確実な電気接続
を行なうため、半導体チップのコンタクト領域を、それ
ぞれの接続部材に位置決めする半導体チップ及びその製
造方法に関する。
【０００２】
【従来の技術】半導体チップまたはチップは、一枚の大
きな半導体ウエハの一部に製造され、小さいパッケージ
で複雑な電気的機能を与える。個々の半導体チップは、
周縁端となる部位に沿ってチップが切られる”ダイシン
グ”と称される処理により半導体ウエハから切り離され
る。チップは、マイクロプロセッサのように電子応用分
野において最も知られているが、例えば、レーザーや発
光ダイオードのような光電子デバイスとしても有用であ
る。
きな半導体ウエハの一部に製造され、小さいパッケージ
で複雑な電気的機能を与える。個々の半導体チップは、
周縁端となる部位に沿ってチップが切られる”ダイシン
グ”と称される処理により半導体ウエハから切り離され
る。チップは、マイクロプロセッサのように電子応用分
野において最も知られているが、例えば、レーザーや発
光ダイオードのような光電子デバイスとしても有用であ
る。
【０００３】半導体ウエハは、通常のエッチング、拡散
及びドーピング技術を用いて処理され、個々のチップの
所望機能を得ている。各チップは、チップ表面に沿って
露出する複数のコンタクト領域を有する。このチップ表
面は、ソケットのリードやコンタクトのような他の電気
部品の接続部材により係合され、チップとの電気的接続
を形成する。接続部材は、チップのコンタクト領域に対
応する配列で、部品内で位置決めされ、続いて、チップ
は、部品への組み立て中、コンタクト領域と接続部材を
対応付けるように位置決めされなければならない。
及びドーピング技術を用いて処理され、個々のチップの
所望機能を得ている。各チップは、チップ表面に沿って
露出する複数のコンタクト領域を有する。このチップ表
面は、ソケットのリードやコンタクトのような他の電気
部品の接続部材により係合され、チップとの電気的接続
を形成する。接続部材は、チップのコンタクト領域に対
応する配列で、部品内で位置決めされ、続いて、チップ
は、部品への組み立て中、コンタクト領域と接続部材を
対応付けるように位置決めされなければならない。
【０００４】コンタクト領域が接続部材に対して長い
と、チップの周縁端がチップの位置決めに用いられ得る
ように充分な位置決め許容誤差がある。そのための一つ
の方法は、接続部材に対して位置付けられた凹部を形成
し、チップが部品の凹部内にあるとき、コンタクト領域
を接続部材と位置合わせする方法である。ダイシングの
最中に作られたチップの周辺部が小さいと、チップは凹
部内で浮動状態となる。寸法違いが大きくなるほど、浮
動量も大きくなり、適切な電気的接続が確立されなくな
ることもある。
と、チップの周縁端がチップの位置決めに用いられ得る
ように充分な位置決め許容誤差がある。そのための一つ
の方法は、接続部材に対して位置付けられた凹部を形成
し、チップが部品の凹部内にあるとき、コンタクト領域
を接続部材と位置合わせする方法である。ダイシングの
最中に作られたチップの周辺部が小さいと、チップは凹
部内で浮動状態となる。寸法違いが大きくなるほど、浮
動量も大きくなり、適切な電気的接続が確立されなくな
ることもある。
【０００５】凹部内へのチップの位置合わせの他の方法
は、１９９３年７月１５日出願の米国特許出願番号０８
／０９２，１４９に開示されている。凹部は、接続部材
に対して高精度に設けられている対向側部に抗して、チ
ップをバイアスする２つの隣接ばね側部を有する。この
構造は、チップの浮動を防止するだけでなく、チップ寸
法の変動にも対応できる。しかしながら、チップの周縁
部がダイシング処理中に形成されるとき、端部が、コン
タクト領域に対して大きな寸法変化をもっているので、
接続部材とコンタクト領域が確実な電気的係合のため充
分な精度で位置合わせされない。
は、１９９３年７月１５日出願の米国特許出願番号０８
／０９２，１４９に開示されている。凹部は、接続部材
に対して高精度に設けられている対向側部に抗して、チ
ップをバイアスする２つの隣接ばね側部を有する。この
構造は、チップの浮動を防止するだけでなく、チップ寸
法の変動にも対応できる。しかしながら、チップの周縁
部がダイシング処理中に形成されるとき、端部が、コン
タクト領域に対して大きな寸法変化をもっているので、
接続部材とコンタクト領域が確実な電気的係合のため充
分な精度で位置合わせされない。
【０００６】最近のチップ構造用の小さいコンタクト領
域は、適切な電気的接続を確実とせしめるため、接続部
材に対してコンタクト領域をきわめて高精度で配設しな
ければならない。ダイシングで得られるチップの周縁部
の使用では、もはや充分ではない。この問題を解決する
一つの方法は、コンピュータ制御位置決めシステムを使
用する方法である。このシステムは、コンタクトパッド
とリードの両画像を得て相互観察して、これら画像を相
関付けることにより接続部材に対してコンタクト領域を
適切に位置決めする。不幸にも、これらシステムは、高
価で、動作が遅いため、多数のチップを接続部材の固定
配置に対して個々に位置決めするような製造動作には実
用化困難である。
域は、適切な電気的接続を確実とせしめるため、接続部
材に対してコンタクト領域をきわめて高精度で配設しな
ければならない。ダイシングで得られるチップの周縁部
の使用では、もはや充分ではない。この問題を解決する
一つの方法は、コンピュータ制御位置決めシステムを使
用する方法である。このシステムは、コンタクトパッド
とリードの両画像を得て相互観察して、これら画像を相
関付けることにより接続部材に対してコンタクト領域を
適切に位置決めする。不幸にも、これらシステムは、高
価で、動作が遅いため、多数のチップを接続部材の固定
配置に対して個々に位置決めするような製造動作には実
用化困難である。
【０００７】
【発明が解決しようとする課題】半導体チップが多くの
電子デバイスを集積したコンポーネントとなり、また非
常に多数の半導体チップが単一モジュールに適用される
マルチチップモジュール技術の出現の結果、チップを最
終組立の前に個別にバーンインし、試験することは困難
である。”既知の良品ダイ”または試験された半導体チ
ップを最終組立用とすれば、許容可能なデバイスの歩留
まりは増加する。したがって、チップは、チップキャリ
ヤ、マルチモジュールまたは他のデバイスへの最終組立
前に、テストソケット内で、バーンイン処理されなけれ
ばならない。したがって、チップを少なくとも２回（一
回は試験またはバーンインのため、更に最終組立のた
め）、接続部材と嵌合させる必要がある。
電子デバイスを集積したコンポーネントとなり、また非
常に多数の半導体チップが単一モジュールに適用される
マルチチップモジュール技術の出現の結果、チップを最
終組立の前に個別にバーンインし、試験することは困難
である。”既知の良品ダイ”または試験された半導体チ
ップを最終組立用とすれば、許容可能なデバイスの歩留
まりは増加する。したがって、チップは、チップキャリ
ヤ、マルチモジュールまたは他のデバイスへの最終組立
前に、テストソケット内で、バーンイン処理されなけれ
ばならない。したがって、チップを少なくとも２回（一
回は試験またはバーンインのため、更に最終組立のた
め）、接続部材と嵌合させる必要がある。
【０００８】半導体チップの効率的な配設を確実とする
ために必要なことは、ベア（裸の）チップを用いるバー
ンインやテストソケットまたは他の任意のデバイスのコ
ンタクトのような半導体チップのコンタクト領域を、嵌
合接続部材に、確実に且つ高精度で位置決めさせ、チッ
プを確実に電気的接続させるように位置決めさせるため
の簡単、経済的且つ実用的手段である。
ために必要なことは、ベア（裸の）チップを用いるバー
ンインやテストソケットまたは他の任意のデバイスのコ
ンタクトのような半導体チップのコンタクト領域を、嵌
合接続部材に、確実に且つ高精度で位置決めさせ、チッ
プを確実に電気的接続させるように位置決めさせるため
の簡単、経済的且つ実用的手段である。
【０００９】本発明の目的は、チップのコンタクト領域
を正確に位置決めし、チップを電気的に係合せしめる半
導体チップ用の経済的で信頼性の高い位置決め部材を提
供することにある。
を正確に位置決めし、チップを電気的に係合せしめる半
導体チップ用の経済的で信頼性の高い位置決め部材を提
供することにある。
【００１０】本発明の他の目的は、位置決め部材の経済
的な製造方法を提供することにある。
的な製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明による半導体チッ
プは、ハウジングに形成された接続部材に接続される多
数のコンタクト領域を有する略平板状の半導体チップに
おいて、該半導体チップの主面の前記コンタクト領域に
対して予め決められた位置に位置決め部材を設け、該位
置決め部材に対応する相補部材が形成された前記ハウジ
ングに前記半導体チップを係合載置するよう構成した。
プは、ハウジングに形成された接続部材に接続される多
数のコンタクト領域を有する略平板状の半導体チップに
おいて、該半導体チップの主面の前記コンタクト領域に
対して予め決められた位置に位置決め部材を設け、該位
置決め部材に対応する相補部材が形成された前記ハウジ
ングに前記半導体チップを係合載置するよう構成した。
【００１２】本発明による半導体チップの製造方法は、
接続部材が形成されたハウジングに載置接続される半導
体チップを製造する半導体チップの製造方法において、
半導体チップの主面に被膜を形成することと、該被膜の
所定位置に多数のコンタクト領域を決定することと、前
記被膜の位置決め部材対応位置を硬化し、前記被膜の残
りの部分を除去して硬化した位置決め部材を形成するこ
とから構成される。
接続部材が形成されたハウジングに載置接続される半導
体チップを製造する半導体チップの製造方法において、
半導体チップの主面に被膜を形成することと、該被膜の
所定位置に多数のコンタクト領域を決定することと、前
記被膜の位置決め部材対応位置を硬化し、前記被膜の残
りの部分を除去して硬化した位置決め部材を形成するこ
とから構成される。
【００１３】本発明では、位置決め部材が、チップの周
辺内で半導体チップ上に配設されている。本発明は、半
導体チップ用の周辺部に依存しない高精度位置決め部材
と、該位置決め部材を製造する方法である。半導体チッ
プは、その表面上に露出され、電気的接続を確立するた
め、例えば、コンタクトやリードのような接続部材によ
り電気的係合可能なコンタクト領域を有する。チップ
は、また、チップの表面の内側領域内で、コンタクト領
域に対する特定位置である半導体チップの表面上に配設
された位置決め部材を含んでいる。位置決め部材は、接
続部材を含むハウジングの相補部材と緊密に嵌合可能で
ある。位置決め部材と相補部材が嵌合されると、コンタ
クト領域は、対応する接続部材により、位置合わせさ
れ、電気的に係合される。
辺内で半導体チップ上に配設されている。本発明は、半
導体チップ用の周辺部に依存しない高精度位置決め部材
と、該位置決め部材を製造する方法である。半導体チッ
プは、その表面上に露出され、電気的接続を確立するた
め、例えば、コンタクトやリードのような接続部材によ
り電気的係合可能なコンタクト領域を有する。チップ
は、また、チップの表面の内側領域内で、コンタクト領
域に対する特定位置である半導体チップの表面上に配設
された位置決め部材を含んでいる。位置決め部材は、接
続部材を含むハウジングの相補部材と緊密に嵌合可能で
ある。位置決め部材と相補部材が嵌合されると、コンタ
クト領域は、対応する接続部材により、位置合わせさ
れ、電気的に係合される。
【００１４】本発明は、また以下のステップを含む半導
体チップ用の周辺部に依存しない高精度位置決め部材の
製造方法である。すなわち、（ａ）半導体チップ上に材
料層を形成する；（ｂ）半導体チップ上にコンタクト領
域位置を決定する；（ｃ）位置決め部材に対応する半導
体チップ上に形成された層部分の硬化；及び（ｄ）半導
体チップから光学硬化可能層の非硬化部分を剥離し、コ
ンタクトパッドとの高精度関係での半導体チップ上の硬
化された位置決め部材を残している。その後、周辺部に
依存しない位置決め部材を持つチップが半導体ウエハか
らダイ状に切り取られる。
体チップ用の周辺部に依存しない高精度位置決め部材の
製造方法である。すなわち、（ａ）半導体チップ上に材
料層を形成する；（ｂ）半導体チップ上にコンタクト領
域位置を決定する；（ｃ）位置決め部材に対応する半導
体チップ上に形成された層部分の硬化；及び（ｄ）半導
体チップから光学硬化可能層の非硬化部分を剥離し、コ
ンタクトパッドとの高精度関係での半導体チップ上の硬
化された位置決め部材を残している。その後、周辺部に
依存しない位置決め部材を持つチップが半導体ウエハか
らダイ状に切り取られる。
【００１５】
【実施例】本発明は他の型の半導体チップに適用できる
が、図１では、集積回路である半導体チップ（チップ）
１０と、チップ１０が取り外さなければならないバーン
インまたはテストソケットの一部となる図示ハウジング
１２とを示している。チップ１０は、上面板やクランプ
（図示せず）のような通常手段により発生される矢印Ａ
に沿う力によって、所定位置に保持され、電気的接続が
維持される。ハウジング１２は、上方フレーム１４と下
方サポート１６から構成される。ハウジング１２は、チ
ップ１０を電子デバイス（図示せず）に電気的に接続す
る接続手段１８を有する。チップ１０は、チップ１０を
電子デバイスに電気的に一体化せしめるコンタクト領域
２０と、チップ１０（図２）の周辺または周縁端２４に
独立にコンタクト領域２０に対してチップ１０上に高精
度に設置された位置決め部材２２とを有する。ハウジン
グ１２の相補部材２６は、位置決め部材２２と嵌合し、
接続部材１８に対して高精度に位置決めされ、コンタク
ト領域２０のそれらのそれぞれの接続部材１８（図１）
への対応が確実となる。
が、図１では、集積回路である半導体チップ（チップ）
１０と、チップ１０が取り外さなければならないバーン
インまたはテストソケットの一部となる図示ハウジング
１２とを示している。チップ１０は、上面板やクランプ
（図示せず）のような通常手段により発生される矢印Ａ
に沿う力によって、所定位置に保持され、電気的接続が
維持される。ハウジング１２は、上方フレーム１４と下
方サポート１６から構成される。ハウジング１２は、チ
ップ１０を電子デバイス（図示せず）に電気的に接続す
る接続手段１８を有する。チップ１０は、チップ１０を
電子デバイスに電気的に一体化せしめるコンタクト領域
２０と、チップ１０（図２）の周辺または周縁端２４に
独立にコンタクト領域２０に対してチップ１０上に高精
度に設置された位置決め部材２２とを有する。ハウジン
グ１２の相補部材２６は、位置決め部材２２と嵌合し、
接続部材１８に対して高精度に位置決めされ、コンタク
ト領域２０のそれらのそれぞれの接続部材１８（図１）
への対応が確実となる。
【００１６】複数の接続部材１８は、ハウジング１２の
下方サポート１６上に所定配設関係で支持されている。
各接続部材１８の一端は、コンタクト領域２０で半導体
チップ１０と電気的に係合するように構成された脚部２
８となる。接続部材１８は、下方サポート１６の面３０
に沿って、それぞれの端子３２に向かって、外側に徐々
に分岐する。端子３２は、従来の方法により、端子３２
の穴３４内に適合するピンコンタクト（図示せず）のよ
うな電子デバイスへの容易な接続のため、離隔されてい
る。下方サポート１６は、チップキャリヤアセンブリ内
で使われているリードフレームの接続部材１８を支持す
る誘電体フィルムである。
下方サポート１６上に所定配設関係で支持されている。
各接続部材１８の一端は、コンタクト領域２０で半導体
チップ１０と電気的に係合するように構成された脚部２
８となる。接続部材１８は、下方サポート１６の面３０
に沿って、それぞれの端子３２に向かって、外側に徐々
に分岐する。端子３２は、従来の方法により、端子３２
の穴３４内に適合するピンコンタクト（図示せず）のよ
うな電子デバイスへの容易な接続のため、離隔されてい
る。下方サポート１６は、チップキャリヤアセンブリ内
で使われているリードフレームの接続部材１８を支持す
る誘電体フィルムである。
【００１７】上方フレーム１４は、チップ１０に略対応
する寸法でチップ１０を受容する開口部３６を有する。
上方フレーム１４の下側３８は、下側サポート１６の面
３０内のボア穴４２内に適合する位置決めピン４０を有
し、接続部材１８の脚部２８回りに開口部３６を位置決
めし、その結果、開口部３６内のチップ１０のコンタク
ト領域２０がそれぞれの脚部２８に略位置合わせされ
る。上方フレーム１４は、本発明での主要な用途がチッ
プ１０の一般的位置決めのみを与えるものであるから、
ハウジング１２にとって必須の部品ではない。
する寸法でチップ１０を受容する開口部３６を有する。
上方フレーム１４の下側３８は、下側サポート１６の面
３０内のボア穴４２内に適合する位置決めピン４０を有
し、接続部材１８の脚部２８回りに開口部３６を位置決
めし、その結果、開口部３６内のチップ１０のコンタク
ト領域２０がそれぞれの脚部２８に略位置合わせされ
る。上方フレーム１４は、本発明での主要な用途がチッ
プ１０の一般的位置決めのみを与えるものであるから、
ハウジング１２にとって必須の部品ではない。
【００１８】コンタクト領域２０のサイズが接続部材脚
部２８のサイズに近づくと、ダイシングの間に確立され
たように、もはや通常の位置決め以上に、チップ１０の
開口部３６と周辺部２４の組み合わせの使用が不可能と
なる。図２に最も良く示すように、半導体チップ１０
は、ダイシング動作中に形成された周辺部２４ととも
に、対向する第１と第２の表面４４ａ，４４ｂを有す
る。コンタクト領域２０は、第１表面４４ａの一方の上
に形成されるが、両方の上に形成しても良い。図２に示
すように、第１表面４４ａからは、コンタクト領域２０
に対して正確に位置決めされた大径の円筒ポストまたは
ボス４６と小径の円筒ポストまたはボス４８が外側に延
出している。
部２８のサイズに近づくと、ダイシングの間に確立され
たように、もはや通常の位置決め以上に、チップ１０の
開口部３６と周辺部２４の組み合わせの使用が不可能と
なる。図２に最も良く示すように、半導体チップ１０
は、ダイシング動作中に形成された周辺部２４ととも
に、対向する第１と第２の表面４４ａ，４４ｂを有す
る。コンタクト領域２０は、第１表面４４ａの一方の上
に形成されるが、両方の上に形成しても良い。図２に示
すように、第１表面４４ａからは、コンタクト領域２０
に対して正確に位置決めされた大径の円筒ポストまたは
ボス４６と小径の円筒ポストまたはボス４８が外側に延
出している。
【００１９】ハウジング１２の内部には、接続部材１８
（図１）の脚部２８に対して正確に位置決めされた相補
部材２６がある。相補部材２６は、チップに対して対応
する円筒ポスト４６，４８を緊密に受容すべき寸法の２
つの円筒凹部５０，５２を有し、コンタクト領域２０の
接続部材１８の脚部２８への対応付けを確実とする下方
サポート１６の一部である。位置決め部材２２は、第２
表面４４ｂから延出しハウジング１２の一部と嵌合す
る。該一部は、チップ１０の所定位置保持について述べ
られた上面板またはクランプのような、第２表面４４ｂ
に対応する。相補部材２６が、コンタクト領域２０に対
して位置決め部材２２の正確な位置付けに対応する接続
部材１８の脚部２８に対して正確に位置付けられること
が重要である。
（図１）の脚部２８に対して正確に位置決めされた相補
部材２６がある。相補部材２６は、チップに対して対応
する円筒ポスト４６，４８を緊密に受容すべき寸法の２
つの円筒凹部５０，５２を有し、コンタクト領域２０の
接続部材１８の脚部２８への対応付けを確実とする下方
サポート１６の一部である。位置決め部材２２は、第２
表面４４ｂから延出しハウジング１２の一部と嵌合す
る。該一部は、チップ１０の所定位置保持について述べ
られた上面板またはクランプのような、第２表面４４ｂ
に対応する。相補部材２６が、コンタクト領域２０に対
して位置決め部材２２の正確な位置付けに対応する接続
部材１８の脚部２８に対して正確に位置付けられること
が重要である。
【００２０】位置決め部材２２は、またチップ１０を極
性化するように構成され、対称配設されたコンタクト領
域２０のそれぞれの接続部材１８への対応付けを確実と
する。これは、チップ１０が適切な角度に方向付けられ
るとき、相補部材２６により受容されるようにした位置
決め部材２２により達成できる。大円筒ポスト４６と小
円筒ポスト４８が位置決め部材２２を構成し、正しい極
性化を確実とする。何故なら、大円筒ポスト４６が大円
筒凹部５０に対応するときのみ相補部材２６との嵌合が
生ずる。有効な基本形状に依存する非常に多くの極性化
がある。例えば、位置決め部材２２の形状は、台形のよ
うな少なくとも部分的に非対称とすることができ、また
は、対称形状は、対称多角形やチップの対称性のチップ
軸からオフセットされた円形のように、チップ１０上に
非対称に配置することができる。例えば、チップを特定
方向にのみ確実に受容可能とするためチップのコーナー
を除去した周辺部に依存しない極性化装置は公知であ
る。上述のように、本発明は、極性化を得るためには周
辺部に依存しない装置を必要としないが、その使用は、
極性化が位置決め時に正確に維持される必要がないの
で、排除されない。
性化するように構成され、対称配設されたコンタクト領
域２０のそれぞれの接続部材１８への対応付けを確実と
する。これは、チップ１０が適切な角度に方向付けられ
るとき、相補部材２６により受容されるようにした位置
決め部材２２により達成できる。大円筒ポスト４６と小
円筒ポスト４８が位置決め部材２２を構成し、正しい極
性化を確実とする。何故なら、大円筒ポスト４６が大円
筒凹部５０に対応するときのみ相補部材２６との嵌合が
生ずる。有効な基本形状に依存する非常に多くの極性化
がある。例えば、位置決め部材２２の形状は、台形のよ
うな少なくとも部分的に非対称とすることができ、また
は、対称形状は、対称多角形やチップの対称性のチップ
軸からオフセットされた円形のように、チップ１０上に
非対称に配置することができる。例えば、チップを特定
方向にのみ確実に受容可能とするためチップのコーナー
を除去した周辺部に依存しない極性化装置は公知であ
る。上述のように、本発明は、極性化を得るためには周
辺部に依存しない装置を必要としないが、その使用は、
極性化が位置決め時に正確に維持される必要がないの
で、排除されない。
【００２１】図３に示す他の実施例は、チップ１０の第
１と第２表面４４ａ，４４ｂの一つの上に形成された付
加層５１内にぎざぎざを形成することにより得られる位
置決め部材２２を有する。相補部材２６は、上述凹部５
０，５２とは異なり、付加層内のぎざぎざと緊密に嵌合
させるためのハウジング１２からの突起部である。付加
層５１は、チップを位置付け、方向付けるために用いら
れる。例えば、図３に示す多角形のような非対称形状に
も形成できる。これらの構造は、表面に強力に接着せし
めるチップ上に大きなパッドを与えるという利点を有す
る。
１と第２表面４４ａ，４４ｂの一つの上に形成された付
加層５１内にぎざぎざを形成することにより得られる位
置決め部材２２を有する。相補部材２６は、上述凹部５
０，５２とは異なり、付加層内のぎざぎざと緊密に嵌合
させるためのハウジング１２からの突起部である。付加
層５１は、チップを位置付け、方向付けるために用いら
れる。例えば、図３に示す多角形のような非対称形状に
も形成できる。これらの構造は、表面に強力に接着せし
めるチップ上に大きなパッドを与えるという利点を有す
る。
【００２２】個々の半導体チップ１０は、従来技術を用
いて、大きな半導体ウエハ５４（図４）から構成され
る。図４に示すように、一枚のウエハ５４から多数の個
々の半導体チップ１０を製造することができる。本例で
用いられているように、半導体チップ１０は、集積回
路、半導体レーザ、発光ダイオード、及び外部配設部品
に高精度に位置合わせされなければならない半導体チッ
プ１０の処理中に用いられるような任意の他の半導体デ
バイスを含む。
いて、大きな半導体ウエハ５４（図４）から構成され
る。図４に示すように、一枚のウエハ５４から多数の個
々の半導体チップ１０を製造することができる。本例で
用いられているように、半導体チップ１０は、集積回
路、半導体レーザ、発光ダイオード、及び外部配設部品
に高精度に位置合わせされなければならない半導体チッ
プ１０の処理中に用いられるような任意の他の半導体デ
バイスを含む。
【００２３】ウエハ５４が処理されているとき、通常４
ミル×４ミル（１ミルは１×１０-3インチ）、つまり略
０．１mm×０．１mmのサイズの導体パッド５６が、ウエ
ハ上の、製造中のぞれぞれのチップ１０との電気的接続
を得るための位置に形成される。ウエハ５４は、その上
に二酸化シリコンを成長させたり、ウエハ５４（図５）
上のガラス形成により、処理されたチップ１０を保護す
る受動層で被覆される。受動層５８は、導体パッド５６
の各位置が化学的にエッチング処理され、コンタクト領
域２０が形成される。コンタクト領域２０には、チップ
１０との電気的接続を確立する電気的係合のため露出さ
れる接続部材１８の脚部２８用の受動層５８内に略２ミ
ル×２ミル、つまり略０．０５mm×０．０５mmの窓があ
る。
ミル×４ミル（１ミルは１×１０-3インチ）、つまり略
０．１mm×０．１mmのサイズの導体パッド５６が、ウエ
ハ上の、製造中のぞれぞれのチップ１０との電気的接続
を得るための位置に形成される。ウエハ５４は、その上
に二酸化シリコンを成長させたり、ウエハ５４（図５）
上のガラス形成により、処理されたチップ１０を保護す
る受動層で被覆される。受動層５８は、導体パッド５６
の各位置が化学的にエッチング処理され、コンタクト領
域２０が形成される。コンタクト領域２０には、チップ
１０との電気的接続を確立する電気的係合のため露出さ
れる接続部材１８の脚部２８用の受動層５８内に略２ミ
ル×２ミル、つまり略０．０５mm×０．０５mmの窓があ
る。
【００２４】受動層５８が形成された後、光硬化材料６
０がウエハ５４（図６）上に設けられる。この光硬化材
料６０は、印刷回路処理における半田マスクとして用い
られるものと同じであり、通常、薄いシートの形をとっ
ている。この光硬化材料の一例は、米国デラウェア州ウ
ィルミントンのイー・アイ・デュポン社製品であるリス
トン（ＲＩＳＴＯＮ）があり、遠紫外線露光により交差
結合する。この材料は、半導体チップ上でホットロール
される。
０がウエハ５４（図６）上に設けられる。この光硬化材
料６０は、印刷回路処理における半田マスクとして用い
られるものと同じであり、通常、薄いシートの形をとっ
ている。この光硬化材料の一例は、米国デラウェア州ウ
ィルミントンのイー・アイ・デュポン社製品であるリス
トン（ＲＩＳＴＯＮ）があり、遠紫外線露光により交差
結合する。この材料は、半導体チップ上でホットロール
される。
【００２５】位置決め部材２２の形状に対応する開口部
６４を設けるために予め形成されたマスク６２は、所定
方向に半導体ウエハ５４上の光硬化材料６０上にコンタ
クト領域に対して正確に配設される（図７）。マスク６
２は、光硬化材料が感光する波長の光に対して光学的に
不透明である。マスク６２は、半導体ウエハ処理で使わ
れている通常の位置付け技術によりウエハ上に位置付け
られる。本実施例では、開口部６４は円形であり、位置
決め部材２２を構成する大径ポスト４６と小径ポスト４
８に対応した寸法とされている。他の形状が、所望によ
りマスク内に簡単に形成できる。
６４を設けるために予め形成されたマスク６２は、所定
方向に半導体ウエハ５４上の光硬化材料６０上にコンタ
クト領域に対して正確に配設される（図７）。マスク６
２は、光硬化材料が感光する波長の光に対して光学的に
不透明である。マスク６２は、半導体ウエハ処理で使わ
れている通常の位置付け技術によりウエハ上に位置付け
られる。本実施例では、開口部６４は円形であり、位置
決め部材２２を構成する大径ポスト４６と小径ポスト４
８に対応した寸法とされている。他の形状が、所望によ
りマスク内に簡単に形成できる。
【００２６】光硬化材料６０は、マスク６２の開口部６
４を通して露光される。露光部分は、位置決め部材２２
の形で光硬化材料６０を硬化する波長をもつ光で照射さ
れる。マスクは、次に、除去され、マスクにより光が阻
止され、照射されていない光硬化材料６０の部分は、通
常の現像洗浄溶液により、ウエハ５４から洗われ、硬化
されている位置決め部材（図８）の後部を残す。半導体
チップ１０上に残っている位置決め部材２２は、ウエハ
５４上のマスク６２の高精度位置付けにより、コンタク
ト領域２０に対して正確に位置決めされる。
４を通して露光される。露光部分は、位置決め部材２２
の形で光硬化材料６０を硬化する波長をもつ光で照射さ
れる。マスクは、次に、除去され、マスクにより光が阻
止され、照射されていない光硬化材料６０の部分は、通
常の現像洗浄溶液により、ウエハ５４から洗われ、硬化
されている位置決め部材（図８）の後部を残す。半導体
チップ１０上に残っている位置決め部材２２は、ウエハ
５４上のマスク６２の高精度位置付けにより、コンタク
ト領域２０に対して正確に位置決めされる。
【００２７】位置決め部材２２が半導体ウエハ５４の半
導体チップ１０の上に形成されると、ウエハ５４は個々
の半導体チップ１０に切り離される（ダイシングされ
る）。ダイシングは、もはや、図４の水平線６６や垂直
線６８に示すように、最適カット路からのずれのように
高精度である必要はなく、コンタクト領域２０の位置付
けも行なう必要がない。半導体チップ１０は、チップ１
０のコンタクト領域２０に正確に関連付けられた周辺部
に依存しない手段により位置決めされる。
導体チップ１０の上に形成されると、ウエハ５４は個々
の半導体チップ１０に切り離される（ダイシングされ
る）。ダイシングは、もはや、図４の水平線６６や垂直
線６８に示すように、最適カット路からのずれのように
高精度である必要はなく、コンタクト領域２０の位置付
けも行なう必要がない。半導体チップ１０は、チップ１
０のコンタクト領域２０に正確に関連付けられた周辺部
に依存しない手段により位置決めされる。
【００２８】以上の説明は、本発明の好適な実施例を述
べたに過ぎず、本発明は他の多くの構成をとることがで
きることは勿論である。
べたに過ぎず、本発明は他の多くの構成をとることがで
きることは勿論である。
【００２９】以上説明したように、本発明の位置決め部
材は、チップの周辺部内の半導体チップ上に配設され、
チップの周辺部に依存せずに得られ、チップを極性化す
るため非対称形状または中心をずらして形成される。
材は、チップの周辺部内の半導体チップ上に配設され、
チップの周辺部に依存せずに得られ、チップを極性化す
るため非対称形状または中心をずらして形成される。
【００３０】以上の実施例では、半導体チップの周辺部
に依存しない位置決め部材が得られ、チップが半導体ウ
エハから切り取られる前に、すべてのチップの位置決め
部材が、半導体チップから同時に得られる。また、位置
決め部材は半導体チップを極性化するため、非対称形状
または、中心をずらして（オフセンター）に作られ、各
チップ上に非対称位置または形状の２つ以上の位置決め
部材を有する。
に依存しない位置決め部材が得られ、チップが半導体ウ
エハから切り取られる前に、すべてのチップの位置決め
部材が、半導体チップから同時に得られる。また、位置
決め部材は半導体チップを極性化するため、非対称形状
または、中心をずらして（オフセンター）に作られ、各
チップ上に非対称位置または形状の２つ以上の位置決め
部材を有する。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
チップのコンタクト領域を正確に位置決めし、チップを
電気的に係合せしめる半導体チップ用の経済的で信頼性
の高い位置決め部材及びこの位置決め部材の経済的な製
造方法が得られる。
チップのコンタクト領域を正確に位置決めし、チップを
電気的に係合せしめる半導体チップ用の経済的で信頼性
の高い位置決め部材及びこの位置決め部材の経済的な製
造方法が得られる。
【図１】チップを他の電気デバイスに接続する２体ハウ
ジング上の半導体チップの部分的分解斜視図である。
ジング上の半導体チップの部分的分解斜視図である。
【図２】コンタクト領域と位置決め部材を示す半導体チ
ップの斜視図である。
ップの斜視図である。
【図３】半導体チップ上の位置決め部材の他の実施例の
斜視図である。
斜視図である。
【図４】ダイシング前の個々の半導体チップを示す半導
体ウエハの上面図である。
体ウエハの上面図である。
【図５】パッシベーション層を含む半導体チップの断面
図である。
図である。
【図６】光硬化可能な材料をその上にもつ図５の半導体
チップの断面図である。
チップの断面図である。
【図７】マスクを所定位置にもつ図６の照射された半導
体チップの断面図である。
体チップの断面図である。
【図８】位置決め部材がその上に形成された図８の半導
体チップの断面図である。
体チップの断面図である。
１０ 半導体チップ １２ ハウジング １８ 接続部材 ２０ コンタクト領域 ２６ 相補部材 ６０ 被膜（光硬化材料）
Claims (2)
- 【請求項１】ハウジングに形成された接続部材に接続さ
れる多数のコンタクト領域を有する略平板状の半導体チ
ップにおいて、 該半導体チップの主面の前記コンタクト領域に対して予
め決められた位置に位置決め部材を設け、 該位置決め部材に対応する相補部材が形成された前記ハ
ウジングに前記半導体チップを係合載置するよう構成し
たことを特徴とする半導体チップ。 - 【請求項２】接続部材が形成されたハウジングに載置接
続される半導体チップを製造する半導体チップの製造方
法において、 半導体チップの主面に被膜を形成することと、 該被膜の所定位置に多数のコンタクト領域を決定するこ
とと、 前記被膜の位置決め部材対応位置を硬化し、前記被膜の
残りの部分を除去して硬化した位置決め部材を形成する
こととより成る位置決め部材付き半導体チップの製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9865693A | 1993-07-28 | 1993-07-28 | |
| US08/098,656 | 1993-07-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778897A true JPH0778897A (ja) | 1995-03-20 |
Family
ID=22270338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18629794A Pending JPH0778897A (ja) | 1993-07-28 | 1994-07-15 | 半導体チップ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5637919A (ja) |
| EP (1) | EP0637070B1 (ja) |
| JP (1) | JPH0778897A (ja) |
| KR (1) | KR950005138A (ja) |
| DE (1) | DE69405832T2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010030370A1 (en) * | 1990-09-24 | 2001-10-18 | Khandros Igor Y. | Microelectronic assembly having encapsulated wire bonding leads |
| US7198969B1 (en) * | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| US5679977A (en) | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US5905300A (en) * | 1994-03-31 | 1999-05-18 | Vlsi Technology, Inc. | Reinforced leadframe to substrate attachment |
| US6196409B1 (en) * | 1995-07-05 | 2001-03-06 | The Procter & Gamble Company | Venting means |
| US5789930A (en) * | 1995-12-14 | 1998-08-04 | International Business Machine Corporation | Apparatus and method to test for known good die |
| US5693565A (en) * | 1996-07-15 | 1997-12-02 | Dow Corning Corporation | Semiconductor chips suitable for known good die testing |
| US6198172B1 (en) | 1997-02-20 | 2001-03-06 | Micron Technology, Inc. | Semiconductor chip package |
| US6048744A (en) | 1997-09-15 | 2000-04-11 | Micron Technology, Inc. | Integrated circuit package alignment feature |
| US6956282B1 (en) * | 1997-11-05 | 2005-10-18 | Texas Instruments Incorporated | Stabilizer/spacer for semiconductor device |
| SG80587A1 (en) * | 1998-03-25 | 2001-05-22 | Texas Instr Singapore Pte Ltd | Semiconductor device testing and burn-in methodology |
| US6195264B1 (en) | 1998-11-18 | 2001-02-27 | International Business Machines Corporation | Laminate substrate having joining layer of photoimageable material |
| US6272018B1 (en) * | 1999-02-11 | 2001-08-07 | Original Solutions Inc. | Method for the verification of the polarity and presence of components on a printed circuit board |
| US6285432B1 (en) | 1999-03-23 | 2001-09-04 | Ericsson Inc. | Method and apparatus for locating LCD connectors |
| US6861345B2 (en) * | 1999-08-27 | 2005-03-01 | Micron Technology, Inc. | Method of disposing conductive bumps onto a semiconductor device |
| US6991960B2 (en) * | 2001-08-30 | 2006-01-31 | Micron Technology, Inc. | Method of semiconductor device package alignment and method of testing |
| US8455994B2 (en) * | 2002-01-31 | 2013-06-04 | Imbera Electronics Oy | Electronic module with feed through conductor between wiring patterns |
| FI119215B (fi) * | 2002-01-31 | 2008-08-29 | Imbera Electronics Oy | Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli |
| FI20031341A (fi) | 2003-09-18 | 2005-03-19 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
| TWI239611B (en) * | 2004-04-19 | 2005-09-11 | Advanced Semiconductor Eng | Multi chip module with embedded package configuration and method for manufacturing the same |
| FI117814B (fi) * | 2004-06-15 | 2007-02-28 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
| WO2006134220A1 (en) * | 2005-06-16 | 2006-12-21 | Imbera Electronics Oy | Method for manufacturing a circuit board structure, and a circuit board structure |
| FI122128B (fi) * | 2005-06-16 | 2011-08-31 | Imbera Electronics Oy | Menetelmä piirilevyrakenteen valmistamiseksi |
| FI119714B (fi) | 2005-06-16 | 2009-02-13 | Imbera Electronics Oy | Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi |
| US20070093084A1 (en) * | 2005-10-21 | 2007-04-26 | Rossmax International Ltd. | Method for manufacturing antipressure linear circuit board and circuit board manufactured therefrom |
| US20070126445A1 (en) * | 2005-11-30 | 2007-06-07 | Micron Technology, Inc. | Integrated circuit package testing devices and methods of making and using same |
| CN101872936A (zh) * | 2010-06-09 | 2010-10-27 | 中国科学院半导体研究所 | 半导体激光器老化夹具 |
| CN103326231B (zh) * | 2012-03-20 | 2015-06-24 | 山东浪潮华光光电子股份有限公司 | 一种半导体激光器老化方法及固定夹具 |
| US20140284040A1 (en) * | 2013-03-22 | 2014-09-25 | International Business Machines Corporation | Heat spreading layer with high thermal conductivity |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3777221A (en) * | 1972-12-18 | 1973-12-04 | Ibm | Multi-layer circuit package |
| FR2320633A1 (fr) * | 1975-08-04 | 1977-03-04 | Itt | Boitier de circuit integre |
| JPS58125853A (ja) * | 1982-01-22 | 1983-07-27 | Toshiba Corp | 半導体装置 |
| JPS59158540A (ja) * | 1983-02-28 | 1984-09-08 | Hitachi Ltd | フラツトパツク形集積回路 |
| US4565314A (en) * | 1983-09-09 | 1986-01-21 | At&T Bell Laboratories | Registration and assembly of integrated circuit packages |
| EP0312217A1 (en) * | 1987-09-30 | 1989-04-19 | AT&T Corp. | Integrated circuit chip assembly |
| AU645283B2 (en) * | 1990-01-23 | 1994-01-13 | Sumitomo Electric Industries, Ltd. | Substrate for packaging a semiconductor device |
| US5182782A (en) * | 1990-07-11 | 1993-01-26 | Gte Laboratories Incorporated | Waferboard structure and method of fabricating |
| JPH0770806B2 (ja) * | 1990-08-22 | 1995-07-31 | 株式会社エーユーイー研究所 | 超音波溶着による電子回路およびその製造方法 |
| US5521427A (en) * | 1992-12-18 | 1996-05-28 | Lsi Logic Corporation | Printed wiring board mounted semiconductor device having leadframe with alignment feature |
| US5342206A (en) * | 1993-07-15 | 1994-08-30 | The Whitaker Corporation | Socket for direct electrical connection to an integrated circuit chip |
-
1994
- 1994-06-03 DE DE69405832T patent/DE69405832T2/de not_active Expired - Fee Related
- 1994-06-03 EP EP94303991A patent/EP0637070B1/en not_active Expired - Lifetime
- 1994-07-15 JP JP18629794A patent/JPH0778897A/ja active Pending
- 1994-07-20 KR KR1019940017463A patent/KR950005138A/ko not_active Application Discontinuation
-
1995
- 1995-12-06 US US08/568,097 patent/US5637919A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR950005138A (ko) | 1995-02-18 |
| DE69405832D1 (de) | 1997-10-30 |
| DE69405832T2 (de) | 1998-02-05 |
| EP0637070B1 (en) | 1997-09-24 |
| EP0637070A1 (en) | 1995-02-01 |
| US5637919A (en) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0778897A (ja) | 半導体チップ及びその製造方法 | |
| KR970005155B1 (ko) | 반도체발광소자의 제조방법 | |
| JP3530158B2 (ja) | 半導体装置及びその製造方法 | |
| KR100778425B1 (ko) | 반도체 웨이퍼의 흡인 고정 장치 | |
| US6353328B2 (en) | Test system with mechanical alignment for semiconductor chip scale packages and dice | |
| US6049215A (en) | Bare die carrier | |
| KR100564046B1 (ko) | 프로브 카드 및 반도체 장치의 시험방법 | |
| JP3872319B2 (ja) | 半導体装置及びその製造方法 | |
| KR0174773B1 (ko) | 반도체장치의 검사방법 | |
| US20050146632A1 (en) | Solid image-pickup device and method for manufacturing the solid image pickup device | |
| US20060043988A1 (en) | Methods of making a resilient contact apparatus and resilient contact probes | |
| US5485495A (en) | X-ray mask, and exposure apparatus and device production using the mask | |
| US5629630A (en) | Semiconductor wafer contact system and method for contacting a semiconductor wafer | |
| JPH07221146A (ja) | 半導体デバイス用非破壊相互接続システム | |
| US5275897A (en) | Precisely aligned lead frame using registration traces and pads | |
| JPH1167795A (ja) | 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置 | |
| KR950013605B1 (ko) | 번인 테스트용 칩 홀딩장치 및 그 제조방법 | |
| US20120025341A1 (en) | Aligning a sensor with a faceplate | |
| JP2000164655A (ja) | アライメント装置及びアライメント方法 | |
| US20040238973A1 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
| JP3970849B2 (ja) | 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法 | |
| KR100365008B1 (ko) | 표면실장형 소자용 캐리어 모듈 | |
| JP3970833B2 (ja) | 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法 | |
| JPH07221408A (ja) | マイクロ素子構造 | |
| JP3330532B2 (ja) | ウェハ一括型測定検査用プローブカード |