JPH0778847B2 - 両面型磁気デイスク装置 - Google Patents
両面型磁気デイスク装置Info
- Publication number
- JPH0778847B2 JPH0778847B2 JP61043557A JP4355786A JPH0778847B2 JP H0778847 B2 JPH0778847 B2 JP H0778847B2 JP 61043557 A JP61043557 A JP 61043557A JP 4355786 A JP4355786 A JP 4355786A JP H0778847 B2 JPH0778847 B2 JP H0778847B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- erase
- side select
- magnetic head
- select signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トンネルイレーズ型の磁気ヘツドを使用して
データを書き込む形式の両面型フロツピーデイスク装置
又はこれに類似の磁気デイスク装置に関する。
データを書き込む形式の両面型フロツピーデイスク装置
又はこれに類似の磁気デイスク装置に関する。
フロツピーデイスク装置の磁気ヘツド（１）は、第８図
に示す如く１つの読み出し（以下リードと呼ぶ）及び書
き込み（以下ライトと呼ぶ）のためのリード／ライトギ
ヤップ（２）を有するリード／ライトヘツド（３）と、
トラツクをトリミングするための２つの消去（以下イレ
ーズと呼ぶ）ギヤツプ（４）（５）を有するトンネルイ
レーズヘツド（６）とから成る。リード／ライトギヤツ
プ（２）は磁気的相互干渉を防止するためイレーズギヤ
ツプ（４）（５）から距離Ｌだけトラツク進行方向にお
いて先に設けられているので、リード／ライトギヤツプ
（２）による記録が終了しても、今走査速度をＶとすれ
ば、イレーズギヤツプ（４）（５）による消去をL/Vだ
け継続させなければならない。
に示す如く１つの読み出し（以下リードと呼ぶ）及び書
き込み（以下ライトと呼ぶ）のためのリード／ライトギ
ヤップ（２）を有するリード／ライトヘツド（３）と、
トラツクをトリミングするための２つの消去（以下イレ
ーズと呼ぶ）ギヤツプ（４）（５）を有するトンネルイ
レーズヘツド（６）とから成る。リード／ライトギヤツ
プ（２）は磁気的相互干渉を防止するためイレーズギヤ
ツプ（４）（５）から距離Ｌだけトラツク進行方向にお
いて先に設けられているので、リード／ライトギヤツプ
（２）による記録が終了しても、今走査速度をＶとすれ
ば、イレーズギヤツプ（４）（５）による消去をL/Vだ
け継続させなければならない。
この目的を達成するために、第９図（Ａ）に示す書き込
みを許可するライトゲート信号を、t1/t3の所定時間（L
/V＝Ｔ）だけ遅延させることによつて第９図（Ｂ）に示
すイレーズゲート信号を形成し、これによりトンネルイ
レーズヘツド（６）の消去電流を制御している。
みを許可するライトゲート信号を、t1/t3の所定時間（L
/V＝Ｔ）だけ遅延させることによつて第９図（Ｂ）に示
すイレーズゲート信号を形成し、これによりトンネルイ
レーズヘツド（６）の消去電流を制御している。
ところで、デイスクのトラツク中のセクタにデータを書
き込む動作時において、第９図（Ａ）に示す如くt1でラ
イトゲート信号を高レベルから低レベルに転換し、書き
込みを中止し、その直後のt2に第９図（Ｃ）のサイドセ
レクト信号をサイド０選択指令からサイド１選択指令に
切り換えることがある。この場合、本来t3まで消去電流
を流す必要があるにも拘らず、t2時点で消去電流の供給
が停止される。このため、リード／ライトヘツドがt2に
相当する位置にある時に、イレーズヘツドはまだt0の位
置にある。セクタにおけるデータの書き換えにおいて、
もし前のトラツクと後のトラツクのずれ（オフトラツ
ク）が無ければ、トンネルイレーズヘツドによる消し残
し部分が生じても実質的に問題が生じない。しかし、第
９図（Ｄ）に示す如く、書き換え前のトラツク（7a）と
書き換え後のトラツク（7b）との間にデイスク半径方向
のずれ（オフトラツク）が生じると、斜線を付して示す
消し残し領域（８）が生じる。この様に消し残し部分
（８）が生じると、トラツク（7b）を再生する時に、消
し残し部分（８）のデータの影響でSN比が悪くなり、リ
ード不可能になる場合がある。なお、サイドセレクト信
号がt2で切り換つても、イレーズゲート信号はt3まで発
生しているため、サイド１のトラツク（９）においては
第９図（Ｅ）で斜線を付して示す領域（10）が消去され
る。しかし、トラツク幅が狭くなるのみであるから、エ
ラーにならない。
き込む動作時において、第９図（Ａ）に示す如くt1でラ
イトゲート信号を高レベルから低レベルに転換し、書き
込みを中止し、その直後のt2に第９図（Ｃ）のサイドセ
レクト信号をサイド０選択指令からサイド１選択指令に
切り換えることがある。この場合、本来t3まで消去電流
を流す必要があるにも拘らず、t2時点で消去電流の供給
が停止される。このため、リード／ライトヘツドがt2に
相当する位置にある時に、イレーズヘツドはまだt0の位
置にある。セクタにおけるデータの書き換えにおいて、
もし前のトラツクと後のトラツクのずれ（オフトラツ
ク）が無ければ、トンネルイレーズヘツドによる消し残
し部分が生じても実質的に問題が生じない。しかし、第
９図（Ｄ）に示す如く、書き換え前のトラツク（7a）と
書き換え後のトラツク（7b）との間にデイスク半径方向
のずれ（オフトラツク）が生じると、斜線を付して示す
消し残し領域（８）が生じる。この様に消し残し部分
（８）が生じると、トラツク（7b）を再生する時に、消
し残し部分（８）のデータの影響でSN比が悪くなり、リ
ード不可能になる場合がある。なお、サイドセレクト信
号がt2で切り換つても、イレーズゲート信号はt3まで発
生しているため、サイド１のトラツク（９）においては
第９図（Ｅ）で斜線を付して示す領域（10）が消去され
る。しかし、トラツク幅が狭くなるのみであるから、エ
ラーにならない。
上述のような問題を解決するために、サイドセレクト信
号の切り換えを消去の終了まで遅延させることが例えば
特開昭55−105810号公報に開示されている。しかし、単
にサイドセレクト信号に遅延を与えると、イニシヤライ
ズデータ（トラックフォーマットデータ）の書き込み不
良が生じる恐れがある。即ち、イニシヤライズデータ
（トラックフォーマットデータ）は第３図に示すように
インデックスを基準にして書き込まれる。このイニシャ
ライズデータの書き込みにおいて、第７図の（Ｄ）に示
すようにサイドセレクト信号が第７図（Ａ）のインデッ
クスパルスに同期してt1時点でサイド１を示す状態に切
り換った時に、この切り換え時点が第７図（Ｅ）に示す
ようにt2時点まで遅延されると、t2までサイド１のイニ
シヤライズデータの書き込みが不可能になり、イニシヤ
ライズデータの書き込みが不良が生じる恐れがある。
号の切り換えを消去の終了まで遅延させることが例えば
特開昭55−105810号公報に開示されている。しかし、単
にサイドセレクト信号に遅延を与えると、イニシヤライ
ズデータ（トラックフォーマットデータ）の書き込み不
良が生じる恐れがある。即ち、イニシヤライズデータ
（トラックフォーマットデータ）は第３図に示すように
インデックスを基準にして書き込まれる。このイニシャ
ライズデータの書き込みにおいて、第７図の（Ｄ）に示
すようにサイドセレクト信号が第７図（Ａ）のインデッ
クスパルスに同期してt1時点でサイド１を示す状態に切
り換った時に、この切り換え時点が第７図（Ｅ）に示す
ようにt2時点まで遅延されると、t2までサイド１のイニ
シヤライズデータの書き込みが不可能になり、イニシヤ
ライズデータの書き込みが不良が生じる恐れがある。
そこで、本発明の目的は、トンネルイレーズヘッドによ
る消去を完全に行うことが可能であると共に、トラック
フォーマットのためのイニシヤライズデータを確実に書
き込むことが可能である両面型磁気デイスク装置を提供
することにある。
る消去を完全に行うことが可能であると共に、トラック
フォーマットのためのイニシヤライズデータを確実に書
き込むことが可能である両面型磁気デイスク装置を提供
することにある。
上記問題点を解決し、上記目的を達成するために、本発
明に係わる磁気デイスク装置は、データ書き込み時にお
けるサイドセレクト信号の切り変え指令をイレーズゲー
ト信号の終了時点まで遅延させる回路を備えている。ま
た、本発明の磁気ディスク装置は、インデックスセンサ
を備えており、サイドセレクト信号の切り換え時点がイ
ンデックスパルスに同期している時にはサイドセレクト
信号に遅延を与えないように構成されている。
明に係わる磁気デイスク装置は、データ書き込み時にお
けるサイドセレクト信号の切り変え指令をイレーズゲー
ト信号の終了時点まで遅延させる回路を備えている。ま
た、本発明の磁気ディスク装置は、インデックスセンサ
を備えており、サイドセレクト信号の切り換え時点がイ
ンデックスパルスに同期している時にはサイドセレクト
信号に遅延を与えないように構成されている。
上述の如くサイドセレクト信号の切り変え指令を遅延さ
せると、今迄選択されていたサイドにおいては、書き込
み用ヘツドが走査した領域に対応するように消去を行う
ことが可能になり、新しい書き込みトラツクに沿つて古
いトラツクのデータが残らなくなる。このため、再生時
におけるSN比が良くなる。また、インデックスパルスに
同期してサイドセレクト信号の切り換え指令が発生した
時には遅延が与えられないので、トラックォーマットの
イニシヤライズデータをインデックスパルスに同期して
直ちに書き込むことが可能になり、イニシヤライズデー
タの書き込み不良が発生しない。なお、インデックスパ
ルスにサイドセレクト信号の切り換え時点が同期してい
る時にはサイドセレクト信号に遅延が与えられないため
に、ディスクの切り換え前の面（サイド）の消去が予定
よりも早く終わるが、トラックフォーマットにおけるイ
ンデックスパルスの直前は周知のようにギャップとなっ
ているので、消し残しの問題は発生しない。
せると、今迄選択されていたサイドにおいては、書き込
み用ヘツドが走査した領域に対応するように消去を行う
ことが可能になり、新しい書き込みトラツクに沿つて古
いトラツクのデータが残らなくなる。このため、再生時
におけるSN比が良くなる。また、インデックスパルスに
同期してサイドセレクト信号の切り換え指令が発生した
時には遅延が与えられないので、トラックォーマットの
イニシヤライズデータをインデックスパルスに同期して
直ちに書き込むことが可能になり、イニシヤライズデー
タの書き込み不良が発生しない。なお、インデックスパ
ルスにサイドセレクト信号の切り換え時点が同期してい
る時にはサイドセレクト信号に遅延が与えられないため
に、ディスクの切り換え前の面（サイド）の消去が予定
よりも早く終わるが、トラックフォーマットにおけるイ
ンデックスパルスの直前は周知のようにギャップとなっ
ているので、消し残しの問題は発生しない。
次に、本発明の実施例に係わるフロツピーデイスク装置
を図面に基づいて説明する。第１図のフロツピーデイス
ク（11）は、記録媒体としての可撓性磁気デイスク（1
2）をモータ（13）で一定速度で回転駆動し、第１及び
第２の複合磁気ヘツド（la）（lb）とデイスク（12）と
の間に相対的走査運動を生じさせるように構成されてい
る。デイスク（11）の一方の主面（14a）即ちサイド０
に対向配置された第１の複合磁気ヘツド（1a）及び他方
の主面（14b）即ちサイド１に対向配置された第２の複
合磁気ヘツド（1b）は、夫々第８図に示すものと同一で
あり、第１及び第２のリード／ライトヘツド（3a）（3
b）と、第１及び第２のトンネルイレーズヘツド（6a）
（6b）とを含む。
を図面に基づいて説明する。第１図のフロツピーデイス
ク（11）は、記録媒体としての可撓性磁気デイスク（1
2）をモータ（13）で一定速度で回転駆動し、第１及び
第２の複合磁気ヘツド（la）（lb）とデイスク（12）と
の間に相対的走査運動を生じさせるように構成されてい
る。デイスク（11）の一方の主面（14a）即ちサイド０
に対向配置された第１の複合磁気ヘツド（1a）及び他方
の主面（14b）即ちサイド１に対向配置された第２の複
合磁気ヘツド（1b）は、夫々第８図に示すものと同一で
あり、第１及び第２のリード／ライトヘツド（3a）（3
b）と、第１及び第２のトンネルイレーズヘツド（6a）
（6b）とを含む。
インデツクスセンサ（15）は、デイスク（11）のインデ
ツクスホール（16）を検出するための発光素子（17）と
受光素子（18）とから成り、デイスク（11）の１回転毎
にインデツクス検出パルスを発生する。
ツクスホール（16）を検出するための発光素子（17）と
受光素子（18）とから成り、デイスク（11）の１回転毎
にインデツクス検出パルスを発生する。
リード／ライト回路（19）は、第１及び第２のリード／
ライトヘツド（3a）（3b）、及び第１及び第２のトンネ
ルイレーズヘツド（6a）（6b）とに接続され、リード信
号又はライト信号、及び消去電流を制御する。このた
め、リード／ライト回路（19）は、CPUとコントローラ
とを含むホスト側装置（20）から導出されたライト信号
供給手段としてのライン（21）及びライトゲート信号供
給手段としてのライン（22）に接続され、またホスト側
装置（20）に向うリード信号伝送ライン（23）に接続さ
れている。ホスト側装置（20）から導出されたサイドセ
レクト信号供給手段としてのライン（24）はリード／ラ
イト回路（19）に直接に接続されずに、本発明に従うサ
イドセレクト信号補正回路（25）を介して接続されてい
る。サイドセレクト信号補正回路（25）は、デイスク
（12）のトラツク中のセクタに対してデータを書き込む
時におけるサイドセレクト信号の切り換えをイレーズゲ
ート信号の終了に同期させるものである。このため、ラ
イン（26）（27）によつてリード／ライト回路（19）と
サイドセレクト信号補正回路（25）が相互に接続されて
いる。
ライトヘツド（3a）（3b）、及び第１及び第２のトンネ
ルイレーズヘツド（6a）（6b）とに接続され、リード信
号又はライト信号、及び消去電流を制御する。このた
め、リード／ライト回路（19）は、CPUとコントローラ
とを含むホスト側装置（20）から導出されたライト信号
供給手段としてのライン（21）及びライトゲート信号供
給手段としてのライン（22）に接続され、またホスト側
装置（20）に向うリード信号伝送ライン（23）に接続さ
れている。ホスト側装置（20）から導出されたサイドセ
レクト信号供給手段としてのライン（24）はリード／ラ
イト回路（19）に直接に接続されずに、本発明に従うサ
イドセレクト信号補正回路（25）を介して接続されてい
る。サイドセレクト信号補正回路（25）は、デイスク
（12）のトラツク中のセクタに対してデータを書き込む
時におけるサイドセレクト信号の切り換えをイレーズゲ
ート信号の終了に同期させるものである。このため、ラ
イン（26）（27）によつてリード／ライト回路（19）と
サイドセレクト信号補正回路（25）が相互に接続されて
いる。
インデツクスセンサ（15）はNOT回路（28）とインデツ
クス信号ライン（29）とを介してホスト側装置（20）に
接続されていると共に、直接にサイドセレクト信号補正
回路（25）に接続されている。
クス信号ライン（29）とを介してホスト側装置（20）に
接続されていると共に、直接にサイドセレクト信号補正
回路（25）に接続されている。
第２図は、主として第１図のリード／ライト回路（19）
のライト回路部分、及びサイドセレクト信号補正回路
（25）を詳しく示すものである。ライト信号ライン（2
1）と第１及び第２のリード／ライトヘツド（3a）（3
b）との間に接続された第１及び第２のライト回路（3
0）（31）は、ライトゲート信号とサイドセレクト信号
とに応答して選択的にライト電流をリード／ライトヘツ
ド（3a）（3b）に供給する公知の回路である。このた
め、第１及び第２のライト回路（30）（31）は、ライト
電流を選択的に供給するためのゲート回路（図示せず）
を夫々有し、ここにライトゲート信号ライン（22）がNO
T回路（32）を介して接続され、またサイドセレクト信
号ライン（24）がその補正回路（25）を介して接続され
ている。なお、第２図では第１及び第２のリード／ライ
トヘツド（3a）（3b）をブロツクで示しているが、実際
には記録電流を流すコイルがセンタタツプで分割され、
この一方の半分と他方の半分とに記録電流を交互に流す
ように構成されている。
のライト回路部分、及びサイドセレクト信号補正回路
（25）を詳しく示すものである。ライト信号ライン（2
1）と第１及び第２のリード／ライトヘツド（3a）（3
b）との間に接続された第１及び第２のライト回路（3
0）（31）は、ライトゲート信号とサイドセレクト信号
とに応答して選択的にライト電流をリード／ライトヘツ
ド（3a）（3b）に供給する公知の回路である。このた
め、第１及び第２のライト回路（30）（31）は、ライト
電流を選択的に供給するためのゲート回路（図示せず）
を夫々有し、ここにライトゲート信号ライン（22）がNO
T回路（32）を介して接続され、またサイドセレクト信
号ライン（24）がその補正回路（25）を介して接続され
ている。なお、第２図では第１及び第２のリード／ライ
トヘツド（3a）（3b）をブロツクで示しているが、実際
には記録電流を流すコイルがセンタタツプで分割され、
この一方の半分と他方の半分とに記録電流を交互に流す
ように構成されている。
ライトゲート信号ライン（22）にNOT回路（32）を介し
て接続された遅延回路（33）は、イレーズゲート信号形
成回路として設けられたものであり、第８図に示すリー
ド／ライトギヤツプ（２）とイレーズギヤツプ（４）
（５）との間隔Ｌに対応する遅延時間Ｔ＝L/Vをライト
ゲート信号に与えるものである。この遅延回路（33）と
第１及び第２のイレーズヘツド（6a）（6b）との間に接
続された第１及び第２のイレーズ回路（34）（35）は、
サイドセレクト信号に応答してイレーズ電流を選択的に
供給する回路である。
て接続された遅延回路（33）は、イレーズゲート信号形
成回路として設けられたものであり、第８図に示すリー
ド／ライトギヤツプ（２）とイレーズギヤツプ（４）
（５）との間隔Ｌに対応する遅延時間Ｔ＝L/Vをライト
ゲート信号に与えるものである。この遅延回路（33）と
第１及び第２のイレーズヘツド（6a）（6b）との間に接
続された第１及び第２のイレーズ回路（34）（35）は、
サイドセレクト信号に応答してイレーズ電流を選択的に
供給する回路である。
サイドセレクト信号補正回路（25）は、Ｄフリツプフロ
ツプ（36）と、NAND構成の第１〜第５のゲートG1、G2、
G3、G4、G5と、NOT回路（37）とから成る。Ｄフリツプ
フロツプ（36）のリセツト端子Ｒはライン（26）を介し
て遅延回路（33）に接続され、データ入力端子Ｄは＋5V
ライン（38）に接続され、クロツク端子CKはインデクス
センサ（15）に接続され、出力端子は第１のゲートG1
の一方の入力端子に接続されている。第１のゲートG1の
他方の入力端子はインデツクスセンサ（15）に接続され
ている。第２のゲートG2の一方の入力端子はNOT回路（3
7）を介してサイドセレクト信号ライン（24）に接続さ
れ、他方の入力端子は第１のゲートG1の出力端子に接続
されている。第３のゲートG3の一方の入力端子は第２の
ゲートG2の出力端子に接続され、他方の入力端子が第１
のゲートG1の出力端子に接続されている。第４のゲート
G4の一方の入力端子は第２のゲートG2の出力端子に接続
され、他方の入力端子は第５図のゲートG5の出力端子に
接続されている。第５のゲートG5の一方の入力端子は第
４のゲートG4の出力端子に接続され、他方の入力端子は
第３のゲートG3の出力端子に接続されている。第５のゲ
ートG5の出力端子に接続された補正サイドセレクト信号
出力ライン（27）は第１のライト回路（30）及び第１の
イレーズ回路（34）に接続され、且つNOT回路（39）を
介して第２のライト回路（31）と第２のイレーズ回路
（39）に接続されている。
ツプ（36）と、NAND構成の第１〜第５のゲートG1、G2、
G3、G4、G5と、NOT回路（37）とから成る。Ｄフリツプ
フロツプ（36）のリセツト端子Ｒはライン（26）を介し
て遅延回路（33）に接続され、データ入力端子Ｄは＋5V
ライン（38）に接続され、クロツク端子CKはインデクス
センサ（15）に接続され、出力端子は第１のゲートG1
の一方の入力端子に接続されている。第１のゲートG1の
他方の入力端子はインデツクスセンサ（15）に接続され
ている。第２のゲートG2の一方の入力端子はNOT回路（3
7）を介してサイドセレクト信号ライン（24）に接続さ
れ、他方の入力端子は第１のゲートG1の出力端子に接続
されている。第３のゲートG3の一方の入力端子は第２の
ゲートG2の出力端子に接続され、他方の入力端子が第１
のゲートG1の出力端子に接続されている。第４のゲート
G4の一方の入力端子は第２のゲートG2の出力端子に接続
され、他方の入力端子は第５図のゲートG5の出力端子に
接続されている。第５のゲートG5の一方の入力端子は第
４のゲートG4の出力端子に接続され、他方の入力端子は
第３のゲートG3の出力端子に接続されている。第５のゲ
ートG5の出力端子に接続された補正サイドセレクト信号
出力ライン（27）は第１のライト回路（30）及び第１の
イレーズ回路（34）に接続され、且つNOT回路（39）を
介して第２のライト回路（31）と第２のイレーズ回路
（39）に接続されている。
デイスク（12）の単一トラツクのフオーマツトは、第３
図に示す如く、インデツクス角度位置を基準に、例えば
73バイトのプリアンブルP1、例えば第１〜第26セクタS1
〜S26と、例えば約247バイト分のポストアンブルP2（ギ
ヤツプ）とから成る。各セクタS1〜S26と、例えば第４
図に示す如く、IDフイールドF1、ギヤツプF2、データフ
イールドF3、ギヤツプF4から成り、データフイールドに
情報が書き込まれる。
図に示す如く、インデツクス角度位置を基準に、例えば
73バイトのプリアンブルP1、例えば第１〜第26セクタS1
〜S26と、例えば約247バイト分のポストアンブルP2（ギ
ヤツプ）とから成る。各セクタS1〜S26と、例えば第４
図に示す如く、IDフイールドF1、ギヤツプF2、データフ
イールドF3、ギヤツプF4から成り、データフイールドに
情報が書き込まれる。
次に、第２図の回路のＡ〜Ｇ点の波形を示す第５図及び
第６図を参照して動作を説明する。まず、第３図及び第
４図のフオーマツトに従うイニシヤライズデータが予め
書き込まれているデイスク（12）にデータを書き込む時
の動作を説明する。セクタにおける所定のデータ書き込
みが終了し、第５図（Ａ）に示す如くNOT回路（32）の
出力段におけるライトゲート信号がt1で高レベル（第１
のレベル）から低レベル（第２のレベル）に転換する
と、第５図（Ｂ）に示す如く遅延回路（33）の出力段に
おけるイレーズゲート信号がＴ＝L/Vだけ遅れたt3で高
レベル（消去指令レベル）から低レベル（消去停止指令
レベル）に転換する。今、ライトゲート信号の転換時点
t1からイレーズゲート信号転換時点t3までの間のt2で、
第２図のライン（24）のサイドセレクト信号が第５図
（Ｃ）に示す如く高レベル（サイド０指令）から低レベ
ル（サイド１指令）に転換しても、直ちにサイドの切り
換えが行われない。即ち、t2時点ではイレーズゲート信
号まで高レベルであるためにＤフリツプフロツプ（36）
はリセツト状態に保たれ、その出力は第５図（Ｄ）に
示す如く高レベルに保たれ、第１のゲートG1の両入力が
高レベルとなり、この出力が第５図（Ｅ）に示す如く低
レベルとなる。この結果、第５のゲートG5の出力が第５
図（Ｆ）に示す如く、t2時点で反転せず、サイド０を示
す信号を出力し続ける。しかし、t3時点で第５図（Ｂ）
のイレーズゲート信号が低レベルに転換すると、第１の
ゲートG1の一方の入力が高レベルになるため、この出力
が第５図（Ｅ）に示す如く高レベルに転換し、第５のゲ
ートG5の出力が第５図（Ｆ）に示す如く低レベルに転換
する。第５のゲートG5の出力は第５図（Ｃ）のサイドセ
レクト信号を第５図（Ｂ）のイレーズゲート信号まで遅
延させた補正サイドセレクト信号であり、これが低レベ
ルのt3〜t8期間には第１のライトゲート回路（30）及び
第１のイレーズ回路（34）が非動作状態になり、デイス
ク（12）のサイド０でのデータ書き込みが禁止され、逆
にサイド１でのデータの書き込みが可能になる。
第６図を参照して動作を説明する。まず、第３図及び第
４図のフオーマツトに従うイニシヤライズデータが予め
書き込まれているデイスク（12）にデータを書き込む時
の動作を説明する。セクタにおける所定のデータ書き込
みが終了し、第５図（Ａ）に示す如くNOT回路（32）の
出力段におけるライトゲート信号がt1で高レベル（第１
のレベル）から低レベル（第２のレベル）に転換する
と、第５図（Ｂ）に示す如く遅延回路（33）の出力段に
おけるイレーズゲート信号がＴ＝L/Vだけ遅れたt3で高
レベル（消去指令レベル）から低レベル（消去停止指令
レベル）に転換する。今、ライトゲート信号の転換時点
t1からイレーズゲート信号転換時点t3までの間のt2で、
第２図のライン（24）のサイドセレクト信号が第５図
（Ｃ）に示す如く高レベル（サイド０指令）から低レベ
ル（サイド１指令）に転換しても、直ちにサイドの切り
換えが行われない。即ち、t2時点ではイレーズゲート信
号まで高レベルであるためにＤフリツプフロツプ（36）
はリセツト状態に保たれ、その出力は第５図（Ｄ）に
示す如く高レベルに保たれ、第１のゲートG1の両入力が
高レベルとなり、この出力が第５図（Ｅ）に示す如く低
レベルとなる。この結果、第５のゲートG5の出力が第５
図（Ｆ）に示す如く、t2時点で反転せず、サイド０を示
す信号を出力し続ける。しかし、t3時点で第５図（Ｂ）
のイレーズゲート信号が低レベルに転換すると、第１の
ゲートG1の一方の入力が高レベルになるため、この出力
が第５図（Ｅ）に示す如く高レベルに転換し、第５のゲ
ートG5の出力が第５図（Ｆ）に示す如く低レベルに転換
する。第５のゲートG5の出力は第５図（Ｃ）のサイドセ
レクト信号を第５図（Ｂ）のイレーズゲート信号まで遅
延させた補正サイドセレクト信号であり、これが低レベ
ルのt3〜t8期間には第１のライトゲート回路（30）及び
第１のイレーズ回路（34）が非動作状態になり、デイス
ク（12）のサイド０でのデータ書き込みが禁止され、逆
にサイド１でのデータの書き込みが可能になる。
サイドセレクト信号が第５図（Ｆ）に示すように補正さ
れると、第１のイレーズ回路（34）によるイレーズ動作
がt3まで保持されるので、サイド０における必要な消去
を完了させることが出来る。即ち、第９図（Ｄ）におけ
る斜線領域（８）の消去が出来、再生（リード）時にこ
の領域（８）のSN比が良くなる。
れると、第１のイレーズ回路（34）によるイレーズ動作
がt3まで保持されるので、サイド０における必要な消去
を完了させることが出来る。即ち、第９図（Ｄ）におけ
る斜線領域（８）の消去が出来、再生（リード）時にこ
の領域（８）のSN比が良くなる。
t3でサイドの切り換えが行われた後に、t4でライトゲー
ト信号が高レベルになると、サイド１の選択信号とライ
トゲート信号とに応答して第２のライト回路（31）が動
作状態になり、デイスク（12）のサイド１に対するデー
タの書き込みが行われる。また、t5でイレーズゲート信
号が高レベルになると、これに応答して第２のイレーズ
回路（35）が動作状態になり、トンネル消去が開始され
る。これと同時に第１のゲートG1の出力が低レベルに戻
り、次の補正サイドセレクト信号の発生の準備が完了す
る。しかる後、t6でライトゲート信号が低レベルに戻
り、t7で第５図（Ｃ）のサイドセレクト信号が反転し、
t8でイレーズゲート信号が反転する場合も、サイドセレ
クト信号がt8まで遅延される。
ト信号が高レベルになると、サイド１の選択信号とライ
トゲート信号とに応答して第２のライト回路（31）が動
作状態になり、デイスク（12）のサイド１に対するデー
タの書き込みが行われる。また、t5でイレーズゲート信
号が高レベルになると、これに応答して第２のイレーズ
回路（35）が動作状態になり、トンネル消去が開始され
る。これと同時に第１のゲートG1の出力が低レベルに戻
り、次の補正サイドセレクト信号の発生の準備が完了す
る。しかる後、t6でライトゲート信号が低レベルに戻
り、t7で第５図（Ｃ）のサイドセレクト信号が反転し、
t8でイレーズゲート信号が反転する場合も、サイドセレ
クト信号がt8まで遅延される。
第６図は第３図及び第４図に示すフオーマツトに従うイ
ニシヤライズデータをデイスク（12）に書き込む時の第
２図のＡ〜Ｇ点の状態を示す。この場合には、インデツ
クスセンサ（15）から得られる第６図（Ｇ）のインデツ
クスパルスに同期してサイドセレクト信号の切り換えが
なされる。今、t1のインデツクスパルス発生に同期して
第６図（Ａ）に示す如くライトゲート信号が発生し、第
６図（Ｃ）に示す如く既にサイド０を指定するサイドセ
レクト信号が発生しているとすれば、第１のライト回路
（30）が書き込み状態となり、インデツクスに同期して
デイスク（12）の所定角度位置からイニシヤライズデー
タの書き込みを開始する。t1から遅延時間Ｔだけ経過す
ると、第６図（Ｂ）のイレーズゲート信号が高レベルに
なり、第１のゲートG1の出力が低レベルに転換する。こ
のようにG1の出力が低レベルに転換しても、ゲートG2〜
G5の論理の関係でゲートG5の出力（補正サイドセレクト
信号）は変化しない。しかる後、t3でインデツクスパル
スが発生し、これに同期して第６図（Ｃ）のサイドセレ
クト信号がサイド１を指定する低レベル状態になると、
まず、Ｄフリツプフロツプ（36）がインデツクスパルス
をクロツクとして高レベルデータを読み込み、この出
力が第６図（Ｄ）に示す如く低レベルになり、逆に第１
のゲートG1の出力が第６図（Ｅ）に示す如く高レベルに
なる。また、第６図（Ｃ）の低レベルのサイドセレクト
信号はNOT回路（37）で反転されて第２のゲートG2の入
力となる。この結果、第５のゲートG5の出力（補正サイ
ドセレクト信号）は第６図（Ｃ）の最初のサイドセレク
ト信号に同期してt3で低レベル（サイド１指定）信号が
得られる。即ち、この場合には、ライン（24）のサイド
セレクト信号がt4まで遅延されずに実質的に無補正でラ
イン（27）に出力される。要するに、この場合には従来
と同様な動作になる。なお、t3、t4でインデツクスパル
スに対応してライトゲート信号及びイレーズゲート信号
が低レベルになつているが、ここを高レベルのままとし
ても差し支えない。t3時点で第２のライト回路（31）及
び第２のイレーズ回路（35）が動作状態となると、イン
デツクスに同期してサイド１に対してイニシヤライズデ
ータの書き込みが開始される。第２のリード／ライトヘ
ツド（3b）がインデツクスの角度位置近傍にある時に、
第２のイレーズヘツド（6b）はインデツクスよりもギヤ
ツプ間距離Ｌだけ遅れた位置、即ち、第３図のポストア
ンブルP2の位置にある。このため、デイスク（12）の回
転に追従して第２のイレーズヘツド（3b）によるポスト
アンブルP2の消去が行われる。しかし、ポストアンブル
のインデツクス近傍部分には重要なデータが書き込まれ
ておらず、通常はギヤツプ（無信号）になつているため
問題がない。
ニシヤライズデータをデイスク（12）に書き込む時の第
２図のＡ〜Ｇ点の状態を示す。この場合には、インデツ
クスセンサ（15）から得られる第６図（Ｇ）のインデツ
クスパルスに同期してサイドセレクト信号の切り換えが
なされる。今、t1のインデツクスパルス発生に同期して
第６図（Ａ）に示す如くライトゲート信号が発生し、第
６図（Ｃ）に示す如く既にサイド０を指定するサイドセ
レクト信号が発生しているとすれば、第１のライト回路
（30）が書き込み状態となり、インデツクスに同期して
デイスク（12）の所定角度位置からイニシヤライズデー
タの書き込みを開始する。t1から遅延時間Ｔだけ経過す
ると、第６図（Ｂ）のイレーズゲート信号が高レベルに
なり、第１のゲートG1の出力が低レベルに転換する。こ
のようにG1の出力が低レベルに転換しても、ゲートG2〜
G5の論理の関係でゲートG5の出力（補正サイドセレクト
信号）は変化しない。しかる後、t3でインデツクスパル
スが発生し、これに同期して第６図（Ｃ）のサイドセレ
クト信号がサイド１を指定する低レベル状態になると、
まず、Ｄフリツプフロツプ（36）がインデツクスパルス
をクロツクとして高レベルデータを読み込み、この出
力が第６図（Ｄ）に示す如く低レベルになり、逆に第１
のゲートG1の出力が第６図（Ｅ）に示す如く高レベルに
なる。また、第６図（Ｃ）の低レベルのサイドセレクト
信号はNOT回路（37）で反転されて第２のゲートG2の入
力となる。この結果、第５のゲートG5の出力（補正サイ
ドセレクト信号）は第６図（Ｃ）の最初のサイドセレク
ト信号に同期してt3で低レベル（サイド１指定）信号が
得られる。即ち、この場合には、ライン（24）のサイド
セレクト信号がt4まで遅延されずに実質的に無補正でラ
イン（27）に出力される。要するに、この場合には従来
と同様な動作になる。なお、t3、t4でインデツクスパル
スに対応してライトゲート信号及びイレーズゲート信号
が低レベルになつているが、ここを高レベルのままとし
ても差し支えない。t3時点で第２のライト回路（31）及
び第２のイレーズ回路（35）が動作状態となると、イン
デツクスに同期してサイド１に対してイニシヤライズデ
ータの書き込みが開始される。第２のリード／ライトヘ
ツド（3b）がインデツクスの角度位置近傍にある時に、
第２のイレーズヘツド（6b）はインデツクスよりもギヤ
ツプ間距離Ｌだけ遅れた位置、即ち、第３図のポストア
ンブルP2の位置にある。このため、デイスク（12）の回
転に追従して第２のイレーズヘツド（3b）によるポスト
アンブルP2の消去が行われる。しかし、ポストアンブル
のインデツクス近傍部分には重要なデータが書き込まれ
ておらず、通常はギヤツプ（無信号）になつているため
問題がない。
もし、第５図に示す如く常にサイドセレクト信号をイレ
ーズゲート信号に同期するように遅らせると、第７図に
示すような問題が生じるおそれがある。インデツクスパ
ルスに同期してイニシヤライズデータを書き込む状態を
示す第７図において、t1でインデツクスパルスが第７図
（Ａ）に示す如く発生し、これに同期して第７図（Ｄ）
に示す如くサイドセレクト信号がサイド０指定からサイ
ド１指定に切り換り、これが第７図（Ｅ）に示す如くギ
ヤツプ間距離Ｌに相当する時間Ｔだけ遅延されたとすれ
ば、t2時点まではサイド０が選択されているために、サ
イド１においてt1〜t2期間でイニシヤライズデータの書
き込みが不能になる。
ーズゲート信号に同期するように遅らせると、第７図に
示すような問題が生じるおそれがある。インデツクスパ
ルスに同期してイニシヤライズデータを書き込む状態を
示す第７図において、t1でインデツクスパルスが第７図
（Ａ）に示す如く発生し、これに同期して第７図（Ｄ）
に示す如くサイドセレクト信号がサイド０指定からサイ
ド１指定に切り換り、これが第７図（Ｅ）に示す如くギ
ヤツプ間距離Ｌに相当する時間Ｔだけ遅延されたとすれ
ば、t2時点まではサイド０が選択されているために、サ
イド１においてt1〜t2期間でイニシヤライズデータの書
き込みが不能になる。
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
（ａ） インデツクスをデイスクに直接に設けずに、モ
ータ（13）のロータ又はここに結合される回転台に設け
てもよい。
ータ（13）のロータ又はここに結合される回転台に設け
てもよい。
（ｂ） サイドセレクト信号補正回路（25）をＤフリツ
プフロツプ（36）とゲートG1〜G5の組み合せとせずに、
別の形式のフリツプフロツプ又はラツチ回路とゲート又
はスイツチ回路等の組み合せで構成してもよい。
プフロツプ（36）とゲートG1〜G5の組み合せとせずに、
別の形式のフリツプフロツプ又はラツチ回路とゲート又
はスイツチ回路等の組み合せで構成してもよい。
（ｃ） 遅延回路（33）を第１及び第２のイレーズ回路
（34）（35）及びサイドセレクト信号補正回路（25）で
共用せずに、夫々独立に設けてもよい。
（34）（35）及びサイドセレクト信号補正回路（25）で
共用せずに、夫々独立に設けてもよい。
（ｄ） リード／ライトヘツド（3a）（3b）をライト専
用ヘツドとする場合にも適用可能である。
用ヘツドとする場合にも適用可能である。
上述から明らかな如く、本発明によれば、データ書き込
み時においてサイドセレクト信号が一方のサイド指定か
ら他方のサイド指定に変つても、直ちにサイドの切り換
えが行われずに、イレーズゲート信号の終了に同期する
ように遅延される。このため、それまで書き込みを行つ
ていたサイドにおいて消し残し部分が発生しなくなり、
データの読み取り時のSN比が良くなる。また、サイドセ
レクト信号の切り換え時点がインデックスパルスに同期
している時には、この切り換え時点の遅延が生じないの
で、トラックプォーマットのイニシヤライズデータを確
実に書き込むことが可能になる。
み時においてサイドセレクト信号が一方のサイド指定か
ら他方のサイド指定に変つても、直ちにサイドの切り換
えが行われずに、イレーズゲート信号の終了に同期する
ように遅延される。このため、それまで書き込みを行つ
ていたサイドにおいて消し残し部分が発生しなくなり、
データの読み取り時のSN比が良くなる。また、サイドセ
レクト信号の切り換え時点がインデックスパルスに同期
している時には、この切り換え時点の遅延が生じないの
で、トラックプォーマットのイニシヤライズデータを確
実に書き込むことが可能になる。
第１図は本発明の実施例に従うフロツピーデイスク装置
を示すブロツク図、 第２図は第１図のリード／ライト回路の一部を詳しく示
すブロツク図、 第３図は１トラツクのフオーマツトを示す図、 第４図はセクタのフオーマツトを示す図、 第５図はデータ書き込み時の第２図のＡ〜Ｇ点の状態を
示す電圧波形図、 第６図はイニシヤライズデータ書き込み時の第２図のＡ
〜Ｇ点の状態を示す電圧波形図、 第７図はイニシヤライズデータの書き込み時にもサイド
セレクト信号をイレーズゲート信号に同期するように遅
らせた場合の各部の状態を示す図、 第８図はトンネルイレーズ型の磁気ヘツドを示す平面
図、 第９図は従来のフロツピーデイスク装置における各部の
信号及び記録状態を示す図である。 （1a）……第１の複合磁気ヘツド、（1b）……第２の複
合磁気ヘツド、（２）……リード／ライトギヤツプ、
（3a）……第１のリード／ライトヘツド、（3b）……第
２のリード／ライトヘツド、（４）（５）……消去ギヤ
ツプ、（6a）……第１のトンネルイレーズヘツド、（6
b）……第２のトンネルイレーズヘツド、（12）……デ
イスク、（15）……インデツクスセンサ、（19）……リ
ード／ライト回路、（20）……ホスト側装置、（25）…
…サイドセレクト信号補正回路。
を示すブロツク図、 第２図は第１図のリード／ライト回路の一部を詳しく示
すブロツク図、 第３図は１トラツクのフオーマツトを示す図、 第４図はセクタのフオーマツトを示す図、 第５図はデータ書き込み時の第２図のＡ〜Ｇ点の状態を
示す電圧波形図、 第６図はイニシヤライズデータ書き込み時の第２図のＡ
〜Ｇ点の状態を示す電圧波形図、 第７図はイニシヤライズデータの書き込み時にもサイド
セレクト信号をイレーズゲート信号に同期するように遅
らせた場合の各部の状態を示す図、 第８図はトンネルイレーズ型の磁気ヘツドを示す平面
図、 第９図は従来のフロツピーデイスク装置における各部の
信号及び記録状態を示す図である。 （1a）……第１の複合磁気ヘツド、（1b）……第２の複
合磁気ヘツド、（２）……リード／ライトギヤツプ、
（3a）……第１のリード／ライトヘツド、（3b）……第
２のリード／ライトヘツド、（４）（５）……消去ギヤ
ツプ、（6a）……第１のトンネルイレーズヘツド、（6
b）……第２のトンネルイレーズヘツド、（12）……デ
イスク、（15）……インデツクスセンサ、（19）……リ
ード／ライト回路、（20）……ホスト側装置、（25）…
…サイドセレクト信号補正回路。
Claims (1)
- 【請求項１】磁気ディスクの回転機構と、 前記ディスクの一方の面にデータの書き込みを行う第１
の書き込み用磁気ヘッドと、 前記ディスクの他方の面にデータの書き込みを行う第２
の書き込み用磁気ヘッドと、 前記第１の書き込み用磁気ヘッドに基づく記録トラック
の両側を消去するように形成され、且つそのギヤップが
前記第１の書き込み用磁気ヘッドのギヤップよりも走査
進行方向において所定距離（Ｌ）だけ遅れた位置に配置
されている第１のトンネルイレーズヘッドと、 前記第２の書き込み用磁気ヘッドに基づく記録トラック
の両側を消去するように形成され、且つそのギヤップが
前記第２の書き込み用磁気ヘッドよりも走査進行方向に
おいて所定距離（Ｌ）だけ遅れた位置に配置されている
第２のトンネルイレーズヘッドと、 前記ディスクの回転角度位置を示すインデックスを検知
してインデックスパルスを発生するインデックスセンサ
と、 前記第１の書き込み用磁気ヘッド又は前記第２の書き込
み用磁気ヘッドに対して書き込み用データを供給するラ
イトデータ供給手段と、 前記第１及び第２の書き込み用磁気ヘッドによるデータ
の書き込みを許す期間に第１のレベルとなり、書き込み
を禁止する時に第２のレベルになるライトゲート信号を
供給するライトゲート信号供給手段と、 前記第１の書き込み用磁気ヘッドによる前記ディスクの
一方の面に対するデータの書き込みと前記第２の書き込
み用磁気ヘッドによる前記ディスクの他方の面に対する
データの書き込みとを択一的に決定するためのサイドセ
レクト信号を供給するサイドセレクト信号供給手段と、 前記ライトデータ供給手段と前記ライトゲート信号供給
手段と前記サイドセレクト信号供給手段と前記第１の書
き込み用磁気ヘッドとに接続され、前記ライトゲートが
第１のレベルであり且つ前記サイドセレクト信号が前記
第１の書き込み用磁気ヘッドを選択している時に前記第
１の書き込み用磁気ヘッドによるデータの書き込みを可
能にする第１のライト回路と、 前記ライトデータ供給手段と前記ライトゲート信号供給
手段と前記サイドセレクト信号供給手段と前記第２の書
き込み用磁気ヘッドとに接続され、前記ライトゲートが
第１のレベルであり且つ前記サイドセレクト信号が前記
第２の書き込み用磁気ヘッドを選択している時に前記第
２の書き込み用磁気ヘッドによるデータの書き込みを可
能にする第２のライト回路と、 前記ライトゲート信号供給手段に接続され、前記所定距
離（Ｌ）に対応する遅延を前記ライトゲート信号に与え
てイレーズゲート信号を形成するイレーズゲート信号発
生回路と、 前記イレーズゲート信号発生回路と前記サイドセレクト
信号供給手段と前記第１のトンネルイレーズヘッドとに
接続され、前記イレーズゲート信号による消去指令と前
記サイドセレクト信号の前記デイスクの一方の面を選択
する指令とに応答して前記第１のトンネルイレーズヘッ
ドに消去電流を流す第１のイレーズ回路と、 前記イレーズゲート信号発生回路と前記サイドセレクト
信号供給手段と前記第２のトンネルイレーズヘッドに接
続され、前記イレーズゲート信号による消去指令と前記
サイドセレクト信号の前記ディスクの他方の面を選択す
る指令とに応答して前記第２のトンネルイレーズヘッド
に消去電流を流す第２のイレーズ回路と、から成る磁気
ディスク装置において、 データ書き込み時に、前記サイドセレクト信号の前記一
方の面を選択する指令から前記他方の面を選択する指令
への切り換え時点が前記インデックスパルスに同期して
いる時には前記サイドセレクト信号に遅延を与えない
が、前記サイドセレクト信号の前記切り換え時点が前記
インデックスパルスに同期していない時には前記切り換
え時点を前記イレーズゲート信号の消去指令の終了時点
まで遅延させる回路を設けたことを特徴とする両面磁気
ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043557A JPH0778847B2 (ja) | 1986-02-28 | 1986-02-28 | 両面型磁気デイスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043557A JPH0778847B2 (ja) | 1986-02-28 | 1986-02-28 | 両面型磁気デイスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62202302A JPS62202302A (ja) | 1987-09-07 |
| JPH0778847B2 true JPH0778847B2 (ja) | 1995-08-23 |
Family
ID=12667051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61043557A Expired - Fee Related JPH0778847B2 (ja) | 1986-02-28 | 1986-02-28 | 両面型磁気デイスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778847B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02287905A (ja) * | 1989-04-28 | 1990-11-28 | Nec Gumma Ltd | フレキシブルディスク装置のイレース回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55105810A (en) * | 1979-02-02 | 1980-08-13 | Toshiba Corp | Head switching system |
| JPS60115003A (ja) * | 1983-11-26 | 1985-06-21 | Tokyo Electric Co Ltd | 磁気記録装置 |
-
1986
- 1986-02-28 JP JP61043557A patent/JPH0778847B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62202302A (ja) | 1987-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0241868B1 (en) | Disk apparatus | |
| JPH0782719B2 (ja) | 磁気デイスク装置 | |
| JPH0756725B2 (ja) | ディスク駆動装置 | |
| JPH0778847B2 (ja) | 両面型磁気デイスク装置 | |
| JPH0711849B2 (ja) | フロツピ−デイスク装置のデ−タ記録制御装置 | |
| JPH0546001B2 (ja) | ||
| US4875202A (en) | Disk-type storage medium recording/reproducing apparatus | |
| US5293625A (en) | Signal selecting circuit which selectively outputs predetermined signal to host computer compatible with plurality of computer hardware types and disk drive having such signal selecting circuit | |
| JP2587603B2 (ja) | フレキシブルディスク装置の記録再生制御回路 | |
| JP2597627B2 (ja) | 磁気記録再生装置及び同装置に適用するデータ記録制御装置 | |
| JPS6139906A (ja) | 磁気記録再生装置 | |
| JPH0612562B2 (ja) | 磁気記録再生装置 | |
| JP2565198B2 (ja) | 磁気デイスク装置 | |
| JP2564789B2 (ja) | フロツピ−・デイスク・ドライブ | |
| EP0263663B1 (en) | Information processing apparatus in which erasing means is driven for a period longer than the necessary period | |
| JPS60224149A (ja) | 磁気記録再生装置 | |
| JP2794839B2 (ja) | 記録再生装置 | |
| JP2709167B2 (ja) | 磁気ディスク駆動装置の駆動制御回路 | |
| JPH0531683Y2 (ja) | ||
| JPH07122956B2 (ja) | デイスクドライブシステム | |
| JPH033302B2 (ja) | ||
| JPS6353607B2 (ja) | ||
| KR100217750B1 (ko) | 데이타 전송오류 방지방법 | |
| JP3180338B2 (ja) | 回転制御装置 | |
| JP2513592B2 (ja) | フロツピデイスクドライブ用のセンタ−タツプ出力選択制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |