JPH0777331B2 - デジタルオ−デイオ信号の減衰装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCD（コンパクト・ディスク）プレーヤやDAT
（デジタル・オーディオ・テープ）用磁気記録再生装置
等に用いて好適なデジタルオーディオ信号減衰装置に関
する。

〔発明の概要〕

本発明はCDプレーヤ等に適用して好適なデジタルオーデ
ィオ信号の減衰装置において、乗算回路と、係数が漸次
増大或は減少する様になされた係数信号発生用のアップ
ダウンカウンタを有し、乗算回路はデジタルフィルタの
乗算回路を兼用し、この乗算回路において、これに入力
されるデジタルオーディオ信号とアップダウンカウンタ
からの係数信号とを乗算することで信号を漸減又は漸増
させ信号の中断時、再生開始時又は切り換え時に発生す
るクリックを生じさせない様にしたものである。

〔従来の技術〕

音楽等の連続したアナログオーディオ信号の再生中に、
その信号が中断した場合に、第５図Ａに示すように、再
生信号（１）がポーズ或は停止状態となされた時刻t
₁と、ポーズ或は停止が解除されて再生信号（１）が再
び再生される時刻t₂、即ち、立ち下り時と立ち上り時に
再生信号レベルが大きいとクリック音を発生する。更
に、信号切換時、即ち、第５図Ｂに示すように第１の再
生信号（1a）を時刻t₃で第２の再生信号（1b）に切り換
えた瞬間にも同じく、クリック音が発生する。この様な
クリック発生を防止させるためにフェードイン，フェー
ドアウトを行なうことで、再生信号を漸減，漸増させる
ことは良く知られている。

〔発明が解決しようとする問題点〕

上述の如く、アナログ信号をフェードイン、或はフェー
ドアウトする場合、可変抵抗器等を用いて比較的簡単
に、これを行なうことが可能である。

然し、近時、多く利用し始められているCDプレーヤやDA
T用磁気記録再生装置等のデジタル−アナログ変換回路
に入力される前のデジタル段階で信号中の中断，切換え
で生ずるクリックを減衰させる場合には、多くの部品を
必要とする欠点があった。

本発明は叙上の欠点に鑑みなされたものであり、本発明
はCDプレーヤ等でデジタルフィルタに用いられる規模の
大きい乗算回路をデジタル信号の中断時等に漸減或は漸
増させる乗算回路に兼用させ、コスト低減とスペースの
省略を図ろうとするものである。

〔問題点を解決するための手段〕

本発明のデジタルオーディオ信号減衰装置は第１図の原
理的な系統図に示すように、乗算回路（３）と、係数が
漸次増大或は減少するようになされた係数信号発生用の
アップダウンカウンタ（２）を有し、乗算回路（３）は
デジタルフィルタの乗算回路と兼用されて、この乗算回
路（３）に加えられる入力デジタルオーディオ信号
（８）とアップダウンカウンタ（２）からの係数信号
（2a）とを乗算するようにしたものである。

〔作用〕

本発明のデジタルオーディオ信号減衰装置は、デジタル
フィルタの乗算回路（３）を共用して入力デジタルオー
ディオ信号（８）とアップダウンカウンタ（２）からの
係数信号（2a）を乗算して出力することで、デジタル信
号の中断或は切換え時のクリック音をフェードイン或は
フェードアウトすることが可能となった。

〔実施例〕

以下、本発明の１実施例を第１図及び第２図について詳
記する。第１図は本発明のデジタルオーディオ信号減衰
装置の系統図であり、第２図は波形説明図である。

第１図において、（２）は係数信号発生用のアップダウ
ンカウンタ回路で、その１つの入力端子T₁₄には、ソフ
トミューディング用のソフトミュート信号（６）が加え
られる。このソフトミュート信号（６）は“オフ”でカ
ウンタ回路をアップアウントし、“オン”でダウンカウ
ントする。

更に他の入力端子はクロック端子CKであるが、直接クロ
ック信号を与えずオアゲート回路ORを通すことによって
ミューティング時間を外部制御出来る様にしている。即
ち、オアゲート回路ORの一方の入力端子T₂₄にはタイミ
ング発振回路（第４図（22）参照）からのカウントクロ
ック信号（46）を加え、他方の入力端子T₁₅にはミュー
ティング時間を変更したり、変化の緩やかなフェーダ制
御が出来るようにホールド信号（７）を加えて、カウン
トクロック（46）を適宜周期に変更したクロック信号が
アップダウンカウンタ（２）のクロック端子CKに加えら
れる。アップダウンカウンタ（２）の出力端子からはミ
ュート信号に対応した係数信号（2a）（係数Ｋ＝1,2,3
・・・）が出力されて乗算回路（３）に加えられる。

この乗算回路（３）はデジタルフィルタの乗算回路を兼
用したもので、これには入力端子T₂を介して入力デジタ
ルオーディオ信号（８）（以下データと記す）が入力さ
れ、このデータDinと係数信号ＫはDout＝Ｋ×Dinの様に
乗算回路（３）で乗算され、スイッチング手段（５）の
接点ｂに加えられる。接点ｃはデータDinが加えられる
入力端子T₂に接続され、コモン接点ａは出力データDout
の出力される出力端子T₂₀に接続されている。この出力
端子はCDプレーヤ等のデジタル−アナログ変換回路（図
示せず）に接続される。

スイッチング手段（５）の可動接片はアップダウンカウ
ンタ（２）でのミューティングが“オフ”時に制御回路
（４）を介して制御され接片をｃ側に倒してデータDin
を直接出力端子T₂₀に加えるように構成する。このこと
でデータDinは再量子化が防げるようになっている。

この様なデジタルオーディオ信号減衰装置によれば、第
２図Ａに示す様に出力端子T₂₀からのDout、即ち再生信
号（１）のレベルは“オフ”から“オン”に至るポーズ
（ミューティング）或は停止時点t₁で直ちに零に達せず Dout＝Ｋ×Din（Ｋ＝1,2,3・・・）の様に乗算回路
（３）で乗算されてt_1-1に到るまでデータDinに応じて
漸次減衰して零レベルに到り、t₂で示すポーズ解除時に
も、再生波形（１）の所定レベルに直ちに達することな
く、t₂からt_2-1に到る期間内にデータDinに応じて漸次
増加して所定レベルに達するようになる。

第２図Ｂに示す、第１及び第２の再生信号（1a），（1
b）の切換え時にも、切換え時点t₃からt_3-1に到る間、
第１の再生信号（1a）であるデータDinに順次減少する
係数信号Ｋが掛け合されて漸次に減衰し、t_3-1の時点で
第２の再生信号（1b）であるデータDinに順次増加する
係数信号Ｋが掛け合されて漸次に増加して、t_3-2に到っ
て第２の再生信号の切換がなされる様になるため滑らか
な動きをするDoutが得られる。

上述のアップダウンカウンタ（２）はカウント出力が１
又は零になるとカウント動作を停止する様になされるの
でCDプレーヤ等を第２図Ａに示すように停止する場合に
は係数信号Ｋ＝１であり、中断（ポーズ又はニューティ
ング）ではＫ＝１→０となり、ミューティングが解除さ
れた時はＫ＝０→１となり、第２図Ｂに示す様に切換え
時にはＫ＝１→０→１となる。

上述のデジタルオーディオ信号減衰装置の乗算回路はオ
ーバサンプリングフィルタ用の集積回路中に配置されて
いる乗算回路を利用するため第３図及び第４図を用いて
オーバサンプリングフィルタ特性と、オーバサンプリン
グフィルタを構成する集積回路（IC）の系統図を説明す
る。

CDプレーヤではステレオの左右チャンネル信号を標本化
周波数fs＝44.1kHzで標本化すると、第３図Ａに示す様
に原信号（10）の他にfs,2fs,3fs,4fs・・・を中心とす
る基本波並びに奇数及び偶数倍の高調波（11），（1
2），（13），（14）・・・が発生する。これら高調波
（11），（12），（13），（14）をフィルタリングする
ためには第３図Ｂに示す様に83次の第１のオーバサンプ
リングフィルタによって基本波（44.1kHz）（11）と、
第３次の高調波（44.1kHz×３）（13）の奇数次高調波
をエリミネートし、この第１のオーバサンプリングフィ
ルタとカスゲート接続された21次の第２のオーバサンプ
リングフィルタによって、第２図Ｃの様に第２次高調波
（44.1kHz×２）（12）の偶数次高調波をエリミネート
する。こゝで第４次高調波（44.1kHz×４）（14）はデ
ジタル−アナログ変換した後に付加する第３図Ｄの破線
（15）で示すアナログ用の低域通過フィルタが有する周
波数特性によってエリミネートされるため、こゝでは除
去しない。

即ち、第１及び第２のオーバサンプリングフィルタによ
って第３図Ｄに示すように基本波及び第2,第３次高調波
はアッテネート或はエリミネートされる。

この様なデジタルフィルタICは第４図の（16）に示され
る。T₁〜T₂₃はICの入出力端子を示すもので、入力回路
（17）には入力端子T₂からデータDin（８）がシリアル
に入力されてエクスクルーシブ・オアゲート回路EORの
一方の入力端に加えられ、入力端子T₁には位相反転用制
御信号（18）が加えられ、エクスクルーシブ・オアゲー
ト回路EORの他方の入力端に加えられる。エクスクルー
シブ・オアゲート回路EORの出力は、位相反転制御信号
（18）が“H"レベルなら反転、“L"レベルなら非反転と
云う様に逆性が変えられる。デジタルフィルタIC（16）
の出力端子T₂₀に接続されるデジタル−アナログ変換回
路（以下D/Aと記す）は電圧出力タイプと電源出力タイ
プがあり、電圧出力タイプのD/Aを用いてデータDinが正
相となる様なシステムで電流出力タイプのD/Aを用いる
と出力が逆相となり、その逆も同様となるためにD/Aの
選択に制約があったが、この入力端子T₁を付加すること
でA/Dの選択制約がなくなる。CDプレーヤ等ではすべて
のビットが０或は１の場合になるべく零の大きさに近い
表現となる「２の補数」（２′s compliment）と呼ぶ２
進数表示が行なわれているために、全てのビットを反転
すればデータの極性が反転される性質を利用すること
で、オーディオ出力の極性が位相反転用制御信号で簡単
に切換えが出来る用になされている。

エクスクルーシブ・オアゲート回路EORからのシリアル
データは直列−並列変換回路SPを通じてパラレルデータ
としてエラー訂正回路（21）に与えられる。

尚、入力回路（17）の入力端子T₃,T₄にはビットクロッ
ク（19）と入力デジタルオーディオ信号中の左右信号判
別クロック（20）に加えられている。この左右信号判別
クロック（20）はタイミング発振回路（22）にも加えら
れている。

エラー訂正回路（21）の入力端子T₅からはエラーフラグ
（23）か与えられて、データ（８）はエラー訂正が行な
われるが実際には乗算回路／アキュムレータ（３）で乗
算して種々のエラー補正がなされる。第１のスイッチン
グ手段（25）は接点a,b,cが示されている電子スイッチ
を可とし、一方の切換通路ｂ−ａを通じてデータを記憶
するメモリ（RAM）（24）に入力される。このデータRAM
（24）は83次用のデータRAM（24a）と21次用のデータRA
M（24b）を有し、これらのデータRAM出力は第１図で述
べた乗算回路（３）に加えられる。この乗算回路（３）
にはアキュムレータを含み、係数ROM（26）からの係数K
₁,K₂列が第２のスイッチング手段（27）の一方の切換通
路ｂ−ａを介して乗算回路（３）のアキュムレータに入
力される。

係数ROM（26）内にも83次用と21次用の係数ROM（26
a），（26b）を有する。

係数ROM（26）には周波数特性の補正の有無に応じて二
種類の係数K₁,K₂列が用意されていてこれら係数を切り
換える係数切換信号（28），（29）が必要に応じて端子
T₁₆,T₁₇に加えられ係数ROM（26）内にメモリされた係数
を切り換える様になされている。尚、乗算回路／アキュ
ムレータ（３）には入力端子T₁₈,T₁₉を有し、入力端子T
₁₈にはオフセット用信号（30）が入力され、入力端子T
₁₉には零レベル±１％オフセット信号（31）が加えられ
る。

オーバロードリミッタ回路（32）の出力は、ライン（3
4）を通じ第１のスイッチング手段の他の切換通路ｃ→
ａを介してデータRAMに戻される。

出力回路（33）の入力端子T₆にはミュート信号（35）
が、入力端子T₇にはシリアル／パラレルデータ切換信号
（36）が、入力端子T₆にはフォーマット切換信号（37）
が、入力端子T₉には16ビット/18ビット切換信号（38）
が夫々加えられる様になされている。

又、出力回路（33）の出力端子T₂₀にはD₁〜D₁₆で示すデ
ータとビットクロック及びワードクロック（39）が、出
力端子T₂₁には左右（L,R）クロック（40）が、出力端子
T₂₂には左アパーチャクロック（41）が、出力端子T₂₃に
は右アパーチャクロック（42）が夫々出力される。

こゝで、左右アパーチャクロック（41）（42）はサンプ
リングホールド回路を制御するためのクロックであり、
ワードクロックはLRクロック周波数の２倍である。

尚、タイミング発振回路（22）の入力端子T₁₀は電源投
入時に入出力、LRクロックの位相合せのための初期化信
号（42）が、入力端子T₁₃には水晶入力信号（45）が入
力され、出力端子T₁₁にはシステムクロック（43）が、
出力端子T₁₂には水晶出力信号（44）が取り出せる。

更に第１図で述べたアップダウンカウンタ回路（２）が
設けられて第２のスイッチング手段（27）の他の切換通
路ｃ→ａを通じて係数信号（2a）が乗算回路／アキュム
レータ（３）に加えられ、入力端子T₁₄からソフトミュ
ート信号（６）がアップダウンカウンタ（２）に加えら
れ、入力端子T₁₅からのホールド信号（７）はオアゲー
ト回路ORの一方の入力に加えられる。更にオアゲート回
路ORの他方の入力にはタイミング発生回路（22）からの
カウントクロック（46）が加えられる。

オアゲート回路ORの出力はアップダウンカウンタ（２）
のクロック端子CKに加えられている。

叙上の構成に於いて、デジタルフィルタとしての機能を
行なう場合は第１及び第２のスイッチング手段（25），
（27）は一方の切換通路ａ−ｂ側に接し、データ（８）
は乗算回路／アキュムレータ（３）を用いて前のプロセ
スでエラー訂正が施されて、データRAM（24）に蓄積し
たデータについて第83次のフィルタリングを行うために
83次RAM（24a）の出力を乗算回路（３）に加え係数ROM
の83次用係数K₁列をこのデータを掛け合せてL,Rのデー
タ信号について夫々22回、計44回の乗算を行なう。この
結果第３図Ｂの如きフィルタリングが行なわれる。

この様な乗算結果をライン（34）と、第１のスイッチ手
段（25）の他の切換通路ｃ−ａを通じてデータRAM（2
4）に加え、更に、21次RAM（24a）出力を乗算回路／ア
キュムレータ（３）に加えて21次係数ROMに記憶させて
いる係数列と再び乗算を行なう。この乗算もL,Rのデー
タ信号について夫々22回、計44回行なわれて、第３図Ｃ
に示す如きフィルタリングが行なわれ、出力回路（33）
出力には第３図Ｄに示す様な特性を有するデータが得ら
れる。上述の乗算回路／アキュムレータ（３）はCDのデ
ータ１周期である22μｓの間に96回の乗算が可能であ
り、96−88＝８回の乗算を行う余裕がある。

本発明のソフトミューティング動作を行う場合にはL,R
のデータを各１回、計２回乗算させるだけでよく、第２
のスイッチング手段（27）を他方の切換通路ｃ−ａ側と
なし、アップダウンカウンタ（２）に加えられるソフト
ミュート信号（６）により、アップ又はダウンカウント
の切換がなされ、クロック信号によって漸減或は漸増す
る係数信号（2a）に対応するカウントダウン又はカウン
トアップするカウント値を出力する。この様な係数信号
（2a）はL,Rデータと掛け合されて、第２図A,Bに示す様
なL,Rのデータに応じたフェードイン或はフェードアウ
トがなされてオーバロードリミット回路（32）及び出力
回路（33）を通じて出力端子T₂₀にデータが出力され、
図示しないD/Aによりアナログ変換されてアナログ段に
設けた低域通過濾波器により第３図Ｄに示す第４次の周
波数スペクトラム成分が除去される。

この様に本発明ではフィルタリング或はエラー訂正用の
乗算回路／アキュムレータをミューティング時のフェー
ドイン或はフェードアウト等に兼用して利用出来るため
にミューティング時のクリック除去と同時に乗算回路の
共用によりスペースの省略化、コストの低減化が大き
く、更にソフトミューティングオフ時には第１図で詳記
した様に入力データは係数と乗算せずにパイパスさせる
ことが簡単に行なえるので再量子化が防げる。

尚、本発明は上述の実施例に限定されずに本発明の要旨
を逸脱しない範囲で種々の変形が可能であることは勿論
である。

〔発明の効果〕

本発明は叙上の如く構成したので、デジタルオーディオ
機器に於いて、信号の中断，再生開始時或は切換え時に
発生するクリック音をデジタルデータ系路で防止するこ
とが出来る。然もデジタルフィルタICに用いられている
乗算回路を利用することが出来るのでスペースの省略
化，コストの低減化が大きく、ソフトミューティングオ
フ時には再量子化が防止出来る等多くの特徴を有する。

【図面の簡単な説明】

第１図は本発明のデジタルオーディオ信号減衰装置の系
統図、第２図は第１図の構成で得られる本発明のオーデ
ィオ信号波形図、第３図は本発明のデジタルオーディオ
信号減衰装置を説明するためのオーバサンプリングフィ
ルタ特性図、第４図は本発明に用いるデジタルフィルタ
集積回路の系統図、第５図は従来のデータの中断又は切
換時のオーディオ信号波形図である。 （２）はアップダウンカウンタ、（３）は乗算回路、
（４）は制御回路、（５）はスイッチング手段、ORはオ
アゲート回路、（６）はソフトミュート信号、（７）は
ホールド信号、（８）は入力デジタルオーディオ信号、
（46）はカウントクロックである。

Claims (1)

【特許請求の範囲】
1. 【請求項１】乗算回路と、 係数が漸次増大或は減少する様になされた係数信号発生
   用のアップ・ダウンカウンタとを有し、 上記乗算回路はデジタルフィルタの乗算回路を兼用して
   成り、 上記乗算回路において、入力デジタルオーディオ信号と
   上記アップ・ダウンカウンタの係数信号とを乗算するよ
   うにしてなることを特徴とするデジタルオーディオ信号
   の減衰装置。