JPH0774977B2 - 電圧源 - Google Patents
電圧源Info
- Publication number
- JPH0774977B2 JPH0774977B2 JP63508408A JP50840888A JPH0774977B2 JP H0774977 B2 JPH0774977 B2 JP H0774977B2 JP 63508408 A JP63508408 A JP 63508408A JP 50840888 A JP50840888 A JP 50840888A JP H0774977 B2 JPH0774977 B2 JP H0774977B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistor
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は電圧源回路に関し、詳しくは、その回路に使用
するトランジスタのしきい値電圧に依存した特定の電圧
を供給する電圧源回路に関する。
するトランジスタのしきい値電圧に依存した特定の電圧
を供給する電圧源回路に関する。
背景技術 このような回路は、特定の電圧を与えることが有利であ
るCMOS ICの分野で特に有用であり、この特定電圧の値
はこの回路に使用されるトランジスタのしきい値電圧VT
に比例する。このトランジスタはｎチャンネルの電界効
果トランジスタまたはｐチャンネルの電界効果トランジ
スタのいずれでも可能である。適用例の１つは論理回路
であり、ここでは、回路中のトランジスタをスイッチす
るため、しきい値電圧によって決まる電圧が必要とさ
れ、その結果、論理的な決定がこの回路によって行われ
る。他の適用例はセンシング増幅器であり、この場合増
幅器の入力に接続されている線は、この増幅器の感度を
改善するため、しきい値電圧に比例した電圧によってあ
らかじめ充電される。
るCMOS ICの分野で特に有用であり、この特定電圧の値
はこの回路に使用されるトランジスタのしきい値電圧VT
に比例する。このトランジスタはｎチャンネルの電界効
果トランジスタまたはｐチャンネルの電界効果トランジ
スタのいずれでも可能である。適用例の１つは論理回路
であり、ここでは、回路中のトランジスタをスイッチす
るため、しきい値電圧によって決まる電圧が必要とさ
れ、その結果、論理的な決定がこの回路によって行われ
る。他の適用例はセンシング増幅器であり、この場合増
幅器の入力に接続されている線は、この増幅器の感度を
改善するため、しきい値電圧に比例した電圧によってあ
らかじめ充電される。
したがって、本発明の目的は、使用するトランジスタの
しきい値電圧に依存した電圧を発生する電圧源回路を提
供することである。
しきい値電圧に依存した電圧を発生する電圧源回路を提
供することである。
発明の開示 上記目的を達成するため、本発明に従った電圧源回路
は、入力および出力を有し第１基準電位線に接続された
電流ミラー；電流ミラーの入力に接続された基準電流
源；ならびに電流ミラーの出力に接続された第１電流電
極、第２基準電位線に接続された第２電流電極、および
基準電流に依存する電圧を第１電流電極において発生す
るように接続された制御電極を有するバイアス・トラン
ジスタ；によって構成され、前記電流ミラー出力は当該
電圧源回路の出力を形成する。
は、入力および出力を有し第１基準電位線に接続された
電流ミラー；電流ミラーの入力に接続された基準電流
源；ならびに電流ミラーの出力に接続された第１電流電
極、第２基準電位線に接続された第２電流電極、および
基準電流に依存する電圧を第１電流電極において発生す
るように接続された制御電極を有するバイアス・トラン
ジスタ；によって構成され、前記電流ミラー出力は当該
電圧源回路の出力を形成する。
基準電流源は、前記電流ミラー入力に接続された第１電
流電極、前記第２基準電位線に接続された第２電流電極
および入力基準電圧を受け入れるための制御電極を有す
るトランジスタによって構成されることが好ましい。
流電極、前記第２基準電位線に接続された第２電流電極
および入力基準電圧を受け入れるための制御電極を有す
るトランジスタによって構成されることが好ましい。
以下にさらに詳しく説明するように、バイアス・トラン
ジスタの制御電極は、入力基準電圧または電流ミラー出
力における電圧レベルのいずれかが入力されるように接
続可能であり、どちらに接続するかは電圧源回路から出
力される要求電圧によって決まる。
ジスタの制御電極は、入力基準電圧または電流ミラー出
力における電圧レベルのいずれかが入力されるように接
続可能であり、どちらに接続するかは電圧源回路から出
力される要求電圧によって決まる。
図面の簡単な説明 第１図は、本発明による電圧源回路の基本的な実施例を
示す回路図である。
示す回路図である。
第２図は、本発明による電圧源回路の他の実施例を示す
回路図である。
回路図である。
発明を実施するための最良の形態 本発明は、以下に述べる図面を参照することによってさ
らに詳しく説明される。
らに詳しく説明される。
第１図は、ｎチャンネル・トランジスタのしきい値電圧
によって決まる電圧を与える電圧源回路の回路図を示
す。この回路は、ｐチャンネル・トランジスタM2とM3に
よって構成される電流ミラーによって構成され、各トラ
ンジスタの電流電極の１つは電源線VDDに接続される。
トランジスタM2はダイオード結合されて第２電流電極は
自己のゲート電極に接続され、このゲート電極はまたト
ランジスタM3のゲート電極に接続される。電極ミラーへ
の入力は、トランジスタM2の第２電流電極によって構成
され、この第２電流電極はｎチャンネル・トランジスタ
M1の第１電流電極に接続される。このトランジスタの第
２電流電極はアース基準電位線に接続され、ゲート電極
は入力基準電圧VREFを入力するように接続される。
によって決まる電圧を与える電圧源回路の回路図を示
す。この回路は、ｐチャンネル・トランジスタM2とM3に
よって構成される電流ミラーによって構成され、各トラ
ンジスタの電流電極の１つは電源線VDDに接続される。
トランジスタM2はダイオード結合されて第２電流電極は
自己のゲート電極に接続され、このゲート電極はまたト
ランジスタM3のゲート電極に接続される。電極ミラーへ
の入力は、トランジスタM2の第２電流電極によって構成
され、この第２電流電極はｎチャンネル・トランジスタ
M1の第１電流電極に接続される。このトランジスタの第
２電流電極はアース基準電位線に接続され、ゲート電極
は入力基準電圧VREFを入力するように接続される。
電圧源回路の本実施例において、入力基準電圧VREFはｎ
チャンネルトランジスタのしきい値電圧VTの２倍に設定
される。したがって、 VREF＝2VT ・・・・・・・・（０） 一般に、しきい値電圧VTを有し、電圧Ｖによってバイア
スされるトランジスタに流れる電流Ｉは、次式て与えら
れる。
チャンネルトランジスタのしきい値電圧VTの２倍に設定
される。したがって、 VREF＝2VT ・・・・・・・・（０） 一般に、しきい値電圧VTを有し、電圧Ｖによってバイア
スされるトランジスタに流れる電流Ｉは、次式て与えら
れる。
Ｉ＝Ｋ（Ｖ−VT）２ ここでＫはトランジスタのゲイン定数、トランジスタM1
を流れる電流は、 I1＝K1（2VT−VT）２＝K1VT 2 ・・・・・・・・（１） である。これは電流ミラーに対する電流入力であり、ト
ランジスタM3を流れるミラーからの電流出力は、 I3＝xI1＝xK1VT 2 ・・・・・（２） ここでＸはトランジスタM2およびM3の幾何学比によって
決定される定数である。
を流れる電流は、 I1＝K1（2VT−VT）２＝K1VT 2 ・・・・・・・・（１） である。これは電流ミラーに対する電流入力であり、ト
ランジスタM3を流れるミラーからの電流出力は、 I3＝xI1＝xK1VT 2 ・・・・・（２） ここでＸはトランジスタM2およびM3の幾何学比によって
決定される定数である。
電流ミラーの出力はｎチャンネル・バイアス・トランジ
スタM4のドレインに接続され、このドレインは電圧源回
路の出力を形成する。トランジスタM4のソースはアース
基準電位線に接続され、トランジスタM4のゲートは、自
己のドレインまたはトランジスタM1のゲート電極のいず
れかに接続され、これは電圧源回路から要求される出力
電圧によって決まる。
スタM4のドレインに接続され、このドレインは電圧源回
路の出力を形成する。トランジスタM4のソースはアース
基準電位線に接続され、トランジスタM4のゲートは、自
己のドレインまたはトランジスタM1のゲート電極のいず
れかに接続され、これは電圧源回路から要求される出力
電圧によって決まる。
もしトランジスタM4のゲート電極が自己のドレインに接
続された場合、このトランジスタのドレイン・ソース間
電圧V4は以下のように求められる。
続された場合、このトランジスタのドレイン・ソース間
電圧V4は以下のように求められる。
I3＝K4（V4−VT）２ ・・・・・（３） 上式を変形すると、次式が与えられる。
上式のI3に（２）式を代入すると、 したがって、出力電圧V4は、xK1/K4を適当に選ぶことに
よって、VTに対する１より大きい所定の比率にすること
ができる。
よって、VTに対する１より大きい所定の比率にすること
ができる。
同様に、もしトランジスタM4のゲート電極がトランジス
タM1のゲート電極に接続された場合、トランジスタM4は
ドライオード領域で動作させることができる。この場
合、出力電圧V4は次式で与えられる。
タM1のゲート電極に接続された場合、トランジスタM4は
ドライオード領域で動作させることができる。この場
合、出力電圧V4は次式で与えられる。
I3＝K4｛２（2VT−VT）V4−V4 2｝ ＝K4（2VTV4−V4 2） ・・（６） 上式に（２）式を代入しI3を消去すると V4 2−2VTV4＋xK1VT 2/K4＝０ ・・・・（７） よって次式を得る。
これにより、出力電圧V4は、ｘ、K1およびK4を適当に選
ぶことによりしきい値電圧VTより低くすることができる
ことが理解できる。
ぶことによりしきい値電圧VTより低くすることができる
ことが理解できる。
したがって、トランジスタM4のゲート電極をトランジス
タM1のゲート電極に接続することによって、比V4/VTは
１未満であり、トランジスタM4のゲート電極をトランジ
スタM4のドレイン電極に接続することによって比V4/VT
は１よりも大きくなる。
タM1のゲート電極に接続することによって、比V4/VTは
１未満であり、トランジスタM4のゲート電極をトランジ
スタM4のドレイン電極に接続することによって比V4/VT
は１よりも大きくなる。
上述の計算はVREF＝2VTとして行われたが、VREFは（ｎ
＋１）・VTのいずれの値を用いても同様の結果が得られ
る。この場合、 I1＝K1｛（ｎ＋１）VT−VT｝２ ＝K1（nVT）２ ・・・・・・・（９） トランジスタM4のゲート電極を自己のドレイン電極に接
続することによって、（２）、（３）式と同様に次式を
得る。
＋１）・VTのいずれの値を用いても同様の結果が得られ
る。この場合、 I1＝K1｛（ｎ＋１）VT−VT｝２ ＝K1（nVT）２ ・・・・・・・（９） トランジスタM4のゲート電極を自己のドレイン電極に接
続することによって、（２）、（３）式と同様に次式を
得る。
I3xI1＝xK1（nVT）２ ＝K4（V4−VT）２ したがって、 トランジスタM1に電流を発生させるためには、ｎはＯよ
り大きくなくてはならない。しかしVREFが直列に接続さ
れたダイオード接続トランジスタによって発生された場
合、比VREF/VTを２より（すなわち３または４または５
以上）大きくするために電源電圧VDDを高くする必要が
ある。したがって、便宜上VREF＝2VTに設定すると、便
利である。
り大きくなくてはならない。しかしVREFが直列に接続さ
れたダイオード接続トランジスタによって発生された場
合、比VREF/VTを２より（すなわち３または４または５
以上）大きくするために電源電圧VDDを高くする必要が
ある。したがって、便宜上VREF＝2VTに設定すると、便
利である。
ほぼ2VTの値を有する電圧VREFが発生されている１つの
回路を第２図に示す。この図において、トランジスタＭ
ないしM4は第１図のそれと同等で、これの出力電圧はV4
である。基準電圧VREF＝V1は電圧供給線VDDと基準電位
線との間に直列に接続された、抵抗Ｒおよびトランジス
タM01およびM02によって発生される。しかし、この基準
電圧VREFは、ダイオード結合されているトランジスタM0
1およびM02のために正確に2VTにならない。これらにか
かる電圧は次式で与えられる。
回路を第２図に示す。この図において、トランジスタＭ
ないしM4は第１図のそれと同等で、これの出力電圧はV4
である。基準電圧VREF＝V1は電圧供給線VDDと基準電位
線との間に直列に接続された、抵抗Ｒおよびトランジス
タM01およびM02によって発生される。しかし、この基準
電圧VREFは、ダイオード結合されているトランジスタM0
1およびM02のために正確に2VTにならない。これらにか
かる電圧は次式で与えられる。
ここでI0はトランジスタM01およびM02を流れる電流、K0
はこれらのゲイン定数。
はこれらのゲイン定数。
I0もK0もどちらも一定の値を有するとは考えられない
が、I0は電源電圧VDDによって決まり、K0はプロセス・
パラメータおよび温度の関数である。第１図の回路にお
いて（０）式を参照して、電圧V1によって制御される電
流I3は次式で与えられる。
が、I0は電源電圧VDDによって決まり、K0はプロセス・
パラメータおよび温度の関数である。第１図の回路にお
いて（０）式を参照して、電圧V1によって制御される電
流I3は次式で与えられる。
この電流はトランジスタM4に供給される。
電流ＩをxK1VT 2と正確に等しい値にするためには、電流
I3は次式の値で減算しなくてはならない。
I3は次式の値で減算しなくてはならない。
第２図に示すように、この値の電流は、別のトランジス
タM5、M6およびM7を使用してI3から減じることができ
る。トランジスタM5、およびM7はアース基準電位線と電
流ミラーの出力との間に直列に接続され、この電流ミラ
ーはトランジスタM3およびM4によって構成される。トラ
ンジスタM5のゲートはトランジスタM1のゲートに接続さ
れ、トランジスタM7のゲートはトランジスタM01およびM
02の接続点に接続される。トランジスタM6はアース基準
電位線と電流ミラーの入力との間に接続され、トランジ
スタM6のゲートはトランジスタM7のゲートに接続され
る。
タM5、M6およびM7を使用してI3から減じることができ
る。トランジスタM5、およびM7はアース基準電位線と電
流ミラーの出力との間に直列に接続され、この電流ミラ
ーはトランジスタM3およびM4によって構成される。トラ
ンジスタM5のゲートはトランジスタM1のゲートに接続さ
れ、トランジスタM7のゲートはトランジスタM01およびM
02の接続点に接続される。トランジスタM6はアース基準
電位線と電流ミラーの入力との間に接続され、トランジ
スタM6のゲートはトランジスタM7のゲートに接続され
る。
トランジスタM7は広いチャンネルを有し、電圧フォロワ
として働く。トランジスタM7の出力電圧V5は次式で与え
られる。
として働く。トランジスタM7の出力電圧V5は次式で与え
られる。
トランジスタM5を流れ、トライオード領域で動作する電
流I5は次式で与えられる。
流I5は次式で与えられる。
上式に（13）式を代入して次式が得られる。
K5を次のように設定する。
K5＝2xK1 上式を（14）式に代入し、次式が得られる。
ここでI3からI5を減じると次式が得られる。
I3−I5＝xK1（VT 2−2I0/K0） ・・（16） これはxK1VT 2の必要な値に近いが、比V4/VTを非常に正
確に実現するためには、2I0/K0の項をさらに打ち消す必
要がある。
確に実現するためには、2I0/K0の項をさらに打ち消す必
要がある。
このことは、電流I1にトランジスタM6を流れる電流I6を
加えることによって実現できる。K6−2K1と設定するこ
とにより次式が得られる。
加えることによって実現できる。K6−2K1と設定するこ
とにより次式が得られる。
I4＝ｘ（I1＋I6）−I5＝xK1VT 2 ・・（17） トランジスタM4に流れる電流I4は必要とされる値を有
し、次式による電圧を発生する。
し、次式による電圧を発生する。
上式はトランジスタM4のゲートが自己のドレインに接続
される場合であり、さらに、 上式はトランジスタM4のゲートがトランジスタM1のゲー
トに接続される場合の電圧を示す。
される場合であり、さらに、 上式はトランジスタM4のゲートがトランジスタM1のゲー
トに接続される場合の電圧を示す。
上述の説明は、本発明による回路の実施例を参照し、電
圧は本発明の回路で発生され、この電圧値はｎチャンネ
ルトランジスタのしきい値電圧に比例している。ｐチャ
ンネルトランジスタのしきい値電圧に比例して電圧を発
生させるために、上述の回路に相補的な回路を使用する
ことが可能である。
圧は本発明の回路で発生され、この電圧値はｎチャンネ
ルトランジスタのしきい値電圧に比例している。ｐチャ
ンネルトランジスタのしきい値電圧に比例して電圧を発
生させるために、上述の回路に相補的な回路を使用する
ことが可能である。
Claims (6)
- 【請求項１】用いるトランジスタのしきい値電圧（VT）
に比例した電圧を出力（OUT）に発生させる電圧源回路
であって： 入力および出力を有し、第１基準電位線（VDD）に接続
された電流ミラー（M2,M3）； しきい値電圧に比例した入力基準電圧（VREF）を受け、
しきい値電圧に依存した基準電流を前記電流ミラー入力
に供給する基準電流源（M1）；ならびに 前記電流ミラー出力に接続された第１電流電極と、第２
基準電位線に接続された第２電流電極と、前記入力基準
電圧を受けるように接続された制御電極とを有し、前記
基準電流に依存した電圧を前記第１電流電極において発
生するバイアス・トランジスタ（M4）； によって構成され、該バイアス・トランジスタの第１電
流電極が当該電圧源回路の出力（OUT）を形成すること
を特徴とする電圧源回路。 - 【請求項２】用いるトランジスタのしきい値電圧（VT）
に比例した電圧を出力（OUT）に発生させる電圧源回路
であって： 入力および出力を有し、第１基準電位線（VDD）に接続
された電流ミラー（M2,M3）； しきい値電圧に比例した入力基準電圧（VREF）を受け、
しきい値電圧に依存した基準電流を前記電流ミラー入力
に供給する基準電流源（M1）；ならびに 前記電流ミラー出力に接続された第１電流電極と、第２
基準電位線に接続された第２電流電極と、前記第１電流
電極に接続された制御電極とを有し、前記基準電流に依
存した電圧を前記第１電流電極において発生するバイア
ス・トランジスタ（M4）； によって構成され、該バイアス・トランジスタの第１電
流電極が当該電圧源回路の出力（OUT）を形成すること
を特徴とする電圧源回路。 - 【請求項３】前記基準電流原は、前記電流ミラー入力に
接続された第１電流電極と、前記第２基準電位線に接続
された第２電流電極と、前記入力基準電圧（VREF）を受
けるための制御電極とを有するトランジスタ（M1）によ
って構成される； ことを特徴とする請求項１または２記載の電圧源回路。 - 【請求項４】前記入力基準電圧の値は、しきい値電圧の
実質的に２倍であり、第２ダイオード接合トランジスタ
（M02）を介して前記第２基準電位線に接続された第１
ダイオード接合トランジスタ（M01）のゲート電極にお
いてもたらされる； ことを特徴とする請求項３記載の電圧源回路。 - 【請求項５】電圧源回路の出力電圧をしきい値電圧に比
例するよう出力電圧を修正するため、電流ミラーの入力
および出力における電流を調整する調整手段（M5,M6,M
7）； をさらに含むことを特徴とする請求項４記載の電圧源回
路。 - 【請求項６】前記調整手段は、第１調整トランジスタ
（M7）と第２調整トランジスタ（M5）とから構成され、
第１調整トランジスタは前記電流ミラー出力と第２調整
トランジスタの第１電流電極との間に直列に接続され、
第２調整トランジスタは前記第２基準電位線に接続され
た第２電流電極と前記入力基準電圧（VREF）を受けるよ
う接続されたゲート電極とを有し、前記第１調整トラン
ジスタのゲート電極は前記第２ダイオード接合トランジ
スタ（M02）のゲート電極に接続され、電流ミラー出力
において発生する電流から調整電流を減じる； ことを特徴とする請求項５記載の電圧源回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8800703 | 1988-01-13 | ||
| GB8800703A GB2214333B (en) | 1988-01-13 | 1988-01-13 | Voltage sources |
| PCT/EP1988/000940 WO1989006837A1 (en) | 1988-01-13 | 1988-10-20 | Voltage sources |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02502136A JPH02502136A (ja) | 1990-07-12 |
| JPH0774977B2 true JPH0774977B2 (ja) | 1995-08-09 |
Family
ID=10629879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63508408A Expired - Lifetime JPH0774977B2 (ja) | 1988-01-13 | 1988-10-20 | 電圧源 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5027054A (ja) |
| EP (1) | EP0354932B1 (ja) |
| JP (1) | JPH0774977B2 (ja) |
| DE (1) | DE3886744T2 (ja) |
| GB (1) | GB2214333B (ja) |
| WO (1) | WO1989006837A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950010284B1 (ko) * | 1992-03-18 | 1995-09-12 | 삼성전자주식회사 | 기준전압 발생회로 |
| US5349286A (en) * | 1993-06-18 | 1994-09-20 | Texas Instruments Incorporated | Compensation for low gain bipolar transistors in voltage and current reference circuits |
| US5793247A (en) * | 1994-12-16 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Constant current source with reduced sensitivity to supply voltage and process variation |
| US5581209A (en) * | 1994-12-20 | 1996-12-03 | Sgs-Thomson Microelectronics, Inc. | Adjustable current source |
| US5596297A (en) * | 1994-12-20 | 1997-01-21 | Sgs-Thomson Microelectronics, Inc. | Output driver circuitry with limited output high voltage |
| US5598122A (en) * | 1994-12-20 | 1997-01-28 | Sgs-Thomson Microelectronics, Inc. | Voltage reference circuit having a threshold voltage shift |
| US6132625A (en) | 1998-05-28 | 2000-10-17 | E. I. Du Pont De Nemours And Company | Method for treatment of aqueous streams comprising biosolids |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60243715A (ja) * | 1984-10-24 | 1985-12-03 | Hitachi Ltd | 電子装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3823332A (en) * | 1970-01-30 | 1974-07-09 | Rca Corp | Mos fet reference voltage supply |
| FR2454651A1 (fr) * | 1979-04-20 | 1980-11-14 | Radiotechnique Compelec | Generateur de tension constante pour circuits integres |
| GB2090442B (en) * | 1980-12-10 | 1984-09-05 | Suwa Seikosha Kk | A low voltage regulation circuit |
| EP0084021A1 (en) * | 1981-05-18 | 1983-07-27 | Mostek Corporation | Reference voltage circuit |
| JPS6091425A (ja) * | 1983-10-25 | 1985-05-22 | Sharp Corp | 定電圧電源回路 |
| JPH0690656B2 (ja) * | 1985-01-24 | 1994-11-14 | ソニー株式会社 | 基準電圧の形成回路 |
| US4588941A (en) * | 1985-02-11 | 1986-05-13 | At&T Bell Laboratories | Cascode CMOS bandgap reference |
| JPS6269719A (ja) * | 1985-09-24 | 1987-03-31 | Toshiba Corp | レベル変換論理回路 |
| US4751463A (en) * | 1987-06-01 | 1988-06-14 | Sprague Electric Company | Integrated voltage regulator circuit with transient voltage protection |
-
1988
- 1988-01-13 GB GB8800703A patent/GB2214333B/en not_active Expired - Lifetime
- 1988-10-20 JP JP63508408A patent/JPH0774977B2/ja not_active Expired - Lifetime
- 1988-10-20 WO PCT/EP1988/000940 patent/WO1989006837A1/en active IP Right Grant
- 1988-10-20 DE DE88909205T patent/DE3886744T2/de not_active Expired - Fee Related
- 1988-10-20 EP EP88909205A patent/EP0354932B1/en not_active Expired - Lifetime
- 1988-10-20 US US07/415,210 patent/US5027054A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60243715A (ja) * | 1984-10-24 | 1985-12-03 | Hitachi Ltd | 電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02502136A (ja) | 1990-07-12 |
| GB2214333A (en) | 1989-08-31 |
| EP0354932A1 (en) | 1990-02-21 |
| DE3886744D1 (de) | 1994-02-10 |
| GB2214333B (en) | 1992-01-29 |
| DE3886744T2 (de) | 1994-04-28 |
| WO1989006837A1 (en) | 1989-07-27 |
| GB8800703D0 (en) | 1988-02-10 |
| EP0354932B1 (en) | 1993-12-29 |
| US5027054A (en) | 1991-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744999A (en) | CMOS current source circuit | |
| US8878511B2 (en) | Current-mode programmable reference circuits and methods therefor | |
| JP2689708B2 (ja) | バイアス電流制御回路 | |
| US6529066B1 (en) | Low voltage band gap circuit and method | |
| US6160393A (en) | Low power voltage reference circuit | |
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| KR20090126812A (ko) | 기준 전압 발생 장치 및 방법 | |
| US4318040A (en) | Power supply circuit | |
| US5545978A (en) | Bandgap reference generator having regulation and kick-start circuits | |
| KR20110093684A (ko) | 기준 전류 또는 전압을 생성하는 회로들 및 방법들 | |
| JPS6240756A (ja) | 半導体装置 | |
| US20060125460A1 (en) | Reference current generator | |
| JP3940964B2 (ja) | 電位−電流変換器 | |
| JP2804162B2 (ja) | 定電流定電圧回路 | |
| US6326855B1 (en) | Voltage-to-current converter circuit with independent and adjustable compensation for process, voltage, and temperature | |
| US5543745A (en) | Voltage controlled current source and bias generation circuit using such current source | |
| JPS5925243B2 (ja) | 定電流源 | |
| JPH0774977B2 (ja) | 電圧源 | |
| KR920010237B1 (ko) | 증폭회로 | |
| US10503197B2 (en) | Current generation circuit | |
| KR19980043784A (ko) | 외부전압에 둔감한 백바이어스전압 레벨 감지기 | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| JP3531129B2 (ja) | 電源回路 | |
| JP2000175441A (ja) | チャージポンプ回路 | |
| JP2001028540A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 14 |