JPH077433A - スイッチング周波数同期型ａ／ｄ変換器 - Google Patents
スイッチング周波数同期型ａ／ｄ変換器Info
- Publication number
- JPH077433A JPH077433A JP19967193A JP19967193A JPH077433A JP H077433 A JPH077433 A JP H077433A JP 19967193 A JP19967193 A JP 19967193A JP 19967193 A JP19967193 A JP 19967193A JP H077433 A JPH077433 A JP H077433A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- switching
- switching frequency
- power supply
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】本発明は、スイッチング周波数の変化に同期し
て積分時間を、スイッチング周波数の逆数の整数倍に自
動的に可変する。 【構成】アナログ入力信号を積分型Ａ／Ｄ変換器(1) に
よりディジタル出力信号に変換する際、スイッチング電
源(2) のスイッチング周波数が積分型Ａ／Ｄ変換器(1)
の負荷等により変化すると、スイッチングノイズ除去手
段(3) によりスイッチング周波数に同期して積分型Ａ／
Ｄ変換器(1) の積分時間が可変される。これにより、ア
ナログ入力信号に重畳するスイッチングノイズは積分型
Ａ／Ｄ変換器(1) において除去される。
て積分時間を、スイッチング周波数の逆数の整数倍に自
動的に可変する。 【構成】アナログ入力信号を積分型Ａ／Ｄ変換器(1) に
よりディジタル出力信号に変換する際、スイッチング電
源(2) のスイッチング周波数が積分型Ａ／Ｄ変換器(1)
の負荷等により変化すると、スイッチングノイズ除去手
段(3) によりスイッチング周波数に同期して積分型Ａ／
Ｄ変換器(1) の積分時間が可変される。これにより、ア
ナログ入力信号に重畳するスイッチングノイズは積分型
Ａ／Ｄ変換器(1) において除去される。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源によ
り生じるスイッチングノイズを除去する機能を備えたス
イッチング周波数同期型Ａ／Ｄ変換器に関する。
り生じるスイッチングノイズを除去する機能を備えたス
イッチング周波数同期型Ａ／Ｄ変換器に関する。
【０００２】
【従来の技術】Ａ／Ｄ変換器には、スイッチング電源を
備えたものがある。このようなＡ／Ｄ変換器では、スイ
ッチング電源からのスイッチングノイズがアナログ入力
信号に重畳し、これがＡ／Ｄ変換誤差（ばらつき）の要
因となっている。
備えたものがある。このようなＡ／Ｄ変換器では、スイ
ッチング電源からのスイッチングノイズがアナログ入力
信号に重畳し、これがＡ／Ｄ変換誤差（ばらつき）の要
因となっている。
【０００３】このようなＡ／Ｄ変換誤差を無くすために
積分型のＡ／Ｄ変換器が用いられている。図５はかかる
Ａ／Ｄ変換器の構成図であって、積分型Ａ／Ｄ変換器１
及びスイッチング電源２を備えている。
積分型のＡ／Ｄ変換器が用いられている。図５はかかる
Ａ／Ｄ変換器の構成図であって、積分型Ａ／Ｄ変換器１
及びスイッチング電源２を備えている。
【０００４】アナログ入力信号が入力すると、この信号
はスイッチングノイズｎの重畳した信号ａ´となる。積
分型Ａ／Ｄ変換器１は、アナログ入力信号ａ´をディジ
タル出力信号に変換出力し、これとともにスイッチング
ノイズを除去する。
はスイッチングノイズｎの重畳した信号ａ´となる。積
分型Ａ／Ｄ変換器１は、アナログ入力信号ａ´をディジ
タル出力信号に変換出力し、これとともにスイッチング
ノイズを除去する。
【０００５】ここで、積分型Ａ／Ｄ変換器１によるスイ
ッチングノイズ除去を説明すると、積分型Ａ／Ｄ変換器
１には、スイッチングノイズｎを除去するためにその積
分時間Ｓがスイッチング電源２におけるスイッチング周
波数の逆数の整数倍に固定設定されている。これによ
り、図６に示すようにアナログ入力信号ａ´に対してス
イッチング周波数に同期して積分時間Ｓで積分を行う
と、Ａ部及びＢ部の面積とＣ部の面積とが等しくなり、
スイッチングノイズｎが除去される。
ッチングノイズ除去を説明すると、積分型Ａ／Ｄ変換器
１には、スイッチングノイズｎを除去するためにその積
分時間Ｓがスイッチング電源２におけるスイッチング周
波数の逆数の整数倍に固定設定されている。これによ
り、図６に示すようにアナログ入力信号ａ´に対してス
イッチング周波数に同期して積分時間Ｓで積分を行う
と、Ａ部及びＢ部の面積とＣ部の面積とが等しくなり、
スイッチングノイズｎが除去される。
【０００６】しかしながら、スイッチング電源２のスイ
ッチング周波数は、スイッチング電源２の入力電圧や積
分型Ａ／Ｄ変換器１の出力負荷に応じて変化するため、
上記の如く固定された積分時間Ｓでは、スイッチング周
波数の変化に応じてスイッチング周波数の逆数の整数倍
に設定することが困難である。このため、積分型Ａ／Ｄ
変換器１の積分時間Ａとスイッチング周波数との同期が
とれず、スイッチングノイズを除去することが困難とな
っている。
ッチング周波数は、スイッチング電源２の入力電圧や積
分型Ａ／Ｄ変換器１の出力負荷に応じて変化するため、
上記の如く固定された積分時間Ｓでは、スイッチング周
波数の変化に応じてスイッチング周波数の逆数の整数倍
に設定することが困難である。このため、積分型Ａ／Ｄ
変換器１の積分時間Ａとスイッチング周波数との同期が
とれず、スイッチングノイズを除去することが困難とな
っている。
【０００７】
【発明が解決しようとする課題】以上のように積分型Ａ
／Ｄ変換器１の積分時間Ａとスイッチング電源２のスイ
ッチング周波数との同期がとれず、スイッチングノイズ
を除去することが困難となっているそこで本発明は、ス
イッチング周波数の変化に同期して積分時間を、スイッ
チング周波数の逆数の整数倍に自動的に可変できるスイ
ッチング周波数同期型Ａ／Ｄ変換器を提供することを目
的とする。
／Ｄ変換器１の積分時間Ａとスイッチング電源２のスイ
ッチング周波数との同期がとれず、スイッチングノイズ
を除去することが困難となっているそこで本発明は、ス
イッチング周波数の変化に同期して積分時間を、スイッ
チング周波数の逆数の整数倍に自動的に可変できるスイ
ッチング周波数同期型Ａ／Ｄ変換器を提供することを目
的とする。
【０００８】又、本発明は、スイッチング周波数に同期
してＡ／Ｄ変換を行うことで、スイッチングノイズの影
響を減少して高精度、高安定度のＡ／Ｄ変換を得ること
ができるスイッチング周波数同期型Ａ／Ｄ変換器を提供
することを目的とする。
してＡ／Ｄ変換を行うことで、スイッチングノイズの影
響を減少して高精度、高安定度のＡ／Ｄ変換を得ること
ができるスイッチング周波数同期型Ａ／Ｄ変換器を提供
することを目的とする。
【０００９】
【課題を解決するための手段】請求項１によれば、スイ
ッチングノイズの重畳されたアナログ入力信号をディジ
タル出力信号に変換するとともにアナログ入力信号を積
分してスイッチングノイズを除去するＡ／Ｄ変換器にお
いて、スイッチング周波数に同期してアナログ入力信号
に対する積分時間を可変するスイッチングノイズ除去手
段を備えて上記目的を達成しようとするスイッチング周
波数同期型Ａ／Ｄ変換器である。
ッチングノイズの重畳されたアナログ入力信号をディジ
タル出力信号に変換するとともにアナログ入力信号を積
分してスイッチングノイズを除去するＡ／Ｄ変換器にお
いて、スイッチング周波数に同期してアナログ入力信号
に対する積分時間を可変するスイッチングノイズ除去手
段を備えて上記目的を達成しようとするスイッチング周
波数同期型Ａ／Ｄ変換器である。
【００１０】請求項２によれば、スイッチング電源から
電力供給を受けてアナログ入力信号をディジタル出力信
号に変換するＡ／Ｄ変換器と、スイッチング電源のスイ
ッチング周波数に同期してＡ／Ｄ変換器を動作制御する
変換制御手段とを備えて上記目的を達成しようとするス
イッチング周波数同期型Ａ／Ｄ変換器である。
電力供給を受けてアナログ入力信号をディジタル出力信
号に変換するＡ／Ｄ変換器と、スイッチング電源のスイ
ッチング周波数に同期してＡ／Ｄ変換器を動作制御する
変換制御手段とを備えて上記目的を達成しようとするス
イッチング周波数同期型Ａ／Ｄ変換器である。
【００１１】
【作用】請求項１によれば、アナログ入力信号を積分型
Ａ／Ｄ変換器によりディジタル出力信号に変換する際、
スイッチング電源のスイッチング周波数が積分型Ａ／Ｄ
変換器の負荷等により変化すると、スイッチングノイズ
除去手段によりスイッチング周波数に同期して積分型Ａ
／Ｄ変換器の積分時間が可変される。これにより、アナ
ログ入力信号に重畳するスイッチングノイズは積分型Ａ
／Ｄ変換器において除去される。
Ａ／Ｄ変換器によりディジタル出力信号に変換する際、
スイッチング電源のスイッチング周波数が積分型Ａ／Ｄ
変換器の負荷等により変化すると、スイッチングノイズ
除去手段によりスイッチング周波数に同期して積分型Ａ
／Ｄ変換器の積分時間が可変される。これにより、アナ
ログ入力信号に重畳するスイッチングノイズは積分型Ａ
／Ｄ変換器において除去される。
【００１２】請求項２によれば、スイッチング電源から
電力供給を受けてＡ／Ｄ変換器によりアナログ入力信号
をディジタル出力信号に変換する際に、このＡ／Ｄ変換
器では、スイッチング電源のスイッチング周波数に同期
してＡ／Ｄ変換動作を行う。これにより、Ａ／Ｄ変換時
の電源状態を、そのＡ／Ｄ変換周期毎に一定に保つこと
ができてスイッチングノイズの影響を減少できる。
電力供給を受けてＡ／Ｄ変換器によりアナログ入力信号
をディジタル出力信号に変換する際に、このＡ／Ｄ変換
器では、スイッチング電源のスイッチング周波数に同期
してＡ／Ｄ変換動作を行う。これにより、Ａ／Ｄ変換時
の電源状態を、そのＡ／Ｄ変換周期毎に一定に保つこと
ができてスイッチングノイズの影響を減少できる。
【００１３】
【実施例】以下、本発明の第１実施例について図面を参
照して説明する。図１はスイッチング周波数同期型Ａ／
Ｄ変換器の構成図である。積分型Ａ／Ｄ変換器１及びこ
の積分型Ａ／Ｄ変換器１や他の回路に電力を供給するス
イッチング電源２が備えられている。
照して説明する。図１はスイッチング周波数同期型Ａ／
Ｄ変換器の構成図である。積分型Ａ／Ｄ変換器１及びこ
の積分型Ａ／Ｄ変換器１や他の回路に電力を供給するス
イッチング電源２が備えられている。
【００１４】スイッチングノイズ除去手段３は、スイッ
チング電源２のスイッチング周波数に同期して積分型Ａ
／Ｄ変換器１の積分時間を可変する機能を有するもので
ある。具体的に構成を説明すると、基準クロック発生回
路４が設けられ、これから出力される基準クロックｋが
カウンタ５に送られている。
チング電源２のスイッチング周波数に同期して積分型Ａ
／Ｄ変換器１の積分時間を可変する機能を有するもので
ある。具体的に構成を説明すると、基準クロック発生回
路４が設けられ、これから出力される基準クロックｋが
カウンタ５に送られている。
【００１５】このカウンタ５は、予めカウント終了のカ
ウント値がタイマー設定値として設定され、基準クロッ
クｋのカウント値がタイマー設定値となってカウントア
ップしたときに出力信号ｃをハイレベルとし、かつリセ
ット信号ｒの入力によりカウント値をリセットとして再
び基準クロックｋのカウント動作を開始する機能を有し
ている。
ウント値がタイマー設定値として設定され、基準クロッ
クｋのカウント値がタイマー設定値となってカウントア
ップしたときに出力信号ｃをハイレベルとし、かつリセ
ット信号ｒの入力によりカウント値をリセットとして再
び基準クロックｋのカウント動作を開始する機能を有し
ている。
【００１６】ここで、タイマー設定値は、長い程積分時
間Ｓが長くなってスイッチングノイズ除去の精度を高く
できるが、その設定にあたっては必要とする精度の最小
値に設定すればよい。
間Ｓが長くなってスイッチングノイズ除去の精度を高く
できるが、その設定にあたっては必要とする精度の最小
値に設定すればよい。
【００１７】このカウンタ５の出力端子には、Ａ／Ｄ変
換開始用のゲート回路６及びＡ／Ｄ変換終了用のゲート
回路７が並列接続されている。これらゲート回路６、７
は、カウンタ５の出力ｃ及びスイッチング電源２のスイ
ッチング動作に応じたスイッチング波形信号ｆを入力
し、かつそのアンド出力を積分型Ａ／Ｄ変換器１に送出
している。このうちゲート回路７のアンド出力は、カウ
ンタ５に対してリセット信号ｒとして送られるものとな
っている。
換開始用のゲート回路６及びＡ／Ｄ変換終了用のゲート
回路７が並列接続されている。これらゲート回路６、７
は、カウンタ５の出力ｃ及びスイッチング電源２のスイ
ッチング動作に応じたスイッチング波形信号ｆを入力
し、かつそのアンド出力を積分型Ａ／Ｄ変換器１に送出
している。このうちゲート回路７のアンド出力は、カウ
ンタ５に対してリセット信号ｒとして送られるものとな
っている。
【００１８】次に上記の如く構成された装置の作用につ
いて図２に示すＡ／Ｄ変換の動作タイミング図を参照し
て説明する。アナログ入力信号ａ１が入力すると、この
信号ａ１にはスイッチング電源２のスイッチングノイズ
ｎが重畳して積分型Ａ／Ｄ変換器１に入力する。
いて図２に示すＡ／Ｄ変換の動作タイミング図を参照し
て説明する。アナログ入力信号ａ１が入力すると、この
信号ａ１にはスイッチング電源２のスイッチングノイズ
ｎが重畳して積分型Ａ／Ｄ変換器１に入力する。
【００１９】一方、基準クロック発生回路４から出力さ
れた基準クロックｋは、カウンタ５においてカウントさ
れる。このカウンタ５は、カウント値がタイマー設定
値、例えばタイマー設定値「６」になると、カウンタ出
力ｃをハイレベルとする。このハイレベルのカウンタ出
力ｃは、各ゲート回路６、７に送出される。又、これら
ゲート回路６、７には、スイッチング電源２のスイッチ
ング動作に応じたスイッチング波形信号ｆが入力してい
る。
れた基準クロックｋは、カウンタ５においてカウントさ
れる。このカウンタ５は、カウント値がタイマー設定
値、例えばタイマー設定値「６」になると、カウンタ出
力ｃをハイレベルとする。このハイレベルのカウンタ出
力ｃは、各ゲート回路６、７に送出される。又、これら
ゲート回路６、７には、スイッチング電源２のスイッチ
ング動作に応じたスイッチング波形信号ｆが入力してい
る。
【００２０】この状態の時刻ｔ１に、スイッチング波形
信号ｆがハイレベルに立ち上がると、ゲート回路６は、
積分型Ａ／Ｄ変換器１に対してＡ／Ｄスタート信号を送
出する。このＡ／Ｄスタート信号を受けて積分型Ａ／Ｄ
変換器１は、積分動作を開始する。
信号ｆがハイレベルに立ち上がると、ゲート回路６は、
積分型Ａ／Ｄ変換器１に対してＡ／Ｄスタート信号を送
出する。このＡ／Ｄスタート信号を受けて積分型Ａ／Ｄ
変換器１は、積分動作を開始する。
【００２１】これとともにゲート回路７は、ハイレベル
の信号を出力し、これをリセット信号ｒとしてカウンタ
５に送出する。このリセット信号ｒを受けたカウンタ５
は、次の基準クロックｋの立ち上がり時にカウンタ出力
ｃをローレベルとする。
の信号を出力し、これをリセット信号ｒとしてカウンタ
５に送出する。このリセット信号ｒを受けたカウンタ５
は、次の基準クロックｋの立ち上がり時にカウンタ出力
ｃをローレベルとする。
【００２２】このカウンタ５は、基準クロックｋをカウ
ントし、そのカウント値がタイマー設定値「６」に達す
ると、このときにカウンタ出力ｃをハイレベルとする。
この状態の時刻ｔ２において再びスイッチング波形信号
ｆがハイレベルに立ち上がると、ゲート回路６は、積分
型Ａ／Ｄ変換器１に対してＡ／Ｄスタート信号を送出す
る。
ントし、そのカウント値がタイマー設定値「６」に達す
ると、このときにカウンタ出力ｃをハイレベルとする。
この状態の時刻ｔ２において再びスイッチング波形信号
ｆがハイレベルに立ち上がると、ゲート回路６は、積分
型Ａ／Ｄ変換器１に対してＡ／Ｄスタート信号を送出す
る。
【００２３】このＡ／Ｄスタート信号を受けて積分型Ａ
／Ｄ変換器１は、この時刻ｔ２において時刻ｔ１から開
始した積分動作を停止し、直ぐに次の積分動作を開始す
る。従って、積分型Ａ／Ｄ変換器１は、スイッチング周
波数に同期した時刻ｔ１〜ｔ２の積分時間Ｓａに積分動
作を行ってアナログ入力信号ａ１のスイッチングノイズ
を除去するとともにアナログ入力信号ａ１をディジタル
出力信号に変換して出力する。
／Ｄ変換器１は、この時刻ｔ２において時刻ｔ１から開
始した積分動作を停止し、直ぐに次の積分動作を開始す
る。従って、積分型Ａ／Ｄ変換器１は、スイッチング周
波数に同期した時刻ｔ１〜ｔ２の積分時間Ｓａに積分動
作を行ってアナログ入力信号ａ１のスイッチングノイズ
を除去するとともにアナログ入力信号ａ１をディジタル
出力信号に変換して出力する。
【００２４】次にスイッチング電源２のスイッチング周
波数が積分型Ａ／Ｄ変換器１の負荷に応じて変化した場
合について説明する。このスイッチング周波数が、例え
ば低くなると、その周期は図２に示すスイッチング波形
信号ｆ´のように長くなる。
波数が積分型Ａ／Ｄ変換器１の負荷に応じて変化した場
合について説明する。このスイッチング周波数が、例え
ば低くなると、その周期は図２に示すスイッチング波形
信号ｆ´のように長くなる。
【００２５】この状態の時刻ｔ１に、スイッチング波形
信号ｆ´がハイレベルに立ち上がると、ゲート回路６
は、積分型Ａ／Ｄ変換器１に対してＡ／Ｄスタート信号
を送出する。このＡ／Ｄスタート信号を受けて積分型Ａ
／Ｄ変換器１は、時刻ｔ１から積分動作を開始する。
信号ｆ´がハイレベルに立ち上がると、ゲート回路６
は、積分型Ａ／Ｄ変換器１に対してＡ／Ｄスタート信号
を送出する。このＡ／Ｄスタート信号を受けて積分型Ａ
／Ｄ変換器１は、時刻ｔ１から積分動作を開始する。
【００２６】これとともにゲート回路７は、上記同様に
ハイレベルの信号を出力し、これをリセット信号ｒとし
てカウンタ５に送出する。このリセット信号ｒを受けた
カウンタ５は、次の基準クロックｋが立ち上がったとき
にカウンタ出力ｃ´をローレベルとする。
ハイレベルの信号を出力し、これをリセット信号ｒとし
てカウンタ５に送出する。このリセット信号ｒを受けた
カウンタ５は、次の基準クロックｋが立ち上がったとき
にカウンタ出力ｃ´をローレベルとする。
【００２７】このカウンタ５は、基準クロックｋをカウ
ントし、そのカウント値がタイマー設定値「６」に達す
ると、このときにカウンタ出力ｃ´をハイレベルとす
る。次に再びスイッチング波形信号ｆがハイレベルに立
ち上がるのは、時刻ｔ２を過ぎた時刻ｔ３となる。この
時刻ｔ３にゲート回路６は、積分型Ａ／Ｄ変換器１に対
してＡ／Ｄスタート信号を送出する。このＡ／Ｄスター
ト信号を受けて積分型Ａ／Ｄ変換器１は、時刻ｔ１から
開始した積分動作を時刻ｔ３で停止し、直ぐに次の積分
動作を開始する。
ントし、そのカウント値がタイマー設定値「６」に達す
ると、このときにカウンタ出力ｃ´をハイレベルとす
る。次に再びスイッチング波形信号ｆがハイレベルに立
ち上がるのは、時刻ｔ２を過ぎた時刻ｔ３となる。この
時刻ｔ３にゲート回路６は、積分型Ａ／Ｄ変換器１に対
してＡ／Ｄスタート信号を送出する。このＡ／Ｄスター
ト信号を受けて積分型Ａ／Ｄ変換器１は、時刻ｔ１から
開始した積分動作を時刻ｔ３で停止し、直ぐに次の積分
動作を開始する。
【００２８】従って、積分型Ａ／Ｄ変換器１は、変化し
たスイッチング周波数に同期した時刻ｔ１〜ｔ３の積分
時間Ｓａ´中に積分動作を行ってアナログ入力信号ａ２
のスイッチングノイズを除去するとともにアナログ入力
信号ａ２をディジタル出力信号に変換して出力する。
たスイッチング周波数に同期した時刻ｔ１〜ｔ３の積分
時間Ｓａ´中に積分動作を行ってアナログ入力信号ａ２
のスイッチングノイズを除去するとともにアナログ入力
信号ａ２をディジタル出力信号に変換して出力する。
【００２９】このように上記第１実施例によれば、アナ
ログ入力信号ａ１、ａ２を積分型Ａ／Ｄ変換器１により
ディジタル出力信号に変換する際、スイッチング電源２
のスイッチング周波数に同期して積分型Ａ／Ｄ変換器１
の積分時間を、スイッチング周波数の逆数の整数倍に自
動的に可変することができ、これにより積分型Ａ／Ｄ変
換器１の負荷等によりスイッチング周波数が変化しても
アナログ入力信号ａ１、ａ２に重畳するスイッチングノ
イズを積分型Ａ／Ｄ変換器１において除去することがで
きる。従って、スイッチングノイズを除去する特別なフ
ィルターを用いなくてもよい。
ログ入力信号ａ１、ａ２を積分型Ａ／Ｄ変換器１により
ディジタル出力信号に変換する際、スイッチング電源２
のスイッチング周波数に同期して積分型Ａ／Ｄ変換器１
の積分時間を、スイッチング周波数の逆数の整数倍に自
動的に可変することができ、これにより積分型Ａ／Ｄ変
換器１の負荷等によりスイッチング周波数が変化しても
アナログ入力信号ａ１、ａ２に重畳するスイッチングノ
イズを積分型Ａ／Ｄ変換器１において除去することがで
きる。従って、スイッチングノイズを除去する特別なフ
ィルターを用いなくてもよい。
【００３０】次に本発明の第２実施例について説明す
る。図３はスイッチング周波数同期型Ａ／Ｄ変換器の構
成図である。アナログ入力回路（例えば、マルチプレク
サ）１０には、複数のアナログ信号に対する各入力端子
が備えられ、これら入力端子のうちいずれか１つの入力
端子が選択されるようになっている。
る。図３はスイッチング周波数同期型Ａ／Ｄ変換器の構
成図である。アナログ入力回路（例えば、マルチプレク
サ）１０には、複数のアナログ信号に対する各入力端子
が備えられ、これら入力端子のうちいずれか１つの入力
端子が選択されるようになっている。
【００３１】このアナログ入力回路１０の出力端子に
は、Ａ／Ｄ変換器１１が接続され、かつこのＡ／Ｄ変換
器１１にバス１２を介してマイクロプロセッサ（μＰ）
１３が接続されている。
は、Ａ／Ｄ変換器１１が接続され、かつこのＡ／Ｄ変換
器１１にバス１２を介してマイクロプロセッサ（μＰ）
１３が接続されている。
【００３２】一方、スイッチング電源１４が備えられ、
このスイッチング電源１４の電源出力端子が、アナログ
入力回路１０、Ａ／Ｄ変換器１１及びマイクロプロセッ
サ１３の各電源入力端子（＋Ｖ）に接続されている。
このスイッチング電源１４の電源出力端子が、アナログ
入力回路１０、Ａ／Ｄ変換器１１及びマイクロプロセッ
サ１３の各電源入力端子（＋Ｖ）に接続されている。
【００３３】又、このスイッチング電源１４は、内部の
スイッチング動作に同期したスイッチングトリガ信号を
出力する機能を有している。上記マイクロプロセッサ１
３は、スイッチング電源１４から出力されるスイッチン
グトリガ信号を入力端子ＩＲＱから取り込み、スイッチ
ング電源１４のスイッチング周波数（周期）に同期して
Ａ／Ｄ変換器１１のＡ／Ｄ変換を動作制御する変換制御
手段としての機能を有している。
スイッチング動作に同期したスイッチングトリガ信号を
出力する機能を有している。上記マイクロプロセッサ１
３は、スイッチング電源１４から出力されるスイッチン
グトリガ信号を入力端子ＩＲＱから取り込み、スイッチ
ング電源１４のスイッチング周波数（周期）に同期して
Ａ／Ｄ変換器１１のＡ／Ｄ変換を動作制御する変換制御
手段としての機能を有している。
【００３４】具体的にマイクロプロセッサ１３は、スイ
ッチングトリガ信号を割込み信号として取り込み、この
スイッチングトリガ信号がローレベルからハイレベルへ
の立ち上がりを検出したときから所定の待ち時間（ＷＡ
ＩＴ）の経過を待ち、この後にＡ／Ｄ変換器１１に対し
てＡ／Ｄ変換の動作開始の指令を発し、かつＡ／Ｄ変換
動作開始から所定期間後にＡ／Ｄ変換終了の指令を発し
て、Ａ／Ｄ変換後のデータを入力データとして取り込む
機能を有している。
ッチングトリガ信号を割込み信号として取り込み、この
スイッチングトリガ信号がローレベルからハイレベルへ
の立ち上がりを検出したときから所定の待ち時間（ＷＡ
ＩＴ）の経過を待ち、この後にＡ／Ｄ変換器１１に対し
てＡ／Ｄ変換の動作開始の指令を発し、かつＡ／Ｄ変換
動作開始から所定期間後にＡ／Ｄ変換終了の指令を発し
て、Ａ／Ｄ変換後のデータを入力データとして取り込む
機能を有している。
【００３５】又、マイクロプロセッサ１３は、スイッチ
ンク電源１４のスイッチング周波数が変化した場合、こ
のスイッチング周波数の変化の範囲内に、Ａ／Ｄ変換の
開始から終了の動作タイミングを入るように制御する機
能を有している。
ンク電源１４のスイッチング周波数が変化した場合、こ
のスイッチング周波数の変化の範囲内に、Ａ／Ｄ変換の
開始から終了の動作タイミングを入るように制御する機
能を有している。
【００３６】次に上記の如く構成されたＡ／Ｄ変換器の
作用について説明する。スイッチング電源１４は、アナ
ログ入力回路１０、Ａ／Ｄ変換器１１及びマイクロプロ
セッサ１３の各電源入力端子（＋Ｖ）に対して電力を供
給するとともに、図４に示すように内部のスイッチング
動作に同期したスイッチングトリガ信号を出力する。
作用について説明する。スイッチング電源１４は、アナ
ログ入力回路１０、Ａ／Ｄ変換器１１及びマイクロプロ
セッサ１３の各電源入力端子（＋Ｖ）に対して電力を供
給するとともに、図４に示すように内部のスイッチング
動作に同期したスイッチングトリガ信号を出力する。
【００３７】一方、各アナログ信号がアナログ入力回路
１０に入力すると、このアナログ入力回路１０は、これ
らアナログ信号のうち１つのアナログ信号を選択してＡ
／Ｄ変換器１１に送る。
１０に入力すると、このアナログ入力回路１０は、これ
らアナログ信号のうち１つのアナログ信号を選択してＡ
／Ｄ変換器１１に送る。
【００３８】この状態に、マイクロプロセッサ１３は、
割込み信号として取り込んだスイッチングトリガ信号が
ローレベルからハイレベルへの立ち上がりを検出する
と、このときから所定の待ち時間（ＷＡＩＴ）の経過後
に、Ａ／Ｄ変換器１１に対してＡ／Ｄ変換動作開始の指
令を発する。
割込み信号として取り込んだスイッチングトリガ信号が
ローレベルからハイレベルへの立ち上がりを検出する
と、このときから所定の待ち時間（ＷＡＩＴ）の経過後
に、Ａ／Ｄ変換器１１に対してＡ／Ｄ変換動作開始の指
令を発する。
【００３９】すなわち、スイッチング電源１４において
スイッチングが行われるとき、図４に示すようにスイッ
チングノイズが発生する。従って、マイクロプロセッサ
１３は、スイッチングトリガ信号がハイレベルに変化し
たときから待ち時間（ＷＡＩＴ）の経過後に、Ａ／Ｄ変
換器１１に対してＡ／Ｄ変換動作の開始指令を発する。
スイッチングが行われるとき、図４に示すようにスイッ
チングノイズが発生する。従って、マイクロプロセッサ
１３は、スイッチングトリガ信号がハイレベルに変化し
たときから待ち時間（ＷＡＩＴ）の経過後に、Ａ／Ｄ変
換器１１に対してＡ／Ｄ変換動作の開始指令を発する。
【００４０】このＡ／Ｄ変換器１１は、Ａ／Ｄ変換動作
の開始指令を受けたときからアナログ信号を入力してＡ
／Ｄ変換を行う。この後、マイクロプロセッサ１３は、
所定期間後にＡ／Ｄ変換器１１に対してＡ／Ｄ変換終了
の指令を発し、Ａ／Ｄ変換後のデータを入力データとし
て取り込む。
の開始指令を受けたときからアナログ信号を入力してＡ
／Ｄ変換を行う。この後、マイクロプロセッサ１３は、
所定期間後にＡ／Ｄ変換器１１に対してＡ／Ｄ変換終了
の指令を発し、Ａ／Ｄ変換後のデータを入力データとし
て取り込む。
【００４１】これ以降、マイクロプロセッサ１３は、ス
イッチングトリガ信号がローレベルからハイレベルに変
化したことを検出し、このときから所定の待ち時間（Ｗ
ＡＩＴ）の後に、Ａ／Ｄ変換器１１に対してＡ／Ｄ変換
動作開始の指令を発し、かつ所定期間後にＡ／Ｄ変換終
了の指令を発して、Ａ／Ｄ変換後のデータを入力データ
として取り込む。
イッチングトリガ信号がローレベルからハイレベルに変
化したことを検出し、このときから所定の待ち時間（Ｗ
ＡＩＴ）の後に、Ａ／Ｄ変換器１１に対してＡ／Ｄ変換
動作開始の指令を発し、かつ所定期間後にＡ／Ｄ変換終
了の指令を発して、Ａ／Ｄ変換後のデータを入力データ
として取り込む。
【００４２】この結果、Ａ／Ｄ変換時の電源状態を各Ａ
／Ｄ変換周期毎に一定に保つことができ、スイッチング
電源１４のスイッチングノイズによる影響を無視する程
度に減少する。
／Ｄ変換周期毎に一定に保つことができ、スイッチング
電源１４のスイッチングノイズによる影響を無視する程
度に減少する。
【００４３】このように上記第２実施例においては、ス
イッチング電源１４から電力供給を受けてＡ／Ｄ変換器
１１によりアナログ入力信号をディジタル出力信号に変
換する際に、このＡ／Ｄ変換器１１のＡ／Ｄ変換の動作
タイミングを、スイッチング電源１４のスイッチング周
波数に同期したスイッチングトリガ信号を受けてマイク
ロプロセッサ１３により動作制御するようにしたので、
Ａ／Ｄ変換時の電源状態を各Ａ／Ｄ変換周期毎に一定に
保つことができ、スイッチング電源１４のスイッチング
ノイズによる影響を無視する程度に減少できる。
イッチング電源１４から電力供給を受けてＡ／Ｄ変換器
１１によりアナログ入力信号をディジタル出力信号に変
換する際に、このＡ／Ｄ変換器１１のＡ／Ｄ変換の動作
タイミングを、スイッチング電源１４のスイッチング周
波数に同期したスイッチングトリガ信号を受けてマイク
ロプロセッサ１３により動作制御するようにしたので、
Ａ／Ｄ変換時の電源状態を各Ａ／Ｄ変換周期毎に一定に
保つことができ、スイッチング電源１４のスイッチング
ノイズによる影響を無視する程度に減少できる。
【００４４】これにより、スイッチングノイズが発生し
ているときにＡ／Ｄ変換開始しても、又、スイッチング
ノイズが発生していないときにＡ／Ｄ変換しても、各Ａ
／Ｄ変換毎に同じ電源状態でＡ／Ｄ変換でき、Ａ／Ｄ変
換の精度を高くでき、かつそのＡ／Ｄ変換時の安定度を
高めることができる。
ているときにＡ／Ｄ変換開始しても、又、スイッチング
ノイズが発生していないときにＡ／Ｄ変換しても、各Ａ
／Ｄ変換毎に同じ電源状態でＡ／Ｄ変換でき、Ａ／Ｄ変
換の精度を高くでき、かつそのＡ／Ｄ変換時の安定度を
高めることができる。
【００４５】従って、スイッチング電源１４を備えた小
型のＡ／Ｄ変換回路、又はアナログ入力回路において
は、従来、スイッチング電源の影響を受けるため、精度
及び安定度に対して妥協しなければならなかったが、上
記Ａ／Ｄ変換器を使用することにより、スイッチング電
源からのスイッチングノイズの影響を抑えることがで
き、Ａ／Ｄ変換回路やアナログ入力回路の精度を高くす
ることができ、かつより省スペースでコンパクトな回路
にすることができる。
型のＡ／Ｄ変換回路、又はアナログ入力回路において
は、従来、スイッチング電源の影響を受けるため、精度
及び安定度に対して妥協しなければならなかったが、上
記Ａ／Ｄ変換器を使用することにより、スイッチング電
源からのスイッチングノイズの影響を抑えることがで
き、Ａ／Ｄ変換回路やアナログ入力回路の精度を高くす
ることができ、かつより省スペースでコンパクトな回路
にすることができる。
【００４６】なお、本発明は上記第１及び第２実施例に
限定されるものでなくその要旨を変更しない範囲で変形
してもよい。例えば、上記第１実施例では積分型Ａ／Ｄ
変換器１の積分期間Ｓａ、Ｓａ´をスイッチング波形信
号ｆ、ｆ´の立ち上がりで同期をとっているが、これに
限らずＡ／Ｄ変換の積分時間とスイッチング電源２のス
イッチング周波数とを直接同期させるようにしてもよ
い。
限定されるものでなくその要旨を変更しない範囲で変形
してもよい。例えば、上記第１実施例では積分型Ａ／Ｄ
変換器１の積分期間Ｓａ、Ｓａ´をスイッチング波形信
号ｆ、ｆ´の立ち上がりで同期をとっているが、これに
限らずＡ／Ｄ変換の積分時間とスイッチング電源２のス
イッチング周波数とを直接同期させるようにしてもよ
い。
【００４７】又、スイッチング電源２に限らず、その他
の部品や外部からのノイズに対して積分型Ａ／Ｄ変換器
１と同期を取ることでそのノイズを除去するようにして
もよい。
の部品や外部からのノイズに対して積分型Ａ／Ｄ変換器
１と同期を取ることでそのノイズを除去するようにして
もよい。
【００４８】
【発明の効果】以上詳記したように本発明によれば、ス
イッチング周波数の変化に同期して積分時間を、スイッ
チング周波数の逆数の整数倍に自動的に可変できるスイ
ッチング周波数同期型Ａ／Ｄ変換器を提供できる。
イッチング周波数の変化に同期して積分時間を、スイッ
チング周波数の逆数の整数倍に自動的に可変できるスイ
ッチング周波数同期型Ａ／Ｄ変換器を提供できる。
【００４９】又、本発明によれば、スイッチング周波数
に同期してＡ／Ｄ変換を行うことで、スイッチングノイ
ズの影響を減少して高精度、高安定度のＡ／Ｄ変換を得
ることができるスイッチング周波数同期型Ａ／Ｄ変換器
を提供できる。
に同期してＡ／Ｄ変換を行うことで、スイッチングノイ
ズの影響を減少して高精度、高安定度のＡ／Ｄ変換を得
ることができるスイッチング周波数同期型Ａ／Ｄ変換器
を提供できる。
【図１】本発明に係わるスイッチング周波数同期型Ａ／
Ｄ変換器の第１実施例を示す構成図。
Ｄ変換器の第１実施例を示す構成図。
【図２】同Ａ／Ｄ変換器のＡ／Ｄ変換の動作タイミング
図。
図。
【図３】本発明に係わるスイッチング周波数同期型Ａ／
Ｄ変換器の第２実施例を示す構成図。
Ｄ変換器の第２実施例を示す構成図。
【図４】同Ａ／Ｄ変換器のＡ／Ｄ変換の動作タイミング
図。
図。
【図５】従来におけるＡ／Ｄ変換器の構成図。
【図６】同Ａ／Ｄ変換器のスイッチングノイズ除去作用
を示す図。
を示す図。
１…積分型Ａ／Ｄ変換器、２，１４…スイッチング電
源、３…スイッチングノイズ除去手段、４…基準クロッ
ク発生回路、５…カウンタ、６，７…ゲート回路、１０
…アナログ入力回路、１１…Ａ／Ｄ変換器、１３…マイ
クロプロセッサ。
源、３…スイッチングノイズ除去手段、４…基準クロッ
ク発生回路、５…カウンタ、６，７…ゲート回路、１０
…アナログ入力回路、１１…Ａ／Ｄ変換器、１３…マイ
クロプロセッサ。
Claims (2)
- 【請求項１】 スイッチングノイズの重畳されたアナロ
グ入力信号をディジタル出力信号に変換するとともに前
記アナログ入力信号を積分して前記スイッチングノイズ
を除去するＡ／Ｄ変換器において、 前記スイッチング周波数に同期して前記アナログ入力信
号に対する積分時間を可変するスイッチングノイズ除去
手段とを具備したことを特徴とするスイッチング周波数
同期型Ａ／Ｄ変換器。 - 【請求項２】 スイッチング電源から電力供給を受けて
アナログ入力信号をディジタル出力信号に変換するＡ／
Ｄ変換器と、 前記スイッチング電源のスイッチング周波数に同期して
前記Ａ／Ｄ変換器を動作制御する変換制御手段と、 を具備したことを特徴とするスイッチング周波数同期型
Ａ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19967193A JPH077433A (ja) | 1993-04-22 | 1993-08-11 | スイッチング周波数同期型ａ／ｄ変換器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-95913 | 1993-04-22 | ||
| JP9591393 | 1993-04-22 | ||
| JP19967193A JPH077433A (ja) | 1993-04-22 | 1993-08-11 | スイッチング周波数同期型ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077433A true JPH077433A (ja) | 1995-01-10 |
Family
ID=26437077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19967193A Pending JPH077433A (ja) | 1993-04-22 | 1993-08-11 | スイッチング周波数同期型ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077433A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008146450A1 (ja) * | 2007-05-29 | 2008-12-04 | Mitsubishi Electric Corporation | アナログ入力装置 |
| JP2012060350A (ja) * | 2010-09-08 | 2012-03-22 | Mitsubishi Electric Corp | アナログ入力装置 |
-
1993
- 1993-08-11 JP JP19967193A patent/JPH077433A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008146450A1 (ja) * | 2007-05-29 | 2008-12-04 | Mitsubishi Electric Corporation | アナログ入力装置 |
| JPWO2008146450A1 (ja) * | 2007-05-29 | 2010-08-19 | 三菱電機株式会社 | アナログ入力装置 |
| US7990302B2 (en) | 2007-05-29 | 2011-08-02 | Mitsubishi Electric Corporation | Analog input device |
| JP4902737B2 (ja) * | 2007-05-29 | 2012-03-21 | 三菱電機株式会社 | アナログ入力装置 |
| JP2012060350A (ja) * | 2010-09-08 | 2012-03-22 | Mitsubishi Electric Corp | アナログ入力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101938763B1 (ko) | 반복적인 단일 사이클 펄스폭 변조 생성 | |
| WO2004019477A3 (en) | Input filter for a.c. motor phase current sensing | |
| KR930010689B1 (ko) | 클록신호 변환회로 | |
| JPH077433A (ja) | スイッチング周波数同期型ａ／ｄ変換器 | |
| JP2002009243A (ja) | 半導体集積回路 | |
| JPH08286780A (ja) | クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法 | |
| JP2004096815A (ja) | Ｐｗｍ制御動作のキャリア同期方法及びｐｗｍ制御装置 | |
| JPH08147064A (ja) | 間欠動作回路 | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JPH08111641A (ja) | 比較装置，ａ／ｄ変換装置，ｐｗｍ信号生成装置，電源装置，電源制御装置 | |
| JPH06351236A (ja) | Ｄｃ／ｄｃコンバーター | |
| JPH05315898A (ja) | トリガ同期回路 | |
| JP2865261B2 (ja) | スイッチドキャパシタ回路用クロック発生回路 | |
| JPH1068763A (ja) | タイミング信号発生回路 | |
| JPH10112639A (ja) | 位相比較器 | |
| JPH0293716A (ja) | クロック同期リセット信号出力機能を持つクロックパルスジェネレータ | |
| JPH02269056A (ja) | ビデオ信号印字装置 | |
| JPS61184011A (ja) | 時分割型ａ／ｄ・ｄ／ａ変換器 | |
| JP2002344317A (ja) | 信号変換回路 | |
| JPH0654423B2 (ja) | 表示制御装置 | |
| JP3417793B2 (ja) | クロック同期装置 | |
| JPS6338127B2 (ja) | ||
| JPH0590921A (ja) | パルス発生回路 | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| JPH11298754A (ja) | 水平画面位置調整回路 |