JPH077433A - スイッチング周波数同期型a/d変換器 - Google Patents
スイッチング周波数同期型a/d変換器Info
- Publication number
- JPH077433A JPH077433A JP19967193A JP19967193A JPH077433A JP H077433 A JPH077433 A JP H077433A JP 19967193 A JP19967193 A JP 19967193A JP 19967193 A JP19967193 A JP 19967193A JP H077433 A JPH077433 A JP H077433A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- switching
- switching frequency
- power supply
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】本発明は、スイッチング周波数の変化に同期し
て積分時間を、スイッチング周波数の逆数の整数倍に自
動的に可変する。 【構成】アナログ入力信号を積分型A/D変換器(1) に
よりディジタル出力信号に変換する際、スイッチング電
源(2) のスイッチング周波数が積分型A/D変換器(1)
の負荷等により変化すると、スイッチングノイズ除去手
段(3) によりスイッチング周波数に同期して積分型A/
D変換器(1) の積分時間が可変される。これにより、ア
ナログ入力信号に重畳するスイッチングノイズは積分型
A/D変換器(1) において除去される。
て積分時間を、スイッチング周波数の逆数の整数倍に自
動的に可変する。 【構成】アナログ入力信号を積分型A/D変換器(1) に
よりディジタル出力信号に変換する際、スイッチング電
源(2) のスイッチング周波数が積分型A/D変換器(1)
の負荷等により変化すると、スイッチングノイズ除去手
段(3) によりスイッチング周波数に同期して積分型A/
D変換器(1) の積分時間が可変される。これにより、ア
ナログ入力信号に重畳するスイッチングノイズは積分型
A/D変換器(1) において除去される。
Description
【0001】
【産業上の利用分野】本発明は、スイッチング電源によ
り生じるスイッチングノイズを除去する機能を備えたス
イッチング周波数同期型A/D変換器に関する。
り生じるスイッチングノイズを除去する機能を備えたス
イッチング周波数同期型A/D変換器に関する。
【0002】
【従来の技術】A/D変換器には、スイッチング電源を
備えたものがある。このようなA/D変換器では、スイ
ッチング電源からのスイッチングノイズがアナログ入力
信号に重畳し、これがA/D変換誤差(ばらつき)の要
因となっている。
備えたものがある。このようなA/D変換器では、スイ
ッチング電源からのスイッチングノイズがアナログ入力
信号に重畳し、これがA/D変換誤差(ばらつき)の要
因となっている。
【0003】このようなA/D変換誤差を無くすために
積分型のA/D変換器が用いられている。図5はかかる
A/D変換器の構成図であって、積分型A/D変換器1
及びスイッチング電源2を備えている。
積分型のA/D変換器が用いられている。図5はかかる
A/D変換器の構成図であって、積分型A/D変換器1
及びスイッチング電源2を備えている。
【0004】アナログ入力信号が入力すると、この信号
はスイッチングノイズnの重畳した信号a´となる。積
分型A/D変換器1は、アナログ入力信号a´をディジ
タル出力信号に変換出力し、これとともにスイッチング
ノイズを除去する。
はスイッチングノイズnの重畳した信号a´となる。積
分型A/D変換器1は、アナログ入力信号a´をディジ
タル出力信号に変換出力し、これとともにスイッチング
ノイズを除去する。
【0005】ここで、積分型A/D変換器1によるスイ
ッチングノイズ除去を説明すると、積分型A/D変換器
1には、スイッチングノイズnを除去するためにその積
分時間Sがスイッチング電源2におけるスイッチング周
波数の逆数の整数倍に固定設定されている。これによ
り、図6に示すようにアナログ入力信号a´に対してス
イッチング周波数に同期して積分時間Sで積分を行う
と、A部及びB部の面積とC部の面積とが等しくなり、
スイッチングノイズnが除去される。
ッチングノイズ除去を説明すると、積分型A/D変換器
1には、スイッチングノイズnを除去するためにその積
分時間Sがスイッチング電源2におけるスイッチング周
波数の逆数の整数倍に固定設定されている。これによ
り、図6に示すようにアナログ入力信号a´に対してス
イッチング周波数に同期して積分時間Sで積分を行う
と、A部及びB部の面積とC部の面積とが等しくなり、
スイッチングノイズnが除去される。
【0006】しかしながら、スイッチング電源2のスイ
ッチング周波数は、スイッチング電源2の入力電圧や積
分型A/D変換器1の出力負荷に応じて変化するため、
上記の如く固定された積分時間Sでは、スイッチング周
波数の変化に応じてスイッチング周波数の逆数の整数倍
に設定することが困難である。このため、積分型A/D
変換器1の積分時間Aとスイッチング周波数との同期が
とれず、スイッチングノイズを除去することが困難とな
っている。
ッチング周波数は、スイッチング電源2の入力電圧や積
分型A/D変換器1の出力負荷に応じて変化するため、
上記の如く固定された積分時間Sでは、スイッチング周
波数の変化に応じてスイッチング周波数の逆数の整数倍
に設定することが困難である。このため、積分型A/D
変換器1の積分時間Aとスイッチング周波数との同期が
とれず、スイッチングノイズを除去することが困難とな
っている。
【0007】
【発明が解決しようとする課題】以上のように積分型A
/D変換器1の積分時間Aとスイッチング電源2のスイ
ッチング周波数との同期がとれず、スイッチングノイズ
を除去することが困難となっているそこで本発明は、ス
イッチング周波数の変化に同期して積分時間を、スイッ
チング周波数の逆数の整数倍に自動的に可変できるスイ
ッチング周波数同期型A/D変換器を提供することを目
的とする。
/D変換器1の積分時間Aとスイッチング電源2のスイ
ッチング周波数との同期がとれず、スイッチングノイズ
を除去することが困難となっているそこで本発明は、ス
イッチング周波数の変化に同期して積分時間を、スイッ
チング周波数の逆数の整数倍に自動的に可変できるスイ
ッチング周波数同期型A/D変換器を提供することを目
的とする。
【0008】又、本発明は、スイッチング周波数に同期
してA/D変換を行うことで、スイッチングノイズの影
響を減少して高精度、高安定度のA/D変換を得ること
ができるスイッチング周波数同期型A/D変換器を提供
することを目的とする。
してA/D変換を行うことで、スイッチングノイズの影
響を減少して高精度、高安定度のA/D変換を得ること
ができるスイッチング周波数同期型A/D変換器を提供
することを目的とする。
【0009】
【課題を解決するための手段】請求項1によれば、スイ
ッチングノイズの重畳されたアナログ入力信号をディジ
タル出力信号に変換するとともにアナログ入力信号を積
分してスイッチングノイズを除去するA/D変換器にお
いて、スイッチング周波数に同期してアナログ入力信号
に対する積分時間を可変するスイッチングノイズ除去手
段を備えて上記目的を達成しようとするスイッチング周
波数同期型A/D変換器である。
ッチングノイズの重畳されたアナログ入力信号をディジ
タル出力信号に変換するとともにアナログ入力信号を積
分してスイッチングノイズを除去するA/D変換器にお
いて、スイッチング周波数に同期してアナログ入力信号
に対する積分時間を可変するスイッチングノイズ除去手
段を備えて上記目的を達成しようとするスイッチング周
波数同期型A/D変換器である。
【0010】請求項2によれば、スイッチング電源から
電力供給を受けてアナログ入力信号をディジタル出力信
号に変換するA/D変換器と、スイッチング電源のスイ
ッチング周波数に同期してA/D変換器を動作制御する
変換制御手段とを備えて上記目的を達成しようとするス
イッチング周波数同期型A/D変換器である。
電力供給を受けてアナログ入力信号をディジタル出力信
号に変換するA/D変換器と、スイッチング電源のスイ
ッチング周波数に同期してA/D変換器を動作制御する
変換制御手段とを備えて上記目的を達成しようとするス
イッチング周波数同期型A/D変換器である。
【0011】
【作用】請求項1によれば、アナログ入力信号を積分型
A/D変換器によりディジタル出力信号に変換する際、
スイッチング電源のスイッチング周波数が積分型A/D
変換器の負荷等により変化すると、スイッチングノイズ
除去手段によりスイッチング周波数に同期して積分型A
/D変換器の積分時間が可変される。これにより、アナ
ログ入力信号に重畳するスイッチングノイズは積分型A
/D変換器において除去される。
A/D変換器によりディジタル出力信号に変換する際、
スイッチング電源のスイッチング周波数が積分型A/D
変換器の負荷等により変化すると、スイッチングノイズ
除去手段によりスイッチング周波数に同期して積分型A
/D変換器の積分時間が可変される。これにより、アナ
ログ入力信号に重畳するスイッチングノイズは積分型A
/D変換器において除去される。
【0012】請求項2によれば、スイッチング電源から
電力供給を受けてA/D変換器によりアナログ入力信号
をディジタル出力信号に変換する際に、このA/D変換
器では、スイッチング電源のスイッチング周波数に同期
してA/D変換動作を行う。これにより、A/D変換時
の電源状態を、そのA/D変換周期毎に一定に保つこと
ができてスイッチングノイズの影響を減少できる。
電力供給を受けてA/D変換器によりアナログ入力信号
をディジタル出力信号に変換する際に、このA/D変換
器では、スイッチング電源のスイッチング周波数に同期
してA/D変換動作を行う。これにより、A/D変換時
の電源状態を、そのA/D変換周期毎に一定に保つこと
ができてスイッチングノイズの影響を減少できる。
【0013】
【実施例】以下、本発明の第1実施例について図面を参
照して説明する。図1はスイッチング周波数同期型A/
D変換器の構成図である。積分型A/D変換器1及びこ
の積分型A/D変換器1や他の回路に電力を供給するス
イッチング電源2が備えられている。
照して説明する。図1はスイッチング周波数同期型A/
D変換器の構成図である。積分型A/D変換器1及びこ
の積分型A/D変換器1や他の回路に電力を供給するス
イッチング電源2が備えられている。
【0014】スイッチングノイズ除去手段3は、スイッ
チング電源2のスイッチング周波数に同期して積分型A
/D変換器1の積分時間を可変する機能を有するもので
ある。具体的に構成を説明すると、基準クロック発生回
路4が設けられ、これから出力される基準クロックkが
カウンタ5に送られている。
チング電源2のスイッチング周波数に同期して積分型A
/D変換器1の積分時間を可変する機能を有するもので
ある。具体的に構成を説明すると、基準クロック発生回
路4が設けられ、これから出力される基準クロックkが
カウンタ5に送られている。
【0015】このカウンタ5は、予めカウント終了のカ
ウント値がタイマー設定値として設定され、基準クロッ
クkのカウント値がタイマー設定値となってカウントア
ップしたときに出力信号cをハイレベルとし、かつリセ
ット信号rの入力によりカウント値をリセットとして再
び基準クロックkのカウント動作を開始する機能を有し
ている。
ウント値がタイマー設定値として設定され、基準クロッ
クkのカウント値がタイマー設定値となってカウントア
ップしたときに出力信号cをハイレベルとし、かつリセ
ット信号rの入力によりカウント値をリセットとして再
び基準クロックkのカウント動作を開始する機能を有し
ている。
【0016】ここで、タイマー設定値は、長い程積分時
間Sが長くなってスイッチングノイズ除去の精度を高く
できるが、その設定にあたっては必要とする精度の最小
値に設定すればよい。
間Sが長くなってスイッチングノイズ除去の精度を高く
できるが、その設定にあたっては必要とする精度の最小
値に設定すればよい。
【0017】このカウンタ5の出力端子には、A/D変
換開始用のゲート回路6及びA/D変換終了用のゲート
回路7が並列接続されている。これらゲート回路6、7
は、カウンタ5の出力c及びスイッチング電源2のスイ
ッチング動作に応じたスイッチング波形信号fを入力
し、かつそのアンド出力を積分型A/D変換器1に送出
している。このうちゲート回路7のアンド出力は、カウ
ンタ5に対してリセット信号rとして送られるものとな
っている。
換開始用のゲート回路6及びA/D変換終了用のゲート
回路7が並列接続されている。これらゲート回路6、7
は、カウンタ5の出力c及びスイッチング電源2のスイ
ッチング動作に応じたスイッチング波形信号fを入力
し、かつそのアンド出力を積分型A/D変換器1に送出
している。このうちゲート回路7のアンド出力は、カウ
ンタ5に対してリセット信号rとして送られるものとな
っている。
【0018】次に上記の如く構成された装置の作用につ
いて図2に示すA/D変換の動作タイミング図を参照し
て説明する。アナログ入力信号a1が入力すると、この
信号a1にはスイッチング電源2のスイッチングノイズ
nが重畳して積分型A/D変換器1に入力する。
いて図2に示すA/D変換の動作タイミング図を参照し
て説明する。アナログ入力信号a1が入力すると、この
信号a1にはスイッチング電源2のスイッチングノイズ
nが重畳して積分型A/D変換器1に入力する。
【0019】一方、基準クロック発生回路4から出力さ
れた基準クロックkは、カウンタ5においてカウントさ
れる。このカウンタ5は、カウント値がタイマー設定
値、例えばタイマー設定値「6」になると、カウンタ出
力cをハイレベルとする。このハイレベルのカウンタ出
力cは、各ゲート回路6、7に送出される。又、これら
ゲート回路6、7には、スイッチング電源2のスイッチ
ング動作に応じたスイッチング波形信号fが入力してい
る。
れた基準クロックkは、カウンタ5においてカウントさ
れる。このカウンタ5は、カウント値がタイマー設定
値、例えばタイマー設定値「6」になると、カウンタ出
力cをハイレベルとする。このハイレベルのカウンタ出
力cは、各ゲート回路6、7に送出される。又、これら
ゲート回路6、7には、スイッチング電源2のスイッチ
ング動作に応じたスイッチング波形信号fが入力してい
る。
【0020】この状態の時刻t1に、スイッチング波形
信号fがハイレベルに立ち上がると、ゲート回路6は、
積分型A/D変換器1に対してA/Dスタート信号を送
出する。このA/Dスタート信号を受けて積分型A/D
変換器1は、積分動作を開始する。
信号fがハイレベルに立ち上がると、ゲート回路6は、
積分型A/D変換器1に対してA/Dスタート信号を送
出する。このA/Dスタート信号を受けて積分型A/D
変換器1は、積分動作を開始する。
【0021】これとともにゲート回路7は、ハイレベル
の信号を出力し、これをリセット信号rとしてカウンタ
5に送出する。このリセット信号rを受けたカウンタ5
は、次の基準クロックkの立ち上がり時にカウンタ出力
cをローレベルとする。
の信号を出力し、これをリセット信号rとしてカウンタ
5に送出する。このリセット信号rを受けたカウンタ5
は、次の基準クロックkの立ち上がり時にカウンタ出力
cをローレベルとする。
【0022】このカウンタ5は、基準クロックkをカウ
ントし、そのカウント値がタイマー設定値「6」に達す
ると、このときにカウンタ出力cをハイレベルとする。
この状態の時刻t2において再びスイッチング波形信号
fがハイレベルに立ち上がると、ゲート回路6は、積分
型A/D変換器1に対してA/Dスタート信号を送出す
る。
ントし、そのカウント値がタイマー設定値「6」に達す
ると、このときにカウンタ出力cをハイレベルとする。
この状態の時刻t2において再びスイッチング波形信号
fがハイレベルに立ち上がると、ゲート回路6は、積分
型A/D変換器1に対してA/Dスタート信号を送出す
る。
【0023】このA/Dスタート信号を受けて積分型A
/D変換器1は、この時刻t2において時刻t1から開
始した積分動作を停止し、直ぐに次の積分動作を開始す
る。従って、積分型A/D変換器1は、スイッチング周
波数に同期した時刻t1〜t2の積分時間Saに積分動
作を行ってアナログ入力信号a1のスイッチングノイズ
を除去するとともにアナログ入力信号a1をディジタル
出力信号に変換して出力する。
/D変換器1は、この時刻t2において時刻t1から開
始した積分動作を停止し、直ぐに次の積分動作を開始す
る。従って、積分型A/D変換器1は、スイッチング周
波数に同期した時刻t1〜t2の積分時間Saに積分動
作を行ってアナログ入力信号a1のスイッチングノイズ
を除去するとともにアナログ入力信号a1をディジタル
出力信号に変換して出力する。
【0024】次にスイッチング電源2のスイッチング周
波数が積分型A/D変換器1の負荷に応じて変化した場
合について説明する。このスイッチング周波数が、例え
ば低くなると、その周期は図2に示すスイッチング波形
信号f´のように長くなる。
波数が積分型A/D変換器1の負荷に応じて変化した場
合について説明する。このスイッチング周波数が、例え
ば低くなると、その周期は図2に示すスイッチング波形
信号f´のように長くなる。
【0025】この状態の時刻t1に、スイッチング波形
信号f´がハイレベルに立ち上がると、ゲート回路6
は、積分型A/D変換器1に対してA/Dスタート信号
を送出する。このA/Dスタート信号を受けて積分型A
/D変換器1は、時刻t1から積分動作を開始する。
信号f´がハイレベルに立ち上がると、ゲート回路6
は、積分型A/D変換器1に対してA/Dスタート信号
を送出する。このA/Dスタート信号を受けて積分型A
/D変換器1は、時刻t1から積分動作を開始する。
【0026】これとともにゲート回路7は、上記同様に
ハイレベルの信号を出力し、これをリセット信号rとし
てカウンタ5に送出する。このリセット信号rを受けた
カウンタ5は、次の基準クロックkが立ち上がったとき
にカウンタ出力c´をローレベルとする。
ハイレベルの信号を出力し、これをリセット信号rとし
てカウンタ5に送出する。このリセット信号rを受けた
カウンタ5は、次の基準クロックkが立ち上がったとき
にカウンタ出力c´をローレベルとする。
【0027】このカウンタ5は、基準クロックkをカウ
ントし、そのカウント値がタイマー設定値「6」に達す
ると、このときにカウンタ出力c´をハイレベルとす
る。次に再びスイッチング波形信号fがハイレベルに立
ち上がるのは、時刻t2を過ぎた時刻t3となる。この
時刻t3にゲート回路6は、積分型A/D変換器1に対
してA/Dスタート信号を送出する。このA/Dスター
ト信号を受けて積分型A/D変換器1は、時刻t1から
開始した積分動作を時刻t3で停止し、直ぐに次の積分
動作を開始する。
ントし、そのカウント値がタイマー設定値「6」に達す
ると、このときにカウンタ出力c´をハイレベルとす
る。次に再びスイッチング波形信号fがハイレベルに立
ち上がるのは、時刻t2を過ぎた時刻t3となる。この
時刻t3にゲート回路6は、積分型A/D変換器1に対
してA/Dスタート信号を送出する。このA/Dスター
ト信号を受けて積分型A/D変換器1は、時刻t1から
開始した積分動作を時刻t3で停止し、直ぐに次の積分
動作を開始する。
【0028】従って、積分型A/D変換器1は、変化し
たスイッチング周波数に同期した時刻t1〜t3の積分
時間Sa´中に積分動作を行ってアナログ入力信号a2
のスイッチングノイズを除去するとともにアナログ入力
信号a2をディジタル出力信号に変換して出力する。
たスイッチング周波数に同期した時刻t1〜t3の積分
時間Sa´中に積分動作を行ってアナログ入力信号a2
のスイッチングノイズを除去するとともにアナログ入力
信号a2をディジタル出力信号に変換して出力する。
【0029】このように上記第1実施例によれば、アナ
ログ入力信号a1、a2を積分型A/D変換器1により
ディジタル出力信号に変換する際、スイッチング電源2
のスイッチング周波数に同期して積分型A/D変換器1
の積分時間を、スイッチング周波数の逆数の整数倍に自
動的に可変することができ、これにより積分型A/D変
換器1の負荷等によりスイッチング周波数が変化しても
アナログ入力信号a1、a2に重畳するスイッチングノ
イズを積分型A/D変換器1において除去することがで
きる。従って、スイッチングノイズを除去する特別なフ
ィルターを用いなくてもよい。
ログ入力信号a1、a2を積分型A/D変換器1により
ディジタル出力信号に変換する際、スイッチング電源2
のスイッチング周波数に同期して積分型A/D変換器1
の積分時間を、スイッチング周波数の逆数の整数倍に自
動的に可変することができ、これにより積分型A/D変
換器1の負荷等によりスイッチング周波数が変化しても
アナログ入力信号a1、a2に重畳するスイッチングノ
イズを積分型A/D変換器1において除去することがで
きる。従って、スイッチングノイズを除去する特別なフ
ィルターを用いなくてもよい。
【0030】次に本発明の第2実施例について説明す
る。図3はスイッチング周波数同期型A/D変換器の構
成図である。アナログ入力回路(例えば、マルチプレク
サ)10には、複数のアナログ信号に対する各入力端子
が備えられ、これら入力端子のうちいずれか1つの入力
端子が選択されるようになっている。
る。図3はスイッチング周波数同期型A/D変換器の構
成図である。アナログ入力回路(例えば、マルチプレク
サ)10には、複数のアナログ信号に対する各入力端子
が備えられ、これら入力端子のうちいずれか1つの入力
端子が選択されるようになっている。
【0031】このアナログ入力回路10の出力端子に
は、A/D変換器11が接続され、かつこのA/D変換
器11にバス12を介してマイクロプロセッサ(μP)
13が接続されている。
は、A/D変換器11が接続され、かつこのA/D変換
器11にバス12を介してマイクロプロセッサ(μP)
13が接続されている。
【0032】一方、スイッチング電源14が備えられ、
このスイッチング電源14の電源出力端子が、アナログ
入力回路10、A/D変換器11及びマイクロプロセッ
サ13の各電源入力端子(+V)に接続されている。
このスイッチング電源14の電源出力端子が、アナログ
入力回路10、A/D変換器11及びマイクロプロセッ
サ13の各電源入力端子(+V)に接続されている。
【0033】又、このスイッチング電源14は、内部の
スイッチング動作に同期したスイッチングトリガ信号を
出力する機能を有している。上記マイクロプロセッサ1
3は、スイッチング電源14から出力されるスイッチン
グトリガ信号を入力端子IRQから取り込み、スイッチ
ング電源14のスイッチング周波数(周期)に同期して
A/D変換器11のA/D変換を動作制御する変換制御
手段としての機能を有している。
スイッチング動作に同期したスイッチングトリガ信号を
出力する機能を有している。上記マイクロプロセッサ1
3は、スイッチング電源14から出力されるスイッチン
グトリガ信号を入力端子IRQから取り込み、スイッチ
ング電源14のスイッチング周波数(周期)に同期して
A/D変換器11のA/D変換を動作制御する変換制御
手段としての機能を有している。
【0034】具体的にマイクロプロセッサ13は、スイ
ッチングトリガ信号を割込み信号として取り込み、この
スイッチングトリガ信号がローレベルからハイレベルへ
の立ち上がりを検出したときから所定の待ち時間(WA
IT)の経過を待ち、この後にA/D変換器11に対し
てA/D変換の動作開始の指令を発し、かつA/D変換
動作開始から所定期間後にA/D変換終了の指令を発し
て、A/D変換後のデータを入力データとして取り込む
機能を有している。
ッチングトリガ信号を割込み信号として取り込み、この
スイッチングトリガ信号がローレベルからハイレベルへ
の立ち上がりを検出したときから所定の待ち時間(WA
IT)の経過を待ち、この後にA/D変換器11に対し
てA/D変換の動作開始の指令を発し、かつA/D変換
動作開始から所定期間後にA/D変換終了の指令を発し
て、A/D変換後のデータを入力データとして取り込む
機能を有している。
【0035】又、マイクロプロセッサ13は、スイッチ
ンク電源14のスイッチング周波数が変化した場合、こ
のスイッチング周波数の変化の範囲内に、A/D変換の
開始から終了の動作タイミングを入るように制御する機
能を有している。
ンク電源14のスイッチング周波数が変化した場合、こ
のスイッチング周波数の変化の範囲内に、A/D変換の
開始から終了の動作タイミングを入るように制御する機
能を有している。
【0036】次に上記の如く構成されたA/D変換器の
作用について説明する。スイッチング電源14は、アナ
ログ入力回路10、A/D変換器11及びマイクロプロ
セッサ13の各電源入力端子(+V)に対して電力を供
給するとともに、図4に示すように内部のスイッチング
動作に同期したスイッチングトリガ信号を出力する。
作用について説明する。スイッチング電源14は、アナ
ログ入力回路10、A/D変換器11及びマイクロプロ
セッサ13の各電源入力端子(+V)に対して電力を供
給するとともに、図4に示すように内部のスイッチング
動作に同期したスイッチングトリガ信号を出力する。
【0037】一方、各アナログ信号がアナログ入力回路
10に入力すると、このアナログ入力回路10は、これ
らアナログ信号のうち1つのアナログ信号を選択してA
/D変換器11に送る。
10に入力すると、このアナログ入力回路10は、これ
らアナログ信号のうち1つのアナログ信号を選択してA
/D変換器11に送る。
【0038】この状態に、マイクロプロセッサ13は、
割込み信号として取り込んだスイッチングトリガ信号が
ローレベルからハイレベルへの立ち上がりを検出する
と、このときから所定の待ち時間(WAIT)の経過後
に、A/D変換器11に対してA/D変換動作開始の指
令を発する。
割込み信号として取り込んだスイッチングトリガ信号が
ローレベルからハイレベルへの立ち上がりを検出する
と、このときから所定の待ち時間(WAIT)の経過後
に、A/D変換器11に対してA/D変換動作開始の指
令を発する。
【0039】すなわち、スイッチング電源14において
スイッチングが行われるとき、図4に示すようにスイッ
チングノイズが発生する。従って、マイクロプロセッサ
13は、スイッチングトリガ信号がハイレベルに変化し
たときから待ち時間(WAIT)の経過後に、A/D変
換器11に対してA/D変換動作の開始指令を発する。
スイッチングが行われるとき、図4に示すようにスイッ
チングノイズが発生する。従って、マイクロプロセッサ
13は、スイッチングトリガ信号がハイレベルに変化し
たときから待ち時間(WAIT)の経過後に、A/D変
換器11に対してA/D変換動作の開始指令を発する。
【0040】このA/D変換器11は、A/D変換動作
の開始指令を受けたときからアナログ信号を入力してA
/D変換を行う。この後、マイクロプロセッサ13は、
所定期間後にA/D変換器11に対してA/D変換終了
の指令を発し、A/D変換後のデータを入力データとし
て取り込む。
の開始指令を受けたときからアナログ信号を入力してA
/D変換を行う。この後、マイクロプロセッサ13は、
所定期間後にA/D変換器11に対してA/D変換終了
の指令を発し、A/D変換後のデータを入力データとし
て取り込む。
【0041】これ以降、マイクロプロセッサ13は、ス
イッチングトリガ信号がローレベルからハイレベルに変
化したことを検出し、このときから所定の待ち時間(W
AIT)の後に、A/D変換器11に対してA/D変換
動作開始の指令を発し、かつ所定期間後にA/D変換終
了の指令を発して、A/D変換後のデータを入力データ
として取り込む。
イッチングトリガ信号がローレベルからハイレベルに変
化したことを検出し、このときから所定の待ち時間(W
AIT)の後に、A/D変換器11に対してA/D変換
動作開始の指令を発し、かつ所定期間後にA/D変換終
了の指令を発して、A/D変換後のデータを入力データ
として取り込む。
【0042】この結果、A/D変換時の電源状態を各A
/D変換周期毎に一定に保つことができ、スイッチング
電源14のスイッチングノイズによる影響を無視する程
度に減少する。
/D変換周期毎に一定に保つことができ、スイッチング
電源14のスイッチングノイズによる影響を無視する程
度に減少する。
【0043】このように上記第2実施例においては、ス
イッチング電源14から電力供給を受けてA/D変換器
11によりアナログ入力信号をディジタル出力信号に変
換する際に、このA/D変換器11のA/D変換の動作
タイミングを、スイッチング電源14のスイッチング周
波数に同期したスイッチングトリガ信号を受けてマイク
ロプロセッサ13により動作制御するようにしたので、
A/D変換時の電源状態を各A/D変換周期毎に一定に
保つことができ、スイッチング電源14のスイッチング
ノイズによる影響を無視する程度に減少できる。
イッチング電源14から電力供給を受けてA/D変換器
11によりアナログ入力信号をディジタル出力信号に変
換する際に、このA/D変換器11のA/D変換の動作
タイミングを、スイッチング電源14のスイッチング周
波数に同期したスイッチングトリガ信号を受けてマイク
ロプロセッサ13により動作制御するようにしたので、
A/D変換時の電源状態を各A/D変換周期毎に一定に
保つことができ、スイッチング電源14のスイッチング
ノイズによる影響を無視する程度に減少できる。
【0044】これにより、スイッチングノイズが発生し
ているときにA/D変換開始しても、又、スイッチング
ノイズが発生していないときにA/D変換しても、各A
/D変換毎に同じ電源状態でA/D変換でき、A/D変
換の精度を高くでき、かつそのA/D変換時の安定度を
高めることができる。
ているときにA/D変換開始しても、又、スイッチング
ノイズが発生していないときにA/D変換しても、各A
/D変換毎に同じ電源状態でA/D変換でき、A/D変
換の精度を高くでき、かつそのA/D変換時の安定度を
高めることができる。
【0045】従って、スイッチング電源14を備えた小
型のA/D変換回路、又はアナログ入力回路において
は、従来、スイッチング電源の影響を受けるため、精度
及び安定度に対して妥協しなければならなかったが、上
記A/D変換器を使用することにより、スイッチング電
源からのスイッチングノイズの影響を抑えることがで
き、A/D変換回路やアナログ入力回路の精度を高くす
ることができ、かつより省スペースでコンパクトな回路
にすることができる。
型のA/D変換回路、又はアナログ入力回路において
は、従来、スイッチング電源の影響を受けるため、精度
及び安定度に対して妥協しなければならなかったが、上
記A/D変換器を使用することにより、スイッチング電
源からのスイッチングノイズの影響を抑えることがで
き、A/D変換回路やアナログ入力回路の精度を高くす
ることができ、かつより省スペースでコンパクトな回路
にすることができる。
【0046】なお、本発明は上記第1及び第2実施例に
限定されるものでなくその要旨を変更しない範囲で変形
してもよい。例えば、上記第1実施例では積分型A/D
変換器1の積分期間Sa、Sa´をスイッチング波形信
号f、f´の立ち上がりで同期をとっているが、これに
限らずA/D変換の積分時間とスイッチング電源2のス
イッチング周波数とを直接同期させるようにしてもよ
い。
限定されるものでなくその要旨を変更しない範囲で変形
してもよい。例えば、上記第1実施例では積分型A/D
変換器1の積分期間Sa、Sa´をスイッチング波形信
号f、f´の立ち上がりで同期をとっているが、これに
限らずA/D変換の積分時間とスイッチング電源2のス
イッチング周波数とを直接同期させるようにしてもよ
い。
【0047】又、スイッチング電源2に限らず、その他
の部品や外部からのノイズに対して積分型A/D変換器
1と同期を取ることでそのノイズを除去するようにして
もよい。
の部品や外部からのノイズに対して積分型A/D変換器
1と同期を取ることでそのノイズを除去するようにして
もよい。
【0048】
【発明の効果】以上詳記したように本発明によれば、ス
イッチング周波数の変化に同期して積分時間を、スイッ
チング周波数の逆数の整数倍に自動的に可変できるスイ
ッチング周波数同期型A/D変換器を提供できる。
イッチング周波数の変化に同期して積分時間を、スイッ
チング周波数の逆数の整数倍に自動的に可変できるスイ
ッチング周波数同期型A/D変換器を提供できる。
【0049】又、本発明によれば、スイッチング周波数
に同期してA/D変換を行うことで、スイッチングノイ
ズの影響を減少して高精度、高安定度のA/D変換を得
ることができるスイッチング周波数同期型A/D変換器
を提供できる。
に同期してA/D変換を行うことで、スイッチングノイ
ズの影響を減少して高精度、高安定度のA/D変換を得
ることができるスイッチング周波数同期型A/D変換器
を提供できる。
【図1】本発明に係わるスイッチング周波数同期型A/
D変換器の第1実施例を示す構成図。
D変換器の第1実施例を示す構成図。
【図2】同A/D変換器のA/D変換の動作タイミング
図。
図。
【図3】本発明に係わるスイッチング周波数同期型A/
D変換器の第2実施例を示す構成図。
D変換器の第2実施例を示す構成図。
【図4】同A/D変換器のA/D変換の動作タイミング
図。
図。
【図5】従来におけるA/D変換器の構成図。
【図6】同A/D変換器のスイッチングノイズ除去作用
を示す図。
を示す図。
1…積分型A/D変換器、2,14…スイッチング電
源、3…スイッチングノイズ除去手段、4…基準クロッ
ク発生回路、5…カウンタ、6,7…ゲート回路、10
…アナログ入力回路、11…A/D変換器、13…マイ
クロプロセッサ。
源、3…スイッチングノイズ除去手段、4…基準クロッ
ク発生回路、5…カウンタ、6,7…ゲート回路、10
…アナログ入力回路、11…A/D変換器、13…マイ
クロプロセッサ。
Claims (2)
- 【請求項1】 スイッチングノイズの重畳されたアナロ
グ入力信号をディジタル出力信号に変換するとともに前
記アナログ入力信号を積分して前記スイッチングノイズ
を除去するA/D変換器において、 前記スイッチング周波数に同期して前記アナログ入力信
号に対する積分時間を可変するスイッチングノイズ除去
手段とを具備したことを特徴とするスイッチング周波数
同期型A/D変換器。 - 【請求項2】 スイッチング電源から電力供給を受けて
アナログ入力信号をディジタル出力信号に変換するA/
D変換器と、 前記スイッチング電源のスイッチング周波数に同期して
前記A/D変換器を動作制御する変換制御手段と、 を具備したことを特徴とするスイッチング周波数同期型
A/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19967193A JPH077433A (ja) | 1993-04-22 | 1993-08-11 | スイッチング周波数同期型a/d変換器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-95913 | 1993-04-22 | ||
JP9591393 | 1993-04-22 | ||
JP19967193A JPH077433A (ja) | 1993-04-22 | 1993-08-11 | スイッチング周波数同期型a/d変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH077433A true JPH077433A (ja) | 1995-01-10 |
Family
ID=26437077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19967193A Pending JPH077433A (ja) | 1993-04-22 | 1993-08-11 | スイッチング周波数同期型a/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH077433A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008146450A1 (ja) * | 2007-05-29 | 2008-12-04 | Mitsubishi Electric Corporation | アナログ入力装置 |
JP2012060350A (ja) * | 2010-09-08 | 2012-03-22 | Mitsubishi Electric Corp | アナログ入力装置 |
-
1993
- 1993-08-11 JP JP19967193A patent/JPH077433A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008146450A1 (ja) * | 2007-05-29 | 2008-12-04 | Mitsubishi Electric Corporation | アナログ入力装置 |
JPWO2008146450A1 (ja) * | 2007-05-29 | 2010-08-19 | 三菱電機株式会社 | アナログ入力装置 |
US7990302B2 (en) | 2007-05-29 | 2011-08-02 | Mitsubishi Electric Corporation | Analog input device |
JP4902737B2 (ja) * | 2007-05-29 | 2012-03-21 | 三菱電機株式会社 | アナログ入力装置 |
JP2012060350A (ja) * | 2010-09-08 | 2012-03-22 | Mitsubishi Electric Corp | アナログ入力装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2004019477A3 (en) | Input filter for a.c. motor phase current sensing | |
KR20140079781A (ko) | 반복적인 단일 사이클 펄스폭 변조 생성 | |
CN108809311B (zh) | 一种音频模数转换芯片阵列模拟采样同步的实现装置及实现方法 | |
TWI404338B (zh) | 多通道調節器系統的相位交錯控制方法 | |
KR930010689B1 (ko) | 클록신호 변환회로 | |
JPH077433A (ja) | スイッチング周波数同期型a/d変換器 | |
JP2002009243A (ja) | 半導体集積回路 | |
JPH08286780A (ja) | クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法 | |
JPH08111641A (ja) | 比較装置,a/d変換装置,pwm信号生成装置,電源装置,電源制御装置 | |
JPH08147064A (ja) | 間欠動作回路 | |
JPH05303444A (ja) | クロック信号供給装置 | |
JPH06351236A (ja) | Dc/dcコンバーター | |
JPH05315898A (ja) | トリガ同期回路 | |
KR0167202B1 (ko) | 피엘씨 인터럽트 모듈의 노이즈 제거장치 | |
JP2865261B2 (ja) | スイッチドキャパシタ回路用クロック発生回路 | |
JPH1068763A (ja) | タイミング信号発生回路 | |
JPH10112639A (ja) | 位相比較器 | |
JPH0293716A (ja) | クロック同期リセット信号出力機能を持つクロックパルスジェネレータ | |
JPH02269056A (ja) | ビデオ信号印字装置 | |
JPH10254559A (ja) | 位相制御回路 | |
JPS61184011A (ja) | 時分割型a/d・d/a変換器 | |
JPH0654423B2 (ja) | 表示制御装置 | |
JP3417793B2 (ja) | クロック同期装置 | |
JPS6338127B2 (ja) | ||
JPH0590921A (ja) | パルス発生回路 |