JPH0773022B2 - リレー接点の不動作防止方法 - Google Patents
リレー接点の不動作防止方法Info
- Publication number
- JPH0773022B2 JPH0773022B2 JP1131888A JP13188889A JPH0773022B2 JP H0773022 B2 JPH0773022 B2 JP H0773022B2 JP 1131888 A JP1131888 A JP 1131888A JP 13188889 A JP13188889 A JP 13188889A JP H0773022 B2 JPH0773022 B2 JP H0773022B2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- transmission
- contacts
- contact
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Keying Circuit Devices (AREA)
Description
本発明は例えば伝送路を介し順次連鎖状に結合された伝
送端末（局）に附設されるリレー接点利用の伝送信号切
換装置などにおける、リレーの長時間の励磁または消磁
に基づくリレー接点の不動作化を防止する方法に関す
る。 なお以下では伝送端末と伝送信号切換装置とを含む回路
全体を便宜上、伝送中継回路とも呼ぶ。また、各図にお
いて同一の符号は同一もしくは相当部分を示す。さら
に、論理もしくはレベル“High",“Low"は単に“H",
“L"と記すものとする。
送端末（局）に附設されるリレー接点利用の伝送信号切
換装置などにおける、リレーの長時間の励磁または消磁
に基づくリレー接点の不動作化を防止する方法に関す
る。 なお以下では伝送端末と伝送信号切換装置とを含む回路
全体を便宜上、伝送中継回路とも呼ぶ。また、各図にお
いて同一の符号は同一もしくは相当部分を示す。さら
に、論理もしくはレベル“High",“Low"は単に“H",
“L"と記すものとする。
第８図は例えば水銀リードリレーなどのリレー接点を用
いて伝送信号の切換を行う従来の伝送信号切換装置を備
えた伝送中継回路の構成例を示す。同図において１（1
0,11,12,……）は伝送端末（局）、２（21,22,……）は
この伝送端末を順次、連鎖状に結合する伝送路、３（3
0,31,32,……）はそれぞれ伝送端末（10,11,12,……）
に附設された伝送信号切換装置である。ここで伝送端末
10を例にとって、その動作を述べると、正常モードとし
ての再生モードでは、この伝送端末10は伝送信号切換装
置30内のリレーのｂ接点B0,B1を開放し、リレーのａ接
点A0〜A3を閉成する。そして伝送路22を介して上流側の
隣接端末12から伝送されたデータをリレー接点A2,A3→
絶縁トランス６（62）→レシーバ５の経路（再生ルート
ともいう）で受信し、この受信データ中に自局宛のデー
タがあればそのデータを取込むと共に、該受信データ中
の他局宛のデータは再生（例えばその信号の歪み補正
等）を行ったうえ、再びドライバ４→絶縁トランス６
（61）→リレー接点A0,A1→伝送路21の経路（再生ルー
トともいう）で下流側の隣接端末11へ送信する。 また異常モードとしてのバイパスモードでは、伝送端末
10は伝送信号切換装置30内のリレーのｂ接点B0,B1を閉
成し、リレーのａ接点A0〜A3を開放する。従って上流側
伝送路22からの伝送データは、伝送端末10に対するバイ
パスルート、つまりリレー接点B0,B1を経由して下流側
伝送路21へ伝送される。
いて伝送信号の切換を行う従来の伝送信号切換装置を備
えた伝送中継回路の構成例を示す。同図において１（1
0,11,12,……）は伝送端末（局）、２（21,22,……）は
この伝送端末を順次、連鎖状に結合する伝送路、３（3
0,31,32,……）はそれぞれ伝送端末（10,11,12,……）
に附設された伝送信号切換装置である。ここで伝送端末
10を例にとって、その動作を述べると、正常モードとし
ての再生モードでは、この伝送端末10は伝送信号切換装
置30内のリレーのｂ接点B0,B1を開放し、リレーのａ接
点A0〜A3を閉成する。そして伝送路22を介して上流側の
隣接端末12から伝送されたデータをリレー接点A2,A3→
絶縁トランス６（62）→レシーバ５の経路（再生ルート
ともいう）で受信し、この受信データ中に自局宛のデー
タがあればそのデータを取込むと共に、該受信データ中
の他局宛のデータは再生（例えばその信号の歪み補正
等）を行ったうえ、再びドライバ４→絶縁トランス６
（61）→リレー接点A0,A1→伝送路21の経路（再生ルー
トともいう）で下流側の隣接端末11へ送信する。 また異常モードとしてのバイパスモードでは、伝送端末
10は伝送信号切換装置30内のリレーのｂ接点B0,B1を閉
成し、リレーのａ接点A0〜A3を開放する。従って上流側
伝送路22からの伝送データは、伝送端末10に対するバイ
パスルート、つまりリレー接点B0,B1を経由して下流側
伝送路21へ伝送される。
ところで従来の伝送信号切換装置３は、第８図に示した
ように再生ルートにはリレーのａ接点A0〜A3がそれぞれ
直列に１つ入った回路構成となっている。 また、バイパスルートにおいてもリレーのｂ接点B0,B1
がそれぞれ直列に１つ入った回路構成となっている。そ
して再生モードの時はリレーが励磁されてａ接点A0〜A3
の接続、かつｂ接点B0,B1の開放となり、他方バイパス
モードの時には励磁状態が解かれてリレーは、ａ接点A0
〜A3の開放、かつｂ接点B0,B1の接続に切り換わる。 しかしながら、この様な従来方式では、再生モードでの
リレー励磁状態が長時間続くとリレーのA0,A1,A2,A3の
ａ接点の接点部が固着し、バイパスモードへの切換え処
理を行った際に不動作化すること、つまりバイパスしな
くなることがある。 そこでリレー接点に代わるFET,トランジスタ，フォトMO
Sといった半導体スイッチを用いる方式が考えられる
が、これらは浮遊容量が大きい，高周波には使えない，
などというように、伝送信号へ与える影響が大きく利用
し難いという問題がある。 また前記の問題をｂ接点B0,B1の側で見れば、ｂ接点B0,
B1の開放が長時間持続した場合、その閉成が行われなく
なる惧れがあるという事になる。 従って以上の問題をより一般的に述べれば、リレーの励
磁または消磁の状態が長時間継続したとき、何等かの理
由でリレー接点の閉→開、または開→閉の不動作を生ず
る惧れがあるということになる。 リレーの励磁または消励の状態が長時間継続したときに
リレー接点の閉→開の不動作が生ずる惧れがあるという
点に関しては、リレー接点に補助リレーのリレー接点を
並列接続し、両リレー接点を順次、所定周期で、かつ他
方のリレー接点が閉成されている間所定期間、開放する
という対策が考えられている。 しかし、リレーの励磁または消磁の状態が長時間継続し
たときにリレー接点の開→閉の不動作が生ずる惧れがあ
るという点に関しては有効な対策が考えらていない。 そこで、本発明は、リレーの励磁または消磁の状態が長
時間継続したときのリレー接点の開→閉の不動作を防止
する方法を提供することにより、前述の問題を解消する
ことを課題とする。
ように再生ルートにはリレーのａ接点A0〜A3がそれぞれ
直列に１つ入った回路構成となっている。 また、バイパスルートにおいてもリレーのｂ接点B0,B1
がそれぞれ直列に１つ入った回路構成となっている。そ
して再生モードの時はリレーが励磁されてａ接点A0〜A3
の接続、かつｂ接点B0,B1の開放となり、他方バイパス
モードの時には励磁状態が解かれてリレーは、ａ接点A0
〜A3の開放、かつｂ接点B0,B1の接続に切り換わる。 しかしながら、この様な従来方式では、再生モードでの
リレー励磁状態が長時間続くとリレーのA0,A1,A2,A3の
ａ接点の接点部が固着し、バイパスモードへの切換え処
理を行った際に不動作化すること、つまりバイパスしな
くなることがある。 そこでリレー接点に代わるFET,トランジスタ，フォトMO
Sといった半導体スイッチを用いる方式が考えられる
が、これらは浮遊容量が大きい，高周波には使えない，
などというように、伝送信号へ与える影響が大きく利用
し難いという問題がある。 また前記の問題をｂ接点B0,B1の側で見れば、ｂ接点B0,
B1の開放が長時間持続した場合、その閉成が行われなく
なる惧れがあるという事になる。 従って以上の問題をより一般的に述べれば、リレーの励
磁または消磁の状態が長時間継続したとき、何等かの理
由でリレー接点の閉→開、または開→閉の不動作を生ず
る惧れがあるということになる。 リレーの励磁または消励の状態が長時間継続したときに
リレー接点の閉→開の不動作が生ずる惧れがあるという
点に関しては、リレー接点に補助リレーのリレー接点を
並列接続し、両リレー接点を順次、所定周期で、かつ他
方のリレー接点が閉成されている間所定期間、開放する
という対策が考えられている。 しかし、リレーの励磁または消磁の状態が長時間継続し
たときにリレー接点の開→閉の不動作が生ずる惧れがあ
るという点に関しては有効な対策が考えらていない。 そこで、本発明は、リレーの励磁または消磁の状態が長
時間継続したときのリレー接点の開→閉の不動作を防止
する方法を提供することにより、前述の問題を解消する
ことを課題とする。
前記の課題を解決するための本発明の方法は、１つの線
路（バイパスルートなど）を開閉する複数、かつ直列の
リレー接点（ｂ接点Y0b,Y1bなど）を設け、前記各リレ
ー接点を順次、所定の周期（Ｔなど）で、かつ当該のリ
レー接点を除く何れかのリレー接点が開放されている間
に所定期間（タイミングTb,Tdなど）、閉成するように
するものとする。
路（バイパスルートなど）を開閉する複数、かつ直列の
リレー接点（ｂ接点Y0b,Y1bなど）を設け、前記各リレ
ー接点を順次、所定の周期（Ｔなど）で、かつ当該のリ
レー接点を除く何れかのリレー接点が開放されている間
に所定期間（タイミングTb,Tdなど）、閉成するように
するものとする。
リレー接点を長時間開放状態のみに保ち続けることをや
め、複数のリレー接点を用いて、他の装置に影響を与え
ることなく、常時はこのリレー接点を順次、短時間づつ
周期的に開閉動作させ、その動作機能を維持する。
め、複数のリレー接点を用いて、他の装置に影響を与え
ることなく、常時はこのリレー接点を順次、短時間づつ
周期的に開閉動作させ、その動作機能を維持する。
以下第１図ないし第７図に基づいて本発明の実施例を説
明する。第１図は本発明の一実施例としての伝送中継回
路の構成図で第８図に対応するものである。第１図にお
いては伝送信号切換装置が新たな装置3A（3A0,3A1,3A2
……）に置換わっている。そしてこの伝送信号切換装置
3Aでは８個のリレーX0〜X3,Y0〜Y3を用い、この各リレ
ーのそれぞれのａ接点X0a〜X3a,Y0a〜Y3aを用いて伝送
端末１に対する再生ルートを構成し、また各リレーY0〜
Y3のそれぞれのｂ接点Y0b〜Y3bを用いて伝送端末１に対
するバイパスルートを構成している。 第２図は、リレーX0〜X3,Y0〜Y3を切換える際のリレー
駆動信号発生回路100のブロック図で、この回路100は各
伝送端末１（第１図の例では10）内に設けられている。
第２図において、101は0.5Hzのクロックを出力する発振
回路、102は発振回路101のクロック出力を計数し、その
計数値を４ビットの出力信号A,B,C,Dとして出力する２
進カウンタ、103,104はカウンタ102の出力信号C,Dを入
力とするNANDゲート、105,106はそれぞれ発振回路101の
クロック出力によって駆動され、NANDゲート103,104の
出力信号を入力とするＤ型フリップフロップである。ま
た107および108は共にモード切換信号109を一方の入力
とし、かつそれぞれＤ型フリップフロップ105および106
の出力信号を他方の入力とするANDゲートで、このANDゲ
ート107および108はそれぞれ、その出力信号107aおよび
108aによってリレーX0,X3,Y1,Y2およびX1,X2,Y0,Y3を一
括駆動する。ここでモード切換信号109は再生モードで
は“L"に、バイパスモードでは“H"に切換えられるもの
とする。 第３図は第２図のリレー駆動信号発生回路100のリレー
駆動信号107a,108aのタイムチャートである。第３図に
示すように本発明では再生モード中において、各リレー
X0〜X3,Y0〜Y3の周期的な切換え動作を行う。但しバイ
パスモードにおいてはこの周期的リレー切換え動作は行
わない。再生モード中のリレーの前記周期的切換動作は
第３図に示すように、８秒間隔のタイミングTa〜Tdから
なる32秒の周期Ｔごとに繰返して行われるが、この周期
的切換動作に基づくリレーの寿命は次式のように推定さ
れる。 ［但しN:リレー寿命（回）］ 従ってＮ＝１億回とする100年のリレー寿命となり、再
生モード中の周期的切換動作に基づくリレーの寿命低下
は無視することができる。 第４図〜第６図は第１図の各リレー中、片側の線路分の
リレーX0,Y0,X1,Y1についての再生モード中の各種の動
作状態を示し、第７図は同じくバイパスモードでの動作
状態を示す。 即ち第４図は第３図のタイミングTa,Tcでの動作状態を
示し、このときはリレーX0,Y0,X1,Y1全てが励磁状態に
あり、伝送信号はａ接点X0a,Y0aを並列に経て端末10か
ら伝送路21へ送出され、ａ接点X1a,Y1aを並列に経て伝
送路22から端末10に受信される。 第５図は第３図のタイミングTbでの動作状態を示し、こ
のときはリレーX0,Y1が励磁状態、X1,Y0が消磁状態にあ
る時で、伝送信号はａ接点X0aを経て送信され、ａ接点Y
1aを経て受信される。 第６図は第３図のタイミングTdでの動作状態を示し、こ
のときはX1,Y0が励磁状態、X0,Y1が消磁状態にある時
で、伝送信号はａ接点Y0aを経て送信され、ａ接点X1aを
経て受信される。 以上第４図〜第６図から判るように再生モード中におい
ても各リレーX0,Y0,X1,Y1はいずれも周期的に開閉動作
を行うが、再生ルートは確保されている。また第４図〜
第６図の何れの状態においてもｂ接点Y0b,Y1bが同時に
バイパスルートを閉路することは無く、再生動作が妨げ
られることは無い。 また第７図は、バイパスモードにおけるリレーX0,Y0,X
1,Y1の動作状態を示している。このときは、リレーX0,Y
0,X1,Y1全て非励磁状態となり、リレーの周期的駆動の
信号は止まる。従って再生ルートは開放され、バイパス
ルートが閉成される。このようにして伝送信号はｂ接点
Y1b,Y0bを経てバイパスされる。
明する。第１図は本発明の一実施例としての伝送中継回
路の構成図で第８図に対応するものである。第１図にお
いては伝送信号切換装置が新たな装置3A（3A0,3A1,3A2
……）に置換わっている。そしてこの伝送信号切換装置
3Aでは８個のリレーX0〜X3,Y0〜Y3を用い、この各リレ
ーのそれぞれのａ接点X0a〜X3a,Y0a〜Y3aを用いて伝送
端末１に対する再生ルートを構成し、また各リレーY0〜
Y3のそれぞれのｂ接点Y0b〜Y3bを用いて伝送端末１に対
するバイパスルートを構成している。 第２図は、リレーX0〜X3,Y0〜Y3を切換える際のリレー
駆動信号発生回路100のブロック図で、この回路100は各
伝送端末１（第１図の例では10）内に設けられている。
第２図において、101は0.5Hzのクロックを出力する発振
回路、102は発振回路101のクロック出力を計数し、その
計数値を４ビットの出力信号A,B,C,Dとして出力する２
進カウンタ、103,104はカウンタ102の出力信号C,Dを入
力とするNANDゲート、105,106はそれぞれ発振回路101の
クロック出力によって駆動され、NANDゲート103,104の
出力信号を入力とするＤ型フリップフロップである。ま
た107および108は共にモード切換信号109を一方の入力
とし、かつそれぞれＤ型フリップフロップ105および106
の出力信号を他方の入力とするANDゲートで、このANDゲ
ート107および108はそれぞれ、その出力信号107aおよび
108aによってリレーX0,X3,Y1,Y2およびX1,X2,Y0,Y3を一
括駆動する。ここでモード切換信号109は再生モードで
は“L"に、バイパスモードでは“H"に切換えられるもの
とする。 第３図は第２図のリレー駆動信号発生回路100のリレー
駆動信号107a,108aのタイムチャートである。第３図に
示すように本発明では再生モード中において、各リレー
X0〜X3,Y0〜Y3の周期的な切換え動作を行う。但しバイ
パスモードにおいてはこの周期的リレー切換え動作は行
わない。再生モード中のリレーの前記周期的切換動作は
第３図に示すように、８秒間隔のタイミングTa〜Tdから
なる32秒の周期Ｔごとに繰返して行われるが、この周期
的切換動作に基づくリレーの寿命は次式のように推定さ
れる。 ［但しN:リレー寿命（回）］ 従ってＮ＝１億回とする100年のリレー寿命となり、再
生モード中の周期的切換動作に基づくリレーの寿命低下
は無視することができる。 第４図〜第６図は第１図の各リレー中、片側の線路分の
リレーX0,Y0,X1,Y1についての再生モード中の各種の動
作状態を示し、第７図は同じくバイパスモードでの動作
状態を示す。 即ち第４図は第３図のタイミングTa,Tcでの動作状態を
示し、このときはリレーX0,Y0,X1,Y1全てが励磁状態に
あり、伝送信号はａ接点X0a,Y0aを並列に経て端末10か
ら伝送路21へ送出され、ａ接点X1a,Y1aを並列に経て伝
送路22から端末10に受信される。 第５図は第３図のタイミングTbでの動作状態を示し、こ
のときはリレーX0,Y1が励磁状態、X1,Y0が消磁状態にあ
る時で、伝送信号はａ接点X0aを経て送信され、ａ接点Y
1aを経て受信される。 第６図は第３図のタイミングTdでの動作状態を示し、こ
のときはX1,Y0が励磁状態、X0,Y1が消磁状態にある時
で、伝送信号はａ接点Y0aを経て送信され、ａ接点X1aを
経て受信される。 以上第４図〜第６図から判るように再生モード中におい
ても各リレーX0,Y0,X1,Y1はいずれも周期的に開閉動作
を行うが、再生ルートは確保されている。また第４図〜
第６図の何れの状態においてもｂ接点Y0b,Y1bが同時に
バイパスルートを閉路することは無く、再生動作が妨げ
られることは無い。 また第７図は、バイパスモードにおけるリレーX0,Y0,X
1,Y1の動作状態を示している。このときは、リレーX0,Y
0,X1,Y1全て非励磁状態となり、リレーの周期的駆動の
信号は止まる。従って再生ルートは開放され、バイパス
ルートが閉成される。このようにして伝送信号はｂ接点
Y1b,Y0bを経てバイパスされる。
本発明によれば、伝送中継回路のバイパスルートを複数
リレーの接点の直列回路で構成し、直列回路中の各接点
を順次、周期的に、かつ当該の接点以外の何れかの接点
の開放中に閉路させる動作を繰り返すようにしたので、
リレー回路は常時は再生モードにあって周期的な開閉動
作状態におかれるため、リレー接点の固着などに基づく
リレーの不動作を防止できる。 また本発明はリレー接点を用いる方式なので半導体を用
いる方式のように浮遊容量が大きくなるなどの伝送信号
へ与える影響がなく、伝送の信頼性を向上することがで
きる。
リレーの接点の直列回路で構成し、直列回路中の各接点
を順次、周期的に、かつ当該の接点以外の何れかの接点
の開放中に閉路させる動作を繰り返すようにしたので、
リレー回路は常時は再生モードにあって周期的な開閉動
作状態におかれるため、リレー接点の固着などに基づく
リレーの不動作を防止できる。 また本発明はリレー接点を用いる方式なので半導体を用
いる方式のように浮遊容量が大きくなるなどの伝送信号
へ与える影響がなく、伝送の信頼性を向上することがで
きる。
第１図は本発明の一実施例としての伝送中継回路の構成
図、 第２図は同じくリレー駆動信号発生回路の構成図、 第３図は第２図の動作説明用のタイムチャート、 第４図ないし第６図は再生モードにおけるリレー動作説
明用の詳細回路図、 第７図はバイパスモードにおけるリレー動作説明用の詳
細回路図、 第８図は第１図に対応する従来の伝送中継回路の構成図
である。 １（10,11,12,……）：伝送端末、２（21,12,……）：
伝送路、3A（3A0,3A1,3A2,……）：伝送信号切換装置、
4:ドライバ、5:レシーバ、６（61,62）：絶縁トラン
ス、X0〜X3,Y0〜Y3:リレー、X0a,X3a,Y0a,Y3a:a接点、Y
0b〜Y3b:b接点、101:発振回路、102:4ビット２進カウン
タ、103,104:NANDゲート、105,106:D型フリップフロッ
プ、107,108:ANDゲート、109:モード切換信号、107a,10
8a:リレー駆動信号。
図、 第２図は同じくリレー駆動信号発生回路の構成図、 第３図は第２図の動作説明用のタイムチャート、 第４図ないし第６図は再生モードにおけるリレー動作説
明用の詳細回路図、 第７図はバイパスモードにおけるリレー動作説明用の詳
細回路図、 第８図は第１図に対応する従来の伝送中継回路の構成図
である。 １（10,11,12,……）：伝送端末、２（21,12,……）：
伝送路、3A（3A0,3A1,3A2,……）：伝送信号切換装置、
4:ドライバ、5:レシーバ、６（61,62）：絶縁トラン
ス、X0〜X3,Y0〜Y3:リレー、X0a,X3a,Y0a,Y3a:a接点、Y
0b〜Y3b:b接点、101:発振回路、102:4ビット２進カウン
タ、103,104:NANDゲート、105,106:D型フリップフロッ
プ、107,108:ANDゲート、109:モード切換信号、107a,10
8a:リレー駆動信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 俊彰 神奈川県川崎市川崎区南渡田町１番１号 日本鋼管株式會社京浜製鉄所内 (72)発明者 谷本 雅之 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 渡辺 誠 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (56)参考文献 実開 昭60−46635（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】１つの線路を開閉する複数、かつ直列のリ
レー接点を設け、前記各リレー接点を順次、所定の周期
で、かつ当該のリレー接点を除く何れかのリレー接点が
開放されている間に所定期間、閉成するようにしたこと
を特徴とするリレー接点の不動作防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131888A JPH0773022B2 (ja) | 1989-05-25 | 1989-05-25 | リレー接点の不動作防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131888A JPH0773022B2 (ja) | 1989-05-25 | 1989-05-25 | リレー接点の不動作防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02309516A JPH02309516A (ja) | 1990-12-25 |
| JPH0773022B2 true JPH0773022B2 (ja) | 1995-08-02 |
Family
ID=15068495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1131888A Expired - Lifetime JPH0773022B2 (ja) | 1989-05-25 | 1989-05-25 | リレー接点の不動作防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773022B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5189881B2 (ja) * | 2007-06-27 | 2013-04-24 | 株式会社エヌ・ティ・ティ・ドコモ | 可変回路、通信システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046635U (ja) * | 1983-09-07 | 1985-04-02 | 株式会社明電舎 | 水銀接点リレ−の粘着防止装置 |
-
1989
- 1989-05-25 JP JP1131888A patent/JPH0773022B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02309516A (ja) | 1990-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476940B1 (en) | Latch circuit with reduced metastability | |
| JPH0773022B2 (ja) | リレー接点の不動作防止方法 | |
| CA1281088C (en) | Dynamic cmos current surge control | |
| KR19980061837A (ko) | Ipc의 이중화 버스 클럭 감시 회로 | |
| JPH11330918A (ja) | 順序回路 | |
| US20080197889A1 (en) | Semiconductor Integrated Circuit Device and Mobile Device Using Same | |
| KR20030010246A (ko) | 디-플립 플롭 회로 | |
| KR100397880B1 (ko) | 디지털 회로 | |
| ITMI991386A1 (it) | Circuito per realizzaione di un tempo minimo di wake - up nei circuiti logici di wake - up | |
| JP3214462B2 (ja) | 半導体集積回路 | |
| JPH05206791A (ja) | Ｄ型フリップフロップ | |
| KR100313532B1 (ko) | 노이즈 제거 회로 | |
| JPS6333385Y2 (ja) | ||
| JPS5914953B2 (ja) | 継電器駆動回路 | |
| SU1193608A1 (ru) | Устройство контрол больших интегральных схем | |
| KR100249176B1 (ko) | 출력 버퍼 회로 | |
| JPH0491533A (ja) | リレー接点を用いた伝送回線切替装置 | |
| JPH04345343A (ja) | パルス信号中継歪補正回路 | |
| SU617847A1 (ru) | Двоичный счетчик | |
| SU1078630A1 (ru) | Счетчик импульсов | |
| KR100242691B1 (ko) | 업/다운 카운터의 카운트제어회로 | |
| JPH0136272Y2 (ja) | ||
| SU1539763A1 (ru) | Устройство дл ввода информации | |
| JPS5937732A (ja) | 開閉器信号検出回路 | |
| JPS6322679B2 (ja) |