SU1193608A1 - Устройство контрол больших интегральных схем - Google Patents
Устройство контрол больших интегральных схем Download PDFInfo
- Publication number
- SU1193608A1 SU1193608A1 SU833536834A SU3536834A SU1193608A1 SU 1193608 A1 SU1193608 A1 SU 1193608A1 SU 833536834 A SU833536834 A SU 833536834A SU 3536834 A SU3536834 A SU 3536834A SU 1193608 A1 SU1193608 A1 SU 1193608A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- control unit
- control
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
УСТРОЙСТВО КОНТРОЛЯ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ, содержащее блок управлени , клеммы дл подклкг- . чени выводов объекта контрол , п .каналов блока контрол , каждый из которых содержит первый элемент 2ИИЛИ , первые входы которого соединены один непосредственно, а другой - через первый элемент НЕ с первым выходом блока управлени , компараторы нул и единицы, первые входы которых соединены с клеммами дл подклнгчени вьгоодов объекта контрол , вторые входы - с вторым и третьим выходами блока управлени соответственно , выход компаратора нул и инверсный выход компаратора единицы соединены с первым и вторым входами первого элемента И и с вторыми входами первого элемента 2И-ИЛИ соответственно , второй элемент И, первый вход которого соединен через второй элемент НЕ с выходом первого элемента И, второй вход - с. выходом первого элемента и с информационным входом основного триггера и через третий элемент НЕ с первым входом третьего элемента И, вход синхронизации основного триггера соединен с четвертым входом блока управлени , выход основного триггера соединен с вторым входом третьего элемента И, три вспомогательных триггера, входы синхронизации которых объединены и-соединены с п тым выходом блока управлени , информационные входы второго и третьего вспомогательных триггеров соединены с выходами второго и третьего элементов И соответственно, а выходы всех вспомогательных триггеров соединены с соответствующей группой входов бло9 ка управлени , группа выходов которого соединена с клеммами дл под (Л ключени выводов объекта контрол , отличающеес тем, что, с целью повьшени достоверности контрол , в каждый канал блока контрол введены генератор тока, ключ, второй элемент 2И-ИЛИ и четвертый элемент НЕ, вход которого соединен с о одним из первых входов второго эле00 мента 2И-Ш1И, первым входом ключа и О) шестым выходом блока управлени , а Q 00 выход - с другим первым входом второго элемента 2И-ИЛИ и третьими входами второго и третьего элементов И, вторые входы второго элемента 2И-ИЛИ соединены соответственно с выходом и входом второго элемента НЕ, выход второго элемента 2И-ИЛИ соединен с информационным входом первого вспомогательного триггера, второй вход ключа соединен с выходом генератора тока, а выход - с соответствующей клеммой дл подключени вывода объекта контрол .
Description
Изобретение относитс к контроль- но-измерительной технике и может быт использовано при создании аппаратуры дл контрол больших интегральных схем БИС) и микропроцессоров. Цель изобретени - повьшение дост верности контрол за счет введени проверки наличи контактов по всем выводам БИС. На чертеже представлена функцио- нальна схема устройства. Устройство содержит блок 1 управлени , включающий ЭВМ 2, магистраль 3, программируемый .генератор 4, блок 5 формировани входных воздействий и блок 6 эталонных уровней, контролируемую БИС 7, многоканальньй блок 8 контрол , каждый канал которого содержит первый элемент НЕ 9, компараторы 10 нул и I1 единицы, первый элемент И 12, второй элемент НЕ 13, первый элемент 2И-ИЛИ-14, третий эле мент НЕ 15, второй элемент И 16, основной триггер 17, третий элемент И 18, три вспомогательных триггера 19-21, второй элемент 2И-ИЛИ 22, чет вертый элемент НЕ 23, генератор 24 тока ( ГТ ) и ключ 25. Первые входы первого элемента 2И-ИЛИ 14 соединены один непосредственно , а- другой через первый элемент НЕ 9 с первым выходом блока I управлени . Первые входы компараторов 10 нул и 1I единицы соединены с клеммами дл подключени выводов объекта контрол (БИС 7), вторые входы с вторым и третьим выходами блока 1 управлени соответственно, выход компаратора 10 нул и инверсный выход компаратора 11 единицы соединены с первым и вторым входами первого элемента И 12 и с вторыми входами пе вого элемента 2И-ИЛИ 14 соответствен но, первьй вход второго элемента И 1 соединен через второй элемент НЕ 13 с выходом первого элемента; И 12, вто рой вход - с выходом первого элемента 2И-ИЛИ 14 и с информационным входом основного триггера 17, и через третий элемент НЕ 15 - с первым входом третьего элемента И 18, вход синхронизации основного триггера 17 соединен с четвертым выходом блока I управлени , выход основного триггера 17 соединен с вторым входом третьего элемента И 18, входы син- хронизации вспомогательных триггеров 19-21 соединены с п тым выходом блока 1 управлени , информационные входы второго 20 и третьего 21 вспомогательных триггеров соединены с выходами второго 16 и третьего 18 элементов И соответственно, выходы всех вспомогательных триггеров 19-21 соединены с соответствующей группой входов блока управлени ,группавыходов которого соединена с клеммами дл подключени выводов объекта контрол (БИС 7 ), вход четвертого элемента НЕ 23 соединен с одним из первых входов второго элемента 2И-ИЛИ 22, первым входом ключа 25 и шестым выходом блока 1 управлени , а выход - с другим первым входом второго элемента 2И-ИЛИ 22 и третьими входами второго 16 и третьего 18 элементов И, вторые входы второго элемента 2И-ИЛИ 22 соединены соответственно с вьрсодом и входом второго элемента НЕ 13, выход второго элемента 2И-ИЛИ 22 соединен с информационным входом первого вспомогательного триггера 19, второй вход ключа 25 соединен с выходом генератора 24 тока, а выход - с соответствующей клеммоЙ дл подключени вывода объекта контрол 7. Поскольку современные БИС имеют двунаправленные вьшоды, число каналов блока контрол равно числу выводов контролируемой БИС. Устройство контрол БИС работает в двух режимах: контроль наличи контактировани на всех выводах и собственно контроль схемы. Современна технологи изготовлени БИС обеспечивает наличие полупроводникового перехода между любым из вьшодов БИС и общей шиной, смещенного в обратном направлении.Наличие этого перехода класснфицируетс устройством как наличие контактировани , а обрыв иди объединение собщей шиной классифицируетс как отсутствие контакта по соответствующему выводу. Устройство работает следутацим бразом. ЭВМ 2 через магистраль 3 управл ет работой многоканального блока 8 контрол , определ режим собственно контрол или контрол контактировани посредством выдачи соответст- вук дего сигнала, поступающего на входы элементов НЕ 23 и 2И-Ш1И 22. В режиме контрол контактировани этот сигнал разрешаюпщй, в режиме собственно контрол БИС - сигнал запрещающий. в режиме контрол сигналы дл контрол ВИС с 5 формировани входных воздействий поступают на входы I,...,пконтролируемой БИС 7 сигналы с выходов которой подаютс на первые входы компараторов 10 и 11 соответствующих каналов. На вто- рые входы, компараторов 10 и 11 с бло ка 6 .эталонных уровней подаютс эталонные уровни опорного напр жени , в пределах которых контролируетс выходной логический сигнал. В зависимости от ожидаемого сигнала на каждом выходе контролируемой БИС 7 ЭВМ вырабатывает сигналы эталонной реакции , которые через магистраль 3 подаютс на входа элементов НЕ 9 и 2И-ШШ 14 соответствующих каналов. Контроль выходных сигналов осуществл етс при по.мощи двух стробирующих импульсов, вырабатываемых, программируемым генератором 4. Временное расположение стробируюгщих импульсов в контрольном такте выбираетс таким образбм, что первый импульс предназначаетс дл контрол задержки распространени логических .сигналов, а второй располагаетс все да в конце контрольного такта. Запрещающий сигнал контрол контактировани из блока I управлени закрывает правую часть элемента 2И-ИПИ 22 и ключ 25, открыва через элемент НЕ 23 левую часть элемента 2И-Ш1И 22 и элементы И 16 и 18. Если к моменту прихода первого стробирующего импульса не произошло сравнени информации , поступающей с контролируемой БИС 7 через компараторы 10 нул и 11 .единицы, с ожидаемой эталонной реакцией на элементе 2И-ИЛИ 14, то логическа единица с выхода элемента 2И-ИПЙ 14 запишетс в основной триггер 17.. При этом возможны два варианта. Вариант первый - к моменту прихода второго стробирующего импульса сравнение информации произошло. В этом случае на выходе элемента 2ИИЛИ 14 установитс логический ноль, а на выходах элементов И 16 и 1в - логический ноль и логическа единица соответственно. Вторым стробирующкм импульсом в дополнительные триггеры 20 и 21 запишутс О и 1 соответственно (задержка распространени сигнала). Вариант второй - к моменту прихода второго стробирукицего импульса .:. сравнени информации не произошло. В этом случае на выходе элемента 2И-ИЛИ I4 останетс логическа единица , котора через элемент И 16 вторым стробирующим импульсом запишетс в дополнительный триггер 20 ( брак функционировани ). Если к моменту прихода второго стробирующего импульса на выходе контролируемой БИС 7 установилс уровень напр жени , не соответствующий эталонным уровн м, задаваемым блоком 6, то на выходе компараторов 10 и II установ тс единичные логические сигналы, которые через .элемент И 12 и левую часть элемента 2И-ИЛИ 22 запишутс в дополнительный триггер 19 вторым стробирующим им- . пульсом (брак уровн ). , Единичные сигналы с выходов триггеров 19-21 поступают через магистраль 3 в ЭВМ 2 как сигналы прерывани . В этом случае ЭВМ 2 переключаетс на программу обслуживани прерьтаний. При контроле контактировани разрешающий сигнал из- блока 1 управлени открывает правую часть элемента 2И-Ш1И 22 и ключ 25, закрыва через элемент НЕ 23 левую часть элемента 2И-ИЛИ 22 и элементы И 16 и 18. Кроме того, блок 5 формировани входных.воздействий не посылает сигналы воздействий на выводы БИС. В каждом канале многоканального блока 8 контрол генератор тока 24. через ключ 25 выдает ток через соответствующий вывод БИС 7 таким образом , чтобы при наличии полупроводникового перехода относительно общей шины на выводе БИС установилс уровень напр жени , наход пр йс между эталонными уровн ми, задаваемыми блоком 6 эталонных уровней на компараторы 10 нул и И единицы. При этом возможны три варианта. Вариант первый - на выводе БИС установилс уровень напр жени , наход щийс между названными выше эталонтшми уровн ми.На выходе элемента И I2 установитс единичный уровень, KOTopi через элемент НЕ 13 и правую часть элемента 2ИИПИ 22 по второму стробирующему импульсу установит триггер 19 в нулевое состо ние (наличие контакта). Второй вариант - на выводе БИС установилс уровень напр жени , превышающий названные выше эталонные уров-
Claims (1)
- УСТРОЙСТВО КОНТРОЛЯ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ, содержащее блок управления, клеммы для подклю— . чения выводов объекта контроля, η каналов блока контроля, каждый из которых содержит первый элемент 2ИИЛИ, первые входы которого соединены один непосредственно, а другой - через первый элемент НЕ с первым выходом блока управления, компараторы нуля и единицы, первые входы которых соединены с клеммами для подклкгчения выводов объекта контроля, вторые входы — с вторым и третьим выходами блока управления соответственно, выход компаратора нуля и инверсный выход компаратора единицы соединены с первым и вторым входами, первого элемента И и с вторыми входами первого элемента 2И—ИЛИ соответственно, второй элемент И, первый вход которого соединен через второй элемент НЕ с выходом первого элемента И, второй вход — с выходом первого элемента 2И-ИЛИ и с информационным входом основного триггера и через третий элемент НЕ с пер- вым входом третьего элемента И, вход синхронизации основного триггера соединен с четвертым входом блока управления, выход основного триггера соединен с вторым входом третьего элемента И, три вспомогательных триггера, входы синхронизации kotq— рых объединены и соединены с пятым выходом блока управления, информационные входы второго и третьего вспомогательных триггеров соединены с выходами второго и третьего элементов И соответственно, а выходы всех вспомогательных триггеров соединены с соответствующей группой входов бло- е ка управления, группа выходов которого соединена с клеммами для подключения выводов объекта контроля, отличающееся тем, что, с целью повышения достоверности контроля, в каждый канал блока контроля введены генератор тока, ключ, второй элемент 2И—ИЛИ и четвертый элемент НЕ, вход которого соединен с одним из первых входов второго элемента 2И-ИЛИ, первым входом ключа и шестым выходом блока управления, а выход - с другим первым входом второго элемента 2И—ИЛИ и третьими входами второго и третьего элементов И, вторые входы второго элемента 2И—ИЛИ соединены соответственно с выходом и входом второго элемента НЕ, выход второго элемента 2И—ИЛИ соединен с информационным входом первого вспомогательного триггера, второй вход ключа соединен с выходом генератора тока, а выход — с соответствующей клеммой для подключения вывода объекта контроля.SU .,„11936081 и
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833536834A SU1193608A1 (ru) | 1983-01-10 | 1983-01-10 | Устройство контрол больших интегральных схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833536834A SU1193608A1 (ru) | 1983-01-10 | 1983-01-10 | Устройство контрол больших интегральных схем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1193608A1 true SU1193608A1 (ru) | 1985-11-23 |
Family
ID=21044324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833536834A SU1193608A1 (ru) | 1983-01-10 | 1983-01-10 | Устройство контрол больших интегральных схем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1193608A1 (ru) |
-
1983
- 1983-01-10 SU SU833536834A patent/SU1193608A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент GB № 128228, кл. G 01 R 31/28,.1975. Авторское свидетельство СССР № 729534, кл. G 01 R 31/28, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4823309A (en) | Data processing system with improved output function | |
JP2946658B2 (ja) | フリップフロップ回路 | |
CA2126615C (en) | Glitch suppressor circuit and method | |
SU1193608A1 (ru) | Устройство контрол больших интегральных схем | |
CA1038938A (en) | High reliability pulse source | |
GB1122472A (en) | Systems for testing components of logic circuits | |
SU1637010A1 (ru) | Устройство для временного разделения импульсных сигналов | |
SU651274A1 (ru) | Выходной узел тестера дл контрол логических устройств | |
SU1322289A1 (ru) | Устройство дл контрол микросхем | |
SU1361650A1 (ru) | Устройство дл проверки исправности блоков защиты | |
SU1760595A1 (ru) | Устройство дл контрол пробо последовательно соединенных тиристоров высоковольтных вентилей в управл емом вентильном преобразователе | |
SU1267505A1 (ru) | Устройство дл дистанционного включени | |
SU1732301A1 (ru) | Выходной узел тестера | |
SU1272287A2 (ru) | Устройство дл контрол переходного сопротивлени электрических контактов коммутационных изделий | |
SU1277385A1 (ru) | Г-триггер | |
SU1562898A1 (ru) | Многоканальное устройство дл ввода-вывода информации | |
JPH0567949A (ja) | フリツプフロツプ回路 | |
SU789986A1 (ru) | Устройство дл ввода информации | |
SU1436145A1 (ru) | Коммутационное устройство | |
SU1370763A1 (ru) | Коммутатор с контролем | |
SU1241347A1 (ru) | Устройство дл защиты блока параллельно включенных транзисторов | |
SU1332322A1 (ru) | Устройство дл контрол логических блоков | |
SU1094028A1 (ru) | Устройство дл ввода информации | |
KR0146531B1 (ko) | 반도체 메모리장치 | |
SU1605246A1 (ru) | Устройство дл сопр жени электронного модул с линией св зи |