JPH077174A - フォトダイオードおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 順バイアス状態および逆バイアス状態の双方
において十分な明電流／暗電流の比が得られるフォトダ
イオードおよびその製造方法を提供する。 【構成】 フォトダイオードは、ガラス基板と、前記基
板上に下部電極として形成されたアルミニウム膜と、こ
のアルミニウム膜上にショットキ・バリアとして形成さ
れたアルミナ膜と、このアルミナ膜の一部分上に光導電
層として形成された水素化アモルファス・シリコン膜
と、この水素化アモルファス・シリコン膜上に上部電極
として形成された透明導電膜とを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はフォトダイオードに関す
る。さらに詳細にはＯＮ／ＯＦＦ電流の比率を増大させ
たフォトダイオード及びそれを製造する方法に関する。

【０００２】

【従来の技術】フォトダイオードは接触画像センサ、バ
ーコードリーダ、ファクシミリその他に用いられてい
る。図１は上部電極としてクロム・シリサイドを用いた
従来のフォトダイオードの断面図である。図１に示され
たフォトダイオードを製造するには、真空中でクロム膜
１２をガラス基板１１上に蒸着する。下部電極を形成す
るために湿式エッチングでそのクロム膜１２をパターニ
ングする。

【０００３】その後、水素化（hydrogenated）アモルフ
ァス・シリコン（ａ−Ｓｉ：Ｈ）膜１３をその上全体に
１μｍの厚さに蒸着する。そのａ−Ｓｉ：Ｈ膜１３の上
に他のクロム膜（図示せず）を蒸着する。引き続きその
クロム膜を部分的にエッチングする。そのエッチングさ
れた膜をマスクとして反応性イオンエッチングでａ−Ｓ
ｉ：Ｈ膜１３をパターニングする。

【０００４】上記で得られたものをＮ2 雰囲気中で２５
０℃の温度で１時間熱処理する。この熱処理でクロム・
シリサイド１４が図示しないクロム膜とａ−Ｓｉ：Ｈ膜
１３との間の境界に形成され、上部電極となる。（ＮＨ
4 ）2 Ｃｅ（Ｎ０3 ）6 酸を用いて、シリサイドを形成
しないで残ったクロム膜を除去する。

【０００５】「−」バイアスが上記構造を持ったフォト
ダイオードのクロム・シリサイド１４に加えられている
ときに、「＋」バイアスがクロム膜１２に加えらえっる
と、その加えられた「＋」バイアスと「−」バイアスと
によって電位差が発生する。その結果、下部電極として
のクロム１２から上部電極としてのクロム・シリサイド
１４へ電流が流れる。ａ−Ｓｉ：Ｈ膜１３とクロム・シ
リサイド１４との境界にショットキ効果が発生する。そ
のショットキ効果によって暗電流を数十ピコアンペアに
制限するショットキ・バリアが発生する。

【０００６】光を受けると、ショットキ・バリアが光電
荷に対するバリアとして働かずにａ−Ｓｉ：Ｈ１３が多
くの光電荷を発生する。その結果ａ−Ｓｉ：Ｈ膜１３と
クロム・シリサイド１４との間の境界を通して多くの電
流が流れる。しかしながら、上記した従来のフォトダイ
オードの製造方法は、ａ−Ｓｉ：Ｈ膜１３の上にクロム
・シリサイド１４を形成するためにクロム膜を蒸着し、
クロム・シリサイド１４の形成の後にそれを除去しなけ
ればならないので極めて複雑となる。

【０００７】図２は上部電極として透明導電膜を用いた
他の従来のフォトダイオードの断面図である。図２に示
されたフォトダイオードを製造するには、まずクロム膜
２２をガラス基板２１の上に蒸着して下部電極を形成す
る。その後、その表面全体に水素化アモルファス・シリ
コン（ａ−Ｓｉ：Ｈ）膜２３をプラズマ増速ＣＶＤを用
いて蒸着する。そのａ−Ｓｉ：Ｈ膜２３の上にインジウ
ムの薄い酸化物で形成された透明導電膜２４をスパッタ
リングで形成させる。その後透明導電膜２４とａ−Ｓ
ｉ：Ｈ膜２３をＲＩＥ処理でエッチングし、それぞれ上
部電極と光導電層とを形成する。

【０００８】図３Ａ〜３Ｃは図２に示されるフォトダイ
オードの電極へ加えられ電圧によるエネルギバンドを示
す図である。電圧がフォトダイオードに加えられないと
きは図３Ａに示すように電流は流れない。フォトダイオ
ードに順方向電圧が加えられたとき、すなわち、「−」
電圧が下部電極としてのクロム膜２２に、「＋」電圧が
透明導電膜２４に加えられたとき、大きな暗電流が透明
導電膜２４から下部電極２２へ流れる。なぜなら、図３
Ｂに示されるように、光導電層２３と透明導電膜２４と
の間の境界にショットキ・バリアが形成されるからであ
る。その結果、ショットキ・バリアの効果がないので大
きな光電流が流れる。したがって、順方向バイアス状態
では、光電流／暗電流の高い比を得ることはできない。

【０００９】他方、フォトダイオードに逆電圧が加えら
得たとき、すなわち、「＋」電圧が下部電極としてのク
ロム膜２２に加えられ、「−」電圧が透明電極に加えら
れたとき、光導電層２３と透明導電膜２４との間に、図
３Ｃに示すように、高電位バリアが形成されるので電流
が流れない。その結果暗電流がほとんど流れない。フォ
トダイオードに逆電圧が加えられる逆バイアスのもとで
フォトダイオードが光に曝されると、多くの光電荷、す
なわちエレクトロンとホールが光導電層２３に発生す
る。発生したエレクトロンが下部電極２２へ、発生した
ホールが透明導電膜２４へ流れる。その結果光電流が下
部電極から透明導電膜２４へ流れる。

【００１０】上記のようにフォトダイオードに逆電圧が
加えられると、フォトダイオードを流れる電流はフォト
ダイオードに加えられる光の強さによって決められる。
透明導電膜２４とａ−Ｓｉ：Ｈ膜２３が逆バイアス状態
で暗電流が流れるのを禁止するショットキ・バリアが形
成されるので、図２に示される従来のフォトダイオード
は、高いＯＮ／ＯＦＦ電流比率が得られる。しかしなが
ら、透明導電膜２４の成分が上部電極としての透明導電
膜２４の蒸着プロセスによって簡単に変わり、透明導電
膜２４とａ−Ｓｉ：Ｈ膜２３との間の境界が不安定であ
るので、満足できるショットキ・バリアを形成すること
が困難である。したがって、従来のフォトダイオードは
光導電層２３と透明導電膜との間の暗電流が不安定にな
るという問題を持っていた。

【００１１】図４は従来のＰＩＮ構造のフォトダイオー
ドの断面図である。図５は図４のフォトダイオードのエ
ネルギバンドを表す図である。このフォトダイオードは
下部電極３１、下部電極の上に形成された透明導電膜３
２およびその透明導電膜の上に形成された金属電極から
構成されている。この構造では「＋」電圧が下部電極３
１に加えられ、「−」電圧が上部電極としての透明導電
膜３３に金属電極３４を介して加えられる。

【００１２】光導電層３２は、高濃度ｎ+ ａ−Ｓｉ：Ｈ
膜３２−１、真性ａ−Ｓｉ：Ｈ膜３２−２および高濃度
ｐ+ ａ−Ｓｉ：Ｈ膜３２−３を含むＰＩＮ構造である。
上部電極３３としてクロム・シリサイド膜を透明導電膜
の位置に使用することができる。光を通過させる上部電
極３３は高い透明度を有し、かつ高い導電性を有するこ
とが望ましい。ＩＴＯ膜で構成される透明導電膜３３
は、ＩＴＯ膜の導電度が低いので、単一ラインを構成す
るために高導電性の金属電極３４と結合される。

【００１３】上記した構造の従来のフォトダイオード
は、逆バイアス状態で、すなわち、「＋」電圧を下部電
極３１に、「−」電圧を上部電極３３に加えた状態で光
に曝されたときの電流と、光に曝されないときの電流と
の電流の差から信号検出機能を果たすことができる。

【００１４】フォトダイオードが光に曝されたときに発
生する電流をＯＮ電流、Ｉphoto と呼び、光に曝されな
いとき生成される電流をＯＦＦ電流または暗電流、Ｉda
rkと呼ぶ。図５に示されるように、導電バンドＥ_c とバ
レンシー・エレクトロン・バンドＥｖ との間の差であ
るエネルギバンド・ギャップＥg より高いエネルギを持
つ光にフォトダイオードが曝されると、フォトキャリア
が生成される。フォトキャリアの移動で電流が生じる。
この電流が光電流Ｉphoto である。

【００１５】エネルギバンド・ギャップＥg が小さい場
合、フォトダイオードがエネルギバンド・ギャップＥg
より低いエネルギを持つ光に曝された場合でもフォトキ
ャリアを生成する。暗電流から光電流を正確に区別する
ために光を１００％遮蔽することが要求される。しかし
ながら、完全に光を遮蔽することは困難である。そのた
め暗電流が生成される。

【００１６】書類やその他のものから反射した光を検出
し、絵や文字を認識するファクシミリに用いられるフォ
トダイオードは、グレイ・スケール・レベルを指示する
ために暗電流を正確に制御することが非常に大切であ
る。暗電流のレベルが不正確に決定されると、検出動作
が不正確に行われる。ある部分が白く他の部分が黒いと
いう大きな書類用に複数のフォトダイオードを用いる場
合は、各フォトダイオードの特性は均一でなければなら
ない。

【００１７】検出動作を正確にし、デヴァイス特性を均
一にするために、適切なエネルギバンド・ギャップを備
えた物質を用いなければならない。その上、その適切な
エネルギバンド・ギャップを備えた物質はデヴァイス特
性および暗電流の制御の均一性を維持できなければなら
ない。

【００１８】エネルギバンド・ギャップが大きすぎる
と、発生した全ての信号が暗電流として検出されるの
で、検出機能を果たすことは不可能である。したがっ
て、暗電流が制御できて多くの光電流を流すことがで
き、それによってＩphoto ／Ｉdarkの高い比率が得られ
れば良い特性のフォトダイオードを得ることができる。

【００１９】真性ａ−Ｓｉ：Ｈ膜３２−２は約１ｅＶの
エネルギバンド・ギャップＥg を示す。上記したよう
に、トラップがあればエネルギバンド・ギャップＥg よ
り低い光エネルギによってもフォトキャリアは生成され
る。もちろん、真性ａ−Ｓｉ：Ｈ膜が良品質であればそ
のような問題は起こらない。フォトキャリアがエネルギ
バンド・ギャップＥg より低い光エネルギで生成される
と暗電流が増加し、それによってＩphoto ／Ｉdarkの比
率が低下する。その結果フォトダイオードは信号／雑音
（Ｓ／Ｎ）比が減少する。

【００２０】

【発明が解決しようとする課題】従って、本発明の目的
は、従来技術における前述した問題点を解決して、高シ
ョットキ・バリアが得られ、光吸収の容易化が達成で
き、それにより光電流／暗電流の比が増大したフォトダ
イオード、および、その製造方法を提供することであ
る。

【００２１】

【課題を解決するための手段】本発明の１つの面によれ
ば、ガラス基板と、前記基板上に下部電極として形成さ
れたアルミニウム膜と、このアルミニウム膜上にショッ
トキ・バリアとして形成されたアルミナ膜と、このアル
ミナ膜の一部分上に光導電層として形成された水素化ア
モルファス・シリコン膜と、この水素化アモルファス・
シリコン膜上に上部電極として形成された透明導電膜と
を含む。

【００２２】本発明の他の面によれば、フォトダイオー
ドの製造方法は、ガラス基板上にアルミニウム膜を蒸着
して下部電極を形成する蒸着工程と、このアルミニウム
膜上にアルミナ膜を形成する工程と、このアルミナ膜上
に水素化アモルファス・シリコン膜を蒸着する工程と、
この水素化アモルファス・シリコン膜上に透明導電膜を
蒸着する工程と、反応性イオンエッチング・プロセスを
用いて前記透明導電膜をエッチングして前記アルミナ膜
の一部分上に上部電極を形成する、エッチング工程と、
前記上部電極の透明導電膜をマスクとして使用する条件
下で前記水素化アモルファス・シリコン膜をエッチング
し、それにより光導電層を形成する工程とを備える。

【００２３】

【実施例】図６は本発明の第１の実施例を示すフォトダ
イオードの断面図を示している。図６に示すように、フ
ォトダイオードは、ガラス基板５１と、ガラス基板上５
１上に下部電極として形成されたクロム膜５２と、クロ
ム膜５２上に光導電層として形成された水素化アモルフ
ァス・シリコン（ａ−Ｓｉ：Ｈ）膜５４と、クロム膜５
２とａ−Ｓｉ：Ｈ膜５４との間の境界に形成されたクロ
ム・シリサイド層５３と、ａ−Ｓｉ：Ｈ膜５４上に形成
された透明導電膜５５とによって構成されている。

【００２４】この本発明の第１の実施例によれば、クロ
ム膜５２は、ガラス基板５１上に真空蒸着されている。
クロム膜５２は、下部電極を形成するためにエッチング
される。ＰＥＣＶＤプロセスを使用して下部電極の形成
後、できた構造体の露出した全表面に、厚さ１μｍのａ
−Ｓｉ：Ｈ膜５３を付着する。そしてこのような構造体
は、Ｎ2 雰囲気中で２５０゜Ｃの温度で３０分から１時
間熱処理される。この熱処理によって、クロム・シリサ
イド５３がクロム膜５２とａ−Ｓｉ：Ｈ膜５４との間の
境界に形成される。

【００２５】そして、この構造体の露出した全表面に、
透明導電膜５５がスパッタリング・プロセスを使って、
真空中で１，０００Åの厚さに付着される。ついで、透
明導電膜５５は、ＲＩＥプロセスを使ってエッチングさ
れ、上部電極を形成する。つぎに、透明導電膜５５をマ
スクとして使用し、ＲＩＥプロセスを使ったエッチング
処理によりａ−Ｓｉ：Ｈ膜５４がクロム膜５２を十分に
覆うようにパターン化される。これにより、上述した構
造を持ったフォトダイオードが得られる。

【００２６】フォトダイオードに逆バイアス電圧が供給
されると、すなわち、「−」バイアスが下部電極である
クロムフィルム５２に供給され、「＋」電圧が上部電極
である透明導電膜５５に供給されると、暗電流が透明導
電膜５５からクロム膜５２に流れる。しかしながら、こ
の暗電流の大きさは、極めて小さく、たとえば、１０12
Ａ程度の大きさである。その理由は、クロム膜５２とａ
−Ｓｉ：Ｈ膜５４との間の境界に形成されるクロム・シ
リサイド層５３によりショットキ・バリアが形成される
ためである。

【００２７】フォトダイオードが逆バイアス状態で光に
曝されると、大きな光電荷がａ−Ｓｉ：Ｈ膜５４に発生
される。この光電荷が移動すると、かなり大きな電流が
流れる。換言すれば、フォトダイオードを流れる電流量
は、フォトダイオードに供給される光の強度によって左
右される。

【００２８】本発明の第１の実施例によれば、下部電極
であるクロム膜５２とａ−Ｓｉ：Ｈ膜５４との間に形成
されるクロム・シリサイド層５３によって安定したショ
ットキ・バリアが形成される。その結果、フォトダイオ
ードの光電流と暗電流の比が増加される。

【００２９】上述したように、従来の構造は、クロム・
シリサイド層５３に対応するクロム・シリサイド層を形
成し、このクロム・シリサイド層を形成した後クロムフ
ィルムを除去するために、下部電極としてのクロム膜に
加えて別のクロム膜を形成するステップを必要とする。
しかしながら、本発明の第１の実施例によれば、クロム
・シリサイド層が、下部電極として用いられるクロム膜
とａ−Ｓｉ：Ｈ膜との間の境界に形成されている。した
がって、本発明の構造体は、従来の構造体に必要な付加
的なステップを必要としない。

【００３０】図７は本発明の第２の実施例であるフォト
ダイオードの断面図を示している。図７に示されるフォ
トダイオードを製造するために、真空蒸着装置を使って
ガラス基板６１上に、下部電極を形成するように数千オ
ングストロームの厚さで、アルミニュウム膜が付着され
ている。そして、Ａｌ下部電極６２は、アルミナ（Ａｌ
2Ｏ3）膜６３を形成するために陽極酸化（anodization
）される。換言すれば、アルミナ膜６３は、１２〜２
５ｗｔパーセントのホウ酸あるいは希釈した硫酸（Ｈ2
ＳＯ4）を含む電解液を使用し、約２０℃の温度、電流
密度１３０〜２６０Ａ／ｍ2 、１２〜２２Ｖの電圧の条
件下で、電界処理することによって、Ａｌ下部電極６２
上に形成される。

【００３１】その後、ａ−Ｓｉ：Ｈ膜６４が、ＰＥＣＶ
Ｄプロセスを使ってアルミナ膜６３上に、８００Å〜１
μｍの厚さで付着される。ついで、スパッタリングプロ
セスを使って、ａ−Ｓｉ：Ｈ膜６４上に１，０００Åの
厚さの透明導電膜６５が形成される。透明電極膜６５と
ａ−Ｓｉ：Ｈ膜６４はＲＩＥプロセスを使ってエッチン
グされ、上部電極および光導電層がそれぞれ形成され
る。

【００３２】図８ａないし８ｃは、図７に示されるフォ
トダイオードの電極に供給される電圧に依存したエネル
ギーバンドをそれぞれ示している。フォトダイオードに
電圧が印加されないときには、図８ａに示されるよう
に、フォトダイオードを介して電流は流れない。順バイ
アスがフォトダイオードに与えられると、すなわち、
「−」電圧がＡｌ下部電極６２に供給され、「＋」電圧
が上部電極である透明導電膜６５に供給されるときに
は、アルミナ膜６３が、図８ｂに示されるように、ポテ
ンシャルバリヤとして作用するために、最大でも暗電流
の発生が防がれる。この暗電流の大きさは、１０-12 Ａ
あるいはそれ以下である。

【００３３】フォトダイオードを介して流れる光電流の
量は、アルミナ膜６３の厚さに依存して変化する。アル
ミナ膜６３の厚さが薄くなればなるほど、光電流の量が
増加する。また逆に、アルミナ膜６３の厚さが厚くなる
ほど減少する。この理由は、アルミナ膜６３が所定の厚
さを越えないときのみトンネル現象が生じるように、光
電荷のホールがＡｌ下部電極６２に移動し、そしてアル
ミナ膜６３によって与えられるバリアによって影響を受
けている間、光電荷のエレクトロンが透明導電膜６５に
移動するからである。

【００３４】その結果、ホールの流れが禁止されている
間、エレクトロンが十分に移動できるように、透明電極
膜６５とａ−Ｓｉ：Ｈ膜６４との間に形成されるポテン
シャルバリアが下げられる。この結果、ホールは累積さ
れる。このようなホール累積を補償するために、エレク
トロンはＡｌ下部電極６２に注入されるべきである。ま
た、エレクトロンは、透明電極膜６５とａ−Ｓｉ：Ｈ膜
６４の両方をトンネルするので、注入されたエレクトロ
ンの量は、アルミナ膜６３の膜が薄くなればなるほど大
きくなる。したがって、光電流は、順バイアス状態でア
ルミナ膜６３の厚さに敏感に反応する。

【００３５】一方、逆バイアスがフォトダイオードに供
給されると、すなわち、「＋」電圧がＡｌ下部電極６２
に加えられ、「−」電圧が導電膜６５に供給されている
とき、アルミナ電極６３と透明導電膜６５とによって形
成されるショットキ・バリアが電荷の流れを防ぐように
作用するため、暗電流は流れない。フォトダイオード
は、逆バイアスが加えられている条件下で、光に曝され
ると、大きな光電荷がａ−Ｓｉ：Ｈ膜６５に発生する。
この発生した光電荷は、アルミナ膜６３をトンネルし、
これにより、光電流を発生する。

【００３６】図９および１０は、図７に示されるフォト
ダイオードの異なるバイアス状態で発生される光電流お
よび暗電流をそれぞれ示している。「−」電圧が導電膜
６５に供給されている逆バイアス状態では、光電流は、
アルミナ膜６３の厚みに関係なく５ｘ１０-9Ａのほぼ一
定の値となる。一方、光電流と暗電流の比はアルミナ膜
６３の厚さが薄くなればなるほど大きくなる。

【００３７】したがって、アルミナ膜がショットキ・バ
リア層として用いられる場合には、透明導電膜付近にシ
ョットキ・バリア層を形成するというこれまでの考えを
覆すことができる。これに対して、ＩＴＯ膜に対向する
下部電極の近くにショットキ・バリアが形成される構造
では、改善された光電流と暗電流の比が得られるため、
ＩＴＯ膜の構成と組み合わされる境界問題を解決するこ
とができる。

【００３８】図９は、アルミナ膜６３の厚さが８００Å
であるときに、電気分解がこはく酸の電解液で、かつ６
０Ｖの電圧Ｖlimit および３０ｍＡの電流を使用した条
件下で行われるケースに対応する。一方、図１０は、ア
ルミナ膜６３が１、８００Åの厚さであるときに、電気
分解がこはく酸の電解液で、かつ１２０Ｖの電圧Ｖlimi
t および６０ｍＡの電流を使用した条件下で行われるケ
ースに対応する。

【００３９】図１１は、本発明の第３実施例に係るフォ
トダイオードの断面図である。第３実施例のフォトダイ
オードは、ａ−Ｓｉ：Ｈ層６４と透明導電膜６５との間
の暗電流禁止層を形成する絶縁膜６６を除いて第２実施
例と同一構成である。この実施例において、絶縁膜６６
はＳｉＮ膜またはＳｉＯ2 膜から構成され、かつ数百Å
の厚さを持つ。

【００４０】第３実施例によるａ−Ｓｉ：Ｈ膜６４と透
明導電膜６５との間に形成された絶縁膜６６によって、
第２実施例で得られる特性を得るだけでなく絶縁特性お
よびブレークダウン特性の改良も得ることができる。

【００４１】第２および第３実施例によれば、次の効果
が得られる。第１に、Ｓ／Ｎ比の改良は、充分な光電流
／暗電流比が順バイアス状態および逆バイアス状態の双
方で得られることで達成される。第２に、わずかなピン
ホールを持つアルミナ層がＡｌ下部電極上にショットキ
・バリアダイオードを形成することができる。したがっ
て、歩留まりの改善を達成できるとともに、安定した暗
電流を発生でき、かつリーク電流の発生を防止できる。
また、ブレークダウン電圧の増加が得られることによ
り、フォトダイオードは瞬間的なショックに耐えること
ができる。これにより、フォトダイオードは改良された
特性を持つことができる。

【００４２】図１２は、本発明の第４実施例に係る断面
図である。図１３は、図１２のフォトダイオードのエネ
ルギーバンドを示す図である。図１２に示すように、フ
ォトダイオードは下部電極７１と、下部電極７１上に形
成されかつｎ+ ａ−Ｓｉ：Ｈ膜７２−１と、真性ａ−Ｓ
ｉ：Ｈ膜７２ー２とからなる光導電層７２と、光導電層
７２上に形成されかつ暗電流を制御するように適合され
たダイヤモンド薄膜７３とから構成される。この構成に
おいて、「−」電圧が上部電極７４上に形成された金属
電極７５を介して上部電極７４に印加さている間、
「＋」電圧が下部電極７１に印加される。

【００４３】ダイヤモンド薄膜７３は絶縁膜のエネルギ
ーバンドにほぼ近い３．７５〜４ｅＶのエネルギーバン
ドを持つ（一般に絶縁膜のエネルギーバンドは９ｅＶよ
り高く、半導体のエネルギーバンドは２ｅＶより低い）
ので、厚さが大きいときは絶縁膜となる。このケースで
は、フォトダイオードを作ることはできない。好ましく
は、ダイヤモンド薄膜７３は暗電流だけを制御するよう
に約２００〜３００Åの厚さを持つ。

【００４４】ダイヤモンド薄膜７３はスパッタ法または
ＣＶＤ法で、かつ磁界が生じている容器内には主ガスと
してＣ12Ｈ24ガスとキャリアガスとしてＣＦ4 およびＡ
ｒガスを使用することにより形成される。ダイヤモンド
薄膜７３は０．３５μｍより波長が長い光に反応せずそ
の通過を許容しないので、０．３５μｍより波長が短い
紫外線の光に反応する。これはダイヤモンド薄膜７３が
透明であり、３．７５〜４ｅＶのエネルギーバンドを持
つからである。この結果、ダイヤモンド薄膜７３はフォ
トキャリアの発生を禁止し、これにより低レベルで暗電
流の発生を制御するように機能する。

【００４５】電子に印加されるエネルギーは式：Ｅ＝ｈ
ν（ｈ：プランクの定数、ν：光周波数）によって示す
ことができる。光周波数νは逆に波長λに比例するの
で、エネルギーＥは短い波長で高く、長い波長で低い。
したがって、ダイヤモンド薄膜７３は３．３５〜４ｅＶ
のエネルギーバンドギャップを持つので、２．８ｅＶよ
り大きいエネルギーバンドを示す可視光線波長バンドで
光の通過を許容する。

【００４６】ダイヤモンド薄膜７３から現れる光はダイ
ヤモンド薄膜７３の下に配置された真性光導電層７２−
２とだけ反応し、それによってフォトキャリアを発生す
る。したがって、暗電流は可視光線波長バンド内で効果
的に制御される。紫外線波長バンドではフォトキャリア
はダイヤモンド薄膜７３内で発生される。このケースで
はフォトキャリアは真性導電層７２−２内でも発生され
る。したがって、より広いバンドでのフォトキャリアの
感知が可能となる。

【００４７】一方、可視光線バンドではより細かく分割
されたグレイレベルを提供することができる。白レベル
と黒レベルとの間のグレイレベルは、文書に薄く描かれ
た絵さらには写真の状態を明確に識別するように決めら
れている。白が少しの光を吸収してほとんどの光を反射
するため、種々のグレイレベルが光電流のレベルによっ
て供給される。

【００４８】ダイヤモンド薄膜は高いエネルギーバンド
・ギャップを持つので、光電流は複数のレベルに細分す
ることができる。この光電流の細分が高いグレイスケー
ルレベルの特徴である。上述から明らかなように、本発
明は分解能の増加と特性の改善を可能としたフォトダイ
オードを提供する。本発明は説明の目的のために開示し
た実施例にかかわらず、添付した各請求項に記載された
発明の範囲および精神を逸脱することなく、当業者にお
いて種々の変更、追加、置換が可能である。

【図面の簡単な説明】

【図１】上部電極にクロム・シリサイド層を用いた従来
のフォトダイオードの断面図である。

【図２】上部電極に透明導電膜と用いた従来の他のフォ
トダイオードの断面図である。

【図３】図２に示されるフォトダイオードの電極に印加
される電圧に依存するエネルギバンドを、それぞれ示す
図である。

【図４】従来のＰＩＮ構造を有するフォトダイオードの
断面図である。

【図５】図４に示されるフォトダイオードにおけるエネ
ルギバンドを示す図である。

【図６】本発明の第１の実施例によるフォトダイオード
の断面図である。

【図７】本発明の第２の実施例によるフォトダイオード
の断面図である。

【図８】図７に示されるフォトダイオードの電極に印加
される電圧に依存するエネルギバンドを、それぞれ示す
図である。

【図９】図７に示されるフォトダイオードについて、種
々のバイアス条件での光電流を示す図である。

【図１０】図７に示されるフォトダイオードについて、
種々のバイアス条件での光電流を示す図である。

【図１１】本発明の第３の実施例によるフォトダイオー
ドの断面図である。

【図１２】本発明の第４の実施例によるフォトダイオー
ドの断面図である。

【図１３】図１２に示されるフォトダイオードにおける
エネルギバンドを示す図である。

【符号の説明】

５２ クロム膜 ５３ クロム・シリサイド膜 ５４ ａ−Ｓｉ：Ｈ ５５ 透明導電膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 カン・ヒョン・ソン 大韓民国・ソウル−シ・ガンソ−グ・ハゴ ク６−ドン・1102−15 (72)発明者 ヨン・ホ・パク 大韓民国・ソウル−シ・マポ−グ・マンオ ン２−ドン・470−６

Claims (14)

【特許請求の範囲】
1. 【請求項１】ガラス基板と；このガラス基板の中央部上
   に下部電極として形成されたクロム膜と；前記ガラス基
   板上に、前記クロム膜を十分に覆うよう、光導電層とし
   て形成された水素化アモルファス・シリコン膜と；前記
   クロム膜と前記水素化アモルファス・シリコン膜との間
   の境界に、ショットキ・バリア用に形成されたクロム・
   シリサイド膜と；水素化アモルファス・シリコン膜上に
   形成された透明導電膜とを備えたフォトダイオード。
2. 【請求項２】ガラス基板上にクロム膜を蒸着し、このク
   ロム膜をパターンニングして下部電極を前記ガラス基板
   の中央部に形成する工程と；得られたものの露出させら
   れた全表面上に、プラズマ増速ＣＶＤを用いて、水素化
   アモルファス・シリコン膜を蒸着する工程と；得られた
   ものを熱処理して、前記クロム膜と前記水素化アモルフ
   ァス・シリコン膜との間の境界にクロム・シリサイド膜
   を形成する熱処理工程と；このクロム・シリサイド膜上
   に透明導電膜を蒸着する工程と；反応性イオンエッチン
   グ・プロセスを用いて前記透明導電膜をエッチングして
   上部電極を形成するエッチング工程と；前記透明導電膜
   をマスクとして使用する条件下で前記水素化アモルファ
   ス・シリコン膜をエッチングし、それにより前記クロム
   膜を十分に覆う光導電層を形成する工程とを備えるフォ
   トダイオードの製造方法。
3. 【請求項３】請求項２記載の方法において、前記熱処理
   工程は、ほぼ２５０℃の温度において、Ｎ₂ 雰囲気中
   で、３０分〜１時間実行されることを特徴とするフォト
   ダイオードの製造方法。
4. 【請求項４】ガラス基板と；このガラス基板上に下部電
   極として形成されたアルミニウム膜と；このアルミニウ
   ム膜上にショットキ・バリアとして形成されたアルミナ
   膜と；このアルミナ膜の一部分上に光導電層として形成
   された水素化アモルファス・シリコン膜と；この水素化
   アモルファス・シリコン膜上に上部電極として形成され
   た透明導電膜と備えたフォトダイオード。
5. 【請求項５】請求項４記載のフォトダイオードにおい
   て、前記水素化アモルファス・シリコン膜と前記透明導
   電膜との間に、暗電流禁止層が形成されていることを特
   徴とするフォトダイオード。
6. 【請求項６】請求項５記載のフォトダイオードにおい
   て、前記暗電流禁止層は、絶縁膜で構成されることを特
   徴とするフォトダイオード。
7. 【請求項７】請求項６記載のフォトダイオードにおい
   て、前記絶縁膜は Ｓ_iＮ膜とＳ_iＯ₂膜の１つで構成され
   ることを特徴とするフォトダイオード。
8. 【請求項８】ガラス基板上にアルミニウム膜を蒸着して
   下部電極を形成する蒸着工程と；このアルミニウム膜上
   にアルミナ膜を形成する工程と；このアルミナ膜上に水
   素化アモルファス・シリコン膜を蒸着する工程と；この
   水素化アモルファス・シリコン膜上に透明導電膜を蒸着
   する工程と；反応性イオンエッチング・プロセスを用い
   て前記透明導電膜をエッチングして前記アルミナ膜の一
   部分上に上部電極を形成するエッチング工程と；前記上
   部電極の透明導電膜をマスクとして使用する条件下で前
   記水素化アモルファス・シリコン膜をエッチングし、そ
   れにより光導電層を形成する工程とを備えるフォトダイ
   オードの製造方法。
9. 【請求項９】請求項８記載の方法において、プラズマ増
   速ＣＶＤプロセスの使用により、前記水素化アモルファ
   ス・シリコン膜と前記透明導電膜との間に暗電流禁止層
   を形成する工程をさらに備えているフォトダイオードの
   製造方法。
10. 【請求項１０】請求項９記載の方法において、前記絶縁
    膜は Ｓ_iＮ膜とＳ_iＯ₂膜の１つで構成されることを特徴
    とするフォトダイオードの製造方法。
11. 【請求項１１】請求項８記載の方法において、前記アル
    ミナ膜を形成する工程は、陽極処理により行われること
    を特徴とするフォトダイオードの製造方法。
12. 【請求項１２】請求項１１記載の方法において、前記陽
    極処理は、ホウ酸電解液または硫酸電解液を用いて、ほ
    ぼ２０℃の温度、１３０〜２６０Ａ／m²の電流密度、１
    ２〜２２Ｖの電圧の条件下で行われることを特徴とする
    フォトダイオードの製造方法。
13. 【請求項１３】ガラス基板と；このガラス基板上に形成
    された下部電極と；この下部電極上に形成された、高濃
    度ｎ形の水素化アモルファス・シリコン膜と；前記高濃
    度ｎ形の水素化アモルファス・シリコン膜上に形成され
    た真性水素化アモルファス・シリコン膜により形成の光
    導電層と；この光導電層上に形成された、暗電流制御用
    の薄いダイアモンド膜と；このダイアモンド膜上に上部
    電極として形成された透明電極とを備えたフォトダイオ
    ード。
14. 【請求項１４】請求項１３記載のフォトダイオードにお
    いて、前記薄いダイアモンド層の厚さが２００〜３００
    Åであることを特徴とするフォトダイオード。