KR900001981B1 - 반도체막의 제조 방법 - Google Patents

반도체막의 제조 방법 Download PDF

Info

Publication number
KR900001981B1
KR900001981B1 KR8203113A KR820003113A KR900001981B1 KR 900001981 B1 KR900001981 B1 KR 900001981B1 KR 8203113 A KR8203113 A KR 8203113A KR 820003113 A KR820003113 A KR 820003113A KR 900001981 B1 KR900001981 B1 KR 900001981B1
Authority
KR
South Korea
Prior art keywords
film
nitrogen
hydrogen
photoelectric conversion
amorphous silicon
Prior art date
Application number
KR8203113A
Other languages
English (en)
Other versions
KR840000980A (ko
Inventor
야스하루 시모모도
유끼오 다가사끼
아기라 사사노
스가다도시히사
Original Assignee
미쓰다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR840000980A publication Critical patent/KR840000980A/ko
Application granted granted Critical
Publication of KR900001981B1 publication Critical patent/KR900001981B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0057—Reactive sputtering using reactive gases other than O2, H2O, N2, NH3 or CH4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

반도체막의 제조 방법
제1도는 글로우 방전법에서 사용되는 장치의 개략도.
제2도는 스팟타링의 방법에서 사용되는 장치의 개략도.
제3도와 제13도는 반도체막의 특성을 측정하기 위한 구성도.
제4도는 인가전장(印加電場)과 광전류치(光電流置)와의 관계를 나타내는 도표.
제5도는 스팟타링을 할때에 그 분위기중의 질소-수소의 깨스 압력비와 광전류치와 관계를 나타내는 도표.
제6도는 고체 촬상 장치의 원리을 표시하는 도.
제7도와 제8도는 고체촬상장치의 화면 부분의 단면도.
제9도는 고체촬상장치의 분광감도(分光感度)를 나타내는 도표.
제10도-제12도는 광전변환부(光電變換部)의 에너지 밴드 모델(energy band model)도.
본 발명은 수소(水素)를 함유하는 비결정질(非結晶質)실리콘(silicon)막에서 캐리어(carrier)의 주행성(走行性)을 개량하는 제조방법에 관한 것이다. 수소를 함유하는 비결정질 실리콘막을 광전변환막(photo-electric conversion layer)으로 사용하기에 대단히 훌륭한 것이다.
비결정질 실리콘을 광전변환막에 이용한 장치들로서는 태양전지(solar cell), 전자 사진용 감광막(electro photo-graphic plate), 광전변환막을 감광부분으로 사용한 고체촬상장치(solid-state imaging device), 촬상관(image picture tube), 라인쎈서(linc sensor), MOS형 TFT(박막트랜지스터… thin film transistor)등이 있다. 이들 장치가운데서 상처리(imaging)를 하는 것들은 광전변환막에 전장(electric field)을 가하여 캐리어가 주행하도록 한 것이다. 또, 트랜지스터로 이용할 때에도 캐리어의 주행이 이루어지게 하는 것이다. 이들 장치를 동작시킬 때에 광전변환막내에 여기(勵起)되는 캐리어의 주행성의 전장의존성(電場依存性)이 크게 문제점이 된다. 즉, 이 캐리어의 주행성의 전장 의존성이 그 장치의 질을 결정하게 되는 것이다. 또, 화상(畵像)장치로서 광전변환막을 이용할 때에 필요한 또 하나의 중요한 것은 광전변환막의 암비저항(dark resistivety)이 1010Ωcm 이상인 것이 필요하게 되는 것이다. 이 암비저항이 낮을 때에는 축적시정수(storage time constant)가 짧아지기 때문에 감도가 저하되고 더구나 캐리어가 옆으로 누설되어서 화면의 질이 흐려지게 되는 원인이 된다.
그리고 수소를 함유하는 비결정질 실리콘의 제조방법으로서는 글로우 방전법(process of a glow discharge)과 스팟타링(sputtering)법 등이 일반적으로 사용된다. 이와같은 방법은 예컨대 미국 특허 제4,064,521과 제4,117,506 그리고 제4,255,686에서 볼 수가 있다.
본 발명의 목적은 광전변환막의 암비저항을 저하시키지 않으면서 빛이 비추어져 있을때의 광전류(光電流)가 낮은 전압에서도 충분히 광전변환할 수 있는 광도전막을 제공하는데 있다. 그 결과로 화상장치의 화면의 질을 향상시킬 수 있다.
본 발명의 광 도전체는 적어도 수소와 질소를 함유하는 플라즈마(plasma)분위기 가운데서 비결정질의 실리콘막을 퇴적(堆積)시키는 것이다.
수소와 질소를 함유하는 플라즈마 분위기중에서 비결정질의 실리콘을 퇴적시키는 방법으로서는 스팟타링법과 글로우 방전법등이 그 대표적인 방법이다.
스팟타링법에 의할때에는 Ar 등의 불활성 깨스를 주성분으로 하고 수소와 질소 깨스를 썩은 혼합 깨스의 분위기중에서 Si를 스팟타용의 타겟(target)으로 하여 반응성 스팟타링(reactive sputtering)을 하면 된다.
스팟타링법의 장치와 순서등은 통상의 반응성 스팟타링법으로 충분하다. 스팟타링을 할때의 혼합깨스 분위기의 깨스압은 전체 깨스압이 5×10-4Torr∼5×10-2Torr인 것이 일반적으로 사용된다. 수소분압(水素分壓)은 1×10-4Torr∼5×103Torr이고 질소분압은 1×10-6Torr∼1×10-4Torr의 범위내에서 설정한다. 질소는 수소의 1/1000 내지 1/10의 범위이고 가장 좁은 비율은 1/300-1/30정도의 범위로 하는 것이 바람직하다. 비결정질 실리콘막이 형성된 다음에는 200℃-300℃에서 10-60분 동안 가열한다. 플라즈마 분위기중에 수소와 특히 질소를 도입시키는 또 다른 방법은 스팟타링용의 캐소드(cathode)가 되는 실리콘 전극(electrode)에 질소 혹은 수소와 질소의 화합물 예를 들면 암모니아를 첨가하여 두어도 상관이 없다. 즉, 스팟타링을 할 때에 캐소드 전극으로부터 분위기 가운데로 질소를 방출시키기 위해서이다. 캐소드 전극중의 질소의 함유량은 중량비로 10-1,000ppm 정도로 한다.
반응성 스팟타링 법에서 입력전력은 대략 0.2-0.3(W/cm2)로 하고 주파수는 특별히 정하여진 것은 없지만 통상 13.56MHZ를 사용한다. 막이 형성되었을때의 기판온도는 150℃-300℃가 되게 한다. 기판온도가 너무 낮으면 광 도전 특성을 충분하게 확보할 수 없게 되고 너무 높으면 함유한 수소가 떨어져 나가게 되어 좋은 결과를 얻을 수 없다. 글로우 방전법에 의하여 비결정 실리콘막을 형성할 때에는 씰란(silane…SiH4), 혹은 Si2H6등의 원료깨스를 실리콘의 처음 원료물질로 사용하게 되며, 통상 수소 깨스와 섞어서 희석(稀釋)하여 사용된다. 그리고 본 발명에서는 분위기 중에 질소 깨스를 도입시킨다. 분위기중의 전체 깨스압은 통상적인 값이 10-2Torr3Torr 정도로 한다. 처음 원료 물질의 희석도는 대략 용적비로 20% 정도까지가 바람직하다.
글로우 방전의 분위기중의 질소 깨스 첨가량은 씰란(silane)에 대하여 100ppm-5% 정도가 양호하다. 글로우 방전법을 사용할 때에 입력전력은 통상의 범위로서 대략 20-100W 정도이다. 주파수도 역시 특정된 것은 없으며 통상 13.56MHZ를 사용한다. 기판온도는 전술한 것과 마찬가지로 150-300℃로 한다. 그 이유는 전술한 바와 동일하다.
제1도와 제2도에 수소를 함유하는 비결정질의 실리콘막을 제조하는 대표적인 예를 도시하였다. 제1도는 글로우 방전법에 의하는 것인데 도면에서, 9는 시료(試料), 1은 진공이 되게 배기시킬 수 있는 용기, 2는 r.f코일, 3은 시료 홀더(holder), 4는 온도 측정용 더모커플(thermo couple), 5는 가열기, 6은 SiH4등의 분위기 깨스를 도입하는 도입구, 7은 깨스를 혼합시키기 위한 탱크, 8은 배기장치에서의 접속 파이프이다.
제2도는 스팟타링 법에 의하는 제조장치의 예로서, 9는 시료, 11은 진공이 되게 배기시킬 수 있는 용기, 12는 스팟타링용의 타겟으로서 실리콘의 소결체(燒結體)등을 사용한다. 13은 r.f 전압을 가하는 전극, 14는 시료의 홀더, 15는 온도측정용 써머커플, 16은 알곤(Ar)등의 깨스와 수소깨스를 도입하는 도입구, 17은 냉각수 순환용 통로를 표시한다. 다음에는 실시예를 참조하여 본 발명을 구체적으로 설명한다.
[실시예 1]
제3도를 참조하여 본 실시예를 설명하면 도면에서 절연기판 21위에 Cr 등의 금속층 22를 1500Å의 두께가 되게 형성한다. 다음에 고주파 스팟타 장치에다 실리콘의 소결체를 타겟으로 하여 5×10-3Torr의 깨스압이 되는 알곤과 3×10-3Torr의 수소, 그리고 10-6×10-5Torr의 질소를 함유하는 혼합깨스 분위기중에서 전기한 기판 21의 위에다가 비결정질 실리콘막 23을 반응성 스팟타링법에 의하여 형성시킨다. 실리콘막의 두께는 0.5∼5μm가 되게 한 다음 그 위에 In2O3에 의하여 투명전극(透明電極) 24를 형성한다.
전극 22와 투명전극 24와의 사이에 전위를 인가하여 비결정성 실리콘막 23의 전류, 전압 특성을 각각 전류계 27, 전압계 26으로 측정한다. 제3도는 이와 같은 측정계통을 표시하는 설명도이고 빛은 투명전극측에서 입사(入射)한다
제4도는 암전류(暗電流)와 명전류(明電流)의 전압-전류 특성을 표시하였다. 횡축은 전장의 세기, 종축은 흐르는 전류의 값을 표시한다. 입사광은 그 파장이 450nm이고, 빛의 강도는 약 10μW/Cm2의 빛이다. 점선은 실시예에 따라서 만들어진 시료의 특성곡선이고, 실선(實線)은 시료 형성시 분위기중에 질소를 함유시키지 않이한 경우의 시료 특성이다. 곡선 28과 30은 각 시료의 암전류이며, 양자가 모두 별 차가 없는 것을 알 수가 있다.
한편, 광전류 29, 31을 보면, 본 발명의 제조방법에 따르는 것이 월등하게 특성이 개선되는 것을 알 수가 있다.
본 발명에 따르는 광전변환막을 광전변환장치에 이용하면, 낮은 전장으로 광전 변환율이 높은 장치를 만들수가 있다. 그러므로, 광전변환 장치의 S/N가 높아지게 되고 또, 오히려 낮은 전장에서 동작이 가능하게 된다.
따라서, 광전 변환막에 가해지는 전압이 낮아도 되기 때문에 전극간의 트(short)율이 적은 장치(따라서 흠집이 적은 장치)를 용이하게 만들 수 있다.
제5도는 비결정질의 실리콘막을 퇴적시킬때에 분위기중의 질소깨스의 첨가량과 그것에 따른 광전류와 암전류의 변화량을 나타낸 도표이다.
곡선 33은 암전류의 변화 상태이고 곡선 34는 광전류(명전류)의 변화상태를 표시한다. 그리고 직선 35는 측정조건에서의 포화치(飽和値)를 표시한다. 측정조건은 광도전막에 인가되는 전장의 세기를 1(V/μm)의 전장이 되게 한다. 도면에서 횡축은 막을 퇴적시킬 때에 수소깨스의 농도에 대한 질소깨스의 압력비를 표시한다. 이 도면 제5도를 보면, 유효한 질소깨스의 첨가량의 범위는 압력비로 방전(放電)깨스압에 대하여 0.1%-10% 범위가 가장 유효한 것을 알 수가 있다.
[실시예2]
광 도전체막을 고체 촬상장치의 광전변환부에 이용한 예를 설명한다.
제6도는 대표적인 고체촬상 장치의 원리를 표시하는 도면이다. 각 그림 소자(picture element) 54는 바둑판 모양으로 배열되어 있어서 각 점마다 XY 어드레스(address)방식에 의하여 호출이 된다. 각 그림 소자의 선택은 수평 주사신호 발생기(水平走査信號發生器) 51과 수직주사 신호발생기(垂直走査信號發生器) 52에 의하여 행하여진다. 53은 각 그림소자에 접속된 스위치 부이고, 55는 출력단자이다. 다음에 각 그림소자의 광전변환부의 구체적인 구성의 일부분인 광도전막에 대하여 설명한다.
제7도는 그림소자부를 구성하는 반도체 기판의 단면도이고 제8도는 완성된 그림소자부의 단면도이다.
제7도에 도시한 바와 같이 P형 실리콘 기판 36위에 두께가 800Å 정도의 얇은 SiO2막을 형성하고 이 SiO2막위에 정해진 위치에 두께가 1400Å 정도의 Si3N4막을 형성시킨다. 형성시키는 방법은 통상의 CVD 방법에 의한다.
그리고, 이 실리콘 기판 윗부분으로부터 이온 주입법(ion implantation)에 의하여 P형 확산 영역 37을 형성시킨다. 이 P형 확산 영역은 각 그림소자를 서로 분리시키기 위하여 만드는 것이다.
다음에는 통상 LOCOS라고 부르는 국부 산화법(局部酸化法)에 의하여 SiO2층 38을 형성시킨다. 일단 여기까지 마스크(mask) 등으로 사용한 SiO2막과 Si3N4막을 제거하고 다시 MOS 트랜지스터(Transistor)용의 게이트(gate) 절연막 39를 SiO2로 형성시킨다. 그리고 나서 폴리실리콘(poly silicon)에 의한 게이트부 40과 확산영역 41,42를 형성하고 또 그의 윗면에 SiO2막 43을 형성시킨다. 그리고, 이 막에다가 소스(source) 41과 드레인(drain) 42의 전극이 나올수 있도록 엣칭(etching)에 의하여 구멍을 만든다. 드레인 전극 44가 되는 알루미늄층 두께가 8000Å이 되게 알미늄을 증착한다. 그리고 SiO2막 45를 7500Å의 두께로 형성하고 이어서 소스 전극 46이되는 알미늄층을 두께가 1μm가 되게 알미늄을 증착시킨다.
제6도는 여기까지의 상태를 나타내는 단면도이다. 그리고, 전극 46이 영역 41과 42도, 게이트 부분을 덮고 있을만큼 넓게 형성되었는데 그 이유는 그림소자 사이를 분리시키는 확산층 37 사이의 신호처리영역에 빛이 입사하게 되면 부루밍(bloming)의 원인이 되기 때문에 이것을 방지하기 위한 것이다.
제7도는 여기까지의 공정에 의하여 만들어진 반도체기판의 단면도를 표시한다.
이상과 같은 공정에 의하면 만들어진 반도체기판 47을 마그네트론(magnetron)형의 스팟터 장치안에다 설치시킨다. 분위기로서는 알곤(Ar)과 수소와 또, 질소의 혼합깨스로 깨스압이 0.2Torr가 되게 하고 수소의 함유량은 6몰%(mole %)가 되게 한다. 또, 질소 함유량은 용적비로 약 0.1%가 되게 한다.
스팟터의 타겟은 실리콘을 사용하며, 주파수는 13.56MHZ, 전력은 300W로 반응성 스팟터를 하여 전기의 반도체 기판 47위에다 수소를 함유하는 비결정질 실리콘막 48을 500nm의 두께로 퇴적시킨다. 이 비결정질의 얇은 막내에 포함되는 수소의 함유량은 원자수비로 20%이고 비저항은 5×1013Ω·cm가 되었다.
상술한 비결정질 실리콘의 얇은 막위에다가 바이어스(bias) 전압을 가하기 위하여 제1전극 49를 부착시켜야 하며, 또 빛은 상면으로 입사하게 됨으로서 이 제1전극은 투명재료로 투명전극을 만든다.
비결정질 실리콘의 내열성(耐熱性)이 300℃ 임의로 In2O에 의한 내사 전극(Nesa electrode)을 사용하였으며, 이 내사 전극위의 빛의 통과를 차단하지 않는 곳에다가 Cr-Au를 마스크 증착하고 여기에다 와이어 본딩(wire bonding)을 하여서 바이어스 전압을 인가하는 전극이 되게 한다.
그리고 통상적으로 반도체 기판 36의 뒷면에다 Au를 입혀서 제2전극을 만들며, 이와같이 하여 고체 촬상장치가 완성된다. 통상의 촬상장치는 빛을 감광하는 광전변환 부분이 각 그림소자의 20-40%에 해당하는 좁은 부분인데 비하여 본 발명에 의한 고체 촬상소자는 그림소자의 거히 100%가 광전 변환 부분이 될 수 있고, 또, 광전 변환막을 개선, 선택할 수 있으며, 분광특성(分光特性)을 선정함으로서 감도를 높일 수 있기 때문에 분광감도가 우수한 고체 촬상 소자를 만들수가 있다.
제9도는 상기한 고체촬상 소자의 분광감도 특성을 도시한 것이다. 도면에서 직선 100은 광전변환효율(光電變換效率)이 100%인 선을 나타내고 횡축은 가시광선(可視光線)의 파장을 표시하고, 종축을 광전류의 상대적인 크기를 표시한다. 도면의 특성 곡선은 광전 변환층에 2V/μm의 전압을 가하였을 때의 곡선이다.
곡선 101은 종전의 방향에 따라서 플라즈마 분위기중에 질소를 혼합시키지 않고 비결정 실리콘막을 형성하였을 때의 특성이고 곡선 102는 본 실시예의 방법을 이용하였을 때의 특성곡선이다. 도면에서 보면 본 실시예의 방법에 의하여 만들어진 것은 특히 파장이 짧은 부분에서는 광전 변환 효율이 거의 100% 가까이 도달하는 것을 알 수가 있다.
파장이 긴 부분에서는 광전류가 저하되고 있는 것은 비 결정질 실리콘 막 자체의 분광 감도가 저하되기 때문이다.
이상과 같이 제9도의 결과로 본 발명의 효과가 현저하게 나타나는 것을 알 수가 있다.
제10도는 본 발명의 제조방법에 따른 광 도전체를 사용한 촬상장치에서 그 광전변환부의 전자에 대한 에너지 상태를 도면으로 표시한 것이다. 도면에서 50은 유리기판 또는 신호 처리용 주사 I.C(信號處理用走査 I.C) 기판의 표면이고 51과 53은 전극이며, 이들 전극에다 전위를 가하여 광도전체층 52에 전장을 만들게 한다.
도면에서 점선 54는 펠미레벨(Fermi level)을 표시한 것이다. 부 전위(負 電位)를 투명전극에 가하고 이 투명전극 방향으로 부터 빛을 입사시켜 광전 변환막으로 사용한다. 이때 빛이 입사하지 않는 방향으로 부터의 정공(正孔-hole)의 주입율은 본 발명에 의한 막이 보다 적어서 암전류가 낮아지기 때문에 화면의 질 특히 동특성이 향상된다. 그리고, 또, 이 막이 전하의 축적 작용을 이용하도록 사용될때에는 짧은 파장(400nm-500nm)에 대하여 분광 광전 변환율이 높으므로 양호한 특성을 나타낸다. 이들 광전 막의 이용방법은 주로 고체 촬상 소자로 쓰이는 광전변환막, 그리고 전자 사진 장치의 감광막 또는 라인 센서(line sensor) 등에 이용되고 있다.
이러한 경우에 감광막의 두께는 0.3㎛-0.5㎛가 적당하다.
제11도는 제10도에 도시한 광 도전체막 52 대신에 2중의 광 도전체막 56과 57을 이용한 것의 에너지 밴드(energy band) 모델도 이다.
도면에서 광 도전체막 56은 수소와 질소를 함유하는 비결정질 실리콘막으로서 본 발명에 따르는 특징을 갖는 것이고, 막 57은 질소를 함유하지 않고 다만 수소만을 함유하는 비 결정질의 실리콘 막이다. 그리고, 기타 부분은 제10도에 도시한 것과 동일하다. 즉, 50은 투광성 기판(投光性基板)이고 51은 투명 도전체, 53은 금속으로된 전극이다.
빛이 입사하는 방향에 따라서는 51과 53의 재질이 반대로 위치하게 되는 경우가 있게 된다(즉, 빛이 반대방향으로 입사할때). 그래서 이 상태가 될때를 예상하여 전극 51쪽에다 정(+)전압을 가하게 되었을때를 생각하여 보면, 전극 51과 비결정질 실리콘막 56과의 경계면, 그리고 전극 53과 비결정질 실리콘막 57과의 경계면에 있어서의 정공과 전자의 주입이 저지되어 암 전류가 감소하게되는 효과가 보다 현저하게 나타난다.
또, 더구나 광 도전체층 56과 57의 경계면에 나타나게 되는 전하에 대한 경사가 광 도전체층에 대하여 유효한 방향으로 작용하게 됨으로 따라서 이러한 장치는 제4도에 도시한 것보다 더 한층 낮은 전위에서 동작할 수가 있다.
이와같은 방향의 전압 인가 방법을 이용하여 촬상관으로서도 유효하게 사용할 수가 있다.
또, 제12도에 도시한 것에서는 광 도전체막 57을 또 다시 2중으로 하여 막 57과 동일한 비결정질 실리콘막 58과 P형의 비결정질 실리콘막 59가 형성되어 있다. 이 경우에 전압 인가 방향은 전극 51에 정(+)전압을, 전극 53에 부(-) 전압을 인가하도록 한다.
이와같이 하면, 전극 51쪽에서의 정공의 주입이 저지될 뿐만 아니라 전극 54쪽에서 주입되는 전자가 제11도의 경우보다도 더 강하게 저지되기 때문에 화상을 취급하는 장치에서 그 동특성(動特性)이 우수한 것을 만들수가 있다.
그런데, 본 예에 있어서도 막의 두께 방향으로 층상(層狀)으로 형성되는 다층막은 인가 전압의 정(+)전압이 가하여지는 쪽에 치우쳐서 겹쳐지게 되고 이와같은 막은 상술한 바와 같이 암 전류를 저지하는 역할을 할 뿐만 아니라 이 막은 그 자체가 광 전류를 발생하기 때문에 저전압에서도 광전류가 발생할 수 있게 되어 양호한 화상을 얻을 수 있다.
그리고, 또 제12도의 경우에는 외부에서 전압을 가하지 않아도 광 도전막(56,58,59)내에 발생되는 전위의 경사(傾斜) 때문에 이 부분에 빛이 입사하게 되어 발생한 캐리어(carrier)를 이동시킬 수 있게 한다.
그러므로, 태양전지로 이용할 수가 있다.
그리고, 제11도와 제12도의 예에서 사용되는 광 도전막 56의 유효두께는 일반적으로 0.01μm-5μm의 범위내의 것이다. 광전 변환막을 전자 사진용의 광전변환막으로 사용할 경우에는 그 막의 두께의 최대한도가 도너(donor)의 유효흡착(有效吸着)의 한계전압 때문에 당연히 수 10μm에 이르게 되지만 이러한 경우에도 본 발명의 제조방법에 따르는 광 도전막이 유효하게 사용될 수가 있다.
그리고 또, 상술한 제10도에서 제12도까지의 예에 있어서 인가 전압의 방향과 빛의 입사 방향이 이용되는 대상(對象)에 따라 일정하지 않고 상술한 것과는 반대방향이 되는 경우도 가능하다.
또, 상기한 장치에서는 캐리어의 주행 방향이 막의 두께 방향으로 이동하게 하여 이용하는 것이였지만 캐리어를 막의 면방향(面方向, 즉 막의 면과 평행방향)으로 이동하도록한 장치예를 들면 TFT(thin film transistor… 박막 트랜지스터), MOS형의 FET 등의 막으로서 사용할 수가 있다. 이때의 이점은 이 막이 고저항이기 때문에 접합(junction)을 만들어서 OFF시의 저항을 높일 필요가 없고 간단한 구성으로 만들수가 있다는 것이다.
이 경우에 그 막의 특성 측정은 제13도에 도시한 것과 같은 장치로 측정한다.
도면에서 21은 절연기판이고, 23은 반도체막이며, 60과 61은 전극인데 반도체막의 면에 평행한 방향으로 전장이 가하여 진다.

Claims (2)

  1. 적어도 수소와 질소를 함유하는 플라즈마 분위기중에 있어서, 상기 분위기중에 있어서, 수소분압에 대한 질소 분압비를 1/1000에서 1/10의 범위내로 선택하고, 반응성 스팟터법을 사용하여, 소정기판(21,26)상에 비정질 실리콘막을 형성하는 것을 특징으로 하는 반도체 막의 제조방법.
  2. 스팟터용의 타겟(12)으로서, 질소 또는 질소와 수소의 반응물줄, 적어도 어느 한쪽을 함유하는 실리콘을 사용하는 것을 특징으로 하는 특허청구의 범위 제1항 기재의 반도체 막의 제조방법.
KR8203113A 1981-07-15 1982-07-12 반도체막의 제조 방법 KR900001981B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP56-109336 1981-07-15
JP56109336A JPS5812322A (ja) 1981-07-15 1981-07-15 半導体膜の形成方法

Publications (2)

Publication Number Publication Date
KR840000980A KR840000980A (ko) 1984-03-26
KR900001981B1 true KR900001981B1 (ko) 1990-03-30

Family

ID=14507638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8203113A KR900001981B1 (ko) 1981-07-15 1982-07-12 반도체막의 제조 방법

Country Status (4)

Country Link
EP (1) EP0070682B1 (ko)
JP (1) JPS5812322A (ko)
KR (1) KR900001981B1 (ko)
DE (1) DE3279379D1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1235087A (en) * 1983-11-28 1988-04-12 Akio Hiraki Diamond-like thin film and method for making the same
CA1232228A (en) * 1984-03-13 1988-02-02 Tatsuro Miyasato Coating film and method and apparatus for producing the same
JP4091310B2 (ja) * 2001-02-15 2008-05-28 株式会社カネカ シリコン薄膜太陽電池の製造方法
US8202412B2 (en) 2007-07-17 2012-06-19 Exxonmobil Research And Engineering Company Reduced elevation catalyst return line for a fluid catalytic cracking unit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54145539A (en) * 1978-05-04 1979-11-13 Canon Inc Electrophotographic image forming material
US4237150A (en) * 1979-04-18 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Method of producing hydrogenated amorphous silicon film
IE53485B1 (en) * 1981-02-12 1988-11-23 Energy Conversion Devices Inc Improved photoresponsive amorphous alloys

Also Published As

Publication number Publication date
EP0070682A2 (en) 1983-01-26
DE3279379D1 (en) 1989-02-23
JPS5812322A (ja) 1983-01-24
EP0070682A3 (en) 1984-10-10
EP0070682B1 (en) 1989-01-18
KR840000980A (ko) 1984-03-26

Similar Documents

Publication Publication Date Title
US4360821A (en) Solid-state imaging device
EP0005543B1 (en) Photosensor
CA1167951A (en) Method of producing photoelectric transducer
CA1191638A (en) Light sensitive screen
US4429325A (en) Photosensor
KR900001981B1 (ko) 반도체막의 제조 방법
Shimizu et al. Photoreceptor of a‐Si: H with diodelike structure for electrophotography
EP0023079B1 (en) Method of producing a solid state photoelectric device
EP0035146A2 (en) Semiconductor photoelectric device
Oda et al. Electrophotographic studies of glow-discharge amorphous silicon
JPS5828750A (ja) 光導電部材
US4380557A (en) Method of production of image pickup device
KR900000832B1 (ko) 광전변환막의 제조방법
JPS5879756A (ja) 非晶質シリコンイメ−ジセンサ−
JPS6334580B2 (ko)
JPS587149A (ja) 光導電感光体
KR820002330B1 (ko) 수광소자(受光素子)
JP3020563B2 (ja) 固体撮像装置
Kawai et al. Light‐induced degradation characteristics of MIS junction using hydrogenated amorphous silicon
US4835507A (en) Photosensor array for image processing apparatus
KR850001099B1 (ko) 수광면(受光面)
JPH025017B2 (ko)
KR900000350B1 (ko) 광전 변환 장치
JPS59112663A (ja) 受光装置
JPS586165A (ja) 固体撮像装置