JP2782984B2 - 増幅型光電変換素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリなどに用
いられる光電変換素子に係り、特に光電流の増幅ができ
る増幅型光電変換素子に関する。

【０００２】

【従来の技術】従来のイメ−ジセンサとしては、光電変
換素子の集合体で原稿幅とほぼ同じ幅の光電変換素子ア
レイを有し、原稿と密着して用いられる密着型イメ−ジ
センサがあった。また、従来のイメ−ジセンサにおける
光電変換素子には、ショットキ−接合の光電変換素子
と、p-i-n 型の光電変換素子とがあった。

【０００３】従来の密着型イメ−ジセンサにおけるショ
ットキ−接合の光電変換素子の構造ついて、図８の平面
説明図と図８のＡ−Ａ′部分の断面説明図である図９を
使って説明する。

【０００４】ショットキ−接合の光電変換素子は、図９
に示すようにガラス等の絶縁性の基板１上に金属電極２
となるクロム、半導体層３となる水素化アモルファスシ
リコン（ａ−Ｓｉ：Ｈ）、透明電極５となる酸化インジ
ウム錫（ＩＴＯ）を順次積層したサンドイッチ型の構造
となっている。

【０００５】また、図８に示すように、金属電極２は共
通電極となっており、その上部を半導体層３が主走査方
向に離散的に形成され、更にその上部を透明電極５も離
散的に形成されてイメ−ジセンサの個別電極となるよう
形成され、金属電極２と透明電極５で半導体層３を挟ん
だ部分が一画素分の受光部を形成している。そして、金
属電極２には、正のバイアス電圧が印加されている。

【０００６】従来のショットキ−接合の光電変換素子に
おけるキャリアの動きについて図１０を使って説明す
る。図１０はエネルギ−バンド図であって、縦方向が電
位差を示している。この場合、金属電極２は透明電極５
に対して正にバイアスされており、半導体層３のａ−Ｓ
ｉ：Ｈ膜の光学的バンドギヤップは約１．７ｅＶであ
る。透明電極５及び金属電極２は半導体層３とショット
キ−接合を有し、透明電極５と半導体層３の間の接合は
電子に対するバリア−として、また金属電極２と半導体
層３の間の接合はホ−ルに対するバリア−として動作す
る。

【０００７】光が半導体層３内へ入射すると、図１０に
示すように半導体層３内で電子ｅ8とホ−ルｈ8 を一対
とするキャリアが生成され、ホ−ルｈ8 は透明電極５側
に到達するよう動作し、電子ｅ8 は金属電極２側に到達
するまで動作し、半導体層３内に光量に対応した光電流
が発生することになる。

【０００８】次に、従来の密着型イメ−ジセンサにおけ
るp-i-n 型の光電変換素子の構造について、図１１の断
面説明図を使って説明する。p-i-n 型の光電変換素子
は、図１１に示すように絶縁性の基板１上に金属電極２
となるクロム、ｎ+ 型半導体層６となるｎ+ 水素化アモ
ルファスシリコン（ｎ+ ａ−Ｓｉ：Ｈ），半導体層３と
なる水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、ｐ
+ 型半導体層７となるｐ+ 水素化アモルファスシリコン
（ｐ+ ａ−Ｓｉ：Ｈ）、透明電極５となるＩＴＯが順次
積層したサンドイッチ構造をしている。また、金属電極
２は共通電極となっており、透明電極５が個別電極とな
るように形成されている。そして、金属電極２には、正
のバイアス電圧が印加されている。

【０００９】そして、上記従来のp-i-n 型の光電変換素
子においては、量子効率が１を越えられないために、光
電流が低く、高解像度及び光応答反応の高速化への対応
が困難であるとのことから、ｐ+ 型半導体層７と半導体
層３の間に絶縁層４を一層薄く挟むことにより、高電界
時のおけるキャリアの増倍効果を利用した光電変換素子
が提案されている。

【００１０】例えば、上記従来のp-i-n 型の光電変換素
子のｐ+ 型半導体層７と半導体層３の界面において、光
学ギャップが２．４ｅＶであるアモルファス系の窒化シ
リコン（ａ−ＳｉＮx ）を絶縁層として挿入し、バイア
ス電圧を２０〜３０Ｖとすれば、ａ−ＳｉＮx の膜厚を
０〜５００オングストロ−ムと変化させて量子効率が１
を越えるようにすることができ、しかも、ａ−ＳｉＮx
の膜厚が上記範囲内において厚くなるに従って電流の増
加率も大きくなることが報告されている（［応用物理学
会予稿集 ’８９春］、４ａ−ＺＲ−８、吉見、浜川 e
t al参照）。

【００１１】

【発明が解決しようとする課題】しかしながら、上記従
来のショットキ−接合の光電変換素子では、高解像度を
図ろうとした場合に、各光電変換素子の受光領域面積を
小さくして高感度化を図らなければならないので、各光
電変換素子の受ける光量が従来と比較して減少してしま
い、半導体層中で生成されるキャリアの数も減少するた
め、光電流の低下を招き、感度低下になるとの問題点が
あった。

【００１２】また、上記従来の絶縁層が挿入されたp-i-
n 型の光電変換素子においても、光電流増幅率（ゲイ
ン）が５〜１０程度とまだ不充分であり、且つ光応答速
度も数ｍsec と非常に遅い為、ファクシミリ等において
特に必要とされていた原稿読み取りの高速化への対応が
困難であるとの問題点もあった。

【００１３】本発明は上記実情に鑑みて為されたもの
で、ショットキ−接合の光電変換素子及びp-i-n 型の光
電変換素子の高電界印加時における光電流を量子効率が
１を越えるよう増幅し、且つ光応答速度を不純物ド−プ
により高速化した光電変換素子とすることで、高感度の
増幅型光電変換素子を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、増幅型光電変換素
子において、基板上に形成された金属電極と、前記金属
電極上に形成されたｉ型半導体層と、前記ｉ型半導体層
上に形成された透明電極と、前記ｉ型半導体層中に形成
された絶縁層とを有することを特徴としている。

【００１５】上記従来例の問題点を解決するための請求
項２記載の発明は、増幅型光電変換素子において、基板
上に形成された金属電極と、前記金属電極上に形成され
たｎ型半導体層と、前記ｎ型半導体層上に形成されたｉ
型半導体層と、前記ｉ型半導体層上に形成されたｐ型半
導体層と、前記ｐ型半導体層上に形成された透明電極
と、前記ｎ型半導体層と前記ｐ型半導体との間に複数層
形成された絶縁層とを有することを特徴としている。

【００１６】

【作用】請求項１記載の発明によれば、ｉ型半導体層中
に絶縁層を形成した増幅型光電変換素子としているの
で、金属電極側のｉ型半導体層で発生したキャリアのう
ちホ−ルを絶縁層にトラップさせることにより電界変調
を起こさせ、透明電極側のｉ型半導体層中の電子のトン
ネリング増倍により光電流を増幅できる。

【００１７】請求項２記載の発明によれば、ｉ型半導体
層中に複数の絶縁層を形成したp-i-n 型の増幅型光電変
換素子としているので、複数の絶縁層によってｉ型半導
体層中で発生したキャリアのうちトラップされるホ−ル
の量を増大させて電界変調を起こさせ、電子のトンネリ
ング増倍により光電流を更に増幅できる。

【００１８】

【実施例】本発明の一実施例を図面を参照しながら説明
する。イメ−ジセンサは、ガラス等の絶縁性の基板上に
並設された複数個のサンドイッチ型の光電変換素子から
なる長尺状の光電変換素子アレイと、各光電変換素子に
それぞれ接続された駆動回路から構成されている。各光
電変換素子に発生した電荷は、時系列的に駆動回路にて
画像信号として出力される。

【００１９】図１は、本発明の一実施例に係るショット
キ−接合の増幅型光電変換素子の断面説明図である。
尚、図８〜図１０において、同様の構成をとる部分につ
いては同一の符号を付して説明する。

【００２０】ショットキ−接合の増幅型光電変換素子
は、ガラス等の絶縁性の基板１上にクロム等により膜厚
５００〜１０００オングストロ−ムとなるよう金属電極
２が共通電極として形成され、金属電極２上部にイント
リンシックの水素化アモルファスシリコン（ｉ−ａ−Ｓ
ｉ：Ｈ）からなる膜厚５０００〜１００００オングスト
ロ−ムのｉ型半導体層３ａが離散的に形成されている。

【００２１】そして、ｉ型半導体層３ａ上部にアモルフ
ァス系の窒化シリコン（ａ−ＳｉＮx ）からなる膜厚５
０〜５００オングストロ−ムの薄い絶縁層４が形成さ
れ、絶縁層４上部にやはりｉ−ａ−Ｓｉ：Ｈからなる膜
厚５００〜５０００オングストロ−ムのｉ型半導体層３
ｂが形成され、ｉ型半導体層３ｂ上部に酸化インジウム
スズ（ＩＴＯ）からなる膜厚５００〜１５００オングス
トロ−ムの透明電極５が各々形成されている積層構造の
光電変換素子となっている。

【００２２】そして、金属電極２がイメ−ジセンサの主
走査方向に帯状に形成されて共通電極となっており、ま
た半導体層３ａは金属電極２を覆うように離散的に形成
され、薄い絶縁層４も同様にｉ型半導体層３ａ上部に形
成され、更に絶縁層４上部にｉ型半導体層３ｂと透明電
極５とが順に積層される構成になっている。尚、金属電
極２は、イメ−ジセンサの共通電極となっており、正の
電圧が印加される構成である。

【００２３】次に、実施例のショットキ−接合の増幅型
光電変換素子の製造方法について説明する。ガラス等の
基板上１にスパッタ法によりクロムを５００〜１０００
オングストロ−ム程度に着膜し、共通電極となるような
所定の形状にパタ−ニングして金属電極２を形成する。

【００２４】続いて、ｉ型半導体層３ａとなるｉ−ａ−
Ｓｉ：ＨをプラズマＣＶＤ法によりＳｉＨ4 ガスを用い
基板温度２００〜３００℃で５０００〜１００００オン
グストロ−ム程度に着膜する。

【００２５】次に、絶縁層４となるａ−ＳｉＮx をＳｉ
Ｈ₄ 及びＮＨ₃ ガスを用いＳｉＨ₄／ＮＨ₃ ＝１／２〜
１の混合比で基板温度２００〜３００℃で５０〜５００
オングストロ−ム程度に着膜する。

【００２６】更に、ｉ型半導体層３ｂとなるｉ−ａ−Ｓ
ｉ：Ｈをｉ型半導体層３ａと同様の着膜法により５００
〜５０００オングストロ−ム程度に着膜する。

【００２７】続いて、透明電極５となるＩＴＯをスパッ
タ法により５００〜１５００オングストロ−ム程度に室
温着膜する。次いで、ＩＴＯをフォトリソグラフィ−に
より個別電極となるような離散形状にパタ−ニングして
透明電極５を形成し、ｉ−ａ−Ｓｉ：Ｈ，ａ−ＳｉＮx
，ｉ−ａ−Ｓｉ：Ｈの各層をドライエッチングにより
所定の形状にパタ−ニングすることによりｉ型半導体層
３ｂ、絶縁層４、ｉ型半導体層３ａの形状を形成し、本
実施例であるショットキ−接合の増幅型光電変換素子が
完成する。

【００２８】次に、本実施例の動作を図３のバイアス印
加時の状態のバンド図を使って説明する。尚、図２は、
本実施例のショットキ−接合の増幅型光電変換素子のバ
イアス印加していない状態のバンド図であり、図２、図
３は図１０同様縦方向が電位差を示している。本実施例
のショットキ−接合の増幅型光電変換素子においては、
入射光のうち短波長光Ｘはｉ型半導体層３ｂに到達し、
長波長光Ｙはｉ型半導体層３ａにまで到達するものとし
て、以下説明する。

【００２９】金属電極２側を正電圧とした逆バイアスを
印加しているので、短波長光Ｘによってｉ型半導体層３
ｂ内で生成された一対のキャリアのうちホ−ルｈ1 は透
明電極５に到達し、電子ｅ1 は薄い絶縁層４を通過して
そのまま金属電極２に到達する。一方、長波長光Ｙによ
ってｉ型半導体層３ａ内で生成された一対のキャリアの
うち電子ｅ2 は金属電極２に到達するが、移動度の低い
ホ−ルｈ2 は絶縁層４方向に移動し、薄い絶縁層４との
界面にトラップされる。

【００３０】そして、絶縁層５との界面にトラップされ
た、例えば、ホ−ルｈ2 、ホ−ルｈ3 によりｉ型半導体
層３ｂ中の電子ｅ3 、電子ｅ4 が絶縁層４との界面に生
成され、電界変調が起きて、ｉ型半導体層３ｂの価電子
帯中の電子ｅ3 、電子ｅ4 等のトンネリング効果によ
り、電子ｅ3 、電子ｅ4 は絶縁層４を通過して金属電極
２に到達する。したがって、膜厚が５０〜５００オング
ストロ−ムの薄い絶縁層４が存在することにより、電子
ｅ1 、電子ｅ2 の他に電子ｅ3 、電子ｅ4等が得られる
ので、本実施例のショットキ−接合の増幅型光電変換素
子においてはトンネリング増倍により量子効率１を越え
るフォトキャリアを得ることができる。

【００３１】本実施例のショットキ−接合の増幅型光電
変換素子によれば、この増幅型光電変換素子を高密度化
した集合体からなる光電変換素子アレイを用いれば、高
感度で高解像度のイメ−ジセンサが実現できる効果があ
る。

【００３２】特に、図１において、金属電極２側のｉ型
半導体層３ａを透明電極側５のｉ型半導体層３ｂよりも
厚くしているので、金属電極２側のｉ型半導体層３ａで
生成されるホ−ル数が多くなり、従って、絶縁層４界面
において蓄積されるホ−ル数も多くなるので光電流増幅
が一層効果的となる。

【００３３】また、本実施例のショットキ−接合の増幅
型光電変換素子において形成される絶縁層を複数層とす
れば、各絶縁層でトンネリング増倍が引き起こされるた
め、光電流の増幅が更に増大する効果がある。

【００３４】次に、別の実施例について、図４を使って
説明する。図４は、別の実施例に係る増幅型光電変換素
子で、絶縁層が挿入され、且つＡｌ、Ｇａ，Ｉｎ等の不
純物をド−ピングしたp-i-n 型の増幅型光電変換素子の
断面説明図である。

【００３５】p-i-n 型の増幅型光電変換素子は、ガラス
等の絶縁性の基板１上にクロム等による膜厚５００〜１
０００オングストロ−ムの金属電極２と、ｎ+ 水素化ア
モルファスシリコン（ｎ+ ａ−Ｓｉ：Ｈ）からなる膜厚
１００〜１０００オングストロ−ムのｎ+ 型半導体層６
と、イントリンシックの水素化アモルファスシリコン
（ｉ−ａ−Ｓｉ：Ｈ）からなる膜厚１０００〜５０００
オングストロ−ムのｉ型半導体層３ａと、アモルファス
系の窒化シリコン（ａ−ＳｉＮx ）等からなる膜厚１０
０〜１０００オングストロ−ムの薄い絶縁層４ａと、ｉ
型半導体層３ａと同様にｉ−ａ−Ｓｉ：Ｈからなる膜厚
１０００〜５０００オングストロ−ムのｉ型半導体層３
ｂが形成され、ａ−ＳｉＮx 等からなる膜厚１００〜１
０００オングストロ−ムの薄い絶縁層４ｂと、ｉ−ａ−
Ｓｉ：Ｈからなる膜厚１０００〜５０００オングストロ
−ムのｉ型半導体層３ｃと、ａ−ＳｉＮx 等からなる膜
厚１００〜１０００オングストロ−ムの薄い絶縁層４ｃ
と、ｐ+ ａ−Ｓｉ：Ｈからなる膜厚１００〜１０００オ
ングストロ−ムのｐ+ 型半導体層７と、酸化インジウム
スズ（ＩＴＯ）からなる膜厚５００〜１５００オングス
トロ−ムの透明電極５とが順次積層された構造となって
いる。

【００３６】但し、金属電極２は、イメ−ジセンサの主
走査方向に帯状に形成されて共通電極となっており、正
のバイアス電圧が印加されている。また、透明電極５
は、個別電極となるような所定の形状に形成されてい
る。そして、金属電極２と透明電極５との間の各層（ｎ
+ 型半導体層６、ｉ型半導体層３ａ、絶縁層４ａ、ｉ型
半導体層３ｂ、絶縁層４ｂ、ｉ型半導体層３ｃ、絶縁層
３ｃ，ｐ+ 型半導体層７）は、それぞれ離散的に形成さ
れ、更に、ｉ型半導体層３ａ、ｉ型半導体層３ｂ、ｉ型
半導体層３ｃの上層部数１０オングストロ−ムにはＡ
ｌ、Ｇａ、Ｉｎ等の不純物が１０〜１０００ppm 程度ド
−ピングされている。

【００３７】次に、別の実施例のp-i-n 型の増幅型光電
変換素子の製造方法について説明する。ガラス等の基板
１上にスパッタ法によりクロムを５００〜１０００オン
グストロ−ム程成する。そして、金属電極２をフォトリ
ソグラフィ−により共通電極となるような帯状の形状に
パタ−ニングして形成する。

【００３８】続いて、ｎ+ 型半導体層６となるｎ+ ａ−
Ｓｉ：ＨをＰＨ₃ 及びＳｉＨ₄ ガスを用いＰＨ₃ ／Ｓｉ
Ｈ₄ ＝１／１００の混合比で基板温度２５０℃で５００
オングストロ−ム程度に着膜する。

【００３９】次に、ｉ型半導体層３ａとなるｉ−ａ−Ｓ
ｉ：ＨをプラズマＣＶＤ法によりＳｉＨ₄ ガスを用い基
板温度２５０℃で２０００オングストロ−ム程度に着膜
する。但し、このｉ−ａ−Ｓｉ：Ｈ層の上層数１０オン
グストロ−ム程度には、１０〜１０００ppm 程度のＡ
ｌ，Ｇａ，Ｉｎ等の不純物がド−ピングされている。

【００４０】更に、絶縁層４ａとなるａ−ＳｉＮx をＳ
ｉＨ₄ 及びＮＨ₃ ガスを用いＳｉＨ₄ ／ＮＨ₃ ＝１／５
の混合比で基板温度２５０℃で５００オングストロ−ム
程度に着膜する。

【００４１】そして、ｉ型半導体層３ｂとなるｉ−ａ−
Ｓｉ：Ｈをｉ型半導体層３ａと同様の着膜法により、上
記の不純物を１０〜１０００ppm 程度程度ド−ピングし
た数１０オングストロ−ム程度の層を上部に有するよう
に２０００オングストロ−ム程度着膜する。

【００４２】次に、絶縁層４ｂとなるａ−ＳｉＮx をＳ
ｉＨ₄ 及びＮＨ₃ ガスを用いＳｉＨ₄ ／ＮＨ₃ ＝１／５
の混合比で基板温度２５０℃で５００オングストロ−ム
程度に着膜する。

【００４３】続いて、ｉ型半導体層３ｃとなるｉ−ａ−
Ｓｉ：Ｈをｉ型半導体層３ａと同様の着膜法により、上
記の不純物を１０〜１０００ppm 程度ド−ピングした数
１０オングストロ−ム程度の層を上部に有するように２
０００オングストロ−ム程度着膜する。

【００４４】そして、絶縁層４ｃとなるａ−ＳｉＮx を
絶縁層４ａ，絶縁層４ｂと同様の方法により５００オン
グストロ−ム程度に着膜する。

【００４５】更に、ｐ+ 型半導体層７となるｐ+ ａ−Ｓ
ｉ：ＨをＢ₂ Ｈ₆ とＨ₂ 及びＳｉＨ₄ ガスを用い、Ｂ₂
Ｈ₆ ／Ｈ₂ ／ＳｉＨ₄ ＝１／１００／１００の混合比で
基板温度２５０℃で１５０オングストロ−ム程度に着膜
する。

【００４６】続いて、スパッタ法により透明電極５とな
るＩＴＯを５００〜１５００オングストロ−ム程度に室
温着膜する。次いでＩＴＯを個別電極となるような形状
にパタ−ニングして透明電極５を形成し、ｐ+ ａ−Ｓ
ｉ：Ｈ，ａ−ＳｉＮx ，ｉ−ａ−Ｓｉ：Ｈ，ａ−ＳｉＮ
x ，ｉ−ａ−Ｓｉ：Ｈ，ａ−ＳｉＮx 、ｉ−ａ−Ｓｉ：
Ｈ，ｎ+ ａ−Ｓｉ：Ｈをドライエッチングにより所定の
離散形状にパタ−ニングｐ+ 型半導体層７、絶縁層４
ｃ、ｉ型半導体層３ｃ，絶縁層４ｂ、ｉ型半導体層３
ｂ，絶縁層４ａ，ｉ型半導体層３ａ、ｎ+ 型半導体層６
の各層の形状を形成することにより、別の実施例のp-i-
n 型の増幅型光電変換素子が完成する。

【００４７】次に、別の実施例の動作を図６のバイアス
印加時の状態のバンド図を使って説明する。尚、図５
は、別の実施例のp-i-n 型の増幅型光電変換素子のバイ
アス印加していない状態のバンド図であり、図５、図６
は図１０同様縦方向が電位差を示している。別の実施例
の増幅型光電変換素子においては、入射光のうち短波長
光Ｘはｉ型半導体層３ｃに到達し、長波長光Ｙ1 及びＹ
2 は、それぞれｉ型半導体層３ｂ及びｉ型半導体層３ａ
にまで到達するものとして、以下説明する。

【００４８】金属電極２側を正電圧としたバイアスを印
加しているので、短波長光Ｘによってｉ型半導体層３ｃ
内で生成された一対のキャリアのうちホ−ルｈ1 は不純
物準位に沿って透明電極５へ到達し、電子ｅ1 は絶縁層
４ｂと絶縁層４ａ及びｎ+ 型半導体層６を通過して金属
電極２に到達する。一方、長波長光Ｙ1 によってｉ型半
導体層３ｂ内で生成された一対のキャリアのうち電子ｅ
2 は絶縁層４ａとｎ+型半導体層６とを通過して金属電
極２に到達し、移動度の低いホ−ルｈ2 は不純物準位に
沿って絶縁層４ｂ方向に移動し、絶縁層４ｂ界面にトラ
ップされる。

【００４９】更に、長波長光Ｙ2 によってｉ型半導体層
３ａ内で生成された一対のキャリアのうち電子ｅ3 はｎ
+ 型半導体層６を通過して金属電極２に到達し、移動度
の低いホ−ルｈ3 は不純物準位に沿って絶縁層４ａ方向
に移動し、絶縁層４ａ界面にトラップされる。

【００５０】そして、絶縁層４ｂとの界面にトラップさ
れた、例えば、ホールｈ２，ホールｈ４によってｉ型半
導体層３ｃ中より電子ｅ４、電子ｅ５が絶縁層５ｂとの
界面に生成され、電界変調が起きて、ｉ型半導体層３ｃ
の価電子帯中の電子ｅ４、電子ｅ５等のトンネリング効
果により、電子ｅ４、電子ｅ５は絶縁層４ｂと絶縁層４
ａ及びｎ＋型半導体層６を通過して金属電極２に到達す
る。同様に、絶縁層４ａとの界面にトラップされた、例
えば、ホールｈ３，ホールｈ５によってｉ型半導体層３
ｂ中より電子ｅ６、電子ｅ７が絶縁層４ａとの界面に生
成され、電界変調が起きて、ｉ型半導体層３ｂの価電子
帯中の電子ｅ６、電子ｅ７等のトンネリング効果によ
り、電子ｅ６、電子ｅ７は絶縁層４ａとｎ＋型半導体層
６を通過して金属電極２に到達する。

【００５１】したがって、膜厚が５０〜５００オングス
トロ−ムの薄い絶縁層４ａと絶縁層４ｂが存在すること
により、電子ｅ1 、電子ｅ2 、電子ｅ3 の他に電子ｅ4
、電子ｅ5 、電子ｅ6 、電子ｅ7 等が得られ、且つ各
半導体層と絶縁層との界面部分におけるＡｌ，Ｇａ，Ｉ
ｎ等の不純物ド−プにより、不純物準位がエネルギ−準
位の浅い位置に多量に作られているので、別の実施例の
p-i-n 型の増幅型光電変換素子においてはトンネリング
増倍により量子効率１を越え且つ半導体層と絶縁層との
界面におけるトラッピング及びデトラッピング時間が短
く光応答反応の速いフォトキャリアを得ることができ
る。

【００５２】次に、別の実施例のp-i-n 型の増幅型光電
変換素子のイメ−ジセンサにおける、電流−電圧特性を
図７を使って説明する。図７は、縦軸が明電流を、横軸
がバイアス電圧をそれぞれ示している。

【００５３】例として、バイアス電圧が２０〜３０Ｖの
場合、図７に示すように、従来例の絶縁層１層のみのp-
i-n 型の光電変換素子においてはゲインが５〜１０であ
るのに対して、別の実施例の絶縁層３層のp-i-n 型の増
幅型光電変換素子におけるゲインが約２０と大幅に改善
され、且つ光応答反応も従来例の数ｍsec から数１００
μsec へと約１桁の改善が為される。

【００５４】それ故、別の実施例のp-i-n 型の増幅型光
電変換素子を高密度化した集合体からなる光電変換素子
アレイを用いれば、光応答速度が速く且つ高感度で高解
像度のイメ−ジセンサが実現できる効果がある。

【００５５】

【発明の効果】請求項１記載の発明によれば、ｉ型半導
体層中に絶縁層を形成した増幅型光電変換素子としてい
るので、金属電極側のｉ型半導体層で発生したキャリア
のうちホ−ルを絶縁層にトラップさせることにより電界
変調を起こさせ、透明電極側のｉ型半導体層中の電子の
トンネリング増倍により光電流を増幅できる効果があ
る。

【００５６】請求項２記載の発明によれば、ｉ型半導体
層中に複数の絶縁層を形成したp-i-n 型の増幅型光電変
換素子としているので、複数の絶縁層によってｉ型半導
体層中で発生したキャリアのうちトラップされるホ−ル
の量を増大させて電界変調を起こさせ、電子のトンネリ
ング増倍により光電流を更に増幅できる効果がある。

【図面の簡単な説明】

【図１】 本発明の一実施例に係るショットキ−接合の
増幅型光電変換素子の断面説明図である。

【図２】 本実施例に係るショットキ−接合の増幅型光
電変換素子のバイアス印加していない状態のバンド図で
ある。

【図３】 本実施例に係るショットキ−接合の増幅型光
電変換素子のバイアス印加時の状態のバンド図である。

【図４】 本発明の別の実施例に係るp-i-n 型の増幅型
光電変換素子の断面説明図である。

【図５】 別の実施例のp-i-n 型の増幅型光電変換素子
のバイアス印加していない状態のバンド図である。

【図６】 別の実施例のp-i-n 型の増幅型光電変換素子
のバイアス印加時の状態のバンド図である。

【図７】 別の実施例のp-i-n 型の増幅型光電変換素子
のバイアス印加時の電流−電圧特性図である。

【図８】 従来のショットキ−接合の光電変換素子の平
面説明図である。

【図９】 従来のショットキ−接合の光電変換素子構造
の図７におけるＡ−Ａ′部分の断面説明図である。

【図１０】 従来の光電変換素子のバイアス印加時の状
態のバンド図である。

【図１１】 従来のp-i-n 型の光電変換素子の断面説明
図である。

【符号の説明】

１…基板、 ２…金属電極、 ３…ｉ型半導体層、 ４
…絶縁層、 ５…透明電極、 ６…ｎ+ 型半導体層、
７…ｐ+ 型半導体層、 Ｘ…短波長光、 Ｙ…長波長
光、 ｅ…電子、 ｈ…ホ−ル

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−66178（ＪＰ，Ａ) 特開 昭61−244072（ＪＰ，Ａ) 特開 昭59−55081（ＪＰ，Ａ) 特開 平３−187276（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 31/10

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に形成された金属電極と、前記金
   属電極上に形成されたｉ型半導体層と、前記ｉ型半導体
   層上に形成された透明電極と、前記ｉ型半導体層中に形
   成された絶縁層とを有することを特徴とする増幅型光電
   変換素子。
2. 【請求項２】 基板上に形成された金属電極と、前記金
   属電極上に形成されたｎ型半導体層と、前記ｎ型半導体
   層上に形成されたｉ型半導体層と、前記ｉ型半導体層上
   に形成されたｐ型半導体層と、前記ｐ型半導体層上に形
   成された透明電極と、前記ｎ型半導体層と前記ｐ型半導
   体との間に複数層形成された絶縁層とを有することを特
   徴とする増幅型光電変換素子。