JP2838906B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP2838906B2 JP2838906B2 JP2205260A JP20526090A JP2838906B2 JP 2838906 B2 JP2838906 B2 JP 2838906B2 JP 2205260 A JP2205260 A JP 2205260A JP 20526090 A JP20526090 A JP 20526090A JP 2838906 B2 JP2838906 B2 JP 2838906B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoelectric conversion
- conversion device
- light
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 380
- 238000002347 injection Methods 0.000 claims description 155
- 239000007924 injection Substances 0.000 claims description 155
- 230000000903 blocking effect Effects 0.000 claims description 148
- 230000031700 light absorption Effects 0.000 claims description 144
- 239000000463 material Substances 0.000 claims description 129
- 230000008859 change Effects 0.000 claims description 122
- 239000012535 impurity Substances 0.000 claims description 116
- 239000004065 semiconductor Substances 0.000 claims description 92
- 239000000758 substrate Substances 0.000 claims description 72
- 239000000969 carrier Substances 0.000 claims description 56
- 230000005684 electric field Effects 0.000 claims description 55
- 239000013078 crystal Substances 0.000 claims description 35
- 239000002178 crystalline material Substances 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 3
- 239000013080 microcrystalline material Substances 0.000 claims 5
- 239000010410 layer Substances 0.000 description 1291
- 239000000203 mixture Substances 0.000 description 160
- 229910021417 amorphous silicon Inorganic materials 0.000 description 149
- 238000010586 diagram Methods 0.000 description 121
- 239000007789 gas Substances 0.000 description 104
- 229910006990 Si1-xGex Inorganic materials 0.000 description 58
- 229910007020 Si1−xGex Inorganic materials 0.000 description 58
- 238000000034 method Methods 0.000 description 37
- 238000000151 deposition Methods 0.000 description 35
- 125000004429 atom Chemical group 0.000 description 33
- 239000010408 film Substances 0.000 description 32
- 230000000694 effects Effects 0.000 description 30
- 230000008021 deposition Effects 0.000 description 29
- 230000035945 sensitivity Effects 0.000 description 29
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 description 28
- 230000003287 optical effect Effects 0.000 description 26
- 230000004044 response Effects 0.000 description 26
- 239000011651 chromium Substances 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 22
- 239000010703 silicon Substances 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 20
- 229910003437 indium oxide Inorganic materials 0.000 description 19
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 19
- -1 silane compound Chemical class 0.000 description 19
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 18
- 238000004891 communication Methods 0.000 description 15
- 238000010790 dilution Methods 0.000 description 15
- 239000012895 dilution Substances 0.000 description 15
- 238000003860 storage Methods 0.000 description 15
- 229910021419 crystalline silicon Inorganic materials 0.000 description 14
- 239000002994 raw material Substances 0.000 description 14
- 229910052738 indium Inorganic materials 0.000 description 13
- 229910052787 antimony Inorganic materials 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 12
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 229910000077 silane Inorganic materials 0.000 description 12
- 150000004756 silanes Chemical class 0.000 description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 11
- 229910052785 arsenic Inorganic materials 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 11
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 230000003321 amplification Effects 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 10
- 238000001704 evaporation Methods 0.000 description 10
- 230000008020 evaporation Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000470 constituent Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 238000003475 lamination Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 9
- 229910010271 silicon carbide Inorganic materials 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- 229910052797 bismuth Inorganic materials 0.000 description 8
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 8
- 238000007599 discharging Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 229910052716 thallium Inorganic materials 0.000 description 8
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 238000010030 laminating Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 229910017464 nitrogen compound Inorganic materials 0.000 description 7
- 230000001629 suppression Effects 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical class [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 150000002291 germanium compounds Chemical class 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical class [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 230000003595 spectral effect Effects 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 230000004298 light response Effects 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910004469 SiHx Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 230000004043 responsiveness Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 241000212978 Amorpha <angiosperm> Species 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 2
- 241000143980 Satyrinae Species 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 241000894007 species Species 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- 101100171669 Arabidopsis thaliana EDL3 gene Proteins 0.000 description 1
- 241000239290 Araneae Species 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910021078 Pd—O Inorganic materials 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910017875 a-SiN Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012770 industrial material Substances 0.000 description 1
- 238000000752 ionisation method Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- SYHGEUNFJIGTRX-UHFFFAOYSA-N methylenedioxypyrovalerone Chemical compound C=1C=C2OCOC2=CC=1C(=O)C(CCC)N1CCCC1 SYHGEUNFJIGTRX-UHFFFAOYSA-N 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910021483 silicon-carbon alloy Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 150000003606 tin compounds Chemical class 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- 230000001988 toxicity Effects 0.000 description 1
- 231100000419 toxicity Toxicity 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
［産業上の利用分野］ 本発明は光電変換装置に係り、特に光生成されたキャ
リアを衝突電離により増幅するアバランシェ（Avalanch
e）効果を利用した光電変換装置に関するものである。 また、本発明は、とりわけカメラの測光用センサ、或
いはファクシミリ、複写機等の画像読取装置用イメージ
センサ、又は、光通信装置等の受光センサ等に好適に用
いられる低雑音の光電変換装置に関するものである。 ［従来の技術］ 光を情報信号の媒体とする例えば映像情報システム、
光通信、その他の産業、民生分野等の情報伝送技術にお
いて、光信号を電気信号に変換する半導体受光素子は、
もっとも重要で基本的な構成要素の一つであり、すでに
数多くのものが実用化されている。一般に、半導体受光
素子には、その光電変換特性に対し、高い信号対雑音比
を持つことが要求される。 このうち、アバランシェ効果を利用したアバランシェ
フォトダイオード（以下APDと称する）は、利得が高
く、かつ、応答速度が早いので、こうした要求を満たす
半導体受光素子の有力な候補である。 このAPDは、現在では、特に光通信システムにおける
半導体受光素子として、InGaAs等の化合物半導体を材料
として、すでに多数実用化されており、更に低雑音、高
速応答性、高利得など素子の基本性能向上の開発が進め
られており、他の分野、例えば、可視光受光素子などへ
の応用も望まれている。 第57図は従来の光通信用APDの構造を示す縦断面図で
ある。 同図において、101はn+型InP層、102はｎ型InGaAs
層、103はｎ型InP層、104はp+型InP層である。ここで、
ｎ型InGaAs層102、ｎ型InP層103、p+型InP層104の層は
メサ型に形成されている。p+型InP層104の上面には、窓
105を残してｐ電極106を形成し、n+型InP層101の裏面に
はｎ電極107を形成する。108はパッシベーション膜であ
る。ここでｐ電極106及びｎ電極107を逆方向にバイアス
しておき、窓105から光照射すると、光はｎ型InGaAs層1
02（光吸収層となる）で吸収され、光−電気変換が行わ
れる。すなわち、ｎ型InGaAs層102で形成された電子−
正孔対は各々ｎ電極107及びｐ電極106に向かって走行す
る。ｎ型InP層103（増倍層となる）は強い電界を有して
いるため、正孔の走行過程で多数の電子−正孔対を形成
するナダレ現象を生じ、光子１個に対して複数個の電子
−正孔対を形成する増倍作用が生じる。この結果、微弱
な入射光でも検知できる。しかし、従来の構造において
は、実用上の増倍は約２程度と小さく、また、増倍過程
に内在するゆらぎのため、過剰増倍雑音が発生し信号対
雑音比を低下させてしまうといった２つの欠点を有して
いた。 アバランシェ増倍過程において発生する雑音は、例え
ば、IEEE Transactions on Electron Devicesの第13版
（1966年１月号）の164〜168ページに掲載されている。
R.J.McIntyreの論文によれば、電子のイオン化率αと正
孔のイオン化率βの比ｋ＝β／αに強く依存することが
知られている。 ここで電子のイオン化率とは、電子が電界により加速
されたとき衝突電離により電子−正孔対が生成される割
合である。正孔のイオン化率とは、正孔による衝突電離
の割合である。さらに、この論文によれば、低雑音のAP
Dを得るためには、電子増倍を行うときにはｋを小さ
く、また、正孔増倍を行うときにはｋを大きくすればよ
いことが明らかにされている。すなわち、キャリア（電
子ないしは正孔）のイオン化率が大きく異なる材料で、
イオン化率が大きい方のキャリアのみをアバランシェ増
倍することが、APDにおいて高い信号対雑音比を得るた
めに重要である。また、この論文によれば、一方のキャ
リアのみをアバランシェ増倍したときに達せられる低雑
音化の極限として、過剰雑音指数Ｆが２となることが述
べられている。雑音が全く発生しない理想的な場合には
Ｆは１となるはずであり、Ｆ＝２という極限には、ま
だ、雑音を発生させる何らかの機構が存在することを暗
示している。この機構としては、アバランシェ増倍を行
う際にアバランシェ増倍の素過程であるイオン化（逆オ
ージェ発生）の起こる場所が個々にゆらぎ、それが積算
されて全体として増倍率のゆらぎを引き起こすという現
象が考えられる。 以上のことを考え合わせると、雑音を発生させないア
バランシェ増倍を行うためには、その素過程であるイ
オン化を起こす場所を素子の中で特定し、かつ、前記
イオン化を起こす場所におけるイオン化の確率を特定す
ることが必要になる。さらに、高利得のアバランシェ増
倍を行うためには、そのイオン化の確率を限りなく１に
近づけることが重要である。 前述した増倍の程度の小ささ、及び信号対雑音比（SN
比）の低下という２つの欠点を鑑みて光通信用APDとし
て、例えば、F.Capassoらは特開昭58−157179号公報やI
EEE Electron Device Lettersの第EDL3版（1982年）の7
1〜73ページに、分子線エピタキシー（MBE）法など用い
て、主にIII−Ｖ族に属する化合物半導体を用いて作成
される光通信システムに使用可能な低雑音APDを提案し
ている。 その素子は、その構成材料の組成比（例えば、III−
Ｖ族に属する化合物半導体がその構成材料ならば、III
族の半導体とＶ族の半導体の組成比）を変化させること
により、バンドギャップを狭い側から広い側へと連続的
に変化させた半導体層を多数重ね、その際に形成される
エネルギ帯の階段状遷移部（以下ステップバック構造と
略す）を利用してイオン化を促進する多層ヘテロ接合構
造を特色としている。そこで提案されている素子の概略
的構造を第58図（ａ）〜（ｃ）を用いて説明する。 第58図（ａ）は、この素子の縦断面図であり、増倍層
となる５つの層から成るステップバック構造層201,203,
205,207及び209が光吸収層となるｐ型半導体層211及び
ｎ型半導体層215で挟まれ、電極213がｐ型半導体層211
に、また、電極214がｎ型半導体層215にそれぞれオーミ
ック接触している。 第58図（ｂ）は、この素子の無バイアス時のバンドギ
ャップ傾斜層のエネルギ帯の構造図であり、３つのバン
ドギャップ傾斜層が示されている。各層は、狭いバンド
ギャップEg2から広いバンドギャップEg3へと直線的にバ
ンドギャップを変化させる組成を有している。 伝導帯及び価電子帯のステップバックの大きさは、そ
れぞれΔEc、ΔEvで示されている。なお、後で説明する
ように、主に電子をイオン化しやすくするために、ΔEc
の方をΔEvよりも大きくとっている。 第58図（ｃ）は、この素子に逆バイアス電圧を印加し
たときのエネルギ帯の構造図である。尚、逆バイアス電
圧は、前述の第57図に示したAPDと比べて強い電界であ
る必要がない。 ここで、ｐ型半導体層211より光入射すると、ｐ型半
導体層及び各ステップバック構造層で吸収された光は、
前述のAPDと同様に光電変換が行われ、形成された電子
−正孔対は、おのおのｎ型半導体層215、ｐ型半導体層2
11に向かって走行するが、前述の第57図に示したAPDと
の相違は各ステップバック構造のエネルギ段差ΔEc（電
子の場合であり、ホールの場合はΔEv）がイオン化エネ
ルギより大きくなるとき、電子はイオン化され、電子−
正孔対を発生し、増倍作用を生ずる。むろん、ステップ
バック構造層各々が、同様の作用をするために、増倍は
その層数ｎに対して2n生ずる。例えば、理想的にはΔEc
≫ΔEv≒０とすることで、正孔のイオン化率が、電子の
イオン化率に比べ非常に小さく抑えられるので、前述の
APDと比べて低雑音となる。 即ち、バイアス電圧は、ステップバック構造層（バン
ドギャップ傾斜層）201,203,205および209が少なくとも
空乏化し、かつ、バンドギャップ傾斜層内ではキャリア
のドリフトは起こるがイオン化は起こらない程度の電界
（ドリフト電界）が生じるように印加されている。光ｈ
νは、ｐ型半導体層211の次の空乏領域、すなわち、バ
ンドギャップ傾斜層203で吸収され電子を伝導帯に、正
孔を価電子帯にそれぞれ発生させる。発生した電子は層
203内を第１の伝導帯のステップバックに向かってドリ
フトする。ステップバックのところには既にΔEcなるエ
ネルギ段差があり、電子はイオン化を起こすのに必要な
エネルギをこのエネルギ段差分だけ補うことが出来るの
で、ステップバックのすぐ後ろで電子がイオン化を起こ
す確率が高くなる。ここで、このΔEcが電子のイオン化
エネルギに等しいかまたはそれよりも大きい場合には、
また、たとえ電子のイオン化エネルギよりも小さい場合
でも、ドリフト電界から不足分のエネルギを供給できる
場合には、ステップバックの後ろでイオン化を起こす確
率を十分に１に近づけることができる。イオン化を起こ
すと１つの電子が２つの電子と１つの正孔になる。２つ
の電子はバンドギャップ傾斜層203の中を第２のステッ
プバックに向かってドリフトしていき、第２のステップ
バックで上記と同様の現象を起こす。一方イオン化によ
りバンドギャップ傾斜層203内の前方で発生した正孔は
電子とは逆に前方にドリフトしてゆき、第１のステップ
バックに達する。もしも、第１のステップバックの価電
子帯に正孔がイオン化を起こさない程度のエネルギ段差
ΔEvがあらかじめ存在していれば、ドリフトしてきた正
孔は理想的にさらにそのまま前方へ進む。第58図（ｃ）
のような正孔から見て前方に正のエネルギ段差があれ
ば、正孔はステップバックのところで散乱ないしは蓄積
されるがイオン化は起こさない。このようにして、電子
のドリフトとイオン化、正孔のドリフトを各バンドギャ
ップ傾斜層およびステップバックで繰り返し起こし、キ
ャリアの数は増倍されていくことになる。最終的には、
イオン化により増倍された電子はＮ型半導体層に達し、
Ｎ型半導体層にオーミック接触された層から電子電流と
して、また、正孔はＰ型半導体層に達し、Ｐ型半導体層
にオーミック接触された層から正孔電流とし取り出され
る。 以上のような、この構成材料の組成比を変化させるこ
とにより、バンドギャップを狭い側から広い側へと連続
的に変化させた半導体層を多数重ね、その際に形成され
るステップバックを利用してイオン化を促進する多層ヘ
テロ接合構造により、上述したような、イオン化を起こ
す場所を特定し、イオン化の確率を限りなく１に近づけ
るという思想を具現化した、低雑音のAPDを構成できる
ことが理解される。 ［発明が解決しようとする課題］ 以上説明したような素子構造は低雑音のAPDを実現化
するための一つの手段であるが、こうした構造を持った
素子を作成するには実際にはさまざまな制約をうける。 まず、上述したような、イオン化を促進できるような
ステップバック構造層を持った素子を、その構成材料の
組成比だけを変化させることによって得るためには、構
成材料、作成方法が限定されてしまう。例えば、III−
Ｖ族の化合物半導体の、GaSbの基板上にAlGaAsSb/GaSb
を成長させたもの、InPの基板上にInGaAlAs/InGaAsを成
長させたもの、GaSbの基板上にInGaAsSb/GaSbを成長さ
せたもの、また、格子整合基板上にII−VI族の化合物半
導体のHgCdTeを成長させたものなどがこうした構造を持
った素子を構成できる材料としてあげられる。 しかしながら、ここで使われる、Ga,As,Hg,Cdなどは
毒性が強く、また、希少高価な元素であるので、工業的
に取り扱うには問題の多い材料である。 また、これらはいずれも、分子線エピタキシー法（MB
E法）で作成されているが、MBE法は、超高真空を必要と
し、また、半導体の成長速度も遅く、大面積化にも不向
きであり、量産化が困難であった。さらに、MBE法は半
導体の成長温度は典型的には500℃〜650℃と高く、既に
集積回路などが作成されている半導体装置上にこうした
受光素子を積層化して作成するようなことも、その既存
の半導体装置に何らかのダメージを与えてしまう問題点
を有している。 さらにまた、こうした低雑音のAPDを作成するには、
ステップバックのところで必ずイオン化を起こさせるよ
うに、これらの材料の組成比を変化させなければならな
いわけであり、そのためには、ヘテロ接合界面のトラッ
プ準位を生じさせないような格子整合性、および、イオ
ン化エネルギ程度以上のステップバックエネルギ段差を
持つような電子親和力を考慮して材料の組成比を決定す
る必要が生じる。その結果、実際に作成できるAPDのバ
ンドギャップに制約をうけてしまう。 例えば、まず、最初にあげた材料を使用した場合、実
験によれば、格子整合構造の場合、バンドギャップの最
も狭い材料（GaSb）のバンドギャップは0.73eVであり、
バンドギャップの最も広い材料（Al1.0Ga0.0As0.08Sb
0.92）のバンドギャップは1.58eVであり、最大バンドギ
ャップ差は伝導帯側で0.72eV、価電子帯側で0.13eV、電
子イオン化エネルギは0.80eV（GaSb）であることが確か
められている。ステップバックにおける電子のイオン化
エネルギに対する不足分の0.08eVは、電子のドリフト電
界から供給されることになる。かかる素子においては、
光を照射していないときに発生する漏れ電流（暗電流）
信号が生じやすく、これが雑音成分を増やすため、結局
低雑音化をはかれないという大きな問題を有している。
暗電流が発生する原因としては、オーミック接触した層
（素子外部電極）から注入されるキャリア、素子内部で
欠陥準位、ヘテロ界面準位などを介して熱的に発生する
キャリアなどがあげられる。かかる素子においては、ま
ず、注入キャリアを阻止する効果が結果的にＰ型半導体
層およびＮ型半導体層を設置することにより引き出され
ているが、この点に関して意識的かつ十分な配慮がなさ
れておらず、この効果は十分とはいえない。また、熱的
に発生するキャリアの量は、欠陥準位密度、界面準位密
度などに依存するが、本質的にはバンドギャップの大き
さに依存し、一般にはバンドギャップが大きいほど熱的
に発生するキャリアの量は少なくなることが知られてい
る。しかしながら、かかる素子において、熱的発生キャ
リアを抑制するには最小バンドギャップが狭すぎるとい
う欠点も有している。また、こうしたバンドギャップを
持った半導体受光素子は、1.0μｍから1.6μｍの波長領
域の受光には適しているが、他の波長領域の受光素子、
例えば可視光受光素子として適しているとは言い難く、
その応用分野は限られてしまっていた。 次に、例えば、２番目にあげた材料の組み合わせで
は、イオン化エネルギが約1eVと高いにもかかわらず、
ステップバックにおける伝導帯エネルギ段差はわずか約
0.6eVと小さいため、有望ではない。 上にあげた他の材料についても、最初の材料と同様の
欠点を有している。特に、最後にあげた材料の組み合わ
せでは、例えば、Electronics Lettersの第18版12号（1
982年６月）の512〜514ページに掲載されているT.P.Pea
rsallの論文によれば、HgとCdの組成比を変化させるこ
とにより、最小バンドギャップの0.5eVと最大バンドギ
ャップの1.3eVを持った素子を提案しているが、かかる
素子においては最小バンドギャップが大変狭く、さらに
熱的に発生する暗電流の影響を受けやすくなってしまっ
ている。 したがって、キャリアのイオン化率比を拡大する構造
を有する低雑音のAPDを有効に実用化するためには、材
料、製法選択の自由度、暗電流の抑制、広い受光波長領
域を持ったバンド帯構造などが考慮されていることが必
要である。 即ち、上述したAPDの解決すべき技術的課題を要約す
ると以下に示すとおりの性能上及び作成上の技術的課題
が挙げられる。 素子の性能上の技術的課題としては、 （１）入射光がｐ型半導体層及び増倍層で吸収されるた
め、光の入射波長によって増倍率が変わり、読み取り素
子としては不適当である。 （２）光吸収層、増倍層の禁制帯幅が小さいため、動作
時の暗電流が高く、雑音が大きい。 （３）光通信用を目的としているために、材料が制限さ
れ、対応出来る光は約800〜1600nmであり、可視光など
他の波長光に対応できない。 素子作成上の技術的課題としては、 （１）化合物半導体により、ステップバック構造を作る
には、組成変調が困難で、かつΔEc,ΔEvの大きさに制
限があり、低雑音比に限界がある。 （２）III−Ｖ、II−VI族等に属する化合物半導体を材
料としているため、材料の毒性、価格など工業材料とし
ての問題点を有している。 （３）化合物半導体の形成方法は、超高真空の必要があ
る、高温（約500〜650℃）で成膜を行う必要がある、大
面積化が困難である等の問題を有し、読み取り素子とし
ての製造方法として、不適当である。 等が挙げられる。 本発明の目的は、前記従来の技術的課題を解決し、高
速応答性に優れ、かつ、特に可視部光に対して低雑音高
感度で、大面積化が容易な新規な構成の光電変換装置を
提供することにある。 また、本発明の目的は、暗電流の抑制された、広い受
光波長領域、特に可視光波長領域で優れた特性を持った
光電変換装置たる半導体受光素子、特に、低雑音のAPD
を提供することにある。 更に本発明の目的は、材料、製法の自由度のある、低
雑音のAPDを提供することにある。 本発明の別の目的は、増倍層とは独立した光吸収層を
ステップバック層と電荷注入阻止層に挟んだ為、増倍層
への光侵入が低減され増倍層への光侵入による増倍率の
変動が少ない光電変換装置を提供することにある。 また、本発明の別の目的は、増倍層は、その最大禁制
帯幅Eg3と最小禁制帯幅Eg2との差の伝導帯エネルギ段差
であるΔEcが大きいステップバック構造層で電子増倍さ
れ、低雑音でかつ、充分な増倍率をとることができる光
電変換装置を提供することにある。 更に本発明の別の目的は、比較的低温で成膜可能な成
膜方法、例えばプラズマCVD法等で、低温（例えば、200
〜300℃）かつ大面積基板に容易に作成され、また禁制
帯幅の制御も組成変調等が容易にできるため、ステップ
バック構造の増倍層も比較的容易にできるだけでなく、
熱等による原子の熱拡散等が抑制され、比較的確かなス
テップバック構造が、できる等、多層に積層する上での
問題を低減することができる光電変換装置を提供するこ
とにある。 加えて本発明の別の目的は、光を吸収しフォトキャリ
アを発生する光吸収層と、前記キャリアを増倍する増倍
層とを独立して有するため、各層を形成する材料の選択
の自由度が増加した光電変換装置を提供することであ
る。 また本発明の別の目的は、所望の波長の入射光に対す
る感度が高く、低雑音であり、大面積化が容易で薄型化
可能な光電変換装置を提供することにある。 ［課題を解決するための手段］ 本発明の光電変換装置は、光電変換装置において、 非単結晶性材料で構成され、光を吸収しホトキャリア
を発生する光吸収層と、 非単結晶性材料で構成され、前記光吸収層にて発生し
たホトキャリアを増倍する増倍層と、を有し、 前記光吸収層の受光面とは反対側に前記増倍層が配さ
れるように、前記光吸収層と前記増倍層とが積層されて
いることを特徴とする。 また本発明の光電変換装置は、光電変換装置におい
て、 非単結晶性材料で構成され、光を吸収しホトキャリア
を発生する光吸収層と、 非単結晶性材料で構成され、最小禁制帯幅Eg2、最大
禁制帯幅Eg3なる禁制帯幅が連続的に変化したステップ
バック構造を有する層領域の少なくとも一つを有する増
倍層と、 を有し、前記光吸収層の受光面とは反対側に前記増倍
層が配されるように、前記光吸収層と前記増倍層とが積
層されていることを特徴とする。 また本発明の光電変換装置は、光電変換装置におい
て、 非単結晶性材料で構成され、光を吸収しホトキャリア
を発生する光吸収層と、 非単結晶性材料で構成され、誘電率の大きい層と誘電
率の小さい層とを交互に積層した増倍層と、 を有し、前記光吸収層の受光面とは反対側に前記増倍
層が配されるように、前記光吸収層と前記増倍層とが積
層されていることを特徴とする。 また本発明の光電変換装置は、光電変換装置におい
て、 非単結晶性材料で構成され、光を吸収しホトキャリア
を発生する光吸収層と、 非単結晶性材料で構成され、バイアス印加時に、キャ
リアのドリフトは起こるがイオン化は起こらない電界を
生じる層領域と、イオン化を起こすためのステップバッ
ク領域とを有する増倍層と、 を有し、前記光吸収層の受光面とは反対側に前記増倍
層が配されるように、前記光吸収層と前記増倍層とが積
層されていることを特徴とする。 また本発明の光電変換装置は、光電変換装置におい
て、 非単結晶性材料で構成され、光を吸収しホトキャリア
を発生する光吸収層と、非単結晶性材料で構成され、前
記光吸収層にて発生したホトキャリアを増倍する増倍層
とを有する画素の複数を有する光電変換部と、 前記光電変換部からのキャリアを信号電荷として転送
する走査手段と、 前記走査手段より転送される前記信号電荷を読み出す
読み出し手段と、 を有し、前記光吸収層の受光面とは反対側に前記増倍
層が配されるように、前記光吸収層と前記増倍層とが積
層されていることを特徴とする。 ［作 用］ 以下、第１図（ａ）〜（ｃ）を用いて、本発明の光電
変換装置の構造及びエネルギ帯の構造を説明するととも
に本発明の作用について説明する。 第１図（ａ）は、本発明の光電変換装置の構造を示す
概略的断面構造図であり、増倍層とは独立した光吸収層
310と増倍層となる複数のステップバック構造層301,30
3,305,307,309とが、電荷注入阻止層となるｐ型半導体
層311とｎ型半導体層315とで挟まれ、ｐ型半導体層311
と電極313、ｎ型半導体層315と電極314が、電気的に接
続されており、ガラス基板316上に形成されている。な
お、電荷注入阻止層となるｐ型半導体層311は、当然の
ことながら同様の効果が期待できる、隣接する半導体層
とショットキー接合を形成する金属でも良い。またステ
ップバック構造層は五層の場合を示したが、これに限定
されず、一層或いは二層以上であればよい。 第１図（ｂ）は、上記光電変換装置の無バイアス時の
模式的なエネルギ帯図である。 第１図（ｃ）は、上記光電変換装置の逆バイアス時の
模式的なエネルギ帯図である。 アバランシェ効果と呼ばれる増倍機構の動作原理は、
Capassoらの提案した従来例と同様であるが、本発明の
光電変換装置は、特に次のような作用を有する。 （１）独立した光吸収層310をステップバック層301〜30
9と光入射側に設けた電荷注入阻止層であるｐ型半導体
層311間に挟んだ為、光入射側から見て、前記光吸収層
より奥に設けた増倍層への光侵入が低減され、増倍層へ
の光侵入による増倍率の変動が少ない。 （２）増倍層は、非単結晶性の材料からなるのでΔEcが
イオン化閾値エネルギに近いか、それより大きいステッ
プバック構造層（電子増倍のとき、ホール増倍のとき
は、ΔEvが大きい）を作りやすくなり、イオン化が起こ
る場所が特定でき、且つそのイオン化の確率を１に近づ
けることができるので低雑音でかつ、充分な増倍率がと
れる。 （３）本発明の適用される光電変換装置の光吸収層及び
増倍層の構成材料としては、非単結晶材料が低温での形
成及び大面積化の点で望ましい。ここで非単結晶材料と
は多結晶材料あるいは非晶質材料であり、非晶質材料と
しては、いわゆる微結晶構造なるものをもその範疇に含
むものとする。 ここで微結晶構造とは、粒径30Å以上500Å以下の微
小な結晶が非晶質中に分散されたものと定義する。 具体的には水素及び／又はハロゲン元素により補償さ
れた非晶質シリコン（以下ａ−Si（H,X）と称す）、非
晶質シリコンゲルマニウム（以下ａ−SiGe（H,X）と称
す）、非晶質シリコンカーバイド（以下ａ−SiC（H,X）
と称す）又は多結晶シリコン等であり、又、非晶質シリ
コンとしては、その薄膜のＸ線回折像がハローパターン
に加えて、Si［111］［220］［311］の各ミラー指数で
特定されるピークを有するような結晶性を有する非晶質
シリコンをも含む。 このように、素子の構成材料が非単結晶材料であるた
め、プラズマCVD法等で、低温（例えば、200〜300℃）
かつ大面積基板に容易に作成され、また禁制帯幅の制御
も組成変調等が容易にできるため、ステップバック構造
の増倍層も比較的容易にできるだけでなく、熱等による
原子の拡散等が抑制され、比較的確かなステップバック
構造ができる等、多層に積層する上での問題が低減され
る。 また、特に、電荷注入阻止層では、比較的広い禁制帯
幅の材料、及びドーピング効果の高い結晶性を有するア
モルファスシリコン等の非単結晶材料で構成できるの
で、暗電流が低減される。 （４）光吸収層を形成する材料の選択の自由度が大きい
ため、光吸収係数が大きな材料（例えば水素化アモルフ
ァスシリコン“ａ−Si:H"等）を用いることができるた
め、光吸収層の膜厚が薄くでき、装置全体を薄くでき
る。 （５）光吸収層の禁制帯幅も前記（３）と同様の理由で
自由度が、増加するので、種々の波長の入射光に対し
て、高感度の光電変換素子が構成できる。特に光吸収層
310の禁制帯幅Eg1を、可視部光に対応する禁制帯幅にす
る事で、可視部光に高感度を持たせることができる。 （実施態様例） 以下、本発明の実施態様について説明する。
リアを衝突電離により増幅するアバランシェ（Avalanch
e）効果を利用した光電変換装置に関するものである。 また、本発明は、とりわけカメラの測光用センサ、或
いはファクシミリ、複写機等の画像読取装置用イメージ
センサ、又は、光通信装置等の受光センサ等に好適に用
いられる低雑音の光電変換装置に関するものである。 ［従来の技術］ 光を情報信号の媒体とする例えば映像情報システム、
光通信、その他の産業、民生分野等の情報伝送技術にお
いて、光信号を電気信号に変換する半導体受光素子は、
もっとも重要で基本的な構成要素の一つであり、すでに
数多くのものが実用化されている。一般に、半導体受光
素子には、その光電変換特性に対し、高い信号対雑音比
を持つことが要求される。 このうち、アバランシェ効果を利用したアバランシェ
フォトダイオード（以下APDと称する）は、利得が高
く、かつ、応答速度が早いので、こうした要求を満たす
半導体受光素子の有力な候補である。 このAPDは、現在では、特に光通信システムにおける
半導体受光素子として、InGaAs等の化合物半導体を材料
として、すでに多数実用化されており、更に低雑音、高
速応答性、高利得など素子の基本性能向上の開発が進め
られており、他の分野、例えば、可視光受光素子などへ
の応用も望まれている。 第57図は従来の光通信用APDの構造を示す縦断面図で
ある。 同図において、101はn+型InP層、102はｎ型InGaAs
層、103はｎ型InP層、104はp+型InP層である。ここで、
ｎ型InGaAs層102、ｎ型InP層103、p+型InP層104の層は
メサ型に形成されている。p+型InP層104の上面には、窓
105を残してｐ電極106を形成し、n+型InP層101の裏面に
はｎ電極107を形成する。108はパッシベーション膜であ
る。ここでｐ電極106及びｎ電極107を逆方向にバイアス
しておき、窓105から光照射すると、光はｎ型InGaAs層1
02（光吸収層となる）で吸収され、光−電気変換が行わ
れる。すなわち、ｎ型InGaAs層102で形成された電子−
正孔対は各々ｎ電極107及びｐ電極106に向かって走行す
る。ｎ型InP層103（増倍層となる）は強い電界を有して
いるため、正孔の走行過程で多数の電子−正孔対を形成
するナダレ現象を生じ、光子１個に対して複数個の電子
−正孔対を形成する増倍作用が生じる。この結果、微弱
な入射光でも検知できる。しかし、従来の構造において
は、実用上の増倍は約２程度と小さく、また、増倍過程
に内在するゆらぎのため、過剰増倍雑音が発生し信号対
雑音比を低下させてしまうといった２つの欠点を有して
いた。 アバランシェ増倍過程において発生する雑音は、例え
ば、IEEE Transactions on Electron Devicesの第13版
（1966年１月号）の164〜168ページに掲載されている。
R.J.McIntyreの論文によれば、電子のイオン化率αと正
孔のイオン化率βの比ｋ＝β／αに強く依存することが
知られている。 ここで電子のイオン化率とは、電子が電界により加速
されたとき衝突電離により電子−正孔対が生成される割
合である。正孔のイオン化率とは、正孔による衝突電離
の割合である。さらに、この論文によれば、低雑音のAP
Dを得るためには、電子増倍を行うときにはｋを小さ
く、また、正孔増倍を行うときにはｋを大きくすればよ
いことが明らかにされている。すなわち、キャリア（電
子ないしは正孔）のイオン化率が大きく異なる材料で、
イオン化率が大きい方のキャリアのみをアバランシェ増
倍することが、APDにおいて高い信号対雑音比を得るた
めに重要である。また、この論文によれば、一方のキャ
リアのみをアバランシェ増倍したときに達せられる低雑
音化の極限として、過剰雑音指数Ｆが２となることが述
べられている。雑音が全く発生しない理想的な場合には
Ｆは１となるはずであり、Ｆ＝２という極限には、ま
だ、雑音を発生させる何らかの機構が存在することを暗
示している。この機構としては、アバランシェ増倍を行
う際にアバランシェ増倍の素過程であるイオン化（逆オ
ージェ発生）の起こる場所が個々にゆらぎ、それが積算
されて全体として増倍率のゆらぎを引き起こすという現
象が考えられる。 以上のことを考え合わせると、雑音を発生させないア
バランシェ増倍を行うためには、その素過程であるイ
オン化を起こす場所を素子の中で特定し、かつ、前記
イオン化を起こす場所におけるイオン化の確率を特定す
ることが必要になる。さらに、高利得のアバランシェ増
倍を行うためには、そのイオン化の確率を限りなく１に
近づけることが重要である。 前述した増倍の程度の小ささ、及び信号対雑音比（SN
比）の低下という２つの欠点を鑑みて光通信用APDとし
て、例えば、F.Capassoらは特開昭58−157179号公報やI
EEE Electron Device Lettersの第EDL3版（1982年）の7
1〜73ページに、分子線エピタキシー（MBE）法など用い
て、主にIII−Ｖ族に属する化合物半導体を用いて作成
される光通信システムに使用可能な低雑音APDを提案し
ている。 その素子は、その構成材料の組成比（例えば、III−
Ｖ族に属する化合物半導体がその構成材料ならば、III
族の半導体とＶ族の半導体の組成比）を変化させること
により、バンドギャップを狭い側から広い側へと連続的
に変化させた半導体層を多数重ね、その際に形成される
エネルギ帯の階段状遷移部（以下ステップバック構造と
略す）を利用してイオン化を促進する多層ヘテロ接合構
造を特色としている。そこで提案されている素子の概略
的構造を第58図（ａ）〜（ｃ）を用いて説明する。 第58図（ａ）は、この素子の縦断面図であり、増倍層
となる５つの層から成るステップバック構造層201,203,
205,207及び209が光吸収層となるｐ型半導体層211及び
ｎ型半導体層215で挟まれ、電極213がｐ型半導体層211
に、また、電極214がｎ型半導体層215にそれぞれオーミ
ック接触している。 第58図（ｂ）は、この素子の無バイアス時のバンドギ
ャップ傾斜層のエネルギ帯の構造図であり、３つのバン
ドギャップ傾斜層が示されている。各層は、狭いバンド
ギャップEg2から広いバンドギャップEg3へと直線的にバ
ンドギャップを変化させる組成を有している。 伝導帯及び価電子帯のステップバックの大きさは、そ
れぞれΔEc、ΔEvで示されている。なお、後で説明する
ように、主に電子をイオン化しやすくするために、ΔEc
の方をΔEvよりも大きくとっている。 第58図（ｃ）は、この素子に逆バイアス電圧を印加し
たときのエネルギ帯の構造図である。尚、逆バイアス電
圧は、前述の第57図に示したAPDと比べて強い電界であ
る必要がない。 ここで、ｐ型半導体層211より光入射すると、ｐ型半
導体層及び各ステップバック構造層で吸収された光は、
前述のAPDと同様に光電変換が行われ、形成された電子
−正孔対は、おのおのｎ型半導体層215、ｐ型半導体層2
11に向かって走行するが、前述の第57図に示したAPDと
の相違は各ステップバック構造のエネルギ段差ΔEc（電
子の場合であり、ホールの場合はΔEv）がイオン化エネ
ルギより大きくなるとき、電子はイオン化され、電子−
正孔対を発生し、増倍作用を生ずる。むろん、ステップ
バック構造層各々が、同様の作用をするために、増倍は
その層数ｎに対して2n生ずる。例えば、理想的にはΔEc
≫ΔEv≒０とすることで、正孔のイオン化率が、電子の
イオン化率に比べ非常に小さく抑えられるので、前述の
APDと比べて低雑音となる。 即ち、バイアス電圧は、ステップバック構造層（バン
ドギャップ傾斜層）201,203,205および209が少なくとも
空乏化し、かつ、バンドギャップ傾斜層内ではキャリア
のドリフトは起こるがイオン化は起こらない程度の電界
（ドリフト電界）が生じるように印加されている。光ｈ
νは、ｐ型半導体層211の次の空乏領域、すなわち、バ
ンドギャップ傾斜層203で吸収され電子を伝導帯に、正
孔を価電子帯にそれぞれ発生させる。発生した電子は層
203内を第１の伝導帯のステップバックに向かってドリ
フトする。ステップバックのところには既にΔEcなるエ
ネルギ段差があり、電子はイオン化を起こすのに必要な
エネルギをこのエネルギ段差分だけ補うことが出来るの
で、ステップバックのすぐ後ろで電子がイオン化を起こ
す確率が高くなる。ここで、このΔEcが電子のイオン化
エネルギに等しいかまたはそれよりも大きい場合には、
また、たとえ電子のイオン化エネルギよりも小さい場合
でも、ドリフト電界から不足分のエネルギを供給できる
場合には、ステップバックの後ろでイオン化を起こす確
率を十分に１に近づけることができる。イオン化を起こ
すと１つの電子が２つの電子と１つの正孔になる。２つ
の電子はバンドギャップ傾斜層203の中を第２のステッ
プバックに向かってドリフトしていき、第２のステップ
バックで上記と同様の現象を起こす。一方イオン化によ
りバンドギャップ傾斜層203内の前方で発生した正孔は
電子とは逆に前方にドリフトしてゆき、第１のステップ
バックに達する。もしも、第１のステップバックの価電
子帯に正孔がイオン化を起こさない程度のエネルギ段差
ΔEvがあらかじめ存在していれば、ドリフトしてきた正
孔は理想的にさらにそのまま前方へ進む。第58図（ｃ）
のような正孔から見て前方に正のエネルギ段差があれ
ば、正孔はステップバックのところで散乱ないしは蓄積
されるがイオン化は起こさない。このようにして、電子
のドリフトとイオン化、正孔のドリフトを各バンドギャ
ップ傾斜層およびステップバックで繰り返し起こし、キ
ャリアの数は増倍されていくことになる。最終的には、
イオン化により増倍された電子はＮ型半導体層に達し、
Ｎ型半導体層にオーミック接触された層から電子電流と
して、また、正孔はＰ型半導体層に達し、Ｐ型半導体層
にオーミック接触された層から正孔電流とし取り出され
る。 以上のような、この構成材料の組成比を変化させるこ
とにより、バンドギャップを狭い側から広い側へと連続
的に変化させた半導体層を多数重ね、その際に形成され
るステップバックを利用してイオン化を促進する多層ヘ
テロ接合構造により、上述したような、イオン化を起こ
す場所を特定し、イオン化の確率を限りなく１に近づけ
るという思想を具現化した、低雑音のAPDを構成できる
ことが理解される。 ［発明が解決しようとする課題］ 以上説明したような素子構造は低雑音のAPDを実現化
するための一つの手段であるが、こうした構造を持った
素子を作成するには実際にはさまざまな制約をうける。 まず、上述したような、イオン化を促進できるような
ステップバック構造層を持った素子を、その構成材料の
組成比だけを変化させることによって得るためには、構
成材料、作成方法が限定されてしまう。例えば、III−
Ｖ族の化合物半導体の、GaSbの基板上にAlGaAsSb/GaSb
を成長させたもの、InPの基板上にInGaAlAs/InGaAsを成
長させたもの、GaSbの基板上にInGaAsSb/GaSbを成長さ
せたもの、また、格子整合基板上にII−VI族の化合物半
導体のHgCdTeを成長させたものなどがこうした構造を持
った素子を構成できる材料としてあげられる。 しかしながら、ここで使われる、Ga,As,Hg,Cdなどは
毒性が強く、また、希少高価な元素であるので、工業的
に取り扱うには問題の多い材料である。 また、これらはいずれも、分子線エピタキシー法（MB
E法）で作成されているが、MBE法は、超高真空を必要と
し、また、半導体の成長速度も遅く、大面積化にも不向
きであり、量産化が困難であった。さらに、MBE法は半
導体の成長温度は典型的には500℃〜650℃と高く、既に
集積回路などが作成されている半導体装置上にこうした
受光素子を積層化して作成するようなことも、その既存
の半導体装置に何らかのダメージを与えてしまう問題点
を有している。 さらにまた、こうした低雑音のAPDを作成するには、
ステップバックのところで必ずイオン化を起こさせるよ
うに、これらの材料の組成比を変化させなければならな
いわけであり、そのためには、ヘテロ接合界面のトラッ
プ準位を生じさせないような格子整合性、および、イオ
ン化エネルギ程度以上のステップバックエネルギ段差を
持つような電子親和力を考慮して材料の組成比を決定す
る必要が生じる。その結果、実際に作成できるAPDのバ
ンドギャップに制約をうけてしまう。 例えば、まず、最初にあげた材料を使用した場合、実
験によれば、格子整合構造の場合、バンドギャップの最
も狭い材料（GaSb）のバンドギャップは0.73eVであり、
バンドギャップの最も広い材料（Al1.0Ga0.0As0.08Sb
0.92）のバンドギャップは1.58eVであり、最大バンドギ
ャップ差は伝導帯側で0.72eV、価電子帯側で0.13eV、電
子イオン化エネルギは0.80eV（GaSb）であることが確か
められている。ステップバックにおける電子のイオン化
エネルギに対する不足分の0.08eVは、電子のドリフト電
界から供給されることになる。かかる素子においては、
光を照射していないときに発生する漏れ電流（暗電流）
信号が生じやすく、これが雑音成分を増やすため、結局
低雑音化をはかれないという大きな問題を有している。
暗電流が発生する原因としては、オーミック接触した層
（素子外部電極）から注入されるキャリア、素子内部で
欠陥準位、ヘテロ界面準位などを介して熱的に発生する
キャリアなどがあげられる。かかる素子においては、ま
ず、注入キャリアを阻止する効果が結果的にＰ型半導体
層およびＮ型半導体層を設置することにより引き出され
ているが、この点に関して意識的かつ十分な配慮がなさ
れておらず、この効果は十分とはいえない。また、熱的
に発生するキャリアの量は、欠陥準位密度、界面準位密
度などに依存するが、本質的にはバンドギャップの大き
さに依存し、一般にはバンドギャップが大きいほど熱的
に発生するキャリアの量は少なくなることが知られてい
る。しかしながら、かかる素子において、熱的発生キャ
リアを抑制するには最小バンドギャップが狭すぎるとい
う欠点も有している。また、こうしたバンドギャップを
持った半導体受光素子は、1.0μｍから1.6μｍの波長領
域の受光には適しているが、他の波長領域の受光素子、
例えば可視光受光素子として適しているとは言い難く、
その応用分野は限られてしまっていた。 次に、例えば、２番目にあげた材料の組み合わせで
は、イオン化エネルギが約1eVと高いにもかかわらず、
ステップバックにおける伝導帯エネルギ段差はわずか約
0.6eVと小さいため、有望ではない。 上にあげた他の材料についても、最初の材料と同様の
欠点を有している。特に、最後にあげた材料の組み合わ
せでは、例えば、Electronics Lettersの第18版12号（1
982年６月）の512〜514ページに掲載されているT.P.Pea
rsallの論文によれば、HgとCdの組成比を変化させるこ
とにより、最小バンドギャップの0.5eVと最大バンドギ
ャップの1.3eVを持った素子を提案しているが、かかる
素子においては最小バンドギャップが大変狭く、さらに
熱的に発生する暗電流の影響を受けやすくなってしまっ
ている。 したがって、キャリアのイオン化率比を拡大する構造
を有する低雑音のAPDを有効に実用化するためには、材
料、製法選択の自由度、暗電流の抑制、広い受光波長領
域を持ったバンド帯構造などが考慮されていることが必
要である。 即ち、上述したAPDの解決すべき技術的課題を要約す
ると以下に示すとおりの性能上及び作成上の技術的課題
が挙げられる。 素子の性能上の技術的課題としては、 （１）入射光がｐ型半導体層及び増倍層で吸収されるた
め、光の入射波長によって増倍率が変わり、読み取り素
子としては不適当である。 （２）光吸収層、増倍層の禁制帯幅が小さいため、動作
時の暗電流が高く、雑音が大きい。 （３）光通信用を目的としているために、材料が制限さ
れ、対応出来る光は約800〜1600nmであり、可視光など
他の波長光に対応できない。 素子作成上の技術的課題としては、 （１）化合物半導体により、ステップバック構造を作る
には、組成変調が困難で、かつΔEc,ΔEvの大きさに制
限があり、低雑音比に限界がある。 （２）III−Ｖ、II−VI族等に属する化合物半導体を材
料としているため、材料の毒性、価格など工業材料とし
ての問題点を有している。 （３）化合物半導体の形成方法は、超高真空の必要があ
る、高温（約500〜650℃）で成膜を行う必要がある、大
面積化が困難である等の問題を有し、読み取り素子とし
ての製造方法として、不適当である。 等が挙げられる。 本発明の目的は、前記従来の技術的課題を解決し、高
速応答性に優れ、かつ、特に可視部光に対して低雑音高
感度で、大面積化が容易な新規な構成の光電変換装置を
提供することにある。 また、本発明の目的は、暗電流の抑制された、広い受
光波長領域、特に可視光波長領域で優れた特性を持った
光電変換装置たる半導体受光素子、特に、低雑音のAPD
を提供することにある。 更に本発明の目的は、材料、製法の自由度のある、低
雑音のAPDを提供することにある。 本発明の別の目的は、増倍層とは独立した光吸収層を
ステップバック層と電荷注入阻止層に挟んだ為、増倍層
への光侵入が低減され増倍層への光侵入による増倍率の
変動が少ない光電変換装置を提供することにある。 また、本発明の別の目的は、増倍層は、その最大禁制
帯幅Eg3と最小禁制帯幅Eg2との差の伝導帯エネルギ段差
であるΔEcが大きいステップバック構造層で電子増倍さ
れ、低雑音でかつ、充分な増倍率をとることができる光
電変換装置を提供することにある。 更に本発明の別の目的は、比較的低温で成膜可能な成
膜方法、例えばプラズマCVD法等で、低温（例えば、200
〜300℃）かつ大面積基板に容易に作成され、また禁制
帯幅の制御も組成変調等が容易にできるため、ステップ
バック構造の増倍層も比較的容易にできるだけでなく、
熱等による原子の熱拡散等が抑制され、比較的確かなス
テップバック構造が、できる等、多層に積層する上での
問題を低減することができる光電変換装置を提供するこ
とにある。 加えて本発明の別の目的は、光を吸収しフォトキャリ
アを発生する光吸収層と、前記キャリアを増倍する増倍
層とを独立して有するため、各層を形成する材料の選択
の自由度が増加した光電変換装置を提供することであ
る。 また本発明の別の目的は、所望の波長の入射光に対す
る感度が高く、低雑音であり、大面積化が容易で薄型化
可能な光電変換装置を提供することにある。 ［課題を解決するための手段］ 本発明の光電変換装置は、光電変換装置において、 非単結晶性材料で構成され、光を吸収しホトキャリア
を発生する光吸収層と、 非単結晶性材料で構成され、前記光吸収層にて発生し
たホトキャリアを増倍する増倍層と、を有し、 前記光吸収層の受光面とは反対側に前記増倍層が配さ
れるように、前記光吸収層と前記増倍層とが積層されて
いることを特徴とする。 また本発明の光電変換装置は、光電変換装置におい
て、 非単結晶性材料で構成され、光を吸収しホトキャリア
を発生する光吸収層と、 非単結晶性材料で構成され、最小禁制帯幅Eg2、最大
禁制帯幅Eg3なる禁制帯幅が連続的に変化したステップ
バック構造を有する層領域の少なくとも一つを有する増
倍層と、 を有し、前記光吸収層の受光面とは反対側に前記増倍
層が配されるように、前記光吸収層と前記増倍層とが積
層されていることを特徴とする。 また本発明の光電変換装置は、光電変換装置におい
て、 非単結晶性材料で構成され、光を吸収しホトキャリア
を発生する光吸収層と、 非単結晶性材料で構成され、誘電率の大きい層と誘電
率の小さい層とを交互に積層した増倍層と、 を有し、前記光吸収層の受光面とは反対側に前記増倍
層が配されるように、前記光吸収層と前記増倍層とが積
層されていることを特徴とする。 また本発明の光電変換装置は、光電変換装置におい
て、 非単結晶性材料で構成され、光を吸収しホトキャリア
を発生する光吸収層と、 非単結晶性材料で構成され、バイアス印加時に、キャ
リアのドリフトは起こるがイオン化は起こらない電界を
生じる層領域と、イオン化を起こすためのステップバッ
ク領域とを有する増倍層と、 を有し、前記光吸収層の受光面とは反対側に前記増倍
層が配されるように、前記光吸収層と前記増倍層とが積
層されていることを特徴とする。 また本発明の光電変換装置は、光電変換装置におい
て、 非単結晶性材料で構成され、光を吸収しホトキャリア
を発生する光吸収層と、非単結晶性材料で構成され、前
記光吸収層にて発生したホトキャリアを増倍する増倍層
とを有する画素の複数を有する光電変換部と、 前記光電変換部からのキャリアを信号電荷として転送
する走査手段と、 前記走査手段より転送される前記信号電荷を読み出す
読み出し手段と、 を有し、前記光吸収層の受光面とは反対側に前記増倍
層が配されるように、前記光吸収層と前記増倍層とが積
層されていることを特徴とする。 ［作 用］ 以下、第１図（ａ）〜（ｃ）を用いて、本発明の光電
変換装置の構造及びエネルギ帯の構造を説明するととも
に本発明の作用について説明する。 第１図（ａ）は、本発明の光電変換装置の構造を示す
概略的断面構造図であり、増倍層とは独立した光吸収層
310と増倍層となる複数のステップバック構造層301,30
3,305,307,309とが、電荷注入阻止層となるｐ型半導体
層311とｎ型半導体層315とで挟まれ、ｐ型半導体層311
と電極313、ｎ型半導体層315と電極314が、電気的に接
続されており、ガラス基板316上に形成されている。な
お、電荷注入阻止層となるｐ型半導体層311は、当然の
ことながら同様の効果が期待できる、隣接する半導体層
とショットキー接合を形成する金属でも良い。またステ
ップバック構造層は五層の場合を示したが、これに限定
されず、一層或いは二層以上であればよい。 第１図（ｂ）は、上記光電変換装置の無バイアス時の
模式的なエネルギ帯図である。 第１図（ｃ）は、上記光電変換装置の逆バイアス時の
模式的なエネルギ帯図である。 アバランシェ効果と呼ばれる増倍機構の動作原理は、
Capassoらの提案した従来例と同様であるが、本発明の
光電変換装置は、特に次のような作用を有する。 （１）独立した光吸収層310をステップバック層301〜30
9と光入射側に設けた電荷注入阻止層であるｐ型半導体
層311間に挟んだ為、光入射側から見て、前記光吸収層
より奥に設けた増倍層への光侵入が低減され、増倍層へ
の光侵入による増倍率の変動が少ない。 （２）増倍層は、非単結晶性の材料からなるのでΔEcが
イオン化閾値エネルギに近いか、それより大きいステッ
プバック構造層（電子増倍のとき、ホール増倍のとき
は、ΔEvが大きい）を作りやすくなり、イオン化が起こ
る場所が特定でき、且つそのイオン化の確率を１に近づ
けることができるので低雑音でかつ、充分な増倍率がと
れる。 （３）本発明の適用される光電変換装置の光吸収層及び
増倍層の構成材料としては、非単結晶材料が低温での形
成及び大面積化の点で望ましい。ここで非単結晶材料と
は多結晶材料あるいは非晶質材料であり、非晶質材料と
しては、いわゆる微結晶構造なるものをもその範疇に含
むものとする。 ここで微結晶構造とは、粒径30Å以上500Å以下の微
小な結晶が非晶質中に分散されたものと定義する。 具体的には水素及び／又はハロゲン元素により補償さ
れた非晶質シリコン（以下ａ−Si（H,X）と称す）、非
晶質シリコンゲルマニウム（以下ａ−SiGe（H,X）と称
す）、非晶質シリコンカーバイド（以下ａ−SiC（H,X）
と称す）又は多結晶シリコン等であり、又、非晶質シリ
コンとしては、その薄膜のＸ線回折像がハローパターン
に加えて、Si［111］［220］［311］の各ミラー指数で
特定されるピークを有するような結晶性を有する非晶質
シリコンをも含む。 このように、素子の構成材料が非単結晶材料であるた
め、プラズマCVD法等で、低温（例えば、200〜300℃）
かつ大面積基板に容易に作成され、また禁制帯幅の制御
も組成変調等が容易にできるため、ステップバック構造
の増倍層も比較的容易にできるだけでなく、熱等による
原子の拡散等が抑制され、比較的確かなステップバック
構造ができる等、多層に積層する上での問題が低減され
る。 また、特に、電荷注入阻止層では、比較的広い禁制帯
幅の材料、及びドーピング効果の高い結晶性を有するア
モルファスシリコン等の非単結晶材料で構成できるの
で、暗電流が低減される。 （４）光吸収層を形成する材料の選択の自由度が大きい
ため、光吸収係数が大きな材料（例えば水素化アモルフ
ァスシリコン“ａ−Si:H"等）を用いることができるた
め、光吸収層の膜厚が薄くでき、装置全体を薄くでき
る。 （５）光吸収層の禁制帯幅も前記（３）と同様の理由で
自由度が、増加するので、種々の波長の入射光に対し
て、高感度の光電変換素子が構成できる。特に光吸収層
310の禁制帯幅Eg1を、可視部光に対応する禁制帯幅にす
る事で、可視部光に高感度を持たせることができる。 （実施態様例） 以下、本発明の実施態様について説明する。
本発明における光吸収層は、増倍層よりも光入射側に
設けられ、入射した光を吸収してフォトキャリアを発生
する層である。 光吸収層の材料としては、例えばａ−Si（H,X）、ａ
−SiGe（H,X）、ａ−SiC（H,X）、ａ−SiGeC（H,X）等
の非晶質半導体材料やμｃ−Si（H,X）、μｃ−SiGe
（H,X）、μｃ−SiC（H,X）等の微結晶質半導体材料やp
oly−Si、poly−SiGe、poly−SiC等の多結晶半導体材料
等の非単結晶半導体材料を用いることができる。 本発明の光吸収層の禁制帯幅Eg1は可視光に対して高
感度な光電変換装置を提供するためには、好ましくは1.
1eV以上1.8eV以下、より好ましくは1.2eV以上1.8eVeV以
下であることが望ましい。また、可視光に加えて赤外光
に対しても高感度を得るためには光吸収層の禁制帯幅Eg
1は好ましくは0.6eV以上1.8eV以下、より好ましくは0.8
eV以上1.2eV以下とすることが望ましい。また、可視光
に加えて紫外光に対しても高感度を得るためには光吸収
層の禁制帯幅Eg1は好ましくは1.1eV以上3.2eV以下、よ
り好ましくは1.2eV以上3.0eV以下とすることが望まし
い。 光吸収層に求められる特性及び知見について以下に具
体的に述べる。 光吸収層は光電変換装置に入射する光を該光吸収層の
全部または一部で、光電変換の対象としている波長領域
の全ての入射光を実質的に吸収し光電変換するための、
バンドギャップと厚さとを持っていることが望ましい。
入射光がこれよりも深く浸透し、前記光吸収層以降の増
倍層に達した光が該増倍層に吸収されフォトキャリアを
発生するに充分なエネルギを有する場合には、増倍層に
おいてもフォトキャリアが発生するため、イオン化場所
のゆらぎを引き起こす可能性があるからである。一般
に、ある光波長λ以下の光を吸収するためには、半導体
受光素子は、ｈをプランク定数、ｃを光速度とおくと、
Eg≦hc/λ＝1240nm・eV/λ［nm］なるバンドギャップEg
を持たなければならないことが知られている。また、一
般に、受光層表面（深さ０）から受光層の深さｔまでに
吸収される光の入射光に対する比、すなわち、光吸収率
は、光吸収係数をαとおくと、１−exp（−αｔ）で表
わされることも知られている。これらから、一般に、例
えば、可視光波長領域（光波長約400〜700nm）を対象と
した受光を行おうとした場合、これらの光、特に、素子
のより内部まで浸透する長波長の約700nmの光のほとん
ど全てがこの受光領域で吸収され光電変換されるために
は、光電変換素子たる半導体受光素子の受光領域のバン
ドギャップは約1.77eV以下が必要であり、また、受光領
域の厚さは、今得たい光吸収率をｐとおくと、−1/α・
1n（１−ｐ）が必要であり、例えば具体的には、結晶シ
リコンを半導体受光素子の光吸収層（受光領域）に用い
た場合で、波長700nmの入射光の90％をこの受光領域で
吸収し光電変換するためには、実験的に得られている光
吸収係数αの典型的な値である約２×103cm-1を用いて
計算すると、約1.15μｍなる光吸収層の厚さが必要であ
るという知見が得られる。また、この光吸収層で光電変
換されて発生したフォトキャリア（電子と正孔）のうち
より大きなイオン化率を持ったキャリアの方が増倍層に
輸送されアバランシェ増倍を開始するような、ドリフト
電界ないしは拡散電界がこの光吸収層に生じていること
が望ましい。 また、本発明に使用し得る光吸収層は、所望の波長の
光に対して高い感度を持たせると共により広い範囲の波
長に効率よく対応するために前記光吸収層の禁制帯幅Eg
1を不均一に変化させてもよい。 例えば可視光〜赤外光の波長領域に対して高い感度を
持つ光吸収層を形成するには該光吸収層の禁制帯幅Eg1
を可視光に対して高感度を得るに好ましいEg1′の領域
と赤外光に対して高感度を得るための禁制帯幅Eg1″（E
g1′＞Eg1″）〜前述のEg1′へと禁制帯幅を変化させた
領域とを設ければよい。また可視光〜紫外光の波長領域
に対して高い感度を持つ光吸収層を形成するには同様に
禁制帯幅Eg1′〜Eg1（Eg1′＜Eg1）へと変化する領
域を設ければよい。 ここで、禁制帯幅の変化する領域は前記光吸収層の端
部に配することが望ましく、禁制帯幅が前記光吸収層内
では連続に変化することがキャリアの走行の点で好まし
い。 また、入射する光をより効率よく吸収しフォトキャリ
アを形成するためには、光の透過・吸収に対する禁制帯
幅の関係を考慮し、入射側で禁制帯幅が大きく、入射側
とは反対側で禁制帯幅が小さくなるよう配することが望
ましい。 一方、光吸収層と増倍層との界面においても、イオン
化を起こさせる場合には光入射側とは反対側で禁制帯幅
を大きくしてもよい。この場合、雑音の発生を防ぐため
には禁制帯幅を変化させた光吸収層の最大禁制帯幅を増
倍層の最大禁制帯幅と同程度とするのが好ましい。
設けられ、入射した光を吸収してフォトキャリアを発生
する層である。 光吸収層の材料としては、例えばａ−Si（H,X）、ａ
−SiGe（H,X）、ａ−SiC（H,X）、ａ−SiGeC（H,X）等
の非晶質半導体材料やμｃ−Si（H,X）、μｃ−SiGe
（H,X）、μｃ−SiC（H,X）等の微結晶質半導体材料やp
oly−Si、poly−SiGe、poly−SiC等の多結晶半導体材料
等の非単結晶半導体材料を用いることができる。 本発明の光吸収層の禁制帯幅Eg1は可視光に対して高
感度な光電変換装置を提供するためには、好ましくは1.
1eV以上1.8eV以下、より好ましくは1.2eV以上1.8eVeV以
下であることが望ましい。また、可視光に加えて赤外光
に対しても高感度を得るためには光吸収層の禁制帯幅Eg
1は好ましくは0.6eV以上1.8eV以下、より好ましくは0.8
eV以上1.2eV以下とすることが望ましい。また、可視光
に加えて紫外光に対しても高感度を得るためには光吸収
層の禁制帯幅Eg1は好ましくは1.1eV以上3.2eV以下、よ
り好ましくは1.2eV以上3.0eV以下とすることが望まし
い。 光吸収層に求められる特性及び知見について以下に具
体的に述べる。 光吸収層は光電変換装置に入射する光を該光吸収層の
全部または一部で、光電変換の対象としている波長領域
の全ての入射光を実質的に吸収し光電変換するための、
バンドギャップと厚さとを持っていることが望ましい。
入射光がこれよりも深く浸透し、前記光吸収層以降の増
倍層に達した光が該増倍層に吸収されフォトキャリアを
発生するに充分なエネルギを有する場合には、増倍層に
おいてもフォトキャリアが発生するため、イオン化場所
のゆらぎを引き起こす可能性があるからである。一般
に、ある光波長λ以下の光を吸収するためには、半導体
受光素子は、ｈをプランク定数、ｃを光速度とおくと、
Eg≦hc/λ＝1240nm・eV/λ［nm］なるバンドギャップEg
を持たなければならないことが知られている。また、一
般に、受光層表面（深さ０）から受光層の深さｔまでに
吸収される光の入射光に対する比、すなわち、光吸収率
は、光吸収係数をαとおくと、１−exp（−αｔ）で表
わされることも知られている。これらから、一般に、例
えば、可視光波長領域（光波長約400〜700nm）を対象と
した受光を行おうとした場合、これらの光、特に、素子
のより内部まで浸透する長波長の約700nmの光のほとん
ど全てがこの受光領域で吸収され光電変換されるために
は、光電変換素子たる半導体受光素子の受光領域のバン
ドギャップは約1.77eV以下が必要であり、また、受光領
域の厚さは、今得たい光吸収率をｐとおくと、−1/α・
1n（１−ｐ）が必要であり、例えば具体的には、結晶シ
リコンを半導体受光素子の光吸収層（受光領域）に用い
た場合で、波長700nmの入射光の90％をこの受光領域で
吸収し光電変換するためには、実験的に得られている光
吸収係数αの典型的な値である約２×103cm-1を用いて
計算すると、約1.15μｍなる光吸収層の厚さが必要であ
るという知見が得られる。また、この光吸収層で光電変
換されて発生したフォトキャリア（電子と正孔）のうち
より大きなイオン化率を持ったキャリアの方が増倍層に
輸送されアバランシェ増倍を開始するような、ドリフト
電界ないしは拡散電界がこの光吸収層に生じていること
が望ましい。 また、本発明に使用し得る光吸収層は、所望の波長の
光に対して高い感度を持たせると共により広い範囲の波
長に効率よく対応するために前記光吸収層の禁制帯幅Eg
1を不均一に変化させてもよい。 例えば可視光〜赤外光の波長領域に対して高い感度を
持つ光吸収層を形成するには該光吸収層の禁制帯幅Eg1
を可視光に対して高感度を得るに好ましいEg1′の領域
と赤外光に対して高感度を得るための禁制帯幅Eg1″（E
g1′＞Eg1″）〜前述のEg1′へと禁制帯幅を変化させた
領域とを設ければよい。また可視光〜紫外光の波長領域
に対して高い感度を持つ光吸収層を形成するには同様に
禁制帯幅Eg1′〜Eg1（Eg1′＜Eg1）へと変化する領
域を設ければよい。 ここで、禁制帯幅の変化する領域は前記光吸収層の端
部に配することが望ましく、禁制帯幅が前記光吸収層内
では連続に変化することがキャリアの走行の点で好まし
い。 また、入射する光をより効率よく吸収しフォトキャリ
アを形成するためには、光の透過・吸収に対する禁制帯
幅の関係を考慮し、入射側で禁制帯幅が大きく、入射側
とは反対側で禁制帯幅が小さくなるよう配することが望
ましい。 一方、光吸収層と増倍層との界面においても、イオン
化を起こさせる場合には光入射側とは反対側で禁制帯幅
を大きくしてもよい。この場合、雑音の発生を防ぐため
には禁制帯幅を変化させた光吸収層の最大禁制帯幅を増
倍層の最大禁制帯幅と同程度とするのが好ましい。
本発明における増倍層は光入射側から見て前記光吸収
層の奥側に設けられ、前記光吸収層で生じたフォトキャ
リアが輸送されると、いわゆるアバランシェ効果により
該キャリアを増倍する層である。 本発明における増倍層は、キャリアをドリフトさせる
領域とイオン化を起こす領域とを有しており、例えば誘
電率の高い層と誘電率の低い層とを積層した構造であっ
てもよいし、最小禁制帯幅Eg2と最大禁制帯幅Eg3なる禁
制帯幅が連続的に変化したステップバック構造であって
もよい。 いずれの場合であっても増倍層中におけるイオン化を
起こす場所を特定し得るため、イオン化の起こる場所の
ゆらぎによる雑音の発生を抑えることができる。 まず、誘電率の異なる層を積層して形成する増倍層に
つき説明する。 前記誘電率の異なる層を積層して形成した増倍層の構
成は、基本的には、誘電率の大きな材料と誘電率の小さ
な材料が交互に配置されていればよく、一つの例とし
て、アロイ材料で、その組成比を変化させることによっ
て誘電率の大きい層と小さい層を形成してもよい。 例えば非晶質（アモルファス）窒化シリコンSiZN1-Z
（Ｚは組成比）を用いて、誘電率の大きい層としてSiXN
1-X層（Ｘは0.5より大）、誘電率の小さい層としてSiyN
1-y層（ｙは0.5より小）を交互に配置することによって
アバランシェ領域を構成してもよい。 また、こうしたアバランシェ領域は上記非晶質窒化シ
リコン以外にも、例えば非晶質炭化シリコンSiZC1-Z、
非晶質シリコンゲルマニウムSiZGe1-Zなどによっても構
成することが可能である。 また、本発明の光電変換装置を作成するための製法と
しては、一般には、堆積法が容易であり、蒸着法、化学
的気相析出（CVD）法、気相エピタキシ法、スパッタ
法、分子線エピタキシ法などの気相成長による堆積法が
利用できる。また、こうした堆積法以外にも、イオン注
入法などを用いても構わない。つまり、誘電率の小さい
層を形成するのに、シリコンへの水素、炭素、窒素など
の打ち込み、ガリウム砒素への水素打ち込みなどのイオ
ン注入も有用である。 その組成を変えることにより誘電率およびバンドギャ
ップを変化させた層を容易に形成できる材料としては、
アモルファス材料やIII−Ｖ族化合物半導体材料などが
挙げられる。 特に、アモルファス材料に関しては、グロー放電法で
作成されるのがより好ましいが、本発明の製造を有する
素子を作成するにあたり、その作成温度が低温なこと、
すでに集積回路などが形成されている半導体装置上にも
積層して作成できること、格子整合性をあまり気にする
ことなく幅広く材料が選択でき、高い自由度を有するこ
と、組成変化層を原料ガスの流量比を変化させることだ
けによって容易に形成できること、可視光領域の光に対
して高い感度を有すること、無公害の工業的にも安価な
材料も利用できること、大面積の成膜も容易に行えるこ
となどの特徴を有しており、したがって、これを利用す
れば、従来の問題点を全て解決できる。 アモルファス材料においては、さらに具体的な例とし
ては、テトラヒドラル系のシリコン、カルコゲナイト系
のセレンなどがベース材料として、また、シリコン酸化
物、シリコン窒化物、シリコン酸化窒化物、シリコン炭
化物、…などが誘電率の異なる層やバンドギャップを変
化させる層の材料として利用できる。この際、バンドギ
ャップ内局在準位を低減したバンドギャップ変化層を形
成するには、禁制帯幅調整剤として作用するバンドギャ
ップ変化原子の量は、通常0.01％以上含有させ、好まし
くは、１〜60原子％、より好ましくは、５〜35原子％で
ある。 特に、シリコン原子をベース材料にして、グロー放電
法をその作成方法に利用する場合には、ベース原料ガス
としては、SiH4,SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2F2
などの鎖状シラン化合物、または、Si5H10,Si6H12,Si4H
8などの環状シラン化合物が有用であり、また、誘電率
の異なる層やバンドギャップを変化させる層を作成する
ための原料ガスとしては、CH4,CH2F2,C2H6,C2H4,C2H2,S
i（CH3）4,SiH（CH3）３などの炭素化合物、N2,NH3,H2N
NH2,HN3NH4N3,F3N,F4Nなどの窒素化合物、O2,CO2,NO,NO
2,N2O,O3,N2O3,N2O4,NO3などの酸素化合物、GeH4,GeF4
などのゲルマニウム化合物、SnH4などのスズ化合物など
が有用である。 成膜条件としては、ａ−Si系の成膜を行う際によく知
られた条件の範囲が使用可能である。例えば、基板の温
度は50〜600℃、好ましくは150〜400℃、放電圧力とし
ては0.01〜10Torr、好ましくは0.1〜1Torr、高周波パワ
ーとしては0.01〜10W/cm2、好ましくは0.1〜1W/cm2が良
い。また放電周波数としては、DC,AC、特によく使われ
る13.56MHzや、2.45GHzがよく使われるマイクロ波等が
すべて使用できる。 さらにまた、アバランシェ領域や後述するブロッキン
グ層（電荷注入阻止層）ドーピング材料として使用され
る原子は、シリコンに対しては、第III族および第Ｖ族
の原子が有用である。具体的には、第III族原子として
は、ほう素（Ｂ）、アルミニウム（Al）、Ga（ガリウ
ム）、In（インジウム）、Tl（タリウム）などをあげる
ことができるが、特に好ましいものは、Ｂ、Gaである。
また第Ｖ族としては、Ｐ（燐）、As（砒素）、Sb（アン
チモン）、Bi（ビスマス）などをあげることができる
が、特に好ましいものは、Ｐ、As、Sbである。こうした
原子の含有量は、好ましくは５％以下、より好ましくは
１％以下である。 以上説明したように、電圧を印加した際にキャリアの
イオン化を起こさないような電界が生じる第１の層をキ
ャリアのイオン化を助長するような電界が生じる第２層
で挟むように積層させた、または第１の層と第２の層と
を交互に積層させて複数の第１の層を第２の層でそれぞ
れ挟むように積層させたアバランシェ領域（増倍層）に
よって、イオン化を起こす場所を特定し、イオン化の確
率を限りなく１に近づけるという思想を具体化した低雑
音のAPDが実現できる。 ここで誘電率の小さい第１の層の層厚は、好ましくは
20Å以上2000Å以下、より好ましくは50Å以上200Å以
下とすることが望ましい。 また、誘電率の大きな第２の層の層厚は、好ましくは
30Å以上3000Å以下、より好ましくは75Å以上300Å以
下とすることが望ましい。第１の層と第２の層との厚さ
の比は好ましくは1.5倍以上、より好ましくは２倍以上
であることが望ましい。 続いて、最小禁制帯幅Eg2と最大禁制帯幅Eg3なる禁制
帯幅が連続的に変化したステップバック構造の増倍層に
つき説明する。 前記増倍層は前述したとおりの禁制帯幅が連続的に変
化したステップバック構造を少なくとも１つ有するもの
である。ここで前記ステップバック構造の数は所望され
る増倍率に応じて決定すればよい。 禁制帯幅を連続的に変化させたステップバック構造の
層（ステップバック層）を形成するためには該ステップ
バック層を形成する主たる原子の組成を変化させればよ
い。 例えば、III−Ｖ族化合物半導体中の周期律表第III族
及び第Ｖ族原子の含有量を変化させることにより禁制帯
幅を変化させることができる。 また、他の例として、アモルファスシリコン合金系材
料の場合、例えばゲルマニウム原子や炭素原子等の禁制
帯幅調整剤として働く原子を含有させ、所望により、そ
の含有量を変化させてもよい。 最大禁制帯幅Eg3と最小禁制帯幅Eg2との差はイオン化
が起こるに充分大きく、エネルギバンド図で示すステッ
プバックが急峻に変化した構造であることがイオン化の
起こる場所を特定するためには望ましい。しかしステッ
プバックがある程度なだらかになっても本願の増倍層と
して使用することができる。前記ステップバックがなだ
らかである場合、そのなだらかに変化する層領域の幅
（層厚）は該層領域の材料における電子の平均自由行程
以内であることが望ましい。具体的には100Å以下、よ
り好ましくは50Å以下であることが望ましい。 前記ステップバック層の層厚はキャリアが再結合せず
に走行できる範囲内の厚さであればよく、好ましくは50
Å以上１μｍ以下、より好ましくは200Å以上1000Å以
下とするのが望ましい。 本発明においては、増倍層を形成する材料の選択の自
由度を高くするために、ステップバック構造を有するス
テップバック層（傾斜バンドギャップ層）間に挟持され
伝導性を制御する不純物を高濃度に含有する高濃度不純
物層を設けてもよい。 前記高濃度不純物層は単層構成であっても多層構成で
あってもよく、あるいは不純物を層厚方向に不均一に含
んでいてもよい。 前記不純物を該層中に不均一に含ませる場合には、傾
斜バンドギャップ層内の不純物濃度を、高濃度不純物層
側から中央に向かって連続的に変化させることにより、
傾斜バンドギャップ層間の接合で得られるステップバッ
ク部において、バンドのエネルギ段差が、キャリアのイ
オン化エネルギに対してたとえ不足する場合であって
も、前記不足する分のエネルギを補い、ステップバック
部におけるキャリアのイオン化を確実にし、イオン化の
起こる場所のゆらぎを抑制して、低雑音化を図ることが
可能となる。 なお、傾斜バンドギャップ層においてキャリアのドリ
フトに必要なバイアス以上にバイアスを印加すると、ス
テップバック部において確実にイオン化が行われるため
バイアス変動、温度変化に対する増倍率の変動がない。
このため、光電変換装置の駆動法として光信号キャリア
を光電変換装置の一端側に蓄積して読み取るキャリアの
蓄積動作が可能である。また増倍率の温度補償の必要が
ない。 また、電子親和力差によって生じるバンド段差のエネ
ルギだけではキャリアのイオン化に必要なエネルギが得
られない材料を用いて低雑音の光電変換装置の作成が可
能となるため、材料の選択の自由度が広がる。 本発明に用いられる材料は、傾斜バンドギャップ層を
形成するために、組成が自由に変えられる材料が望まし
い。また、高濃度不純物層の材料は傾斜バンドギャップ
層間の接合で得られるバンドのエネルギ段差のキャリア
のイオン化エネルギに対する不足分のエネルギを不純物
添加によって変化するバンドプロファイルの効果を利用
し行うため、不純物添加が可能な材料でなければならな
い。このような条件を満たす材料としては、非晶質や多
結晶質等の非単結晶性の半導体材料が好ましく、例えば
水素化アモルファスシリコン（ａ−Si:H）系合金、及び
III−Ｖ族やII−VI族の化合物半導体材料があげられ
る。それぞれ、アモルファスシリコン系合金では、ａ−
SiGe:H,a−SiC:H,a−SiN:H,a−SiSn:H,a−SiO:H,及びａ
−GeC:Hなどがあり、III−Ｖ族では、Al・Ga・As・Sb,I
n・As・Sb,InGaAsSbやIn・Ga・Al・AsやIn・AsP・Sb,In
GaAsSbやAlGaPなどがあり、II−VI族では、ZnSSe,ZnCd
S,HgCdTeなどが利用される。 高濃度不純物層ないし傾斜バンドギャップ層内の不純
物としては、以下に示すようなものがある。アモルファ
スシリコン系合金に対してはＰ型制御に対して周期律表
の第III族原子、Ｎ型制御に対しては周期律表の第Ｖ族
原子が使用される。 具体的には、第III族原子としては、Ｂ（硼素）、Al
（アルミニウム）、Ga（ガリウム）、In（インジウ
ム）、Tl（タリウム）等が挙げることができるが、特に
好ましいものは、Ｂ、Gaである。また第Ｖ族原子として
は、Ｐ（燐）、As（砒素）、Sb（アンチモン）、Bi（ビ
スマス）などを挙げることができるが、特に好ましいも
のはＰ、Sbである。 高濃度不純物層としては、アモルファスシリコン系合
金のように電子のイオン化を図る場合にはワイドバンド
ギャップ側をｐ型、ナロウバンドギャップ側をｎ型と
し、正孔のイオン化を図る場合にはワイドバンドギャッ
プ側をｎ型、ナロウバンドギャップ側をｐ型とする。 高濃度不純物層の組成は、傾斜バンドギャップ層のワ
イドギャップ層にある場合には、傾斜バンドギャップ層
ワイドバンドギャップ端のバンドギャップよりバンドギ
ャップが小さくならない様に決めてやる必要があり、傾
斜バンドギャップ層のナロウギャップ側にある場合には
傾斜バンドギャップ層ナロウバンドギャップ端よりバン
ドギャップが大きくならない様に決めてやらなければな
らない。 高濃度不純物層の組成の分布については、ワイドバン
ドギャップ側ではステップバック部分から傾斜バンドギ
ャップ層のワイドギャップ端に向かってバンドギャップ
が小さくなる場合、エネルギバンドの傾斜がゆるやかに
なり、大きくなる場合には、ステップバック部分で、伝
導帯側では電子親和力差を、価電子帯側では電子親和力
差とバンドギャップ差の和を最大の値で、利用できな
い。またナロウバンドギャップ側では、ステップバック
部から傾斜バンドギャップ層のナロウバンドギャップ端
に向かってバンドギャップが大きくなる場合、エネルギ
バンドの傾斜がゆるやかになり、小さくなる場合にはス
テップバック部分で、伝導帯側では電子親和力差を、価
電子帯側では電子親和力差とバンドギャップ差の和を最
大の値で利用できない。このため、高濃度不純物層は、
バンドギャップが均一になるよう組成を、均一にするの
が好適である。 高濃度不純物層における不純物濃度の分布について
は、均一な濃度分布を持つ場合に比べ、不均一な分布を
する場合は、同等の効果を得るために必要な最大不純物
濃度が、大きくなり不純物の添加限界を考慮すると材料
の選択の自由度を狭めることがあるため、均一な分布が
望ましい。 高濃度不純物層の膜厚は、傾斜バンドギャップ層の両
端に高濃度不純物層を有する場合は、双方の膜厚の和d1
＋d2が、また一端にのみ高濃度不純物層を有する場合は
その膜厚ｄが、キャリアの平均自由行程以下であるよう
に決める。 高濃度不純物層の不純物濃度は、後述するように高濃
度不純物層が完全空乏化した時にかかる電圧が、ステッ
プバック部でキャリアのイオン化エネルギに対して不足
する分のエネルギより大きくなるように決定される。す
なわち、高濃度不純物層が傾斜バンドギャップ層間に多
層設ける場合と単層設ける場合とで、以下のように決め
られる。 高濃度不純物層が傾斜バンドギャップ層間に二層設
けてある場合は、 を満たすようなN1,N2の組みあわせになる。 上式において、添字1,2はそれぞれワイドバンドギャ
ップ、ナロウバンドギャップに対応しするものであり、
また、ε1,ε２は高濃度不純物層の誘電率、N1,N2は高
濃度不純物層の不純物濃度、χ1,χ２は高濃度不純物層
の電子親和力、Eionはキャリアのイオン化エネルギ、
d1,d2は上記で決められた高濃度不純物層の膜厚であ
る。ただし上式は電子電流の場合であり、正孔電流の場
合は、 である。なお、Eg1,Eg2は高濃度不純物層のバンドギャ
ップである。 高濃度不純物層が傾斜バンドギャップ層間に単層設け
てある場合は、 で決められている。上式において、εは高濃度不純物層
の誘電率、Ｎは高濃度不純物層の不純物濃度、ｄは上記
で決められた高濃度不純物層の膜厚である。ただし上式
は電子電流の場合であり正孔電流の場合は、 である。 また、ここでは高濃度不純物層内の不純物濃度分布は
均一とする。 傾斜バンドギャップ層内での不純物濃度のプロファイ
ルについては、傾斜バンドギャップ層の両端に異型の高
濃度不純物層を持つ場合には両端から中央に向かって不
純物濃度を連続的に減少させ、一端のみに高濃度不純物
層を有する場合には一端から中央に向かって不純物濃度
を連続的に減少させる。不純物濃度の変化の関数は特に
限定はないが、高濃度側でゆるやかに、低濃度側で急峻
に変化する方が望ましい。 ここでアモルファスシリコン系合金を例とって具体的
な材料、数値についてふれておく。 材料としては、たとえばSi,Ge,Cの合金で組成を変え
る事により、バンドギャップは1.1eVから、2.5eV程度ま
で変化させる事が可能であるが、実用上問題のない領域
として、1.2eVから、2.2eVの範囲で傾斜バンドギャップ
層ができるものと考える。これらの材料はバンドギャッ
プが結晶シリコンの1.1eV以上あり、暗電流低減が図れ
るバンドギャップが最小の1.2eV、最大の2.2eVが得られ
る組成比としてはそれぞれ、Ge/Si９、C/Si1.5であ
り、作製ガスの流量比としてもほぼ同じ値となる。 1.2eVのバンドギャップをもつａ−SiGe:Hと、2.2eVの
バンドギャップをもつａ−SiC:Hを不純物を非添加の状
態で比べると、伝導帯側のバンドの段差ΔEc（｜χ１−
χ2|）が0.9eV、価電子帯側のバンドのエネルギ段差ΔE
vが0.1eVであり、イオン化係数の大きい電子が輸送され
る伝導帯側のバンド段差は、イオン化エネルギである1.
2eVに約0.3V不足しているため、このままでは傾斜バン
ドギャップ層のくり返し構造を作っても、ステップバッ
ク部で確実にイオン化を起こすには不充分であり、高電
界をかけるとイオン化の場所のゆらぎが生じることも充
分予想される。 このため、ステップバック部でのイオン化を確実にす
るため、傾斜バンドギャップ層の一端に高濃度不純物層
を配し、傾斜バンドギャップ層中央に向かって不純物濃
度が減少する構造をとるものとする。たとえば高濃度不
純物層がａ−SiC:H側ならば、Ｐ型不純物のＢを添加す
る。 アモルファスシリコン系合金では、不純物層内で電子
の平均自由行程λは、典型的には50Å〜100Åであるた
め、高濃度不純物層の膜厚は例えばλ以下の値である50
Åとする。 イオン化に必要なエネルギの不足分Eion−（χ２−χ
１）は、この例では0.3eVであるから、0.3Vの電圧がか
かる際に広がる空乏層巾が、平均自由行程以下であれば
よい。実際には、高濃度不純物層が完全空乏化したとき
にかかる電圧が、0.3V以上であればよい。比誘電率は約
６であるが、 であればよい。8.0×1018の不純物濃度を実現するに
は、原料ガスのSiH4とCH4に対してB2H6を0.3〜0.4％添
加してやれば良い。 一方、ａ−SiGe:H側に高濃度不純物層を配する場合に
は、Ｎ型不純物Ｐを添加する。 高濃度不純物層の膜厚は50Åとする。比誘電率は約16
である。 不純物濃度は、 Ｎ＞2.1×1019（cm-3） であればよい。2.1×1019の不純物濃度を実現するに
は、SiH4とGeH4に対し、0.8〜1.0％のPH3を添加してや
れば良い。 次に、ａ−SiC:H側に、Ｐ型高濃度不純物層、ａ−SiG
e:H側にｎ型高濃度不純物層がある場合を考える。 高濃度不純物層の膜厚はそれぞれ25Åとする。同じ濃
度の不純物を添加するとすると、 すなわち、VD＝VD1＋VD2＝2.6×10-20×Ｎ＞0.3Vとなり
不純物濃度は1.2×1019以上あればよい。この不純物濃
度を実現するには、成膜時に導入するガス中に0.5×0.6
％以上のB2H6とPH3をそれぞれSiH4とCH4,SiH4とGeH4に
添加してよれば良い。 以上本発明に好適に使用し得る高濃度不純物層として
アモルファスシリコン系合金を例として説明したが、本
発明に使用し得る高濃度不純物層は前述の例のみに限定
されるものではない。 以下、バンドギャップ傾斜層間に高濃度不純物層を設
けた場合の作用及び効果について図面を用いてより具体
的に説明する。 第２図（ａ），（ｂ）は電子の増倍を前提として導電
帯側のエネルギバンドの変化をみるためにヘテロ接合
に、ワイドバンドギャップ側に負のバイアスを印加し、
全層を空乏化させた時の様子を示す説明図である。 キャリア（電子）が接合部近傍で得るエネルギは、接
合部におけるエネルギバンド（伝導帯：ΔEc）に加え
て、接合部近傍の電界でキャリアが加速されて得られる
エネルギ、すなわち接合部からキャリアの平均自由行程
の距離内におけるエネルギバンドの曲がり量の和とな
る。 本発明により、第２図（ａ），（ｂ）の破線円部で示
すように、接合部近傍に不純物添加がなされると、不純
物濃度に応じてエネルギバンドの曲がりが強められ、接
合部近傍でキャリアの得るエネルギが大きくなり、イオ
ン化の確率が高まる。 同型半導体の接合の場合には、第２図（ａ）のよう
に、ワイドギャップ側に強い電界が発生するが、接合か
ら離れる程電界が強まるため、接合部以外でのイオン化
の確率が高まってしまう。 一方、異型半導体の接合では、第２図（ｂ）のように
接合部での電界が最も強まり、接合部でのイオン化を促
進し、イオン化の場所のゆらぎを抑えることができる。
即ち、バンドギャップ傾斜層の接合でできるヘテロ接合
部ではワイドギャップ／ナロウギャップでp/n接合、或
いはp/i接合またはi/n接合にすることで、ステップバッ
ク部において、キャリアのイオン化に対する不足分のエ
ネルギを補うことができ、キャリアのイオン化を確実に
できる。ホールの増倍の場合はその逆でn/p接合或いはi
/p接合、n/i接合が好適である。 第３図（ａ），（ｂ）は傾斜バンドキャップ層内での
不純物濃度の分布が異なる場合のヘテロ接合部における
電界の変化を示す説明図である。それぞれ第３図（ａ）
は段階的な変化、第３図（ｂ）は連続的な（一次関数
的）変化を示すが、接合部で同じ電界を発生させる時に
は、ポアソン方程式から明らかなように、不純物濃度が
接合部からゆるやかに変化する方が接合部近傍以外の場
所での電界が小さくなる。即ち傾斜バンドギャップ層の
高濃度不純物層側で不純物濃度をゆるゆかに変えること
で、接合部から離れた点でのイオン化の確率を下げ、イ
オン化の場所のゆらぎを抑えることができる。 第４図（ａ），（ｂ），（ｃ）にヘテロ接合部にバン
ドギャップの傾斜を考慮した概念図を示す。第４図
（ａ）の実線は第４図（ｂ）に示す均一な不純物濃度を
もつワイドキャップ層が空乏化した状態、破線は第４図
（ｃ）に示す均一な不純物濃度をもつ傾斜バンドギャッ
プ層のワイドギャップ側が空乏化した状態である。 図のように傾斜バンドの方がバンドギャップの減少の
ためにバンドの曲がりがゆるやかになり、イオン化にお
いてはエネルギの低下とゆらぎの増加をもたらすことと
なる。このため傾斜バンドギャップ層端部に、高濃度不
純物層としてバンドギャップの均一な層を配する事でイ
オン化の場所のゆらぎを抑える事ができる。 以上説明したように、本発明によるキャリアのイオン
化の確率をステップバック部で１に近づけ、イオン化の
起こる場所のゆらぎを抑えることができ、低雑音化が実
現できる。その結果として、例えば材料、製法の自由度
のある、低雑音のAPDを提供することが可能であり、ま
た暗電流の抑制されたAPDを提供することが可能であ
る。
層の奥側に設けられ、前記光吸収層で生じたフォトキャ
リアが輸送されると、いわゆるアバランシェ効果により
該キャリアを増倍する層である。 本発明における増倍層は、キャリアをドリフトさせる
領域とイオン化を起こす領域とを有しており、例えば誘
電率の高い層と誘電率の低い層とを積層した構造であっ
てもよいし、最小禁制帯幅Eg2と最大禁制帯幅Eg3なる禁
制帯幅が連続的に変化したステップバック構造であって
もよい。 いずれの場合であっても増倍層中におけるイオン化を
起こす場所を特定し得るため、イオン化の起こる場所の
ゆらぎによる雑音の発生を抑えることができる。 まず、誘電率の異なる層を積層して形成する増倍層に
つき説明する。 前記誘電率の異なる層を積層して形成した増倍層の構
成は、基本的には、誘電率の大きな材料と誘電率の小さ
な材料が交互に配置されていればよく、一つの例とし
て、アロイ材料で、その組成比を変化させることによっ
て誘電率の大きい層と小さい層を形成してもよい。 例えば非晶質（アモルファス）窒化シリコンSiZN1-Z
（Ｚは組成比）を用いて、誘電率の大きい層としてSiXN
1-X層（Ｘは0.5より大）、誘電率の小さい層としてSiyN
1-y層（ｙは0.5より小）を交互に配置することによって
アバランシェ領域を構成してもよい。 また、こうしたアバランシェ領域は上記非晶質窒化シ
リコン以外にも、例えば非晶質炭化シリコンSiZC1-Z、
非晶質シリコンゲルマニウムSiZGe1-Zなどによっても構
成することが可能である。 また、本発明の光電変換装置を作成するための製法と
しては、一般には、堆積法が容易であり、蒸着法、化学
的気相析出（CVD）法、気相エピタキシ法、スパッタ
法、分子線エピタキシ法などの気相成長による堆積法が
利用できる。また、こうした堆積法以外にも、イオン注
入法などを用いても構わない。つまり、誘電率の小さい
層を形成するのに、シリコンへの水素、炭素、窒素など
の打ち込み、ガリウム砒素への水素打ち込みなどのイオ
ン注入も有用である。 その組成を変えることにより誘電率およびバンドギャ
ップを変化させた層を容易に形成できる材料としては、
アモルファス材料やIII−Ｖ族化合物半導体材料などが
挙げられる。 特に、アモルファス材料に関しては、グロー放電法で
作成されるのがより好ましいが、本発明の製造を有する
素子を作成するにあたり、その作成温度が低温なこと、
すでに集積回路などが形成されている半導体装置上にも
積層して作成できること、格子整合性をあまり気にする
ことなく幅広く材料が選択でき、高い自由度を有するこ
と、組成変化層を原料ガスの流量比を変化させることだ
けによって容易に形成できること、可視光領域の光に対
して高い感度を有すること、無公害の工業的にも安価な
材料も利用できること、大面積の成膜も容易に行えるこ
となどの特徴を有しており、したがって、これを利用す
れば、従来の問題点を全て解決できる。 アモルファス材料においては、さらに具体的な例とし
ては、テトラヒドラル系のシリコン、カルコゲナイト系
のセレンなどがベース材料として、また、シリコン酸化
物、シリコン窒化物、シリコン酸化窒化物、シリコン炭
化物、…などが誘電率の異なる層やバンドギャップを変
化させる層の材料として利用できる。この際、バンドギ
ャップ内局在準位を低減したバンドギャップ変化層を形
成するには、禁制帯幅調整剤として作用するバンドギャ
ップ変化原子の量は、通常0.01％以上含有させ、好まし
くは、１〜60原子％、より好ましくは、５〜35原子％で
ある。 特に、シリコン原子をベース材料にして、グロー放電
法をその作成方法に利用する場合には、ベース原料ガス
としては、SiH4,SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2F2
などの鎖状シラン化合物、または、Si5H10,Si6H12,Si4H
8などの環状シラン化合物が有用であり、また、誘電率
の異なる層やバンドギャップを変化させる層を作成する
ための原料ガスとしては、CH4,CH2F2,C2H6,C2H4,C2H2,S
i（CH3）4,SiH（CH3）３などの炭素化合物、N2,NH3,H2N
NH2,HN3NH4N3,F3N,F4Nなどの窒素化合物、O2,CO2,NO,NO
2,N2O,O3,N2O3,N2O4,NO3などの酸素化合物、GeH4,GeF4
などのゲルマニウム化合物、SnH4などのスズ化合物など
が有用である。 成膜条件としては、ａ−Si系の成膜を行う際によく知
られた条件の範囲が使用可能である。例えば、基板の温
度は50〜600℃、好ましくは150〜400℃、放電圧力とし
ては0.01〜10Torr、好ましくは0.1〜1Torr、高周波パワ
ーとしては0.01〜10W/cm2、好ましくは0.1〜1W/cm2が良
い。また放電周波数としては、DC,AC、特によく使われ
る13.56MHzや、2.45GHzがよく使われるマイクロ波等が
すべて使用できる。 さらにまた、アバランシェ領域や後述するブロッキン
グ層（電荷注入阻止層）ドーピング材料として使用され
る原子は、シリコンに対しては、第III族および第Ｖ族
の原子が有用である。具体的には、第III族原子として
は、ほう素（Ｂ）、アルミニウム（Al）、Ga（ガリウ
ム）、In（インジウム）、Tl（タリウム）などをあげる
ことができるが、特に好ましいものは、Ｂ、Gaである。
また第Ｖ族としては、Ｐ（燐）、As（砒素）、Sb（アン
チモン）、Bi（ビスマス）などをあげることができる
が、特に好ましいものは、Ｐ、As、Sbである。こうした
原子の含有量は、好ましくは５％以下、より好ましくは
１％以下である。 以上説明したように、電圧を印加した際にキャリアの
イオン化を起こさないような電界が生じる第１の層をキ
ャリアのイオン化を助長するような電界が生じる第２層
で挟むように積層させた、または第１の層と第２の層と
を交互に積層させて複数の第１の層を第２の層でそれぞ
れ挟むように積層させたアバランシェ領域（増倍層）に
よって、イオン化を起こす場所を特定し、イオン化の確
率を限りなく１に近づけるという思想を具体化した低雑
音のAPDが実現できる。 ここで誘電率の小さい第１の層の層厚は、好ましくは
20Å以上2000Å以下、より好ましくは50Å以上200Å以
下とすることが望ましい。 また、誘電率の大きな第２の層の層厚は、好ましくは
30Å以上3000Å以下、より好ましくは75Å以上300Å以
下とすることが望ましい。第１の層と第２の層との厚さ
の比は好ましくは1.5倍以上、より好ましくは２倍以上
であることが望ましい。 続いて、最小禁制帯幅Eg2と最大禁制帯幅Eg3なる禁制
帯幅が連続的に変化したステップバック構造の増倍層に
つき説明する。 前記増倍層は前述したとおりの禁制帯幅が連続的に変
化したステップバック構造を少なくとも１つ有するもの
である。ここで前記ステップバック構造の数は所望され
る増倍率に応じて決定すればよい。 禁制帯幅を連続的に変化させたステップバック構造の
層（ステップバック層）を形成するためには該ステップ
バック層を形成する主たる原子の組成を変化させればよ
い。 例えば、III−Ｖ族化合物半導体中の周期律表第III族
及び第Ｖ族原子の含有量を変化させることにより禁制帯
幅を変化させることができる。 また、他の例として、アモルファスシリコン合金系材
料の場合、例えばゲルマニウム原子や炭素原子等の禁制
帯幅調整剤として働く原子を含有させ、所望により、そ
の含有量を変化させてもよい。 最大禁制帯幅Eg3と最小禁制帯幅Eg2との差はイオン化
が起こるに充分大きく、エネルギバンド図で示すステッ
プバックが急峻に変化した構造であることがイオン化の
起こる場所を特定するためには望ましい。しかしステッ
プバックがある程度なだらかになっても本願の増倍層と
して使用することができる。前記ステップバックがなだ
らかである場合、そのなだらかに変化する層領域の幅
（層厚）は該層領域の材料における電子の平均自由行程
以内であることが望ましい。具体的には100Å以下、よ
り好ましくは50Å以下であることが望ましい。 前記ステップバック層の層厚はキャリアが再結合せず
に走行できる範囲内の厚さであればよく、好ましくは50
Å以上１μｍ以下、より好ましくは200Å以上1000Å以
下とするのが望ましい。 本発明においては、増倍層を形成する材料の選択の自
由度を高くするために、ステップバック構造を有するス
テップバック層（傾斜バンドギャップ層）間に挟持され
伝導性を制御する不純物を高濃度に含有する高濃度不純
物層を設けてもよい。 前記高濃度不純物層は単層構成であっても多層構成で
あってもよく、あるいは不純物を層厚方向に不均一に含
んでいてもよい。 前記不純物を該層中に不均一に含ませる場合には、傾
斜バンドギャップ層内の不純物濃度を、高濃度不純物層
側から中央に向かって連続的に変化させることにより、
傾斜バンドギャップ層間の接合で得られるステップバッ
ク部において、バンドのエネルギ段差が、キャリアのイ
オン化エネルギに対してたとえ不足する場合であって
も、前記不足する分のエネルギを補い、ステップバック
部におけるキャリアのイオン化を確実にし、イオン化の
起こる場所のゆらぎを抑制して、低雑音化を図ることが
可能となる。 なお、傾斜バンドギャップ層においてキャリアのドリ
フトに必要なバイアス以上にバイアスを印加すると、ス
テップバック部において確実にイオン化が行われるため
バイアス変動、温度変化に対する増倍率の変動がない。
このため、光電変換装置の駆動法として光信号キャリア
を光電変換装置の一端側に蓄積して読み取るキャリアの
蓄積動作が可能である。また増倍率の温度補償の必要が
ない。 また、電子親和力差によって生じるバンド段差のエネ
ルギだけではキャリアのイオン化に必要なエネルギが得
られない材料を用いて低雑音の光電変換装置の作成が可
能となるため、材料の選択の自由度が広がる。 本発明に用いられる材料は、傾斜バンドギャップ層を
形成するために、組成が自由に変えられる材料が望まし
い。また、高濃度不純物層の材料は傾斜バンドギャップ
層間の接合で得られるバンドのエネルギ段差のキャリア
のイオン化エネルギに対する不足分のエネルギを不純物
添加によって変化するバンドプロファイルの効果を利用
し行うため、不純物添加が可能な材料でなければならな
い。このような条件を満たす材料としては、非晶質や多
結晶質等の非単結晶性の半導体材料が好ましく、例えば
水素化アモルファスシリコン（ａ−Si:H）系合金、及び
III−Ｖ族やII−VI族の化合物半導体材料があげられ
る。それぞれ、アモルファスシリコン系合金では、ａ−
SiGe:H,a−SiC:H,a−SiN:H,a−SiSn:H,a−SiO:H,及びａ
−GeC:Hなどがあり、III−Ｖ族では、Al・Ga・As・Sb,I
n・As・Sb,InGaAsSbやIn・Ga・Al・AsやIn・AsP・Sb,In
GaAsSbやAlGaPなどがあり、II−VI族では、ZnSSe,ZnCd
S,HgCdTeなどが利用される。 高濃度不純物層ないし傾斜バンドギャップ層内の不純
物としては、以下に示すようなものがある。アモルファ
スシリコン系合金に対してはＰ型制御に対して周期律表
の第III族原子、Ｎ型制御に対しては周期律表の第Ｖ族
原子が使用される。 具体的には、第III族原子としては、Ｂ（硼素）、Al
（アルミニウム）、Ga（ガリウム）、In（インジウ
ム）、Tl（タリウム）等が挙げることができるが、特に
好ましいものは、Ｂ、Gaである。また第Ｖ族原子として
は、Ｐ（燐）、As（砒素）、Sb（アンチモン）、Bi（ビ
スマス）などを挙げることができるが、特に好ましいも
のはＰ、Sbである。 高濃度不純物層としては、アモルファスシリコン系合
金のように電子のイオン化を図る場合にはワイドバンド
ギャップ側をｐ型、ナロウバンドギャップ側をｎ型と
し、正孔のイオン化を図る場合にはワイドバンドギャッ
プ側をｎ型、ナロウバンドギャップ側をｐ型とする。 高濃度不純物層の組成は、傾斜バンドギャップ層のワ
イドギャップ層にある場合には、傾斜バンドギャップ層
ワイドバンドギャップ端のバンドギャップよりバンドギ
ャップが小さくならない様に決めてやる必要があり、傾
斜バンドギャップ層のナロウギャップ側にある場合には
傾斜バンドギャップ層ナロウバンドギャップ端よりバン
ドギャップが大きくならない様に決めてやらなければな
らない。 高濃度不純物層の組成の分布については、ワイドバン
ドギャップ側ではステップバック部分から傾斜バンドギ
ャップ層のワイドギャップ端に向かってバンドギャップ
が小さくなる場合、エネルギバンドの傾斜がゆるやかに
なり、大きくなる場合には、ステップバック部分で、伝
導帯側では電子親和力差を、価電子帯側では電子親和力
差とバンドギャップ差の和を最大の値で、利用できな
い。またナロウバンドギャップ側では、ステップバック
部から傾斜バンドギャップ層のナロウバンドギャップ端
に向かってバンドギャップが大きくなる場合、エネルギ
バンドの傾斜がゆるやかになり、小さくなる場合にはス
テップバック部分で、伝導帯側では電子親和力差を、価
電子帯側では電子親和力差とバンドギャップ差の和を最
大の値で利用できない。このため、高濃度不純物層は、
バンドギャップが均一になるよう組成を、均一にするの
が好適である。 高濃度不純物層における不純物濃度の分布について
は、均一な濃度分布を持つ場合に比べ、不均一な分布を
する場合は、同等の効果を得るために必要な最大不純物
濃度が、大きくなり不純物の添加限界を考慮すると材料
の選択の自由度を狭めることがあるため、均一な分布が
望ましい。 高濃度不純物層の膜厚は、傾斜バンドギャップ層の両
端に高濃度不純物層を有する場合は、双方の膜厚の和d1
＋d2が、また一端にのみ高濃度不純物層を有する場合は
その膜厚ｄが、キャリアの平均自由行程以下であるよう
に決める。 高濃度不純物層の不純物濃度は、後述するように高濃
度不純物層が完全空乏化した時にかかる電圧が、ステッ
プバック部でキャリアのイオン化エネルギに対して不足
する分のエネルギより大きくなるように決定される。す
なわち、高濃度不純物層が傾斜バンドギャップ層間に多
層設ける場合と単層設ける場合とで、以下のように決め
られる。 高濃度不純物層が傾斜バンドギャップ層間に二層設
けてある場合は、 を満たすようなN1,N2の組みあわせになる。 上式において、添字1,2はそれぞれワイドバンドギャ
ップ、ナロウバンドギャップに対応しするものであり、
また、ε1,ε２は高濃度不純物層の誘電率、N1,N2は高
濃度不純物層の不純物濃度、χ1,χ２は高濃度不純物層
の電子親和力、Eionはキャリアのイオン化エネルギ、
d1,d2は上記で決められた高濃度不純物層の膜厚であ
る。ただし上式は電子電流の場合であり、正孔電流の場
合は、 である。なお、Eg1,Eg2は高濃度不純物層のバンドギャ
ップである。 高濃度不純物層が傾斜バンドギャップ層間に単層設け
てある場合は、 で決められている。上式において、εは高濃度不純物層
の誘電率、Ｎは高濃度不純物層の不純物濃度、ｄは上記
で決められた高濃度不純物層の膜厚である。ただし上式
は電子電流の場合であり正孔電流の場合は、 である。 また、ここでは高濃度不純物層内の不純物濃度分布は
均一とする。 傾斜バンドギャップ層内での不純物濃度のプロファイ
ルについては、傾斜バンドギャップ層の両端に異型の高
濃度不純物層を持つ場合には両端から中央に向かって不
純物濃度を連続的に減少させ、一端のみに高濃度不純物
層を有する場合には一端から中央に向かって不純物濃度
を連続的に減少させる。不純物濃度の変化の関数は特に
限定はないが、高濃度側でゆるやかに、低濃度側で急峻
に変化する方が望ましい。 ここでアモルファスシリコン系合金を例とって具体的
な材料、数値についてふれておく。 材料としては、たとえばSi,Ge,Cの合金で組成を変え
る事により、バンドギャップは1.1eVから、2.5eV程度ま
で変化させる事が可能であるが、実用上問題のない領域
として、1.2eVから、2.2eVの範囲で傾斜バンドギャップ
層ができるものと考える。これらの材料はバンドギャッ
プが結晶シリコンの1.1eV以上あり、暗電流低減が図れ
るバンドギャップが最小の1.2eV、最大の2.2eVが得られ
る組成比としてはそれぞれ、Ge/Si９、C/Si1.5であ
り、作製ガスの流量比としてもほぼ同じ値となる。 1.2eVのバンドギャップをもつａ−SiGe:Hと、2.2eVの
バンドギャップをもつａ−SiC:Hを不純物を非添加の状
態で比べると、伝導帯側のバンドの段差ΔEc（｜χ１−
χ2|）が0.9eV、価電子帯側のバンドのエネルギ段差ΔE
vが0.1eVであり、イオン化係数の大きい電子が輸送され
る伝導帯側のバンド段差は、イオン化エネルギである1.
2eVに約0.3V不足しているため、このままでは傾斜バン
ドギャップ層のくり返し構造を作っても、ステップバッ
ク部で確実にイオン化を起こすには不充分であり、高電
界をかけるとイオン化の場所のゆらぎが生じることも充
分予想される。 このため、ステップバック部でのイオン化を確実にす
るため、傾斜バンドギャップ層の一端に高濃度不純物層
を配し、傾斜バンドギャップ層中央に向かって不純物濃
度が減少する構造をとるものとする。たとえば高濃度不
純物層がａ−SiC:H側ならば、Ｐ型不純物のＢを添加す
る。 アモルファスシリコン系合金では、不純物層内で電子
の平均自由行程λは、典型的には50Å〜100Åであるた
め、高濃度不純物層の膜厚は例えばλ以下の値である50
Åとする。 イオン化に必要なエネルギの不足分Eion−（χ２−χ
１）は、この例では0.3eVであるから、0.3Vの電圧がか
かる際に広がる空乏層巾が、平均自由行程以下であれば
よい。実際には、高濃度不純物層が完全空乏化したとき
にかかる電圧が、0.3V以上であればよい。比誘電率は約
６であるが、 であればよい。8.0×1018の不純物濃度を実現するに
は、原料ガスのSiH4とCH4に対してB2H6を0.3〜0.4％添
加してやれば良い。 一方、ａ−SiGe:H側に高濃度不純物層を配する場合に
は、Ｎ型不純物Ｐを添加する。 高濃度不純物層の膜厚は50Åとする。比誘電率は約16
である。 不純物濃度は、 Ｎ＞2.1×1019（cm-3） であればよい。2.1×1019の不純物濃度を実現するに
は、SiH4とGeH4に対し、0.8〜1.0％のPH3を添加してや
れば良い。 次に、ａ−SiC:H側に、Ｐ型高濃度不純物層、ａ−SiG
e:H側にｎ型高濃度不純物層がある場合を考える。 高濃度不純物層の膜厚はそれぞれ25Åとする。同じ濃
度の不純物を添加するとすると、 すなわち、VD＝VD1＋VD2＝2.6×10-20×Ｎ＞0.3Vとなり
不純物濃度は1.2×1019以上あればよい。この不純物濃
度を実現するには、成膜時に導入するガス中に0.5×0.6
％以上のB2H6とPH3をそれぞれSiH4とCH4,SiH4とGeH4に
添加してよれば良い。 以上本発明に好適に使用し得る高濃度不純物層として
アモルファスシリコン系合金を例として説明したが、本
発明に使用し得る高濃度不純物層は前述の例のみに限定
されるものではない。 以下、バンドギャップ傾斜層間に高濃度不純物層を設
けた場合の作用及び効果について図面を用いてより具体
的に説明する。 第２図（ａ），（ｂ）は電子の増倍を前提として導電
帯側のエネルギバンドの変化をみるためにヘテロ接合
に、ワイドバンドギャップ側に負のバイアスを印加し、
全層を空乏化させた時の様子を示す説明図である。 キャリア（電子）が接合部近傍で得るエネルギは、接
合部におけるエネルギバンド（伝導帯：ΔEc）に加え
て、接合部近傍の電界でキャリアが加速されて得られる
エネルギ、すなわち接合部からキャリアの平均自由行程
の距離内におけるエネルギバンドの曲がり量の和とな
る。 本発明により、第２図（ａ），（ｂ）の破線円部で示
すように、接合部近傍に不純物添加がなされると、不純
物濃度に応じてエネルギバンドの曲がりが強められ、接
合部近傍でキャリアの得るエネルギが大きくなり、イオ
ン化の確率が高まる。 同型半導体の接合の場合には、第２図（ａ）のよう
に、ワイドギャップ側に強い電界が発生するが、接合か
ら離れる程電界が強まるため、接合部以外でのイオン化
の確率が高まってしまう。 一方、異型半導体の接合では、第２図（ｂ）のように
接合部での電界が最も強まり、接合部でのイオン化を促
進し、イオン化の場所のゆらぎを抑えることができる。
即ち、バンドギャップ傾斜層の接合でできるヘテロ接合
部ではワイドギャップ／ナロウギャップでp/n接合、或
いはp/i接合またはi/n接合にすることで、ステップバッ
ク部において、キャリアのイオン化に対する不足分のエ
ネルギを補うことができ、キャリアのイオン化を確実に
できる。ホールの増倍の場合はその逆でn/p接合或いはi
/p接合、n/i接合が好適である。 第３図（ａ），（ｂ）は傾斜バンドキャップ層内での
不純物濃度の分布が異なる場合のヘテロ接合部における
電界の変化を示す説明図である。それぞれ第３図（ａ）
は段階的な変化、第３図（ｂ）は連続的な（一次関数
的）変化を示すが、接合部で同じ電界を発生させる時に
は、ポアソン方程式から明らかなように、不純物濃度が
接合部からゆるやかに変化する方が接合部近傍以外の場
所での電界が小さくなる。即ち傾斜バンドギャップ層の
高濃度不純物層側で不純物濃度をゆるゆかに変えること
で、接合部から離れた点でのイオン化の確率を下げ、イ
オン化の場所のゆらぎを抑えることができる。 第４図（ａ），（ｂ），（ｃ）にヘテロ接合部にバン
ドギャップの傾斜を考慮した概念図を示す。第４図
（ａ）の実線は第４図（ｂ）に示す均一な不純物濃度を
もつワイドキャップ層が空乏化した状態、破線は第４図
（ｃ）に示す均一な不純物濃度をもつ傾斜バンドギャッ
プ層のワイドギャップ側が空乏化した状態である。 図のように傾斜バンドの方がバンドギャップの減少の
ためにバンドの曲がりがゆるやかになり、イオン化にお
いてはエネルギの低下とゆらぎの増加をもたらすことと
なる。このため傾斜バンドギャップ層端部に、高濃度不
純物層としてバンドギャップの均一な層を配する事でイ
オン化の場所のゆらぎを抑える事ができる。 以上説明したように、本発明によるキャリアのイオン
化の確率をステップバック部で１に近づけ、イオン化の
起こる場所のゆらぎを抑えることができ、低雑音化が実
現できる。その結果として、例えば材料、製法の自由度
のある、低雑音のAPDを提供することが可能であり、ま
た暗電流の抑制されたAPDを提供することが可能であ
る。
本発明の光電変換装置に使用し得る電極としては、ま
ず光入射側に配される電極材料は、光電変換する波長の
光に対して充分透過率が高いことが望ましく、例えばIn
2O3,SnO2,ITO（In2O3＋SnO2）,Si−Pd−O,Pd等の透光性
導電材料が望ましい。 また、前記透光性導電材料上に、くし歯状、網状、格
子状等の集電電極を更に設けることにより電気抵抗をよ
り低くすることもできる。 また入射光側とは反対側に設けられる電極は通常の導
電性材料を用いることができる。
ず光入射側に配される電極材料は、光電変換する波長の
光に対して充分透過率が高いことが望ましく、例えばIn
2O3,SnO2,ITO（In2O3＋SnO2）,Si−Pd−O,Pd等の透光性
導電材料が望ましい。 また、前記透光性導電材料上に、くし歯状、網状、格
子状等の集電電極を更に設けることにより電気抵抗をよ
り低くすることもできる。 また入射光側とは反対側に設けられる電極は通常の導
電性材料を用いることができる。
上述した電極には、光吸収層又は増倍層から取り出す
信号となりキャリアの走行方向には障壁とはならず、電
極とはオーミック接合するが、前記信号となるキャリア
の走行方向とは逆方向への暗電流のキャリアの走行に対
しては障壁となるｐ型、又はｎ型の伝導性を有する電荷
注入阻止層（ブロッキング層）を設けてもよい。 前記電荷注入阻止層を設けることにより電極からの不
必要なキャリアの注入を阻止し得るので暗電流による雑
音をさらに減らすことができる。 前記電荷注入阻止層は光吸収層又は増倍層と同様の材
料に伝導性を制御し得る不純物を含ませた材料で形成す
ることができる。 電荷注入阻止層の厚さは好ましくは50Å以上2000Å以
下、より好ましくは100Å以上300Å以下とするのが望ま
しい。 電荷注入阻止層に含まれる不純物の量は良好なオーミ
ック接合と電荷注入の阻止能を該層が有するために用い
られ、該層の導電率として、好ましくは10-4S/cm以上、
より好ましくは10-3S/cm以上とされるのが望ましい。
信号となりキャリアの走行方向には障壁とはならず、電
極とはオーミック接合するが、前記信号となるキャリア
の走行方向とは逆方向への暗電流のキャリアの走行に対
しては障壁となるｐ型、又はｎ型の伝導性を有する電荷
注入阻止層（ブロッキング層）を設けてもよい。 前記電荷注入阻止層を設けることにより電極からの不
必要なキャリアの注入を阻止し得るので暗電流による雑
音をさらに減らすことができる。 前記電荷注入阻止層は光吸収層又は増倍層と同様の材
料に伝導性を制御し得る不純物を含ませた材料で形成す
ることができる。 電荷注入阻止層の厚さは好ましくは50Å以上2000Å以
下、より好ましくは100Å以上300Å以下とするのが望ま
しい。 電荷注入阻止層に含まれる不純物の量は良好なオーミ
ック接合と電荷注入の阻止能を該層が有するために用い
られ、該層の導電率として、好ましくは10-4S/cm以上、
より好ましくは10-3S/cm以上とされるのが望ましい。
本発明の光電変換装置を作動させる際に印加するバイ
アス電圧は、少なくとも増倍層を空乏化し得かつ、バン
ドギャップ傾斜層（ステップバック層）内又は低電界層
内ではキャリアのドリフトは起こるがイオン化は起こら
ない電界が生じる程度であってバイアス印加時に増倍層
内のエネルギ準位の急変する箇所であるステップバック
領域においてイオン化を選択的に起こすよう印加する。 以下、本発明の光電変換素子について実施態様例に基
づいて説明する。 （実施態様例１） 第５図（ａ）は、本発明を特徴づける光電変換素子の
一実施態様例を概略的に示す断面図である。 なお、本素子の構成要素を明瞭に図示するようにした
ため、素子の大きさ、各層の厚さ等はある程度誇張され
ている。 第５図（ａ）に示した素子は、素子に電圧を印加する
または信号を取り出すためのオーミック接触層、いわゆ
る電極１および６と、電極１からのキャリアの注入を阻
止するためのブロッキング層（電荷注入阻止層）２と、
電極６からのキャリアの注入を阻止するためのブロッキ
ング層５と、それらに挟まれた、電極１側から本素子に
入射した光に対して該光を吸収しフォトキャリアを発生
し光電変換を行うための受光層３と、全体として４で示
されている複数の誘電率変化層から構成されているアバ
ランシェ領域（増倍層）と、から構成されている。さら
にアバランシェ領域４は積層領域であり、ある誘電率を
持った層7,9,11および13と、それらよりも小さい誘電率
を持った層8,10および12が交互に配置される積層構成を
取っており、ここで衝突電離によるアバランシェ増倍が
おきる。 第５図（ａ）で、光入射側に配置されている電極１
は、光電変換を行いたい波長領域の光に対して十分透過
率が高いことが望ましい。例えば、可視光波長領域（光
波長約400〜700nm）に対しては、ITO（インジウム−ス
ズ酸化物）、パラジウム−ケイ素酸化物、パラジウムな
どがこれにあたる。 第５図（ａ）で、ブロッキング層２が光電変換機能を
有していて、受光層３の一部となっていてももちろん構
わない。ブロッキング層については、本素子にとって暗
電流成分となるキャリアの電極からの注入に対してはそ
れを有効に阻止し、一方では、信号電流成分となるキャ
リアの取り出しに対しては電極とのオーミック接触性を
持っていることが望ましい。例えば、一つの例として、
ブロッキング層２がＰ型半導体、ブロッキング層５がＮ
型半導体で構成される場合には、ブロッキング層２は電
極１からの電子の注入を有効に阻止し、一方の正孔に対
しては電極１とのオーミック接触性を有し、また、ブロ
ッキング層５は電極６からの正孔の注入を有効に阻止
し、一方の電子に対しては６とのオーミック接触性を有
していることが望ましい。 第５図（ａ）ではアバランシェ領域４は全体で７つの
層から構成されているが、この層の数は単なる一例であ
り、所望の増倍率に応じて増減出来る。アバランシェ領
域４を構成する、ある誘電率を持った層7,9,11および13
と、それらよりも小さい誘電率を持った層8,10および12
それぞれの厚さは、本素子に所望のバイアス電圧が印加
されたときに、ある誘電率を持った層7,9,11および13に
は主にキャリアのドリフト電界が、また、それらよりも
小さい誘電率を持った層8,10および12には、アバランシ
ェ増倍を起こしたい方のキャリアのイオン化を促進する
ための電界が生じるように調整されている必要がある。
基本的には、アバランシェ領域４が少なくとも空乏状態
となるように所望のバイアス電圧が電極１および６に印
加されていなければならない。こうした構成の場合、厚
さの限界値は、よく知られているように、印加されるバ
イアス電圧、誘電率、不純物ドーピングや欠陥準位や界
面準位などの空間電荷密度、層の数によって決定され
る。アバランシェ領域４を構成する誘電率の異なる各層
の厚さは、約20Å〜10000Åであるのが望ましいが、上
の条件を満たせば、これよりも厚くても薄くてもよい。
これらの層の誘電率は、一定値であっても、変化しても
構わないが後述するとおり、誘電率の異なる各層はその
誘電率の比が1.5以上であることが望ましい。 また、光吸収層で生じたフォトキャリア（正孔、電
子）の両者共が増倍されるのではなくアバランシェ増倍
は、より大きなイオン化率を持ったキャリアのみで起こ
ることが望ましい。 本素子で発生する暗電流のうち、電極からのキャリア
の注入成分は上記のブロッキング層（電荷注入阻止層）
により有効に抑制されるが、もう一つの主原因である素
子内部における熱的発生成分も有効に抑制するために
は、本質的には、素子を構成する材料のバンドギャップ
が大きい方が好ましい。例えば、可視光波長領域を対象
とした半導体受光素子を構成する場合には、好ましく
は、結晶シリコンのバンドギャップの1.12eV程度以上の
バンドギャップを持っていることが好ましい。例えば、
グロー放電で作られた、水素が約15原子％程度含まれた
アモルファスシリコンは、バンドギャップが約1.7eVで
あり、このような条件を満たす材料の一つとしてあげら
れる。本発明のように、こうしたバンドギャップを持つ
ことにより、素子内部での暗電流の熱的発生も抑制する
ことができ、半導体受光素子の低雑音化がさらに促進さ
れる。 第５図（ｂ）に、第５図（ａ）に示したような素子構
造を有する半導体受光素子にバイアス電圧を印加した場
合の、アバランシェ領域の一部分のエネルギ帯構造を示
す。 第５図（ｂ）は、層厚l1、誘電率ε１を持った層21,2
3および25と、それらと同じバンドギャップ、同じ電子
親和力を持ち、かつ、層厚l2、それらよりも小さい誘電
率ε２を持った層22および24とから構成されている。さ
らに、このとき、これらのアバランシェ領域を構成して
いる各層は空乏化し、また、不純物ドーピングや欠陥準
位や界面準位などに起因する空間電荷が全くないとして
いる。こうした場合には、各層に印加される電界は、各
層の中の誘電率のみに依存し、エネルギ帯は図に示した
ように各層の中で直線的に変化する。かかる素子におい
て、アバランシェ領域（増倍層）の両端に印加される電
圧をＶ、アバランシェ領域の誘電率ε１の層の総数をｍ
＋１、誘電率ε２の層の総数をｍとおくと、 誘電率ε１の層の電界E1は、 E1＝V/（（ｍ＋１）・l1＋ｍ・ε1/ε２・l2）、 誘電率ε２の層の電界E2は、 E2＝V/（（ｍ＋１）・ε2/ε１・l1＋ｍ・l2）とな
る。 これから、誘電率の比ε1/ε２が大きいほどE1は小さ
くE2は大きくなることが分かる。 従って、誘電率ε１が大きく、誘電率ε２が小さいな
らば、誘電率ε１の層の電界E1は小さくなる。つまり誘
電率ε１の層は低電界層となる。この時誘電率ε２の層
は高電界層となる。 特に、例えば、ｍが大きいときには、上式から、E2と
E1の比E2/E1は、ε２とε１の比ε2/ε１に近似的に等
しくなることがわかる。 かかる素子の、好ましい実施態様においては、所望の
バイアス電圧を印加したときに、E1がキャリアのドリフ
トは起こすが、イオン化閾値よりは小さい電界、E2はキ
ャリア（ここでは電子）のイオン化閾値とほぼ等しいか
またはそれよりも大きい電界となるように、ε1/ε２が
選ばれている。 これについて、さらに詳細に説明する。イオン化率と
は、換言すれば、単位距離あたりにイオン化の起こる平
均回数のことであり、したがって、イオン化率と層厚と
の積がその層で起こるイオン化の平均回数となる。そう
すると、誘電率ε１の層の平均イオン化回数はα１・l1
で表わされ、また誘電率ε２の層の平均イオン化回数は
α2,l2で表わされることとなる。ここで、α1,α２はそ
れぞれ誘電率ε１の層の電子のイオン化率、誘電率ε２
の層の電子のイオン化率である。いま上述した好ましい
実施態様においては、少なくとも、誘電率ε２の層の平
均イオン化回数が、誘電率ε１の層の平均イオン化回数
よりも大きいことが必要であり、したがって、α２・l2
＞α１・l1が満たされていなければならない。この不等
式と、実験的に広く確かめられているイオン化率の電界
依存性の式α１＝A1・exp（−B1/E1）およびα２＝A2・
exp（−B2/E2）（ここで、A1,B1,A2,B2は材料固有のあ
る定数）、さらに、Gaussの法則ε１・E1＝ε２・E2と
から容易に、誘電率の小さい層の中ないしはその近傍で
のみイオン化を起こすためには、少なくとも誘電率の比
ε2/ε１が１よりも大きくならなければならないことが
導かれる。さらに、また、層厚l1,l2の選択の自由度、
素子設計の自由度をより広げるためには、この誘電率の
比ε2/ε１はなるべく大きい方がよく、好ましくは、1.
5以上、より好ましくは2.0以上とすることが望ましい。 また、より誘電率の小さい層の中ないしはその近傍
で、１つの層ごとにイオン化がたかだか１回だけ起こる
ように、その厚さl2、および、印加されるバイアス電圧
が選ばれている。したがって、イオン化を起こす場所を
素子の中の、誘電率ε２の層のところに特定することが
でき、つまり、アバランシェ増倍の過剰増倍雑音の発生
原因の一つである、イオン化を起こす場所のゆらぎをな
くすことができるので、低雑音のアバランシェ増倍を行
うことができる。たとえ、より小さな誘電率ε２の層の
電界がイオン化閾値よりも小さくても、より大きな誘電
率ε１の層のドリフト電界から不足分を供給できるの
で、この場合も、イオン化を起こす場所を誘電率ε２の
層のごく近傍に特定することができ、低雑音のアバラン
シェ増倍を行うことができる。 こで、第５図（ａ）、第５図（ｂ）に示した実施態様
のアバランシェ動作について簡単に説明する。入射光は
電極１を有効に透過し、受光領域、すなわち、ブロッキ
ング層２または受光層３またはアバランシェ領域４の第
１層７で吸収され、キャリア（電子と正孔）を発生させ
る。このうち、イオン化率の大きい方のキャリア（この
場合電子としている）が、アバランシェ領域の第２層８
に向かってドリフトする。層８はより誘電率の小さい層
であり、上に述べたように、ここないしはこの近傍で、
電子はイオン化する。イオン化して増倍した電子は、よ
り誘電率の大きい第３層９中を第４層10に向かってドリ
フトする。こうした、より誘電率の大きい層におけるド
リフトと、より誘電率の小さい層ないしはその近傍にお
けるイオン化が各々の層で繰り返される。 かかるアバランシェ増倍の層ごとの利得については、
電子がより誘電率の小さい層ないしはその近傍でイオン
化を起こすごとに正確に２倍ずつになることが、さらに
低雑音のアバランシェ増倍を行う上は望ましい。実際に
は、光学フォノンの放出過程などがイオン化過程と共存
し、層ごとのイオン化の利得は２−δとなることが避け
られない場合が多い。したがって、実際には、多くの場
合、かかる半導体受光素子の全利得は、アバランシェ領
域のより誘電率の低い層の数をｍとおくと、（２−δ）
ｍとなる。また、このときの過剰雑音係数ＦはＦ＝１＋
δ／（２−δ）・（１−1/（２−δ）ｍ）となる。δが
約0.1以下の場合には、上式は、Ｆ＝１＋δ・（１−1/2
m）/2と近似でき、さらに、ｍが大きければＦ＝１＋δ/
2と近似できる。δは材料によって固有の値である。電
子のイオン化確率は、電子の状態密度と関連があるが、
一般には、電子のエネルギがイオン化閾値エネルギより
も0.1eV程度より大きければ、イオン化し、δが0.1以下
であるのが普通である。本発明では、誘電率の小さな領
域にイオン化エネルギよりも大きな電界が集中するよう
にしているので、δが0.1以下なるようにするのは、た
やすいことである。よって。本発明によれば、上式か
ら、従来のAPDの最小の過剰雑音係数Ｆ＝２よりも十分
に過剰雑音係数の小さい低雑音のAPDを実現することが
できる。 また、かかる半導体受光素子においては、光の吸収ま
たは電子のイオン化によって発生した正孔が、電界から
イオン化をするのに十分なエネルギを獲得しないのが好
ましく、これは、電子と正孔のイオン化率に差がある材
料を用い、かつ、印加するバイアス電圧値を調整するこ
とで実現できる。多結晶シリコンやアモルファスシリコ
ンなどは電子と正孔のイオン化率比が約1.0以上あり、
こうした材料として適している。 前記イオン化率比の値としては好ましくは５以上、よ
り好ましくは10以上とするのが望ましい。 （実施態様例２） 次に、第５図（ａ）のアバランシェ領域（増倍層）４
を構成している各層に、不純物ドーピングや欠陥準位や
界面準位などに起因する空間電荷が存在する場合に対す
る第２実施態様を示す。この場合、アバランシェ領域４
が空乏化するようにバイアス電圧を印加したときに各層
に生じる電界は、各層の誘電率と空間電荷量に依存す
る。 第６図に、第５図（ａ）に示したような素子構造を有
する半導体受光素子のアバランシェ領域の各層がある空
間電荷を持つ場合の、アバランシェ領域の一部分のエネ
ルギ帯構造を示す。 第６図は、層厚l2、その層内では位置によらず一定の
全電荷密度ρ１、誘電率ε１を持った層31,33および35
と、それらと同じバンドギャップ、同じ電子親和力を持
ち、かつ、層厚l2、全電荷密度ρ２、それらよりも小さ
い誘電率ε２を持った層32および34とから構成されてい
る。いま一般に、ある層の層厚にl2、全電荷密度が一定
値ρ、層数が１のとき、その層にバイアス電圧が印加さ
れその層の両端に電位差Ｖが生じていたとすると、その
層内の位置ｘ（０＜ｘ＜ｌ）における電界はPoissonの
方程式より、Ｅ＝ρ／ε・（ｘ−l/2）＋V/lとなること
がわかる。これは、空間電荷が存在するときは、電界が
直線的に変化することを示している。よって、第６図に
示したように、アバランシェ領域の各層がある空間電荷
を持つ場合には、各層の電界は各層中で直線的に変化
し、したがって、各層のエネルギ帯は放物関数的に変化
する。またこの式から、電界は、全電荷密度と誘電率の
比ρ／εに依存することもわかる。したがって、比ρ1/
ε１よりも比ρ2/ε２を大きくとるようにすれば、層3
1,33および35には、イオン化閾値より小さいドリフト電
界を、また、層32および34には、イオン化閾値より大き
いかほぼそれに等しい電界を生じさせることができ、イ
オン化を起こす場所を誘電率ε２の層の中、またはその
ごく近傍に特定することができるので、低雑音のアバラ
ンシェ増倍を行うことができる。特に、電界を集中させ
たい誘電率ε２の領域ないしはその近傍に電荷密度の大
きな領域を作れば、さらに電界を集中してイオン化を促
進することができるので効果的である。 （実施態様例３） 次に、第５図（ａ）に示したような素子構造を有する
半導体受光素子のアバランシェ領域を構成している各層
において、ある誘電率を持った層と、それより小さい誘
電率を持った層との間にバンドギャップ、電子親和力の
差がある場合の第３実施態様を示す。一般に、誘電率の
小さな材料は、そのバンドギャップが大きいという傾向
にあるので、アバランシェ領域を構成する複数の誘電率
変化層を構成するために所望の誘電率を持つ材料を幅広
く選択しようとした場合には、このように、バンドギャ
ップ、電子親和力に差が生じることが多い。例えば、ア
バランシェ領域を構成する誘電率の大きな材料と小さな
材料の組合わせとして、シリコンとシリコン酸化物、シ
リコンとシリコン窒化物、シリコンとシリコン炭素アロ
イなどがこれにあたる。 第７図に、第５図（ａ）のアバランシェ領域を構成し
ている各層において、ある誘電率を持った層と、それよ
り小さい誘電率を持った層との間にバンドギャップ電子
親和力の差がある場合について、バイアス電圧を印加し
たときの、アバランシェ領域の一部分のエネルギ帯構造
を示す。 第７図は、層厚l1、ある誘電率ε１、あるバンドギャ
ップEg1、を持った層41,43および45と、層厚l2、それら
よりも小さい誘電率ε２、それらよりも大きいバンドギ
ャップEg2を持った層42および44とから構成されてい
る。また、各層の接合部においては、伝導帯には、ΔE
c、価電子帯にはΔEvなるエネルギ段差が生じていると
する。さらに、これらのアバランシェ領域を構成してい
る各層は空乏化し、また、不純物ドーピングや欠陥準位
や界面準位などに起因する空間電荷が全くないとしてい
る。この場合にも、先に述べた実施態様と同様に、誘電
率の大きい低電界層41,43および45ではキャリアのドリ
フトは起こすがイオン化閾値よりは小さい電界となり、
また、誘電率の小さい高電界層42および44では、隣接す
る誘電率の大きな層のエネルギ帯間のエネルギ差がキャ
リアのイオン化閾値にほぼ等しいかまたはそれ以上とな
るようなより大きな電界が生じるように、誘電率の比ε
1/ε２が選ばれている。まず、各層の接合部におけるエ
ネルギ段差ΔEcないしはΔEvが、Boltzmann定数をｋ、
温度をＴとおいたときに、kTの数倍程度の範囲内にある
場合は、ある誘電率の小さい層に隣接する誘電率の大き
な層の伝導帯の電子ないしは価電子帯の正孔が、その接
合部分で散乱や蓄積されることなく、その誘電率の小さ
な層の中を十分有効に通過できるので、第５図（ｂ）で
述べた実施態様と何ら変わりなく、低雑音のAPDを実現
できる。一方、各層の接合部におけるエネルギ段差ΔEc
ないしはΔEvが、kTよりも充分大きな場合には、本実施
態様において、ある誘電率の小さい層に隣接する誘電率
の大きな層の伝導帯の電子ないしは価電子帯の正孔が、
その誘電率の小さい層の中をトンネル過程や熱的放出過
程により十分有効に通過できるように、その誘電率の小
さい層の厚さが選ばれている。 また、本実施態様では、その誘電率の小さい層を通過
する際に、なんらかの過程によって、キャリア（この場
合電子）がそのエネルギーの一部を失ったとしても、印
加するバイアス電圧を調整することにより、その不足分
を簡単に補うことができるようになっている。したがっ
て、その誘電率の小さい層（高電界層）に隣接する誘電
率の大きな層（低電界層）のエネルギ帯間のエネルギ差
が電子のイオン化閾値にほぼ等しいかまたはそれ以上と
なるような、より大きな電界を生じさせることができ
る。こうした場合の誘電率の小さい層の厚さは、約５〜
200Åが普通であるが、上の条件が満たせれば、これよ
りも厚くても薄くてもよい。その誘電率の小さい層によ
り大きな電界が生じていればいるほど、その層厚は厚く
できる。 かかる半導体受光素子の実施態様のアバランシェ動作
について、第５図（ａ）および第７図を用いて、次に、
簡単に説明する。 入射光は電極１を有効に透過し、受光領域、すなわ
ち、ブロッキング層２または光吸収層３またはアバラン
シェ領域４の第１層７で吸収され、キャリア（電子と正
孔）を発生させる。このうち、イオン化率の大きい方の
キャリア（この場合電子として説明する）が、アバラン
シェ領域の第２層８に向かってドリフトする。この場
合、層８はより誘電率の小さい、よりバンドギャップの
大きい層であり、上に述べたように、電子は十分にこの
層を通過し、より誘電率の大きい第３層９に達する。層
７と層９のエネルギ帯に電子のイオン化閾値にほぼ等し
いかまたはそれ以上のエネルギ差が生じるように、バイ
アス電圧を印加し、誘電率の小さい層８に大きな電界を
生じさせているので、たとえ、このエネルギ差が、イオ
ン化閾値よりも小さくても、ドリフト電界から不足分を
供給できるので、ここないしはこの近傍で、電子はイオ
ン化する。イオン化して増倍した電子は、より誘電率の
大きい第３層９中を第４層10に向かってドリフトする。
こうした、より誘電率の大きい層におけるドリフトと、
より誘電率の小さい層ないしはその近傍におけるイオン
化が各々の層で繰り返される。このようにして、イオン
化の場所を特定した、低雑音のAPDが実現できる。 また、かかる半導体受光素子においては、光の吸収ま
たは電子のイオン化によって発生した正孔がイオン化を
するのに十分なエネルギを獲得しないのが好ましく、こ
れは、電子と正孔のイオン化率に差がある前述の材料を
例えば用い、かつ、印加するバイアス電圧値を調整する
ことで実現できる。 また、さらに、本実施態様において、アバランシェ領
域を構成している各層に、不純物ドーピングや欠陥準位
や界面準位などに起因する空間電荷が存在する場合は、
二つ目に述べた実施態様に準ずる。 （実施態様例４） 次に、第５図（ａ）に示したような素子構造を有する
半導体受光素子のアバランシェ領域が、その組成を変え
ることにより連続的に変化するバンドギャップを有した
ある誘導率を持つ層と、それより小さい誘電率を持った
層とから構成される場合の第４実施態様を示す。 第８図（ａ）に、第５図（ａ）に示したような素子構
造を有する半導体受光素子のアバランシェ領域が、層厚
l1、ある誘電率ε１を持ち、かつ、その組成を変えるこ
とによりある最小バンドギャップEg1から最大バンドギ
ャップEg1′まで連続的に変化したバンドキャップを持
った層51,53および55と、層厚l2、それらよりも小さい
誘電率ε２、それらよりも大きいか等しいバンドギャッ
プEg2を持った層52および54とから構成されている場合
の、ゼロバイアスが印加されたときのアバランシェ領域
のエネルギ帯の構造の一部を示す。 第８図（ｂ）には、第８図（ａ）に示したようなエネ
ルギ帯構造を有するアバランシェ領域を持った半導体受
光素子にバイアス電圧を印加した場合のアバランシェ領
域のエネルギ帯構造の一部を示す。 この実施態様においては、大きい誘電率ε１の層の最
大バンドギャップのところと小さい誘電率ε２の層の接
合部には、伝導帯にはΔEc、価電子帯にはΔEv′なるエ
ネルギ段差が生じ、また、大きい誘電率ε１の層の最小
バンドギャップのところと小さい誘電率ε２の層の接合
部には、伝導帯にはΔEc′、価電子帯にはΔEvなるエネ
ルギ段差が生じるよう、大きい誘電率の層の組成が変化
されている。さらに、このエネルギ段差のうちΔEcない
しはΔEvは、誘電率の大きな層の伝導帯の電子ないしは
価電子帯の正孔が、誘電率の小さな層の中を十分有効に
通過できるようにするために、kTの数倍程度の範囲内に
あるように、大きい誘電率の層の組成が変化されてい
る。さらに、これらのアバランシェ領域を構成している
各層はバイアス電圧が印加されたときには空乏化し、ま
た、不純物ドーピングや欠陥準位や界面準位などに起因
する空間電荷が全くないとしている。さらにまた、この
実施態様においては、誘電率の比ε1/ε２は、バイアス
電圧が印加された場合に、誘電率の大きい層51,53およ
び55ではキャリアのドリフトは起こすがイオン化閾値よ
りは小さい電界となり、また誘電率の小さい層52および
54では、隣接する誘電率の大きな層のエネルギ帯間のエ
ネルギ差がキャリア（ここでは電子）のイオン化閾値に
ほぼ等しいかまたはそれ以上となるように、選ばれてい
る。この、誘電率の小さい層の両側のエネルギ帯のエネ
ルギ差は、誘電率の小さい層に生じている電位勾配と、
エネルギ段差ΔEc′の和である。エネルギΔEc′の存在
により、印加するバイアス電圧が低くでき、さらに、バ
イアス電圧の変動に起因するアバランシェ増幅率の変動
の抑制をすることもできる。また、本素子のアバランシ
ェ領域を構成する、その組成を変化させることによって
バンドギャップを変化させている層において、組成を変
化させることによって、その誘電率が変化してしまって
も、その層の誘電率の最小の値が、アバランシェ領域を
構成する小さい誘電率の層の誘電率に等しいか、それよ
りも大きければ、何ら支障はない。 かかる半導体受光素子の実施態様のアバランシェ動作
について、第５図（ａ）および第８図を用いて、次に、
簡単に説明する。 入射光は電極１を有効に透過し、受光領域、すなわ
ち、ブロッキング層２または光吸収層３または増倍層
（アバランシェ領域）４の第１層７で吸収され、キャリ
ア（電子と正孔）を発生させる。このうち、イオン化率
の大きい方のキャリア（この場合電子として説明する）
が、アバランシェ領域の第２層８に向かってドリフトす
る。この場合、層８はより誘電率の小さい層であり、電
子は十分有効にこの層を通過し、より誘電率の大きい第
３層９に達する。層７と層９のエネルギ帯には、キャリ
アのイオン化閾値にほぼ等しいかまたはそれ以上のエネ
ルギ差が生じるようにするために、誘電率の小さい層８
に大きな電界を生じさせているので、たとえ、このエネ
ルギ差が、イオン化閾値よりも小さくても、ドリフト電
界から不足分を供給でき、したがって、ここないしはこ
の近傍で、電子はイオン化する。イオン化して増倍した
電子は、より誘電率の大きい第３層９中を第４層10に向
かってドリフトする。こうした、より誘電率の大きい層
におけるドリフトと、より誘電率の小さい層ないしはそ
の近傍におけるイオン化が各々の層で繰り返される。こ
うして、イオン化の場所を特定した、低雑音のAPDが実
現できる。 又、かかる半導体受光素子においては、光の吸収また
は電子のイオン化によって、発生した正孔がイオン化を
するのに十分なエネルギを獲得しないのが好ましく、こ
れは、電子と正孔のイオン化率に差がある材料を用いる
か、またはΔEv′をΔEc′よりも小さくするかし、か
つ、印加するバイアス電圧値を調整することで実現でき
る。 また、さらに、本実施態様において、アバランシェ領
域を構成している各層に、不純物ドーピングや欠陥準位
や界面準位などに起因する空間電荷が存在する場合は、
二つ目に述べた実施態様に準ずる。 （実施態様例５） 次に、以下説明した構成に係る光電変換素子を二次元
に配列して構成した本発明の光電変換装置の一実施態様
について図面を用いて説明する。 すでに説明した光電変換素子30、読出しパルスおよび
リフレッシュパルスを光電変換素子30に印加するための
コンデンサ33、光電変換素子30から蓄積電圧を読出すた
めのバイポーラトランジスタ34から構成された基本セン
サセル構造35を二次元的に３×３に配列した光電変換装
置の回路構成図を第９図に示す。 第９図は、基本センサセル35、読出しパルスおよびリ
フレッシュパルスを印加するための水平ライン31,31′,
31″、読出しパルスを発生させるための垂直シフトレジ
スタ32、基本センサセル35から蓄積電圧を読出すための
垂直ライン38,38′,38″、各垂直ラインを選択するため
のパルスを発生する水平シフトレジスタ39、各垂直ライ
ンを開閉するためのゲート用MOSトランジスタ40,40′,4
0″、蓄積電圧をアンプ部に読出すための出力ライン4
1、読出し後に、出力ラインに蓄積した電荷をリフレッ
シュするためのMOSトランジスタ42、MOSトランジスタ42
へリフレッシュパルスを印加するための端子43、出力信
号を増幅するためのバイポーラ,MOS,FET,J−FET等で構
成されたアンプ44、アンプの出力端子47、読出し動作に
おいて垂直ライン40,40′,40″に蓄積された電荷をリフ
レッシュするためのMOSトランジスタ48,48′,48″およ
びMOSトランジスタ48,48′,48″のゲートにパルスを印
加するための端子49により構成されている。 この光電変換装置の動作について第９図および第10図
に示すタイミングチャートを用いて説明する。 第10図において、区間61はリフレッシュ動作、区間62
は蓄積動作、区間63は読出し動作にそれぞれ対応してい
る。時刻t1において、端子49の電位65はhighレベルであ
り、MOSトランジスタ48,48′,48″は導通状態に保た
れ、各光センサセルは、垂直ライン38,38′,38″を通し
て接地されている。この状態でシフトレジスタ32から波
形67とごとくパルスが水平ライン31に印加されると、コ
ンデンサ33を通して１行目の光センサセルのベース電圧
が上昇し、バイポーラトランジスタ34がON状態になり、
リフレッシュ動作に入り、それ以前に蓄積されていた電
荷がリフレッシュされる。 時刻t2において、パルス67がLowレベルになると、１
行目の光センサセルのトランジスタのベースはエミッタ
に対して逆バイアス状態となり、次の蓄積区間62へ移
る。この際２行目、３行目の光センサセルについても、
１行目の光センサセルと同様に、垂直シフトレジスタ32
から、パルス67′,67″が水平ライン31′,31″にそれぞ
れ印加されることによってリフレッシュ動作が行われ
る。 蓄積動作区間62においては、光照射により、すでに説
明したような光電変換動作および増倍動作が各光電変換
素子内で行われる。 蓄積区間62に次いで、時刻t3より読出し区間63にな
る。この時刻t3において、MOSトランジスタ48,48′,4
8″のゲート端子49の電位65をLowレベルにする。 時刻t4では、垂直シフトレジスタ32の出力のうち、水
平ライン31に接続されたものが波形69のごとくhighレベ
ルとなり、この水平ライン31に接続された１行目の３つ
の各センサセルの読出し動作が行われ、各光センサセル
のベース領域に蓄積された信号電荷により発生した信号
電圧はそのまま垂直ライン38,38′,38″に現われる。 次いで時刻t5において、水平シフトレジスタ39の出力
のうち、垂直ライン38に接続されたMOSトランジスタ40
のゲートへの出力だけが波形70のごとくhighレベルとな
り、MOSトランジスタ40が導通状態となり、出力信号は
出力ライン41を通して、アンプ44に入り、出力端子47か
ら出力される。この様に信号が読出された後、出力ワイ
ン41には配線容量に起因する信号電荷が残っているの
で、時刻t6において、MOSトランジスタ42のゲート端子4
3にパルス波形71のごとくパルスを印加し、MOSトランジ
スタ42を導通状態にして出力ライン41を接地して、この
残留した信号電荷をリフレッシュしてやるわけである。
以下同様にして、スイッチングMOSトランジスタ40′,4
0″を順次導通させて垂直ライン38′,38″の信号出力を
読出す。この様にして水平に並んだ一ライン分の各光セ
ンサセルからの信号を読出した後、垂直ライン38,38′,
38″には、出力ライン41と同様、それの配線容量に起因
する信号電荷が残留しているので、各垂直ライン38,3
8′,38″に接続されたMOSトランジスタ48,48′,48″
を、それのゲート端子49に波形65で示される様にhighレ
ベルにして導通させ、この残留信号電荷をリフレッシュ
する。 次いで、時刻t8において、垂直シフトレジスタ32の出
力のうち、水平ライン31′に接続された出力が波形69′
のごとくhighレベルとなり、水平ライン31′に接続され
た各光センサセルの蓄積電圧が、各垂直ライン38,38′,
38″に読出されるわけである。以下、順次前と同様の動
作により、出力端子47から信号が読出される。 以上の説明においては、蓄積区間62と読出し区間63が
明確に区分されるような応用分野に適用される動作状態
について説明したが、テレビカメラのような蓄積区間62
における動作と読出し区間63における動作が同時に行わ
れるような応用分野に関しても、第10図のパルスタイミ
ングを変更することにより適用可能である。 以上説明した実施態様ではセンサセルを二次元的に３
×３に配列した場合を示したが、もちろん、これに限ら
ず、配列するセンサセル数を増しても減してもかまわな
いし、一次元的にセンサセルを配列してラインセンサを
構成してもかまわない。一次元的にセンサセルを配列し
てラインセンサを構成する場合は、垂直シフトレジスタ
32は必要なくなる。 以上のような本実施態様例の素子は、そのアバランシ
ェ領域として、基本的には、誘電率の大きな材料と小さ
な材料が交互に配置されていればよく、それらを形成す
るためには、様々な材料、製法が利用できる。本素子の
各層は、微結晶でも、多結晶でも、また、アモルファス
でもよい。 尚、前述の各実施態様例は増倍層として誘電率の異な
る層を積層したものを例示したが、本発明はこの誘電率
の異なる層を蓄積した増倍層に限定されるものではな
い。 ［実施例］ 以下本発明の実施例について図面を用いて説明する。 （実施例１） 本発明の第１の実施例として第５図（ａ）を参照し以
下説明する。ガラス基板上に、電極６をクロム、ブロッ
キング層５をＮ型アモルファスシリコン、アバランシェ
領域４を真性アモルファスシリコンとアモルファス窒化
シリコン、受光層３を真性アモルファスシリコン、ブロ
ッキング層２をＰ型アモルファスシリコン、電極１をIT
Oから構成した素子を示す。 本素子は以下の操作により作成した。 まず、コーニング社製の7059ガラス基板上に、蒸着装
置により、クロム電極を形成し、電極の形状が所定の形
状になるようにエッチングした。 次に、容量結合型の堆積膜形成装置のアノード電極に
基板を設置し、堆積室内を約10-6Torrに排気し、ヒータ
により基板を300℃に加熱した。基板が所定の温度にな
った後に、ブロッキング層形成用の原料ガスとして、シ
ランガスSiH430sccm、および、水素ガスH2で500ppmに希
釈したフォスヒンガスPH330sccmを堆積室に導入する。
堆積室の内圧が0.3Torrになったことを確認してから、
高周波電力（周波数13.56MHz）0.5W/cm2を堆積室内に投
入した。所定の時間グロー放電を行って、Ｎ型アモルフ
ァスシリコンからなるブロッキング層を500Å堆積し
た。ブロッキング層が形成された後、堆積室内を十分に
排気し、基板温度を室温にまで下げ、基板を堆積室外へ
取り出し、ブロッキング層の形状を所定の形状になるよ
うにエッチングした。 その後、再び、堆積室にその基板を設置し、ブロッキ
ング層と同様の手順で、アバランシェ領域として、原料
ガスシランSiH430sccmから200Åのアモルファスシリコ
ン層と、原料ガスシランSiH430sccmおよび、アンモニア
ガスNH330sccmからアモルファス窒化シリコン層50Å
を、交互にそれぞれ計６層、５層を堆積した。 さらに、つづけて、同様の手順で、受光層として、原
料ガスシランSiH430sccmから1.5μｍのアモルファスシ
リコン層を、また、ブロッキング層として、原料ガスシ
ランSiH430sccm、および、水素ガスH2で300ppmに希釈し
たジボランガスB2H630sccmから500ÅのＰ型アモルファ
スシリコン層を順次堆積した。 最後に、透明電極として、ITOを蒸着した。 アバランシェ領域の各層のバンドギャップおよび誘電
率は、光学的に測定したところ、アモルファスシリコン
に対してそれぞれ約1.7eVおよび約12、アモルファス窒
化シリコン層に対しては、約2.0eVおよび約５であっ
た。 本実施例の光電変換素子は、波長550nmの光入射を行
ったところ、下記の比較例１に示す光電変換素子に比べ
て、信号対雑音比が約４倍改善された。 （比較例１） 実施例１のアバランシェ領域作成時にアンモニアガス
を堆積室に導入しないようにした他は、実施例１と同様
にして光電変換装置を作成した。本比較例１には、本発
明の特徴である、電界の集中する、より誘電率の小さい
層が含まれていない。 （実施例２） 本発明の第２の実施例として、ガラス基板上に、電極
６をクロムブロッキング層５をＮ型アモルファスシリコ
ン、アバランシェ領域４を不純物のドーピングされたア
モルファスシリコンと真性アモルファスシリコンとアモ
ルファス窒化シリコン、受光層３を真性アモルファスシ
リコン、ブロッキング層２をＰ型アモルファスシリコ
ン、電極１をITOから構成した素子を示す。 本素子は以下の操作により作成した。 まず、コーニング社製の7059ガラス基板上に、蒸着装
置により、クロム電極を形成し、電極の形状が所定の形
状になるようにエッチングした。 次に容量結合型の堆積膜形成装置のアノード電極に基
板を設置し、堆積室内を、約10-6Torrに排気し、ヒータ
ーにより基板を300℃に加熱した。基板が所定の温度に
なった後に、ブロッキング層形成用の原料ガスとして、
シランガスSiH430sccm、および、水素ガスH2で500ppmに
希釈したフォスヒンガスPH330sccmを堆積室に導入す
る。堆積室の内圧が0.3Torrになったことを確認してか
ら、高周波電力（13.56MHz）0.5W/cm2を堆積室内に投入
した。所定の時間グロー放電を行って、Ｎ型アモルファ
スシリコンからなるブロッキング層を500Å堆積した。
ブロッキング層が形成された後、堆積室内を十分に排気
し、基板温度を室温にまで下げ、基板を堆積室外に取り
出し、ブロッキング層の形状を所定の形状になるように
エッチングした。 その後、再び堆積室にその基板を設置し、ブロッキン
グ層と同様の手順で、アバランシェ領域として、原料ガ
スシランSiH430sccmから200Åのｉ型アモルファスシリ
コン層（以下ｉ層と称す）と、原料ガスシランSiH430sc
cm、および水素ガスH2で300ppmに希釈したフォスフィン
ガスPH33sccmから20ÅのＰ型アモルファスシリコン層
（以下Ｐ層と称す）と、原料ガスシランSiH430sccm、お
よび、アンモニアガスNH330sccmからアモルファス窒化
シリコン層（以下SiN層と称す）200Åを、ｉ層、Ｐ層、
SiN層、Ｐ層、ｉ層、…のように、つまり、SiN層をＰ層
が挟むように、アバランシェ領域のｉ層が計６層となる
まで順次堆積した。 さらに、つづけて、同様の手順で、受光層として、原
料ガスシランSiH430sccmから1.5μｍのアモルファスシ
リコン層を、また、ブロッキング層として、原料ガスシ
ランSiH430sccm、および、水素ガスH2で300ppmに希釈し
たジボランガスB2H630sccmから500ÅのＰ型アモルファ
スシリコン層を順次堆積した。 最後に、透明電極として、ITOを蒸着した。 アバランシェ領域の各層のバンドギャップおよび誘電
率は、光学的に測定したところ、アモルファスシリコン
に対してはそれぞれ約1.7eVおよび約12、アモルファス
窒化シリコン層に対しては約2.0eVおよび約５であっ
た。 本実施例の光電変換素子は、実施例１に示す光電変換
素子に比べて、信号対雑音比が約1.2倍改善された。 （実施例３） 本発明の第３の実施例として、ガラス基板上に、電極
６をクロム、ブロッキング層５をＮ型アモルファスシリ
コン、アバランシェ領域４を炭素原子の添加によりバン
ドギャップが変化させられたアモルファスシリコンとア
モルファス窒化シリコン、受光層３を真性アモルファス
シリコン、ブロッキング層２をＰ型アモルファスシリコ
ン、電極１をITOから構成した素子を示す。 本素子は以下の操作により作成した。 まず、コーニング社製の7059ガラス基板上に、蒸着装
置により、クロム電極を形成し、電極の形状が所定の形
状になるようにエッチングした。 次に容量結合型の堆積膜形成装置のアノード電極に基
板を設置し、堆積室内を、約10-6Torrに排気し、ヒータ
ーにより基板を300℃に加熱した。基板が所定の温度に
なった後に、ブロッキング層形成用の原料ガスとして、
シランガスSiH430sccm、および、水素ガスH2で500ppmに
希釈したフォスヒンガスPH330sccmを堆積室に導入す
る。堆積室の内圧が0.3Torrになったことを確認してか
ら、高周波電力（13.56MHz）0.5W/cm2を堆積室内に投入
した。所定の時間グロー放電を行って、Ｎ型アモルファ
スシリコンからなるブロッキング層を500Å堆積した。
ブロッキング層が形成された後、堆積室内を十分に排気
し、基板温度を室温にまで下げ、基板を堆積室外に取り
出し、ブロッキング層の形状を所定の形状になるように
エッチングした。 その後、再び堆積室にその基板を設置し、ブロッキン
グ層と同様の手順で、アバランシェ領域として、原料ガ
スシランSiH430sccmとメタンガスCH450〜0sccmから、堆
積するにしたがってメタンガス量を連続的に減少せしめ
てそのバンドギャップを変化させたアモルファス炭化シ
リコン層500Åと、原料ガスシランSiH430sccm、およ
び、アンモニアガスNH330sccmからアモルファス窒化シ
リコン層50Åを、それぞれ計６層、５層堆積した。 さらに、つづけて、同様の手順で、光吸収層（受光
層）として、原料ガスシランSiH430sccmから1.5μｍの
アモルファスシリコン層を、また、ブロッキング層とし
て、原料ガスシランSiH430sccm、および、水素ガスH2で
300ppmに希釈したジボランガスB2H630sccmから500Åの
Ｐ型アモルファスシリコン層を順次堆積した。 最後に、透明電極として、ITOを蒸着した。 アバランシェ領域の各層のバンドギャップは、光学的
に測定したところ、アモルファス炭化シリコンに対して
はそれぞれ最小バンドギャップ約1.7eV、最大バンドギ
ャップ約2.1eV、アモルファス窒化シリコン層に対して
は約2.0eVであった。 本実施例の光電変換素子は、実施例１に示す光電変換
素子に比べて、信号対雑音比が約1.8倍改善された。 （実施例４） 第11図、第12図をもとに実施例４を説明する。 第11図は本発明の光電変換素子の実施例４の概略的断
面図である。 ガラス基板60（コーニング社製，＃7059）上に、スパ
ッタ法でCrの下部電極61を0.2μｍ堆積させ、所望の形
状にパターニングする。その後、容量結合型CVD装置に
セットし、基板温度を300℃にセットして、SiH460sccm,
H2希釈10％・PH320sccmを導入し、ガス圧0.2Torrの条件
で高周波で0.2W/cm25分30秒間放電を行い、ホールのブ
ロッキング層62（膜厚1000Å）を形成した。 次に同じく容量結合型CVD装置で基板温度を300℃にセ
ットして、ガス導入はSiH4を60sccmから6sccm、GeH4ガ
スを0sccmから54sccmに、H2希釈10％PH3を0sccmから6sc
cmに連続的に変化させて、ガス圧0,2Torrの条件で高周
波0.5W/cm2で５分30秒間放電（堆積）を行った後、到
達したガス流量を保ったまま８秒間放電（堆積）を続
け、最下層の傾斜バンドギャップ層63（膜厚1000Å）及
びｎ型の高濃度不純物層（膜厚25Å）64aを形成した
（なお傾斜バンドギャップ層を形成する場合、本実施例
ではGeH4ガスが0sccmの状態であり、水素化非晶質シリ
コン領域を含んでいる。後述する実施例でも同様であ
る）。 続いて、同じく容量結合型CVD装置で基板温度300℃に
セットして、SiH424sccm、CH436sccm、H2希釈10％B2H66
sccmを導入し、ガス圧0.3Torrの条件で高周波0.2W/cm2
で14秒間放電（堆積）を行った後、SiH4,CH4,H2希釈1
0％B2H6のガス導入条件のみをそれぞれ24sccmから60scc
m,36sccmから0sccm,6sccmから0sccmに変化させて、９分
15秒間放電（堆積）を続け（なお傾斜バンドギャップ
層を形成する場合、本実施例ではCH4ガスが0sccmの状態
があり、水素化非晶質シリコン領域を含んでいる。後述
する実施例でも同様である）、さらにひき続き、堆積
、堆積を行って、高濃度不純物層64b（膜厚25
Å）、傾斜バンドギャップ層63（膜厚2000Å）、高濃度
不純物層64a（膜厚25Å）を１周期形成した。この操作
をもう一周期分くり返した後、最後に堆積、堆積を
行って最上層の高濃度不純物層64b及び傾斜バンドギャ
ップ層63（膜厚1000Å）を形成し、合計３段のステップ
バックを形成した。 その後同じく容量結合型CVD装置で基板温度を300℃に
セットして、SiH430sccm,H230sccmを導入し、ガス圧0.3
Torrの条件で高周波0.2W/cm2で75分間放電を行い、光吸
収層65（膜厚8000Å）を形成した。 続いて同じく容量結合型CVD装置で基板温度を300℃に
セットして、SiH424sccm,H2希釈10％B2H620sccm,CH436s
ccmを導入し、ガス圧0.3Torrの条件で高周波0.2W/cm2で
５分間放電を行い、電子のブロッキング層66（膜厚500
Å）を形成した。 その後半導体層62〜66を所望の形状にパターニング
し、半導体層のアイソレーションを行った。 このあと、容量結合型CVD装置で、基板温度を300℃に
して、水素希釈10％SiH4ガスを100sccm,99.999％のNH3
ガスを100sccmの流量で、ガス圧を0.4Torrに調節して高
周波電力0.01W/cm2で１時間放電し3000ÅSiNx膜による
保護層67を形成した。このあとSiHx膜をパターニング
し、上部電極用コンタクトホールを形成したのち、スパ
ッタ法によりITOの上部透明電極68を700Å形成し素子を
作成した。 上記の様にして作成された光電変換素子について評価
したところ次の様な結果を得た。 （１）10V以上の逆バイアスを印加する事により、８倍
の増倍率が得られた。50V以上の高電界でも増倍率は８
倍のまま飽和していた。このため15V程度の低電界で蓄
積動作モードでセンサの駆動が可能である。また光電流
と暗電流の比は増倍のないＣ−Si pnセンサとほぼ同等
のものが得られた。 （２）高濃度不純物層及び、傾斜バンドギャップ層内の
不純物添加がない光電変換素子に比べ８倍の増倍率で雑
音が約1/2に低減された。 （３）温度変化（５℃〜90℃）に対する増倍率の変化が
なく、通常のAPDでは必ず必要であった温度補償が必要
ない。 （実施例５） 第13図は本発明の光電変換素子の実施例５の概略的断
面図である。 ガラス基板70（コーニング＃7059）上に、スパッタ法
でCrの下部電極71を0.2μｍ堆積させ、所望の形状にパ
ターニングする。その後、容量結合型CVD装置にセット
し、基板温度を300℃にセットして、SiH460sccm,H2希釈
10％PH320sccmを導入し、ガス圧0.2Torrの条件で高周波
0.2W/cm25分30秒間放電を行い、ホールのブロッキング
層72（膜厚1000Å）を形成した。 次に、同じく容量結合型CVD層で基板温度を300℃にセ
ットして、ガス導入はSiH4を60sccmから6sccm、GeH4ガ
スを0sccmから54sccmに、連続的に変化させて、ガス圧
0.2Torrの条件で高周波0.5W/cm2で５分30秒間放電（堆
積）を行い、バンドギャップ傾斜層73（膜厚1000Å）
を形成した。 続いて、同じく容量結合型CVD装置で基板温度300℃に
セットして、SiH424sccm,CH436sccm,H2希釈10％B2H66sc
cmを導入し、ガス圧0.3Torrの条件で高周波0.2W/cm2で2
8秒間放電（堆積）を行った後、SiH4,CH4,H2希釈10％
B2H6のガス導入条件のみをそれぞれ24sccmから60sccm,3
6sccmから0sccm,6sccmから0sccmに変化させて、９分15
秒間放電（堆積）を続け、さらに、ひき続き、堆積
を行って、高濃度不純物層74（膜厚50Å）、傾斜バンド
ギャップ層73（膜厚2000Å）を一周期形成し、この操作
をもう一周期分繰り返した後、最後に堆積、堆積を
行って最上層の高濃度不純物層74及び傾斜バンドキャッ
プ層73を形成し、合計３段のステップバックを形成し
た。 その後、同じく容量結合型CVD装置で基板温度を300℃
にセットしてSiH430sccm,H230sccmを導入し、ガス圧0.3
Torrの条件で高周波0.2W/cm2で75分間放電を行い、光吸
収層75（膜厚8000Å）を形成した。 続いて、同じく容量結合型CVD装置で基板温度300℃に
セットして、SiH424sccm,H2希釈10％B2H620sccm,CH436s
ccmを導入し、ガス圧0.3Torrの条件で高周波0.2W/cm2で
５分間放電を行い、電子のブロッキング層76（膜厚500
Å）を形成した。 その後半導体層62〜66を所望の形状にパターニング
し、半導体層のアイソレーションを行った。 このあと、容量結合型CVD装置で、基板温度を300℃に
して、水素希釈10％SiH4ガスを100sccm,99.999％のNH3
ガスを100sccmの流量でガス圧を0.4Torrに調節して高周
波電力0.01W/cm2で１時間放電し、3000ÅのSiHx膜によ
る保護層77を形成した。このあとSiHx膜をパターニング
し、上部電極用コンタクトホールを形成したのち、スパ
ッタ法によりITOの上部透明電極78を700Å形成し素子を
作成した。 上記の様にして作成された光電変換素子について評価
したところ、増倍率８倍で光電流と暗電流の比が増倍の
ないＣ−Si pnセンサの約３倍大きなものが得られた。
また、雑音は傾斜バンドギャップ層内の不純物添加及び
高濃度層がない光電変換装置に比べ、８倍の増倍率で約
1/1.7に低減された。他の効果は実施例１と同じであっ
た。 （実施例６） 第14図は本発明の光電変換素子の実施例６の概略的断
面図である。 ガラス基板80（コーニング＃7059）上に、スパッタ法
でCrの下部電極81を0.2μｍ堆積させ、所望の形状にパ
ターニングする。その後、容量結合型CVD装置にセット
し、基板温度を300℃にセットして、SiH460sccm,H2希釈
10％PH320sccmを導入し、ガス圧0.2Torrの条件で高周波
0.2W/cm25分30秒間放電を行いホールのブロッキング層8
2（膜厚1000Å）を形成した。 次に、同じく容量結合型CVD層で基板温度を300℃にセ
ットして、ガス導入はSiH4を60sccmから6sccm、GeH4ガ
スを0sccmから54sccmに、H2希釈10％PH3を0sccmから6sc
cmに連続的に変化させて、ガス圧0.2Torrの条件で高周
波0.5W/cm2で５分30秒間放電（堆積）を行った後、到
達したガス流量を保ったまま16秒間放電（堆積）を続
け、最下層の傾斜バンドギャップ傾斜層83（膜厚1000
Å）及びｎ型の高濃度不純物層（膜厚50Å）84を形成し
た。 続いて同じく容量結合型CVD層で基板温度300℃にセッ
トして、ガス導入はSiH4を24sccmから60sccm,CH4を36sc
cmから0sccmに変化させて、ガス圧0.3Torrの条件で高周
波0.2W/cm2で９分15秒間放電（堆積）を続け、さら
に、ひき続き、堆積、堆積を行って、バンドギャッ
プ傾斜層83（膜厚2000Å）、高濃度不純物層84（膜厚50
Å）を１周期形成した。この操作をもう一周期分くり返
した後、最後に堆積を行って最上層の傾斜バンドギャ
ップ層83（膜厚1000Å）を形成し、合計３段のステップ
バックを形成した。 その後、同じく容量結合型CVD装置で基板温度を300℃
にセットしてSiH430sccm,H230sccmを導入し、ガス圧0.3
Torrの条件で高周波0.2W/cm2で75分間放電を行い、光吸
収層85（膜厚8000Å）を形成した。 続いて同じく容量結合型CVD装置で基板温度を300℃に
セットして、SiH424sccm,H2希釈10％B2H620sccm,CH436s
ccmを導入し、ガス圧0.3Torrの条件で、高周波0.2W/cm2
で５分間放電を行い、電子のブロッキング層86（膜厚50
0Å）を形成した。 その後半導体層の82〜86を所望の形状にパターニング
し、半導体層のアイソレーションを行った。 このあと容量結合型CVD装置で、基板温度を300℃にし
て、水素希釈10％SiH4ガスを100sccm、99.999％のNH3ガ
スを100sccmの流量でガス圧を0.4Torrに調節して高周波
電力0.01W/cm2で１時間放電し、3000ÅのSiNx膜による
保護層87を形成した。このあとSiHx膜をパターニング
し、上部電極用コンタクトホールを形成したのち、スパ
ッタ法によりITOの上部透明電極88を700Å形成した。 上記の様にして作成された光電変換素子について評価
したところ、増倍率８倍で光電流と暗電流の比が増倍の
ないＣ−Si pnセンサの約10倍大きなものが得られた。
また、雑音は傾斜バンドギャップ層内の不純物添加及び
高濃度層がない光電変換装置に比べ、８倍の増倍率で約
1/1.5に低減された。他の効果は実施例４と同じであっ
た。 （実施例７） 以下、第15図及び第16図（ａ），（ｂ）を用いて本発
明の第７実施例について説明する。 第15図は、本発明の光電変換装置の第７実施例を示す
概略的縦断面構造図である。 第15図において、401はCr電極、402は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、403はキャリア増倍を行うためのａ−S
i1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、404は光を吸収しキャリアを発生させるための厚さ
約１μｍのａ−Si1-yCy:Hからなる光吸収層、405は電子
注入を阻止するための厚さ約100Åのｐ型ａ−Si1-yCy:H
からなる電荷注入阻止層、406は酸化インジウムを主体
とした透明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、電荷注
入阻止層402、増倍領域403、光吸収層404および電荷注
入阻止層405の非晶質層はプラズマCVD法で作成した。非
晶質層形成の際の原料ガスは、電荷注入阻止層402がSiH
4,GeH4,PH3,H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸
収層404がSiH4,CH4,H2、電荷注入阻止層405がSiH4,CH4,
B2H6,H2を用いた。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。 第15図に示した第７実施例の光電変換装置のエネルギ
バンド構造は、理想的には第16図（ａ），（ｂ）に示す
ようなものであることが想定される。 第16図（ａ）は第７実施例の光電変換装置が無バイア
ス状態にあるときエネルギ帯図、第16図（ｂ）はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯図である。 第16図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層501の
禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変
化層511,512,513の３つの層からなる増倍領域502の最小
禁制帯幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ
−Si1-yCy:H層503の禁制帯幅がEg1、ｐ型ａ−Si1-yCy:H
層504の禁制帯幅がEg0であることを示している。 また、第16図（ａ）において、伝導帯幅、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第16図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほとんどなく、キャリアの走行性を阻害していない。 ここで作成したａ−Si1-yCy:H層504,503のＣ組成比ｙ
は約0.4であり、禁制帯幅Eg1,Eg0はともに約2.3eVであ
った。組成変化層511,512,513のうちの最大禁制帯幅Eg3
を与える層もａ−Si1-yCy:Hであり、Eg3も約2.3eVであ
った。 また、ａ−Si1-xGex:H層501のGe組成比ｘは約0.6であ
り、禁制帯幅Eg4は約1.3eVであった。組成変化層511,51
2,513のうちの最小禁制帯幅Eg2を与える層もａ−Si1-xG
ex:H層であり、Eg2も約1.3eVであった。 さらに光吸収層503の光吸収係数は波長540nmの光に対
して約４×103cm-1、波長350nmの光に対して約３×104c
m-1以上であり、紫外部光の吸収が十分に行えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長400nm以下の紫外部光に対して、波長を変
化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層の３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層の厚さは本実施例では約200Åで
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低く
することができるので望ましい。 また、本実施例では光吸収層の厚さは約１μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また、本実施の非晶質層の原料ガスにはSiH4,B2H6,PH
3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができる。 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質層の作成にはプラズマCVD法のほかにECR
プラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約2.3eVであるが、
Ｃ組成比を変化させてEg2を制御し、所望の分光感度特
性が得られるようにすることもできる。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例８） 以下、第17図を用いて本発明の第８実施例について説
明する。 第17図（ａ），（ｂ）は本発明の第８実施例の理想的
に想定されるエネルギバンド構造図である。 第17図（ａ）は第８実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第17図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第17図（ａ）では、601が禁制制御Eg4′のｎ型ａ−Si
1-yCy:H層であること以外は、第16図（ａ）と同じであ
り、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変化層611,61
2,613の３層からなる増倍領域602の最小禁制帯幅がEg
2、最大禁制帯幅Eg3、ａ−Si1-yCy:H層603の禁制帯幅が
Eg1、ｐ型ａ−Si1-yCy:H層604の禁制帯幅がEg0であるこ
とを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長400nm以下の紫外部光に対して波長を変化
させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約
0.1nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 （実施例９） 本実施例は、実施例７に示した光電変換装置を、本発
明者らが既に特開昭63−278269号公報に提案した走査回
路、読出し回路上に積層した実施例である。 第18図（ａ）は本発明の実施例の受光部付近の概略的
断面図、第18図（ｂ）は一画素の等価回路図、第18図
（ｃ）は本装置全体の等価回路およびブロック回路図で
ある。 第18図（ａ）において、ｎ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn-層702が
形成され、その中にｐベース領域703、さらにn+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｐベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｐベース領域との間には酸化膜
705を挟んでゲート電極706が形成されている。したがっ
て隣接するｐベース領域703を各々ソース・ドレイン領
域としてｐチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｐベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708、
およびベース電極708′を形成する。 その後、絶縁層709を形成し、続いて電極711を形成
し、画素ごとに分離する。電極711は電極708′と電気的
に接続している。さらにｎ型ａ−Si1-xGex:H層712を形
成して、画素ごとに分離する。 続いて、ａ−Si1-xGex:H〜ａ−Si1-yCy:Hの組成変化
層721,722,723を形成して増倍領域713を構成する。次に
光吸収層ａ−Si1-yCy:H層714を形成し、ｐ型ａ−Si1-yC
y:H層715を形成し、センサにバイアス電圧を印加するた
めの透明電極716を形成する。 また、コレクタ電極717が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第４図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｐチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベース電位を与えるための端子735と、ｐチャ
ンネルMOSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッタ電極
738、コレクタ電極739とで表わされる。 第18図（ｃ）は第18図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
図である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、PMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極はそれぞれ配線75
1,751′,751″を介して水平シフトレジスタ（H.S.R）75
2に接続されており、またドレイン電極は水平読出し配
線753を介して出力アンプ757に接続されている。水平読
出し配線753は水平読出し配線の電荷をリセットするた
めのスイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第18図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第18図（ａ）の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍されて、ベ
ース領域703内に蓄積される。 第18図（ｃ）の垂直シフトレジスタから出力される駆
動パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線746,746′,746″にそれぞれとり
出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に負方向のパルスが印加されると一行目の各画素のPM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明の光電
変換装置を用いた場合について説明する。 第19図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1,実施例２に示した本発明の光電
変換装置が用いられる。光電変換部801は信号出力部805
に接続される。信号出力部805において、802は光電変換
部801より発生した信号電荷の蓄積手段、803は前述の信
号電荷を走査する走査手段、804は走査手段803により転
送された信号電荷を増幅・ノイズ補償回路等からなる読
出し手段である。なお、蓄積手段802は蓄積動作を行う
場合には必要となるが、なくてもよい。 以上説明したように、本発明の光電変換装置によれ
ば、Eg1なる禁制帯幅を有し光を吸収する光吸収層と、
光吸収して生じたキャリアを増倍する最小禁制帯幅Eg
2、最大禁制帯幅Eg3なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層或いは複数層積層し
てなる増倍層とを、電荷注入阻止層間に狭持するように
積層して構成した光電変換装置であって、 前記光吸収層の禁制帯幅Eg1と前記増倍層の最大禁制
帯幅Eg3とを略等しくしたことで、バンド不整合により
生ずる種々の問題が解消され、増倍層を持たないフォト
ダイオードと同様の高速応答性が得られると同時に光吸
収層の禁制帯幅Eg1を特に紫外部光に対応する禁制帯幅
にすることで、紫外部光に対し高感度とすることができ
た。 また、ステップバック構造の層数を選択することで、
増幅率が２以上得られ、且つ低雑音とすることができ
た。 また本発明の光電変換装置の構成要素を少なくともSi
原子を含む単結晶から構成すれば、禁制帯幅の容易な制
御性及び低温積層が可能となり、積層により生ずる種々
の問題を解消することができた。 （実施例10） 以下、第20図及び第21図（ａ），（ｂ）を用いて本発
明の第10実施例について説明する。 第20図は、本発明の光電変換装置の第10実施例を示す
概略的縦断面構造図である。 第20図において、401はCr電極、402は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、403はキャリア増倍を行うためのａ−S
i1-XGeX:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、404は光を吸収しキャリアを発生させるための厚さ
約１μｍのａ−Si1-xGex:Hからなる光吸収層、405は電
子注入を阻止するための厚さ約100Åのｐ型ａ−Si1-xGe
x:Hからなる電荷注入阻止層、406は酸化インジウムを主
体とした透明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、電荷注
入阻止層402,増倍領域403,光吸収層404および電荷注入
阻止層405の非晶質層はプラズマCVD法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層402がSiH4,
GeH4,PH3,H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収
層404がSiH4,GeH4,H2、電荷注入阻止層405がSiH4,GeH4,
B2H6,H2を用いた。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。 第20図に示した第10実施例の光電変換装置のエネルギ
バンド構造は、理想的には第21図（ａ），（ｂ）に示す
ようなものであることが想定される。 第21図（ａ）は第10実施例の光電変換装置が無バイア
ス状態にあるときエネルギ帯図、第21図（ｂ）はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯図である。 第21図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層501の
禁制帯幅がEg4、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変
化層511,512,513の３つの層からなる増倍領域502の最小
禁制帯幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ
−Si1-XGeX:H層503の禁制帯幅がEg1、ｐ型ａ−Si1-XG
eX:H層504の禁制帯幅がEg0であることを示している。 ここで作成した組成変化層511,512,513のうちの最大
禁制帯幅Eg3を与える層はＣ組成比ｙが約0.4のSi1-yCy:
Hであり、Eg3は約2.3eVであった。 また、ａ−Si1-xGex:H層501,503,504のGe組成比ｘは
約0.6であり、禁制帯幅Eg4,Eg1,Eg0は約1.3eVであっ
た。組成変化層511,512,513のうちの最小禁制帯幅Eg2を
与える層もａ−Si1-xGex:H層であり、Eg2も約1.3eVであ
った。 さらに光吸収層503の光吸収係数は波長800nmの光に対
して約１×105cm-1、波長1000nmの光に対して約２×104
cm-1以上であり、赤外部光の吸収が十分に行えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長1000nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
0nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層の３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層の厚さは本実施例では約200Åで
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低く
することができるので望ましい。 また、本実施例では光吸収層の厚さは約１μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また、本実施例の非晶質層の原料ガスにはSiH4,B2H6,
PH3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができ、 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質層の作成にはプラズマCVD法のほかにECR
プラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約1.3eVであるが、
Ge組成比を変化させてEg2を制御し、所望の分光感度特
性が得られるようにすることもできる。 また、第21図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第21図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほとんどなく、キャリアの走行性を阻害していない。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例11） 以下、第22図を用いて本発明の第11実施例について説
明する。 第22図（ａ）（ｂ）は本発明の第11実施例の理想的に
想定されるエネルギバンド構造図である。 第22図（ａ）は第11実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第24図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第22図（ａ）では、601が禁制制御Eg4′のｎ型ａ−Si
1-yCy:H層であること以外は、第21図（ａ）と同じであ
り、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変化層611,61
2,613の３層からなる増倍領域602の最小禁制帯幅がEg
2、最大禁制帯幅Eg3、ａ−Si1-XGeX:H層603の禁制帯幅
がEg1、ｐ型ａ−Si1-XGeX:H層604の禁制帯幅がEg0であ
ることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長1000nm以下の赤外部光に対して波長を変化
させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
0nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 （実施例12） 本実施例は、実施例10に示した光電変換装置を、本発
明者らが既に特開昭63−278269号公報に提案した走査回
路，読出し回路上に積層した実施例である。 第23図（ａ）は本発明の実施例の受光部付近の概略的
断面図、第23図（ｂ）は一画素の等価回路図、第23図
（ｃ）は本装置全体の等価回路およびブロック回路図で
ある。 第23図（ａ）において、ｎ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn-層702が
形成され、その中にｐベース領域703、さらにn+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｐベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｐベース領域との間に酸化膜70
5を挟んでゲート電極706が形成されている。したがって
隣接するｐベース領域703を各々ソース・ドレイン領域
としてｐチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｐベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708、
およびベース電極708′を形成する。 その後、絶縁層709を形成し、続いて電極711を形成
し、画素ごとに分離する。電極711は電極708′と電気的
に接続している。さらにｎ型ａ−Si1-xGex:H層712を形
成して、画素ごとに分離する。 続いて、ａ−Si1-XGeX:H〜ａ−Si1-yCy:Hの組成変化
層721,722,723を形成して増倍領域713を構成する。次に
光吸収層ａ−Si1-XGeX:H層714を形成し、ｐ型ａ−Si1-X
GeX:H層715を形成し、センサにバイアス電圧を印加する
ための透明電極716を形成する。 また、コレクタ電極717が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第23図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｐチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベース電位を与えるための端子735と、ｐチャ
ンネルMOSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッタ電極
738、コレクタ電極739とで表わされる。 第23図（ｃ）は第23図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
図である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、PMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極はそれぞれ配線75
1,751′,751″を介して水平シフトレジスタ（H.S.R）75
2に接続されており、またドレイン電極は水平読出し配
線753を介して出力アンプ757に接続されている。水平読
出し配線753は水平読出し配線の電荷をリセットするた
めのスイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第23図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第23図（ａ）の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍され、ベー
ス領域703内に蓄積される。 第23図（ｃ）の垂直シフトレジスタから出力される駆
動パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線746,746′,746″にそれぞれとり
出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に負方向のパルスが印加されると１行目の各画素のPM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明の光電
変換装置を用いた場合について説明する。 第24図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1,実施例２に示した本発明の光電
変換装置が用いられる。光電変換部801は信号出力部805
に接続される。信号出力部805において、802は光電変換
部801より発生した信号電荷の蓄積手段、803は前述の信
号電荷を走査する走査手段、804は走査手段803により転
送された信号電荷を増幅・ノイズ補償回路等からなる読
出し手段である。なお、蓄積手段802は蓄積動作を行う
場合には必要となるが、なくてもよい。 以上説明したように、本発明の実施例で示した光電変
換装置によれば、Eg1なる禁制帯幅を有し光を吸収する
光吸収層と、光を吸収して生じたキャリアを増倍する最
小禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的
に変化したステップバック構造を有する層を一層或いは
複数層積層してなる増倍層とを、電荷注入阻止層間に狭
持するように積層して構成した光電変換装置であって、
前記光吸収層の禁制帯幅Eg1と前記増倍層の最大禁制帯
幅Eg2とを略等しくしたことで、バンド不整合により生
ずる種々の問題が解消され、増倍層を持たないホトダイ
オードと同様の高速応答性が得られると同時に光吸収層
の禁制帯幅Eg1を特に赤外部光に対応する禁制帯幅にす
ることで、赤外部光に高感度をもたせることができる。 また増倍層への光入射が低減され、増倍層への光入射
による増倍率の変動を低減することができる。 また、ステップバック構造の層数を選択することで、
増幅率が２以上得られ、且つ低雑音とすることができ
る。 また、本発明の光電変換装置の構成要素を少なくとも
Si原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。 （実施例13） 以下、第25図及び第26図（ａ），（ｂ）を用いて本発
明の第13実施例について説明する。 第25図は、本発明の光電変換装置の第27実施例を示す
概略的縦断面構造図である。 第25図において、401はCr電極、402は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、403はキャリア増倍を行うためのａ−S
i1-XGeX:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、404は光を吸収しキャリアを発生させるための厚さ
約２μｍのａ−Si:H〜ａ−Si1-yCy:Hの組成を変化させ
た光吸収層、405は電子注入を阻止するための厚さ約100
Åのｐ型ａ−Si:Hからなる電荷注入阻止層、406は酸化
インジウムを主体とした透明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、電荷注
入阻止層402,増倍領域403,光吸収層404および電荷注入
阻止層405の非晶質層はプラズマCVD法で作成した。非晶
質層形成の際の原料ガスは、電荷注入阻止層402がSiH4,
GeH4,PH3,H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収
層404がSiH4,CH4,H2、電荷注入阻止層405がSiH4,B2H6,H
2を用いた。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。光吸収層404は原料ガスの
うち内CH4のガス流量を連続的に変化させて形成してい
る。 第25図に示した第13実施例の光電変換装置のエネルギ
バンド構造は、理想的には第26図（ａ），（ｂ）に示す
ようなものであることが想定される。 第26図（ａ）は第13実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第28図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第26図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層501の
禁制帯幅がEg4、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変
化層511,512,513の３つの層からなる増倍領域502の最小
禁制帯幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ
−Si:H〜ａ−Si1-yCy:H層503の最小禁制帯幅がEg1、ｐ
型ａ−Si:H層504の禁制帯幅がEg0であることを示してい
る。 また、第26図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第26図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層511,512,513のうちの最大
禁制帯幅がEg3を与える層はＣ組成比ｙが約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。ａ−Si:H〜ａ
−Si1-yCy:H層503の最大禁制帯幅を与える層もａ−Si
1-yCy:Hであった。 また、ａ−Si1-xGex:H層501のGe組成比ｘは約0.6であ
り、禁制帯幅Eg4は約1.3eVであった。組成変化層511,51
2,513のうちの最小禁制帯幅Eg2を与える層もａ−Si1-xG
ex:H層であり、Eg2も約1.3eVであった。ａ−Si:H〜ａ−
Si1-yCy:H層503の最小禁制帯幅Eg1を与える層はａ−Si:
Hであり、Eg1は約1.8eVであった。ｐ型ａ−Si:H層504の
禁制帯幅Eg0も約1.8eVであった。 さらに光吸収層503の光吸収係数は波長700nmの光に対
して約６×103cm-1、波長350nmの光に対して約２×104c
m-1以上であり、可視部から紫外部光の吸収が十分に行
えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長700nm以下の可視から紫外部の光に対し
て、波長を変化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層の３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層の厚さは本実施例では約200Åで
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低く
することができるので望ましい。 また、本実施例では光吸収層の厚さは約２μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また、本実施例の非晶質層の原料ガスにはSiH4,B2H6,
PH3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができる。 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質層の作成にはプラズマCVD法のほかにECR
プラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約1.8〜2.3eVであ
るが、Ｃ組成比を変化させてEg2を制御し、所望の分光
感度特性が得られるようにすることもできる。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例14） 以下、第27図を用いて本発明の第14実施例について説
明する。 第27図（ａ）（ｂ）は本発明の第14実施例の理想的に
想定されるエネルギバンド構造図である。 第27図（ａ）は、第14実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯図、第27図（ｂ）はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯図である。 第27図（ａ）では、601が禁制帯幅Eg4′のｎ型ａ−Si
1-yCy:H層であることと、光吸収層603のａ−Si:H組成の
領域が第２図より広いこと以外は、第26図（ａ）と同じ
であり、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変化層61
1,612,613の３層からなる増倍領域602の最小禁制帯幅が
Eg2、最大禁制帯幅がEg3、ａ−Si:H〜ａ−Si1-yCy:H層6
03の最小禁制帯幅がEg1、ｐ型ａ−Si:H層604の禁制帯幅
がEg0であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長700nm以下の可視部から紫外部の光に対し
て波長を変化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 （実施例15） 本実施例は、実施例13に示した光電変換装置を、本発
明者らが既に特開昭63−278269号公報に提案した走査回
路，読出し回路上に積層した実施例である。 第28図（ａ）は本発明の実施例の受光部付近の概略的
断面図、第28図（ｂ）は一画素の等価回路図、第28図
（ｃ）は本装置全体の等価回路およびブロック回路図で
ある。 第28図（ａ）において、ｎ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn-層702が
形成され、その中にｐベース領域703、さらにn+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｐベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｐベース領域との間には酸化膜
705を挟んでゲート電極706が形成されている。したがっ
て隣接するｐベース領域703を各々ソース・ドレイン領
域としてｐチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｐベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708、
およびベース電極708′を形成する。 その後、絶縁層709を形成し、続いて電極711を形成
し、画素ごとに分離する。電極711は電極708′と電気的
に接続している。さらにｎ型ａ−Si1-xGex:H層712を形
成して、画素ごとに分離する。 続いて、ａ−Si1-XGeX:H〜ａ−Si1-yCy:Hの組成変化
層721,722,723を形成して増倍領域713を構成する。次に
光吸収層ａ−Si:H〜ａ−Si1-yCy:H組成変化層714を形成
し、ｐ型ａ−Si:H層715を形成し、センサにバイアス電
圧を印加するための透明電極716を形成する。 また、コレクタ電極717が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第28図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｐチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベース電位を与えるための端子735と、ｐチャ
ンネルMOSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッタ電極
738、コレクタ電極739とで表わされる。 第28図（ｃ）は第28図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
図である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、PMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極はそれぞれ配線75
1,751′,751″を介して水平シフトレジスタ（H.S.R）75
2に接続されており、またドレイン電極は水平読出し配
線753を介して出力アンプ757に接続されている。水平読
出し配線753は水平読出し配線の電荷をリセットするた
めのスイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第28図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第28図（ａ）の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍されて、ベ
ース領域703内に蓄積される。 第28図（ｃ）の垂直シフトレジスタから出力される駆
動パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線746,746′,746″にそれぞれとり
出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に負方向のパルスが印加されると１行目の各画素のPM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明の光電
変換装置を用いた場合について説明する。 第29図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1,実施例２に示した本発明の光電
変換装置が用いられる。光電変換部801は信号出力部805
に接続される。信号出力部805において、802は光電変換
部801より発生した信号電荷の蓄積手段、803は前述の信
号電荷を走査する走査手段、804は走査手段803により転
送された信号電荷を増幅・ノイズ補償回路等からなる読
出し手段である。なお、蓄積手段802は蓄積動作を行う
場合には必要となるが、なくてもよい。 以上説明したように、本発明の実施例13〜15に示した
光電変換装置によれば、Eg1なる禁制帯幅を有し光を吸
収する光吸収層と、光を吸収して生じたキャリアを増倍
する最小禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が
連続的に変化したステップバック構造を有する層を一層
或いは複数層積層してなる増倍層とを、電荷注入阻止層
間に狭持するように積層して構成した光電変換装置であ
って、 前記光吸収層の禁制帯幅Eg1を、光吸収層上に積層さ
れた一方の電荷注入層側より連続的に変化させ、増倍層
側で前記増倍層の最大禁制帯幅Eg3とを略等しくしたこ
とで、バンド不整合により生ずる種々の問題が解消さ
れ、増倍層を持たないホトダイオードと同様の高速応答
性が得られると同時に、光吸収層の禁制帯幅Eg1を特に
可視部光から紫外部光に対応する禁制帯幅にすること
で、可視部光から紫外部光に高感度をもたせることがで
きた。 また、ステップバック構造の層数を選択することで、
増幅率が２以上得られ、且つ低雑音とすることができ
る。 また本発明の光電変換装置の構成要素を少なくともSi
原子を含む単結晶から構成すれば、禁制帯幅の容易な制
御性及び低温積層が可能となり、積層により生ずる種々
の問題を解消することができた。 （実施例16） 以下、第30図及び第31図（ａ），（ｂ）を用いて本発
明の第16実施例について説明する。 第30図は、本発明の光電変換装置の第16実施例を示す
概略的縦断面構造図である。 第30図において、401はCr電極、402は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、403はキャリア増倍を行うためのａ−S
i1-XGeX:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、404は光を吸収しキャリアを発生させるための厚さ
約１μｍのａ−Si:H〜ａ−Si1-xGex:Hの組成を変化させ
た光吸収層、405は電子注入を阻止するための厚さ約100
Åのｐ型ａ−Si:Hからなる電荷注入阻止層、406は酸化
インジウムを主体とした透明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、電荷注
入阻止層402,増倍領域403,光吸収層404および電荷注入
阻止層405の非晶質層はプラズマCVD法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層402がSiH4,
GeH4,PH3,H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収
層404がSiH4,GeH4,H2、電荷注入阻止層405がSiH4,B2H6,
H2を用いた。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。光吸収層404は原料ガスの
うちGeH4のガス流量を連続的に変化させて形成してい
る。 第30図に示した第16実施例の光電変換装置のエネルギ
バンド構造は、理想的には第31図（ａ），（ｂ）に示す
ようなものであることが想定される。 第31図（ａ）は第16実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第31図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第31図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層501の
禁制帯幅がEg4、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変
化層511,512,513の３つの層からなる増倍領域502の最小
禁制帯幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ
−Si:H〜ａ−Si1-XGeX:H層503の最大禁制帯幅がEg1、ｐ
型ａ−Si:H層504の禁制帯幅がEg0であることを示してい
る。 また、第31図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第31図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層511,512,513のうちの最大
禁制帯幅がEg3を与える層はＣ組成比ｙが約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。 また、ａ−Si1-xGex:H層501のGe組成比ｘは約0.6であ
り、禁制帯幅Eg4は約1.3eVであった。組成変化層511,51
2,513のうちの最小禁制帯幅Eg2を与える層もａ−Si1-xG
ex:H層であり、Eg2も約1.3eVであった。ａ−Si:H〜ａ−
Si1-XGeX:H層503の最小禁制帯幅を与える層もａ−Si1-X
GeX:Hであった。ａ−Si:H〜ａ−Si1-XGeX:H層503の最大
禁制帯幅Eg1を与える層はａ−Si:Hであり、Eg1は約1.8e
Vであった。ｐ型ａ−Si:H層504の禁制帯幅Eg0も約1.8eV
であった。 さらに光吸収層503の光吸収係数は波長400nmの光に対
して約１×105cm-1以上、波長1000nmの光に対して約２
×104cm-1以上であり赤外部，可視部，紫外部光の吸収
が十分に行えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長1000nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層が３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層の厚さは本実施例では約200Åで
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低く
することができるので望ましい。 また、本実施例では光吸収層の厚さは約１μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また本実施例の非晶質層の原料ガスにはSiH4,B2H6,PH
3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができる。 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質の作成にはプラズマCVD法のほかにECRプ
ラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約1.8〜1.3eVであ
るが、Ge組成比を変化させてEg2を制御し、所望の分光
感度特性が得られるようにすることもできる。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例17） 以下、第32図を用いて本発明の第17実施例について説
明する。 第32図（ａ）（ｂ）は本発明の第17実施例の理想的に
想定されるエネルギバンド構造図である。 第32図（ａ）は、第17実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯図、第32図（ｂ）はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯図である。 第32図（ａ）では、601が禁制制御Eg4′のｎ型ａ−Si
1-yCy:H層であることと、光吸収層603のａ−Si:H組成の
領域が第２図よりも広いこと以外は、第32図（ａ）と同
じであり、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変化層6
11,612,613の３層からなる増倍領域602の最小禁制帯幅
がEg2、最大禁制帯幅がEg3、ａ−Si:H〜ａ−Si1-XGeX:H
層603の最大禁制帯幅がEg1、ｐ型ａ−Si:H層604の禁制
帯幅がEg0であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長1000nm以下の光に対して波長を変化させて
も増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 （実施例18） 本実施例は、実施例16に示した光電変換装置を、本発
明者らが既に特開昭63−278269号公報に提案した走査回
路，読出し回路上に積層した実施例である。 第33図（ａ）は本発明の実施例の受光部付近の概略的
断面図、第33図（ｂ）は一画素の等価回路図、第33図
（ｃ）は本装置全体の等価回路およびブロック回路図で
ある。 第33図（ａ）において、ｎ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn-層702が
形成され、その中にｐベース領域703、さらにn+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｐベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｐベース領域との間には酸化膜
705を挟んでゲート電極706が形成されている。したがっ
て隣接するｐベース領域703を各々ソース・ドレイン領
域としてｐチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｐベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708、
およびベース電極708′を形成する。 その後、絶縁層709を形成し、続いて電極711を形成
し、画素ごとに分離する。電極711は電極708′と電気的
に接続している。さらにｎ型ａ−Si1-xGex:H層712を形
成して、画素ごとに分離する。 続いて、ａ−Si1-XGeX:H〜ａ−Si1-yCy:Hの組成変化
層721,722,723を形成して増倍領域713を構成する。次に
光吸収層ａ−Si:H〜ａ−Si1-XGeX:H組成変化層714を形
成し、ｐ型ａ−Si:H層715を形成し、センサにバイアス
電圧を印加するための透明電極716を形成する。 また、コレクタ電極717が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第33図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｐチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベース電位を与えるための端子735と、ｐチャ
ンネルMOSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッタ電極
738、コレクタ電極739とで表わされる。 第33図（ｃ）は第33図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、PMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極それぞれ配線751,7
51′,751″を介して水平シフトレジスタ（H.S.R）752に
接続されており、またドレイン電極は水平読出し配線75
3を介して出力アンプ757に接続されている。水平読出し
配線753は水平読出し配線の電荷をリセットするための
スイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第33図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第33図（ａ）の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍されて、ベ
ース領域703内に蓄積される。 第33図（ｃ）の垂直シフトレジスタから出力される駆
動パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線746,746′,746″にそれぞれとり
出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に負方向のパルスが印加されると１行目の各画素のPM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明の光電
変換装置を用いた場合について説明する。 第34図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1,実施例２に示した本発明の光電
変換装置が用いられる。光電変換部801は信号出力部805
に接続される。信号出力部805において、802は光電変換
部801より発生した信号電荷の蓄積手段、803は前述の信
号電荷を走査する走査手段、804は走査手段803により転
送された信号電荷を増幅・ノイズ補償回路等からなる読
出し手段である。なお、蓄積手段802は蓄積動作を行う
場合には必要となるが、なくてもよい。 以上説明したように、本発明の実施例16〜18に示した
光電変換装置によれば、Eg1なる禁制帯幅を有し光を吸
収する光吸収層と、光を吸収して生じたキャリアを増倍
する最小禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が
連続的に変化したステップバック構造を有する層を一層
或いは複数層積層してなる増倍層とを、電荷注入阻止層
間に狭持するように積層して構成した光電変換装置であ
って、 前記光吸収層の禁制帯幅Eg1を、光吸収層上に積層さ
れた一方の電荷注入層側より連続的に変化させ、増倍層
側で前記増倍層の最小禁制帯幅Eg2とを略等しくしたこ
とで、バンド不整合により生ずる種々の問題が解消さ
れ、増倍層を持たないホトダイオードと同様の高速応答
性が得られると同時に光吸収層の禁制帯幅Eg1を特に赤
外部から紫外部光に対応する禁制帯幅にすることで、赤
外部光から紫外部光に高感度をもたせることができた。 また、ステップバック構造の層数を選択することで、
増倍率が２以上得られ、且つ低雑音とすることができ
る。 また、本発明の光電変換装置の構成要素を少なくとも
Si原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができた。 （実施例19） 以下、第35図及び第36図（ａ），（ｂ）を用いて本発
明の第19実施例について説明する。 第35図は、本発明の光電変換装置の第19実施例の光電
変換部を示す概略的縦断面構造図である。 第35図において、401はAl電極、402は電子注入を阻止
する機能を持つ基体となるｎ型Ｃ−Si基板、403はキャ
リア増倍を行うためのａ−Si1-XGeX:H〜ａ−Si1-yCy:H
の組成を変化させた増倍領域、404は光を吸収しキャリ
アを発生させるための厚さ約２μｍのａ−Si:Hからなる
光吸収層、405は電子注入を阻止するための厚さ約100Å
のｐ型ａ−Si:Hからなる電荷注入阻止層、406は酸化イ
ンジウムを主体とした透明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、増倍領
域403,光吸収層404および電荷注入阻止層405の非晶質層
はプラズマCVD法で作成した。非晶質層作成の際の原料
ガスは、増倍領域403がSiH4,GeH4,CH4,H2、光吸収層404
がSiH4,H2、電荷注入阻止層405がSiH4,B2H6,H2を用い
た。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。 第35図に示した第19実施例の光電変換装置のエネルギ
バンド構造は、理想的には第36図（ａ），（ｂ）に示す
ようなものであることが想定される。 第36図（ａ）は第19実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第38図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第36図（ａ）（ｂ）は、ｎ型Ｃ−Si基板501の禁制帯
幅がEg4、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変化層51
1,512,513の３つの層からなる増倍領域502の最小禁制帯
幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ−Si:H
層503の禁制帯幅がEg1、ｐ型ａ−Si:H層504の禁制帯幅
がEg0であることを示している。 また、第36図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第36図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほとんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層511,512,513のうちの最大
禁制帯幅Eg3を与える層はＣ組成比ｙが約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。 また、組成変化層511,512,513のうちの最小禁制帯幅E
g2を与える層はGe組成比ｘが0.6のａ−Si1-XGeX:H層で
あり、Eg2は約1.3eVであった。503,504のａ−Si:H層の
禁制帯幅Eg1,Eg0はともに約1.8eVであった。 さらに光吸収層503の光吸収係数は波長400nmの光に対
して約１×105cm-1以上、波長700nmの光に対して約５×
103cm-1以上であり、可視部光の吸収が十分に行えてい
る。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長700nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層が３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層の厚さは本実施例では約200Åで
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低く
することができるので望ましい。 また、本実施例では光吸収層の厚さは約２μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また、本実施例の非晶質層の原料ガスにはSiH4,B2H6,
PH3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができる。 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質の作成にはプラズマCVD法のほかにECRプ
ラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約1.8eVであるが、
H2ガス流量を変化させてEg2を制御し、所望の分光感度
特性が得られるようにすることもできる。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例20） 以下、第37図を用いて本発明の第20実施例について説
明する。 第37図は、本発明の光電変換装置の第20実施例の光電
変換部を示す概略的縦断面構造図である。 第37図において、602が減圧CVD法により作成した電子
注入を阻止する機能を有するｎ型ポリSi層であること以
外は第35図と同じであり、601がAl電極、603がキャリア
増倍を行うための、ａ−Si1-XGeX:H〜ａ−Si1-yCy:Hの
組成を変化させた層611,612,613の３層からなる増倍領
域、604が光を吸収しキャリアを発生させるための厚さ
約２μｍのａ−Si:Hからなる光吸収層、605が電子注入
を阻止するための厚さ約100Åのｐ型ａ−Si:Hからなる
電荷注入阻止層、606が酸化インジウムを主体とした透
明電極である。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長400nm以下の紫外部光に対して波長を変化
させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約
0.1nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 次に、本発明の光電変換装置の全体構造及び動作につ
いて説明する。 以下に説明する実施例は、実施例19に示した光電変換
部を、本発明者らが既に特開昭63−278269号公報に提案
した走査回路，読出し回路上に積層した実施例である。 第38図（ａ）は本発明の光電変換装置の一実施例の受
光部付近の概略的断面図、第38図（ｂ）は一画素の等価
回路図、第38図（ｃ）は本装置全体の等価回路およびブ
ロック回路図である。 第38図（ａ）において、ｐ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるp-層702が
形成され、その中にｎベース領域703、さらにp+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｎベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｎベース領域との間には酸化膜
705を挟んでゲート電極706が形成されている。したがっ
て隣接するｎベース領域703を各々ソース・ドレイン領
域としてｎチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｎベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708を
形成する。 その後、絶縁層709を形成し、続いて、ａ−Si1-xGex:
H〜ａ−Si1-yCy:Hの組成変化層721,722,723を形成して
増倍領域710を構成する。次に光吸収層ａ−Si:H層711を
形成し、ｐ型ａ−Si:H層712を形成し、センサにバイア
ス電圧を印加するための透明電極713を形成する。 また、コレクタ電極714が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第38図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｎチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベースに電位を与えるための端子735と、ｎチ
ャンネルMOSトランジスタ732およびキャパシタ733を駆
動するための端子736と、センサ電極737と、エミッタ電
極738、コレクタ電極739とで表わされる。 第38図（ｃ）は第38図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
図である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、nMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極はそれぞれ配線75
1,751′,751″を介して水平シフトレジスタ（H.S.R）75
2に接続されており、またドレイン電極は水平読出し配
線753を介して出力アンプ757に接続されている。水平読
出し配線753は水平読出し配線の電荷をリセットするた
めのスイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第38図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第38図（ａ）の光吸収層711で入射された光が吸収さ
れ、発生したキャリアが増倍領域710で増倍されて、ベ
ース領域703内に蓄積される。 第38図（ｃ）の垂直シフトレジスタから出力される負
方向の駆動パルスが駆動配線743に現われると、キャパ
シタを介してベース電位が下降し、１行目の画素から光
量に応じた信号電荷が垂直配線746,746′,746″にそれ
ぞれとり出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に正方向のパルスが印加されると１行目の各画素のnM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明の光電
変換装置を用いた場合について説明する。 第39図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1,実施例２に示した本発明の光電
変換装置が用いられる。光電変換部801は信号出力部805
に接続される。信号出力部805において、802は光電変換
部801より発生した信号電荷の蓄積手段、803は前述の信
号電荷を走査する走査手段、804は走査手段803により転
送された信号電荷を増幅・ノイズ補償回路等からなる読
出し手段である。なお、蓄積手段802は蓄積動作を行う
場合には必要となるが、なくてもよい。 以上説明したように、本発明の実施例19,20で示した
光電変換装置によれば、複数の光電変換部と、前記光電
変換部より発生した電気的信号を蓄積する蓄積手段、前
記光電変換部より発生した電気的信号を走査するための
走査手段、前記光電変換部より発生した電気的信号を読
出すための読出し手段の内、少なくとも一つの手段を有
する信号出力部とを有する光電変換装置において、 光を吸収する光吸収層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Eg2、最大禁制帯幅Eg3なる禁
制帯幅が連続的に変化したステップバック構造を一層或
いは複数層積層してなる増倍層とを、光吸収層上に積層
した電荷注入阻止層と前記信号出力部を形成した電荷注
入阻止機能持つ基体との間に狭持することで、前記光電
変換部を構成することにより、増倍層側の電荷注入阻止
機能を持つ基体は、予めパターニング形成された状態と
なり、改めて反応性イオンエッチング等で素子間分離す
る必要がなくなった。したがって、反応性イオンエッチ
ング等で生ずるプロセス上の問題が解決され、素子間分
離に伴う暗電流のリーク増加等を迎え、高速応答性に優
れ、且つ低雑音、高感度で、種々の成長光に対応できる
大面積化が容易な光電変換装置を提供することができ
た。 （実施例21） 以下、第40図及び第41図（ａ），（ｂ）を用いて本発
明の第１実施例について説明する。 第40図は、本発明の光電変換装置の第21実施例を示す
概略的縦断面構造図である。 第40図において、401はCr電極、402は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、403はキャリア増倍を行うためのａ−S
i1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、404は光を吸収しキャリアを発生させるための厚さ
約２μｍのａ−Si:Hからなる光吸収層、405は電子注入
を阻止するための厚さ約100Åのｐ型ａ−Si:Hからなる
電荷注入阻止層、406は酸化インジウムを主体とした透
明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、電荷注
入阻止層402,増倍領域403,光吸収層404および電荷注入
阻止層405の非晶質層はプラズマCVD法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層402がSiH4,
GeH4,PH3,H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収
層404がSiH4,H2、電荷注入阻止層405がSiH4,B2H6,H2を
用いた。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。 第40図に示した第21実施例の光電変換装置のエネルギ
バンド構造は、理想的には第41図（ａ），（ｂ）に示す
ようなものであることが想定される。 第41図（ａ）は第21実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第41図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第41図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層501の
禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変
化層511,512,513の３つの層からなる増倍領域502の最小
禁制帯幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ
−Si:Hからなる光吸収層503の禁制帯幅がEg1、ｐ型ａ−
Si:H層504の禁制帯幅がEg0であることを示している。 また、第41図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第41図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層511,512,513のうちの最大
禁制帯幅がEg3を与える層はＣ組成比ｙが約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。 また、ａ−Si1-xGex:H層501のGe組成比ｘは約0.6であ
り、禁制帯幅Eg4は約1.3eVであった。組成変化層511,51
2,513のうちの最小禁制帯幅Eg2を与える層もａ−Si1-xG
ex:H層であり、Eg2も約1.3eVであった。503,504のａ−S
i:H層の禁制帯幅Eg1,Eg0はともに約1.8eVであった。 さらに光吸収層503の光吸収係数は波長400nmの光に対
して約１×105cm-1以上、波長700nmの光に対して約５×
103cm-1以上であり、可視部光の吸収が十分に行えてい
る。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長700nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層の３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層（ステップバック層）の厚さは本
実施例では約200Åであるが、キャリアが再結合せずに
実行できる範囲内の厚さであればよい。ただし、薄い方
が印加バイアスを低くすることができるので望ましい。 また、本実施例では光吸収層の厚さは約２μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また、本実施例の非晶質層の原料ガスにはSiH4,B2H6,
PH3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができる。 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質層の作成にはプラズマCVD法のほかにECR
プラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶性材料を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約1.8eVであるが、
H2ガス流量を変化させてEg2を制御し、所望の分光感度
特性が得られるようにすることもできる。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例22） 以下、第42図を用いて本発明の第22実施例について説
明する。 第42図（ａ）（ｂ）は本発明の第22実施例の理想的に
想定されるエネルギバンド構造図である。 第42図（ａ）は第22実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第44図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第42図（ａ）では、601が禁制帯幅Eg4′のｎ型ａ−Si
1-yCy:H層であることと、604が禁制帯幅Eg0′のｐ型ａ
−Si1-yCy:H層であること以外は、第３図（ａ）と同じ
であり、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変化層61
1,612,613の３層からなる増倍領域602の最小禁制帯幅が
Eg2、最大禁制帯幅Eg3、ａ−Si:H層603の禁制帯幅がEg1
であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長700nm以下の光に対して波長を変化させて
も増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約
0.1nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例23） 本実施例は、実施例21に示した光電変換装置を、本発
明者らが既に特開昭63−278269号公報に提案した走査回
路，読出し回路上に積層した実施例である。 第43図（ａ）は本発明の実施例の受光部付近の概略的
断面図、第43図（ｂ）は一画素の等価回路図、第43図
（ｃ）は本装置全体の等価回路およびブロック回路図で
ある。 第43図（ａ）において、ｎ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn-層702が
形成され、その中にｐベース領域703、さらにn+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｐベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｐベース領域との間には酸化膜
705を挟んでゲート電極706が形成されている。したがっ
て隣接するｐベース領域703を各々ソース・ドレイン領
域としてｐチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｐベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708、
およびベース電極708′を形成する。 その後、絶縁層709を形成し、続いて電極711を形成
し、画素ごとに分離する。電極711は電極708′と電気的
に接続している。さらにｎ型ａ−Si1-xGex:H層712を形
成して、画素ごとに分離する。 続いて、ａ−Si1-xGex:H〜ａ−Si1-yCy:Hの組成変化
層721,722,723を形成して増倍領域713を構成する。次に
光吸収層ａ−Si:H層714を形成し、ｐ型ａ−Si:H層715を
形成し、センサにバイアス電圧を印加するための透明電
極716を形成する。 また、コレクタ電極717が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第43図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｐチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベース電位を与えるための端子735と、ｐチャ
ンネルMOSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッタ電極
738、コレクタ電極739とで表わされる。 第43図（ｃ）は第43図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、PMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極はそれぞれ配線75
1,751′,751″を介して水平シフトレジスタ（H.S.R）75
2に接続されており、またドレイン電極は水平読出し配
線753を介して出力アンプ757に接続されている。水平読
出し配線753は水平読出し配線の電荷をリセットするた
めのスイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第43図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第43図（ａ）の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍されて、ベ
ース領域703内に蓄積される。 第43図（ｃ）の垂直シフトレジスタから出力される駆
動パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線746,746′,746″にそれぞれとり
出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に負方向のパレスが印加されると一行目の各画素のPM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明に係る
光電変換装置を用いた場合について説明する。 第44図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例21、実施例22に示した本発明の光
電変換装置が用いられる。光電変換部801は信号出力部8
05に接続される。信号出力部805において、802は光電変
換部801より発生した信号電荷の蓄積手段、803は前述の
信号電荷を走査する走査手段、804は走査手段803により
転送された信号電荷を増幅・ノイズ補償回路等からなる
読み出し手段である。なお、蓄積手段802は蓄積動作を
行う場合には必要となるが、なくてもよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例24） 本実施例は、Eg1なる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的に
変化したステップバック構造を有する層を一層或いは複
数層積層してなる増倍層とを、電荷注入阻止層間に狭持
するように積層して構成するとともに、前記光吸収層の
禁制帯幅Eg1と前記増倍層の最大禁制帯幅Eg3とを略等し
くしたものである。 本実施例では、光吸収層の禁制帯幅Eg1と増倍層の最
大禁制帯幅Eg3との略等しくすることにより、光吸収
層、増倍層間のバンド不整合、及びそれにより生ずる種
々の問題を解消し、界面準位の生成等による光吸収層に
てキャリアの走行性に対する障害等から生ずる高速応答
性の低下を防ぎ、高速応答性を達成し、増倍層を持たな
いホトダイオードと同様の高速応答性が得られると同時
に光吸収層の禁制帯幅Eg1を特に紫外部光に対応する禁
制帯幅にすることで、紫外部光に対し高感度とすること
ができる。また、本実施例では、ステップバック構造の
層数を選択することで、増幅率が２以上得られ、且つ低
雑音とすることができる。 また本実施例の光電変換装置の構成要素を少なくとも
Si原子を含む非単結晶性材料から構成すれば、禁制帯幅
の容易な制御性及び低温積層が可能となり、積層により
生ずる種々の問題を解消することができる。 以下、第45図及び第46図（ａ），（ｂ）を用いて本発
明の第24実施例について説明する。 なお、本実施例は、光吸収層の禁制帯幅Eg1と増倍層
の最大禁制帯幅Eg3とを略等しくすることを除き実施例
１と同様であって説明が重複するため、説明の一部につ
いては省略している。 第45図は、本発明の光電変換装置の第24実施例を示す
概略的縦断面構造図である。 第45図において、901はCr電極、902は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、903はキャリア増倍を行うためのａ−S
i1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、904は光を吸収しキャリアを発生させるための厚さ
約１μｍのａ−Si1-yCy:Hからなる光吸収層、905は電子
注入を阻止するための厚さ約100Åのｐ型ａ−Si1-yCy:H
からなる電荷注入阻止層、906は酸化インジウムを主体
とした透明電極である。 Cr電極901及び透明電極906はEB蒸着で作成し、電荷注
入阻止層902,増倍領域903,光吸収層904および電荷注入
阻止層905の非晶質層はプラズマCVD法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層902がSiH4,
GeH4,PH3,H2、増倍領域903がSiH4,GeH4,CH4,H2、光吸収
層904がSiH4,CH4,H2、電荷注入阻止層905がSiH4,CH4,B2
H6,H2、を用いた。 増倍領域903は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層911,912,913
の３つの層から成っている。 第45図に示した第24実施例の光電変換装置のエネルギ
バンド構造は、理想的には第46図（ａ），（ｂ）に示す
ようなものであることが想定される。 第46図（ａ）は第24実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第８図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第46図（ａ），（ｂ）は、ｎ型ａ−Si1-xGex:H層1001
の禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成
変化層1011,1012,1013の３つの層からなる増倍領域1002
の最小禁制帯幅がEg2、増倍領域1002の最大禁制帯幅がE
g3、ａ−Si1-yCy:H層1003の禁制帯幅がEg1、ｐ型ａ−Si
1-yCy:H層1004の禁制帯幅がEg0であることを示してい
る。 また、第46図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第46図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成したａ−Si1-yCy:H層1004,1003のＣ組成比
ｙは約0.4であり、禁制帯幅Eg1,Eg0はともに約2.3eVで
あった。組成変化層1011,1012,1013のうちの最大禁制帯
幅Eg3を与える層もａ−Si1-yCy:Hであり、Eg3も約2.3eV
であった。 また、ａ−Si1-xGex:H層1001のGe組成比ｘは約0.6で
あり、禁制帯幅Eg4は約1.3eVであった。組成変化層101
1,1012,1013のうちの最小禁制帯幅Eg2を与える層もａ−
Si1-xGex:H層であり、Eg2も約1.3eVであった。 さらに光吸収層1003の光吸収係数は波長540nmの光に
対して約１×103cm-1、波長350nmの光に対して約３×10
4cm-1以上であり、紫外部光の吸収が十分に行えてい
る。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長400nm以下の紫外部光に対して、波長を変
化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1002のないpin型光電
変換装置と同等であり、高速であった。 本実施例では光吸収層の厚さは約１μｍとしたが、入
射光が光吸収層を通過して増倍層まで達しない厚さがあ
ればよい。この厚さは光吸収係数により決められる。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 光吸収層の禁制帯幅Eg2はここでは約2.3eVであるが、
Ｃ組成比を変化させてEg2を制御し、所望の分光感度特
性が得られるようにすることもできる。 （実施例25） 以下、第47図を用いて本発明の第25実施例について説
明する。 第47図（ａ），（ｂ）は本発明の第25実施例の理想的
に想定されるエネルギバンド構造図である。 第47図（ａ）は第25実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第47図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第47図（ａ）では、1101が禁制制御Eg4′のｎ型ａ−S
i1-yCy:H層であること以外は、第46図（ａ）と同じであ
り、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変化層1111,11
12,1113の３層からなる増倍領域1102の最小禁制帯幅がE
g2、最大禁制帯幅がEg3、ａ−Si1-yCy:H層1103の禁制帯
幅がEg1、ｐ型ａ−Si1-yCy:H層1104の禁制帯幅がEg0で
あることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長400nm以下の紫外部光に対して、波長を変
化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約
0.1nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1102のないpin型光電
変換装置と同等であり、高速であった。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例26） 本実施例は、実施例23と同様に、実施例24に示した光
電変換装置を、本発明者らが既に特開昭63−278269号公
報に提案した走査回路、読出し回路上に積層したもので
ある。 なお、光電変換装置の構成は、第43図（ａ）の光吸収
層たるａ−Si:H層714を光吸収層たるａ−Si1-yCy:H層と
し、ｐ型ａ−Si:H715をｐ型ａ−Si1-yCy:H層としたこと
を除いて同じであり、その動作についても同様なので説
明を省略する。 また、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
いことは実施例23と同様である。 （実施例27） 本実施例は、Eg1なる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的に
変化したステップバック構造を有する層を一層或いは複
数層積層してなる増倍層とを、電荷注入阻止層間に狭持
するように積層して構成するとともに、前記光吸収層の
禁制帯幅Eg1と前記増倍層の最小禁制帯幅Eg2とを略等し
くものである。 本実施例では、光吸収層の禁制帯幅Eg1と増倍層の最
小禁制帯幅Eg2との略等しくすることにより、光吸収
層、増倍層間のバンド不整合、及びそれにより生ずる種
々の問題を解消し、界面準位の生成等による光吸収層に
てキャリアの走行性に対する障害等から生ずる高速応答
性の低下を防ぎ、高速応答性を達成し、増倍層を持たな
いフォトダイオードと同様の高速応答性が得られると同
時に光吸収層の禁制帯幅Eg1を特に赤外部光に対応する
禁制帯幅にすることで、赤外部光に高感度をもたせるこ
とができる。 また、本実施例では、ステップバック構造の層数を選
択することで、増幅率が２以上得られ、且つ低雑音とす
ることができる。 また、本実施例の光電変換装置の構成要素を少なくと
もSi原子を含む非単結晶性材料から構成すれば、禁制帯
幅の容易な制御性及び低温積層が可能となり、積層によ
り生ずる種々の問題を解消することができる。 以下、第48図及び第49図（ａ），（ｂ）を用いて本発
明の第27実施例について説明する。 なお、本実施例は、光吸収層の禁制帯幅Eg1と増倍層
の最小禁制帯幅Eg2とを略等しくすることを除き実施例2
1と同様であって説明が重複するため、説明の一部につ
いては省略している。 第48図は、本発明の光電変換装置の第７実施例を示す
概略的縦断面構造図である。 第48図において、1201はCr電極、1202は正孔注入を阻
止するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからな
る電荷注入阻止層、1203はキャリア増倍を行うためのａ
−Si1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍
領域、1204は光を吸収しキャリアを発生させるための厚
さ約１μｍのａ−Si1-xGex:Hからなる光吸収層、1205は
電子注入を阻止するための厚さ約100Åのｐ型ａ−Si1-x
Gex:Hからなる電荷注入阻止層、1206は酸化インジウム
を主体とした透明電極である。 Cr電極1201及び透明電極1206はEB蒸着で作成し、電荷
注入阻止層1202,増倍領域1203,光吸収層1204および電荷
注入阻止層1205の非晶質層はプラズマCVD法で作成し
た。非晶質層作成の際の原料ガスは、電荷注入阻止層12
02がSiH4,GeH4,PH3,H2、増倍領域1203がSiH4,GeH4,CH4,
H2、光吸収層1204がSiH4,GeH4,H2、電荷注入阻止層1205
がSiH4,GeH4,B2H6,H2を用いた。 増倍領域1203は原料ガスのうちCH4とGeH4のガス流量
を連続的に変化させた厚さ200Åの組成変化層1211,121
2,1213の３つの層から成っている。 第48図に示した第27実施例の光電変換装置のエネルギ
バンド構造は、理想的には第49図（ａ），（ｂ）に示す
ようなものであることが想定される。 第49図（ａ）は第27実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第51図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第49図（ａ），（ｂ）は、ｎ型ａ−Si1-xGex:H層1301
の禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成
変化層1311,1312,1313の３つの層からなる増倍領域1302
の最小禁制帯幅がEg2、増倍領域1302の最大禁制帯幅がE
g3、ａ−Si1-xGex:H層1303の禁制帯幅がEg1、ｐ型ａ−S
i1-xGex:H層1304の禁制帯幅がEg0であることを示してい
る。 また、第49図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第49図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層1311,1312,1313のうちの最
大禁制帯幅Eg3を与える層はＣ組成比ｙが約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。 また、ａ−Si1-xGex:H層1301,1303,1304のGe組成比ｘ
は約0.6であり、禁制帯幅Eg4,Eg1,Eg0は約1.3eVであっ
た。組成変化層1311,1312,1313のうちの最小禁制帯幅Eg
2を与える層もａ−Si1-xGex:H層であり、Eg2も約1.3eV
であった。 さらに光吸収層1303の光吸収係数は波長800nmの光に
対して約１×105cm-1、波長1000nmの光に対して約２×1
04cm-1以上であり、赤外部光の吸収が十分に行える。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長1000nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
0nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1302のないpin型光電
変換装置と同等であり、高速であった。 本実施例では光吸収層の厚さは約１μｍとしたが、入
射光が光吸収層を通過して増倍層まで達しない厚さがあ
ればよい。この厚さは光吸収係数により決められる。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 光吸収層の禁制帯幅Eg2はここでは約1.3eVであるが、
Ge組成比を変化させてEg2を制御し、所望の分光感度特
性が得られるようにすることもできる。 （実施例28） 以下、第50図を用いて本発明の第28実施例について説
明する。 第50図（ａ）（ｂ）は本発明の第28実施例の理想的に
想定されるエネルギバンド構造図である。 第50図（ａ）は第28実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第50図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第50図（ａ）では、1401が禁制帯幅Eg4′のｎ型ａ−S
i1-yCy:H層であること以外は、第49図（ａ）と同じであ
り、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変化層1411,14
12,1413の３層からなる増倍領域1402の最小禁制帯幅がE
g2、最大禁制帯幅がEg3、ａ−Si1-xGex:H層1403の禁制
帯幅がEg1、ｐ型ａ−Si1-xGex:H層1404の禁制帯幅がEg0
であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長1000nm以下の赤外部光に対して、波長を変
化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
0nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1402のないpin型光電
変換装置と同等であり、高速であった。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例29） 本実施例は、実施例23と同様に、実施例27に示した光
電変換装置を、本発明者らが既に特開昭63−278269号公
報に提案した走査回路、読出し回路上に積層した実施例
である。なお、光電変換装置の構成は、第43図（ａ）の
光吸収層たるａ−Si:H層714を光吸収層たるａ−Si1-xGe
x:H層とし、ｐ型ａ−Si:H715をｐ型ａ−Si1-xGex:H層と
したことを除いて同じであり、その動作についても同様
なので説明を省略する。 また、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
いことは実施例23と同様である。 （実施例30） 本実施例は、Eg1なる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的に
変化したステップバック構造を有する層を一層或いは複
数層積層してなる増倍層とを、電荷注入阻止層間に狭持
するように積層して構成するとともに、前記光吸収層の
禁制帯幅Eg1を、光吸収層上に積層された一方の電荷注
入層側より連続的に変化させ、増倍層側で前記増倍層の
最大禁制帯幅Eg3とを略等しくなるようにしたものであ
る。 本実施例では、光吸収層の禁制帯幅Eg1を、光吸収層
上に積層された一方の電荷注入層側より連続的に変化さ
せ、増倍層側で前記増倍層の最大禁制帯幅Eg3と略等し
くすることにより、光吸収層、増倍層間のバンド不整
合、及びそれにより生ずる種々の問題を解消し、界面準
位の生成等による光吸収層にてキャリアの走行性に対す
る障害等から生ずる高速応答性の低下を防ぎ、高速応答
性を達成し、増倍層を持たないホトダイオードと同様の
高速応答性が得られると同時に、光吸収層の禁制帯幅Eg
1を特に可視部光から紫外部光に対応する禁制帯幅にす
ることで、可視部光から紫外部光に高感度をもたせるこ
とができる。 また、本実施例では、ステップバック構造の層数を選
択することで、増幅率が２以上得られ、且つ低雑音とす
ることができる。 また本実施例の光電変換装置の構成要素を少なくとも
Si原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。 以下、第51図及び第52図（ａ），（ｂ）を用いて本発
明の第30実施例について説明する。 なお、本実施例は、光吸収層の禁制帯幅Eg1を、光吸
収層上に積層された一方の電荷注入層側より連続的に変
化させ、増倍層側で前記増倍層の最大禁制帯幅Eg3とを
略等しくなるようにしたことを除き実施例21と同様であ
って説明が重複するため、説明の一部については省略し
ている。 第51図は、本発明の光電変換装置の第30実施例を示す
概略的縦断面構造図である。 第51図において、1501はCr電極、1502は正孔注入を阻
止するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからな
る電荷注入阻止層、1503はキャリア増倍を行うためのａ
−Si1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍
領域、1504は光を吸収しキャリアを発生させるための厚
さ約２μｍのａ−Si:H〜ａ−Si1-yCy:Hの組成を変化さ
せた光吸収層、1505は電子注入を阻止するための厚さ約
100Åのｐ型ａ−Si:Hからなる電荷注入阻止層、1506は
酸化インジウムを主体とした透明電極である。 Cr電極1501及び透明電極1506はEB蒸着で作成し、電荷
注入阻止層1502,増倍領域1503,光吸収層1504および電荷
注入阻止層1505の非晶質層はプラズマCVD法で作成し
た。非晶質層作成の際の原料ガスは、電荷注入阻止層15
02がSiH4,GeH4,PH3,H2、増倍領域1503がSiH4,GeH4,CH4,
H2、光吸収層1504がSiH4,CH4,H2、電荷注入阻止層1505
がSiH4,B2H6,H2を用いた。 増倍領域1503は原料ガスのうちCH4とGeH4のガス流量
を連続的に変化させた厚さ200Åの組成変化層1511,151
2,1513の３つの層から成っている。光吸収層1504は原料
ガスのうちCH4のガス流量を連続的に変化させて形成し
ている。 第51図に示した第30実施例の光電変換装置のエネルギ
バンド構造は、理想的には第52図（ａ），（ｂ）に示す
ようなものであることが想定される。 第52図（ａ）は第30実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第54図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第52図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層1601の
禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変
化層1611,1612,1613の３つの層からなる増倍領域1602の
最小禁制帯幅がEg2、増倍領域1602の最大禁制帯幅がEg
3、ａ−Si:H〜ａ−Si1-yCy:H層1603の最小禁制帯幅がEg
1、ｐ型ａ−Si:H層1604の禁制帯幅がEg0であることを示
している。 また、第52図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第52図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層1611,1612,1613のうちの最
大禁制帯幅Eg3を与える層はＣ組成比ｙは約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。ａ−Si:H〜ａ
−Si1-yCy:H層1603の最大禁制帯幅を与える層もａ−Si
1-yCy:Hであった。 また、ａ−Si1-xGex:H層1601のGe組成比ｘは約0.6で
あり、禁制帯幅Eg4は約1.3eVであった。組成変化層161
1,1612,1613のうちの最小禁制帯幅Eg2を与える層もａ−
Si1-xGex:H層であり、Eg2も約1.3eVであった。ａ−Si:H
〜ａ−Si1-yCy:H層1603の最小禁制帯幅Eg1を与える層は
ａ−Si:Hであり、Eg1は約1.8eVであった。ｐ型ａ−Si:H
層1604の禁制帯幅Eg0も約1.8eVであった。 さらに光吸収層1603の光吸収係数は波長700nmの光に
対して約６×103cm-1、波長350nmの光に対して約３×10
4cm-1以上であり、可視部から紫外部光の吸収が十分に
行えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長700nm以下の可視から紫外部の光に対し
て、波長を変化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1602のないpin型光電
変換装置と同等であり、高速であった。 本実施例では光吸収層の厚さは約２μｍとしたが、入
射光が光吸収層を通過して増倍層まで達しない厚さがあ
ればよい。この厚さは光吸収係数により決められる。 光吸収層の禁制帯幅Eg2はここでは約1.8〜2.3eVであ
るが、Ｃ組成比を変化させてEg2を制御し、所望の分光
感度特性が得られるようにすることもできる。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例31） 以下、第53図を用いて本発明の第31実施例について説
明する。 第53図（ａ）（ｂ）は本発明の第31実施例の理想的に
想定されるエネルギバンド構造図である。 第53図（ａ）は第11実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第55図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第53図（ａ）では、1701が禁制帯幅Eg4′のｎ型ａ−S
i1-yCy:H層であることと、光吸収層1703のａ−Si:H組成
の領域が第52図よりも広いこと以外は、第52図（ａ）と
同じであり、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変化
層1711,1712,1713の３層からなる増倍領域1702の最小禁
制帯幅がEg2、最大禁制帯幅がEg3、ａ−Si:H〜ａ−Si
1-yCy:H層1703の最小禁制帯幅がEg1、ｐ型ａ−Si:H層17
04の禁制帯幅がEg0であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長700nm以下の可視部から紫外部の光に対し
て波長を変化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1702のないpin型光電
変換装置と同等であり、高速であった。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例32） 本実施例は、実施例22と同様に、実施例30に示した光
電変換装置を、本発明者らが既に特開昭63−278269号公
報に提案した走査回路、読出し回路上に積層したもので
ある。 なお、光電変換装置の構成は、第43図（ａ）の光吸収
層たるａ−Si:H層714を光吸収層たるａ−Si:H〜ａ−Si
1-yCy:H組成変化層としたことを除いて同じであり、そ
の動作についても同様なので説明を省略する。 また、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
いことは実施例３と同様である。 （実施例33） 本実施例は、Eg1なる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的に
変化したステップバック構造を有する層を一層或いは複
数層積層してなる増倍層とを、電荷注入阻止層間に狭持
するように積層して構成するとともに、前記光吸収層の
禁制帯幅Eg1を、光吸収層上に積層された一方の電荷注
入層側より連続的に変化させ、増倍層側で前記増倍層の
最小禁制帯幅Eg2とを略等しくなるようにしたものであ
る。 本実施例では、光吸収層の禁制帯幅Eg1を、光吸収層
上に積層された一方の電荷注入層より連続的に変化さ
せ、増倍層側で前記増倍層の最小帯幅Eg2と略等しくす
ることにより、光吸収層、増倍層間のバンド不整合、及
びそれにより生ずる種々の問題を解消し、界面準位の生
成等による光吸収層にてキャリアの走行性に対する障害
等から生ずる高速応答性の低下を防ぎ、高速応答性を達
成し、増倍層を持たないフォトダイオードと同様の高速
応答性が得られると同時に、光吸収層の禁制帯幅Eg1
を、特に赤外部光から紫外部光に対応する禁制帯幅にす
ることで、赤外部光から紫外部光に高感度をもたせるこ
とができる。 また、本実施例ではステップバック構造の層数を選択
することで、増幅率が２以上得られ、且つ低雑音とする
ことができる。 また本実施例の光電変換装置の構成要素を少なくとも
Si原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。 以下、第54図及び第55図（ａ），（ｂ）を用いて本発
明の第33実施例について説明する。 なお、本実施例は、光吸収層の禁制帯幅Eg1を、光吸
収層上に積層された一方の電荷注入層側より連続的に変
化させ、増倍層側で前記増倍層の最小禁制帯幅Eg2と略
等しくなるようにすることを除き実施例21と同様であっ
て説明が重複するため、説明の一部については省略する
ものとする。 第54図は、本発明の光電変換装置の第33実施例を示す
概略的縦断面構造図である。 第54図において、1801はCr電極、1802は正孔注入を阻
止するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからな
る電荷注入阻止層、1803はキャリア増倍を行うためのａ
−Si1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍
領域、1804は光を吸収しキャリアを発生させるための厚
さ約１μｍのａ−Si:H〜ａ−Si1-xGex:Hの組成を変化さ
せた光吸収層、1805は電荷注入を阻止するための厚さ約
100Åのｐ型ａ−Si:Hからなる電荷注入阻止層、1806は
酸化インジウムを主体とした透明電極である。 Cr電極1801及び透明電極1806はEB蒸着で作成し、電荷
注入阻止層1802、増倍領域1803、光吸収層1804および電
荷注入阻止層1805の非晶質層はプラズマCVD法で作成し
た。非晶質層作成の際の原料ガスは、電荷注入阻止層18
02がSiH4,GeH4,PH3,H2、増倍領域1803がSiH4,GeH4,CH4,
H2、光吸収層1804がSiH4,GeH4,H2、電荷注入阻止層1805
がSiH4,B2H6,H2を用いた。 増倍領域1803は原料ガスのうちCH4とGeH4のガス流量
を連続的に変化させた厚さ200Åの組成変化層1811,181
2,1813の３つの層から成っている。光吸収層1804は原料
ガスのうちGeH4のガス流量を連続的に変化させて形成し
ている。 第54図に示した第33実施例の光電変換装置のエネルギ
バンド構造は、理想的には第55図（ａ），（ｂ）に示す
ようなものであることが想定される。 第55図（ａ）は第33実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第57図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第55図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層1901の
禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yGy:H組成変
化層1911,1912,1913の３つの層からなる増倍領域1902の
最小禁制帯幅がEg2、増倍領域1902の最大禁制帯幅がEg
3、ａ−Si:H〜ａ−Si1-xGex:H層1903の最大禁制帯幅がE
g1、ｐ型ａ−Si:H層1904の禁制帯幅がEg0であることを
示している。 また、第55図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第55図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層1911,1912,1913のうちの最
大禁制帯幅Eg3を与える層はＣ組成比ｙは約0.4のａ−Si
1-yGy:Hであり、Eg3は約2.3eVであった。 また、ａ−Si1-xGex:H層1901のGe組成比ｘは約0.6で
あり、禁制帯幅Eg4は約1.3eVであった。組成変化層191
1,1912,1913のうちの最小禁制帯幅Eg2を与える層もａ−
Si1-xGex:H層であり、Eg2も約1.3eVであった。ａ−Si:H
〜ａ−Si1-xGex:H層1903の最小禁制帯幅を与える層もａ
−Si1-xGex:Hであった。ａ−Si:H〜ａ−Si1-xGex:H層19
03の最大禁制帯幅Eg1を与える層はａ−Si:Hであり、Eg1
は約1.8eVであった。ｐ型ａ−Si:H層1904の禁制帯幅Eg0
も約1.8eVであった。 さらに光吸収層1903の光吸収係数は波長400nmの光に
対して約１×105cm-1以上、波長1000nmの光に対して約
２×104cm-1以上であり、赤外部，可視部，紫外部光の
吸収が十分に行えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長1000nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1902のないpin型光電
変換装置と同等であり、高速であった。 また、本実施例では光吸収層の厚さは約１μｍとした
が、入射光が吸収層を通過して増倍層まで達しない厚さ
があればよい。この厚さは光吸収係数により決められ
る。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 光吸収層の禁制帯幅Eg2はここでは約1.8〜1.3eVであ
るがGe組成比を変化させてEg2を制御し、所望の分光感
度特性が得られるようにすることもできる。 （実施例34） 以下、第56図を用いて本発明の第34実施例について説
明する。 第56図（ａ）（ｂ）は本発明の第34実施例の理想的に
想定されるエネルギバンド構造図である。 第56図（ａ）は第34実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第58図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第56図（ａ）では、2001が禁制帯幅Eg4′のｎ型ａ−S
i1-yGy:H層であることと、光吸収層2003のａ−Si:H組成
の領域が第15図よりも広いこと以外は、第56図（ａ）と
同じであり、ａ−Si1-xGex:H〜ａ−Si1-yGy:H組成変化
層2011,2012,2013の３層からなる増倍領域2002の最小禁
制帯幅がEg2、最大禁制帯幅Eg3、ａ−Si:H〜ａ−Si1-xG
ex:H層2003の最大禁制帯幅がEg1、ｐ型ａ−Si:H層2004
の禁制帯幅がEg0であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長1000nm以下の光に対して波長を変化させて
も増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層2002のないpin型光電
変換装置と同等であり、高速であった。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例35） 本実施例は、実施例23と同様に、実施例33に示した光
電変換装置を、本発明者らが既に特開昭63−278269号公
報に提案した走査回路，読出し回路上に積層したもので
ある。なお、光電変換装置の構成は、第43図（ａ）の光
吸収層たるａ−Si:H層714を光吸収層たるａ−Si:H〜ａ
−Si1-xGex:H組成変化層としたことを除いて同じであ
り、その動作についても同様なので説明を省略する。 また、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
いことは実施例23と同様である。 ［発明の効果］ 以上詳細に説明したように、本発明の光電変換装置に
よれば、増倍層におけるイオン化が起こる場所を特定で
き、且つそのイオン化の確率を１に近づけることができ
るので、低雑音で、充分な増幅率を得ることができる。 また、本発明の光電変換装置によれば、光吸収層及び
増倍層の構成材料は、非単結晶材料であるため、低温で
の層形成及び大面積化が容易であり、材料，製法の自由
度の大きい光電変換装置を得ることができる。さらに禁
制帯幅の制御も組成変調等が容易にできるため、増倍層
が比較的容易にできるだけでなく、熱等による原子の拡
散等が抑制され、比較的確かなステップバック構造がで
きる等、多層に積層する上での問題が低減される。 また、本発明の光電変換装置によれば、光吸収層を形
成する材料の選択の自由度が大きいため、光吸収係数が
大きな材料を用いることができ、光吸収層の膜厚が薄く
でき、装置全体を薄くできる。 また、本発明の光電変換装置によれば、光吸収層の禁
制帯幅の自由度が、増加するので、種々の波長の入射光
に対して、高感度の光電変換素子が構成でき、例えば光
吸収層の禁制帯幅を、可視部光に対応する禁制帯幅にす
ることで、可視部光に高感度を持たせることができる。
アス電圧は、少なくとも増倍層を空乏化し得かつ、バン
ドギャップ傾斜層（ステップバック層）内又は低電界層
内ではキャリアのドリフトは起こるがイオン化は起こら
ない電界が生じる程度であってバイアス印加時に増倍層
内のエネルギ準位の急変する箇所であるステップバック
領域においてイオン化を選択的に起こすよう印加する。 以下、本発明の光電変換素子について実施態様例に基
づいて説明する。 （実施態様例１） 第５図（ａ）は、本発明を特徴づける光電変換素子の
一実施態様例を概略的に示す断面図である。 なお、本素子の構成要素を明瞭に図示するようにした
ため、素子の大きさ、各層の厚さ等はある程度誇張され
ている。 第５図（ａ）に示した素子は、素子に電圧を印加する
または信号を取り出すためのオーミック接触層、いわゆ
る電極１および６と、電極１からのキャリアの注入を阻
止するためのブロッキング層（電荷注入阻止層）２と、
電極６からのキャリアの注入を阻止するためのブロッキ
ング層５と、それらに挟まれた、電極１側から本素子に
入射した光に対して該光を吸収しフォトキャリアを発生
し光電変換を行うための受光層３と、全体として４で示
されている複数の誘電率変化層から構成されているアバ
ランシェ領域（増倍層）と、から構成されている。さら
にアバランシェ領域４は積層領域であり、ある誘電率を
持った層7,9,11および13と、それらよりも小さい誘電率
を持った層8,10および12が交互に配置される積層構成を
取っており、ここで衝突電離によるアバランシェ増倍が
おきる。 第５図（ａ）で、光入射側に配置されている電極１
は、光電変換を行いたい波長領域の光に対して十分透過
率が高いことが望ましい。例えば、可視光波長領域（光
波長約400〜700nm）に対しては、ITO（インジウム−ス
ズ酸化物）、パラジウム−ケイ素酸化物、パラジウムな
どがこれにあたる。 第５図（ａ）で、ブロッキング層２が光電変換機能を
有していて、受光層３の一部となっていてももちろん構
わない。ブロッキング層については、本素子にとって暗
電流成分となるキャリアの電極からの注入に対してはそ
れを有効に阻止し、一方では、信号電流成分となるキャ
リアの取り出しに対しては電極とのオーミック接触性を
持っていることが望ましい。例えば、一つの例として、
ブロッキング層２がＰ型半導体、ブロッキング層５がＮ
型半導体で構成される場合には、ブロッキング層２は電
極１からの電子の注入を有効に阻止し、一方の正孔に対
しては電極１とのオーミック接触性を有し、また、ブロ
ッキング層５は電極６からの正孔の注入を有効に阻止
し、一方の電子に対しては６とのオーミック接触性を有
していることが望ましい。 第５図（ａ）ではアバランシェ領域４は全体で７つの
層から構成されているが、この層の数は単なる一例であ
り、所望の増倍率に応じて増減出来る。アバランシェ領
域４を構成する、ある誘電率を持った層7,9,11および13
と、それらよりも小さい誘電率を持った層8,10および12
それぞれの厚さは、本素子に所望のバイアス電圧が印加
されたときに、ある誘電率を持った層7,9,11および13に
は主にキャリアのドリフト電界が、また、それらよりも
小さい誘電率を持った層8,10および12には、アバランシ
ェ増倍を起こしたい方のキャリアのイオン化を促進する
ための電界が生じるように調整されている必要がある。
基本的には、アバランシェ領域４が少なくとも空乏状態
となるように所望のバイアス電圧が電極１および６に印
加されていなければならない。こうした構成の場合、厚
さの限界値は、よく知られているように、印加されるバ
イアス電圧、誘電率、不純物ドーピングや欠陥準位や界
面準位などの空間電荷密度、層の数によって決定され
る。アバランシェ領域４を構成する誘電率の異なる各層
の厚さは、約20Å〜10000Åであるのが望ましいが、上
の条件を満たせば、これよりも厚くても薄くてもよい。
これらの層の誘電率は、一定値であっても、変化しても
構わないが後述するとおり、誘電率の異なる各層はその
誘電率の比が1.5以上であることが望ましい。 また、光吸収層で生じたフォトキャリア（正孔、電
子）の両者共が増倍されるのではなくアバランシェ増倍
は、より大きなイオン化率を持ったキャリアのみで起こ
ることが望ましい。 本素子で発生する暗電流のうち、電極からのキャリア
の注入成分は上記のブロッキング層（電荷注入阻止層）
により有効に抑制されるが、もう一つの主原因である素
子内部における熱的発生成分も有効に抑制するために
は、本質的には、素子を構成する材料のバンドギャップ
が大きい方が好ましい。例えば、可視光波長領域を対象
とした半導体受光素子を構成する場合には、好ましく
は、結晶シリコンのバンドギャップの1.12eV程度以上の
バンドギャップを持っていることが好ましい。例えば、
グロー放電で作られた、水素が約15原子％程度含まれた
アモルファスシリコンは、バンドギャップが約1.7eVで
あり、このような条件を満たす材料の一つとしてあげら
れる。本発明のように、こうしたバンドギャップを持つ
ことにより、素子内部での暗電流の熱的発生も抑制する
ことができ、半導体受光素子の低雑音化がさらに促進さ
れる。 第５図（ｂ）に、第５図（ａ）に示したような素子構
造を有する半導体受光素子にバイアス電圧を印加した場
合の、アバランシェ領域の一部分のエネルギ帯構造を示
す。 第５図（ｂ）は、層厚l1、誘電率ε１を持った層21,2
3および25と、それらと同じバンドギャップ、同じ電子
親和力を持ち、かつ、層厚l2、それらよりも小さい誘電
率ε２を持った層22および24とから構成されている。さ
らに、このとき、これらのアバランシェ領域を構成して
いる各層は空乏化し、また、不純物ドーピングや欠陥準
位や界面準位などに起因する空間電荷が全くないとして
いる。こうした場合には、各層に印加される電界は、各
層の中の誘電率のみに依存し、エネルギ帯は図に示した
ように各層の中で直線的に変化する。かかる素子におい
て、アバランシェ領域（増倍層）の両端に印加される電
圧をＶ、アバランシェ領域の誘電率ε１の層の総数をｍ
＋１、誘電率ε２の層の総数をｍとおくと、 誘電率ε１の層の電界E1は、 E1＝V/（（ｍ＋１）・l1＋ｍ・ε1/ε２・l2）、 誘電率ε２の層の電界E2は、 E2＝V/（（ｍ＋１）・ε2/ε１・l1＋ｍ・l2）とな
る。 これから、誘電率の比ε1/ε２が大きいほどE1は小さ
くE2は大きくなることが分かる。 従って、誘電率ε１が大きく、誘電率ε２が小さいな
らば、誘電率ε１の層の電界E1は小さくなる。つまり誘
電率ε１の層は低電界層となる。この時誘電率ε２の層
は高電界層となる。 特に、例えば、ｍが大きいときには、上式から、E2と
E1の比E2/E1は、ε２とε１の比ε2/ε１に近似的に等
しくなることがわかる。 かかる素子の、好ましい実施態様においては、所望の
バイアス電圧を印加したときに、E1がキャリアのドリフ
トは起こすが、イオン化閾値よりは小さい電界、E2はキ
ャリア（ここでは電子）のイオン化閾値とほぼ等しいか
またはそれよりも大きい電界となるように、ε1/ε２が
選ばれている。 これについて、さらに詳細に説明する。イオン化率と
は、換言すれば、単位距離あたりにイオン化の起こる平
均回数のことであり、したがって、イオン化率と層厚と
の積がその層で起こるイオン化の平均回数となる。そう
すると、誘電率ε１の層の平均イオン化回数はα１・l1
で表わされ、また誘電率ε２の層の平均イオン化回数は
α2,l2で表わされることとなる。ここで、α1,α２はそ
れぞれ誘電率ε１の層の電子のイオン化率、誘電率ε２
の層の電子のイオン化率である。いま上述した好ましい
実施態様においては、少なくとも、誘電率ε２の層の平
均イオン化回数が、誘電率ε１の層の平均イオン化回数
よりも大きいことが必要であり、したがって、α２・l2
＞α１・l1が満たされていなければならない。この不等
式と、実験的に広く確かめられているイオン化率の電界
依存性の式α１＝A1・exp（−B1/E1）およびα２＝A2・
exp（−B2/E2）（ここで、A1,B1,A2,B2は材料固有のあ
る定数）、さらに、Gaussの法則ε１・E1＝ε２・E2と
から容易に、誘電率の小さい層の中ないしはその近傍で
のみイオン化を起こすためには、少なくとも誘電率の比
ε2/ε１が１よりも大きくならなければならないことが
導かれる。さらに、また、層厚l1,l2の選択の自由度、
素子設計の自由度をより広げるためには、この誘電率の
比ε2/ε１はなるべく大きい方がよく、好ましくは、1.
5以上、より好ましくは2.0以上とすることが望ましい。 また、より誘電率の小さい層の中ないしはその近傍
で、１つの層ごとにイオン化がたかだか１回だけ起こる
ように、その厚さl2、および、印加されるバイアス電圧
が選ばれている。したがって、イオン化を起こす場所を
素子の中の、誘電率ε２の層のところに特定することが
でき、つまり、アバランシェ増倍の過剰増倍雑音の発生
原因の一つである、イオン化を起こす場所のゆらぎをな
くすことができるので、低雑音のアバランシェ増倍を行
うことができる。たとえ、より小さな誘電率ε２の層の
電界がイオン化閾値よりも小さくても、より大きな誘電
率ε１の層のドリフト電界から不足分を供給できるの
で、この場合も、イオン化を起こす場所を誘電率ε２の
層のごく近傍に特定することができ、低雑音のアバラン
シェ増倍を行うことができる。 こで、第５図（ａ）、第５図（ｂ）に示した実施態様
のアバランシェ動作について簡単に説明する。入射光は
電極１を有効に透過し、受光領域、すなわち、ブロッキ
ング層２または受光層３またはアバランシェ領域４の第
１層７で吸収され、キャリア（電子と正孔）を発生させ
る。このうち、イオン化率の大きい方のキャリア（この
場合電子としている）が、アバランシェ領域の第２層８
に向かってドリフトする。層８はより誘電率の小さい層
であり、上に述べたように、ここないしはこの近傍で、
電子はイオン化する。イオン化して増倍した電子は、よ
り誘電率の大きい第３層９中を第４層10に向かってドリ
フトする。こうした、より誘電率の大きい層におけるド
リフトと、より誘電率の小さい層ないしはその近傍にお
けるイオン化が各々の層で繰り返される。 かかるアバランシェ増倍の層ごとの利得については、
電子がより誘電率の小さい層ないしはその近傍でイオン
化を起こすごとに正確に２倍ずつになることが、さらに
低雑音のアバランシェ増倍を行う上は望ましい。実際に
は、光学フォノンの放出過程などがイオン化過程と共存
し、層ごとのイオン化の利得は２−δとなることが避け
られない場合が多い。したがって、実際には、多くの場
合、かかる半導体受光素子の全利得は、アバランシェ領
域のより誘電率の低い層の数をｍとおくと、（２−δ）
ｍとなる。また、このときの過剰雑音係数ＦはＦ＝１＋
δ／（２−δ）・（１−1/（２−δ）ｍ）となる。δが
約0.1以下の場合には、上式は、Ｆ＝１＋δ・（１−1/2
m）/2と近似でき、さらに、ｍが大きければＦ＝１＋δ/
2と近似できる。δは材料によって固有の値である。電
子のイオン化確率は、電子の状態密度と関連があるが、
一般には、電子のエネルギがイオン化閾値エネルギより
も0.1eV程度より大きければ、イオン化し、δが0.1以下
であるのが普通である。本発明では、誘電率の小さな領
域にイオン化エネルギよりも大きな電界が集中するよう
にしているので、δが0.1以下なるようにするのは、た
やすいことである。よって。本発明によれば、上式か
ら、従来のAPDの最小の過剰雑音係数Ｆ＝２よりも十分
に過剰雑音係数の小さい低雑音のAPDを実現することが
できる。 また、かかる半導体受光素子においては、光の吸収ま
たは電子のイオン化によって発生した正孔が、電界から
イオン化をするのに十分なエネルギを獲得しないのが好
ましく、これは、電子と正孔のイオン化率に差がある材
料を用い、かつ、印加するバイアス電圧値を調整するこ
とで実現できる。多結晶シリコンやアモルファスシリコ
ンなどは電子と正孔のイオン化率比が約1.0以上あり、
こうした材料として適している。 前記イオン化率比の値としては好ましくは５以上、よ
り好ましくは10以上とするのが望ましい。 （実施態様例２） 次に、第５図（ａ）のアバランシェ領域（増倍層）４
を構成している各層に、不純物ドーピングや欠陥準位や
界面準位などに起因する空間電荷が存在する場合に対す
る第２実施態様を示す。この場合、アバランシェ領域４
が空乏化するようにバイアス電圧を印加したときに各層
に生じる電界は、各層の誘電率と空間電荷量に依存す
る。 第６図に、第５図（ａ）に示したような素子構造を有
する半導体受光素子のアバランシェ領域の各層がある空
間電荷を持つ場合の、アバランシェ領域の一部分のエネ
ルギ帯構造を示す。 第６図は、層厚l2、その層内では位置によらず一定の
全電荷密度ρ１、誘電率ε１を持った層31,33および35
と、それらと同じバンドギャップ、同じ電子親和力を持
ち、かつ、層厚l2、全電荷密度ρ２、それらよりも小さ
い誘電率ε２を持った層32および34とから構成されてい
る。いま一般に、ある層の層厚にl2、全電荷密度が一定
値ρ、層数が１のとき、その層にバイアス電圧が印加さ
れその層の両端に電位差Ｖが生じていたとすると、その
層内の位置ｘ（０＜ｘ＜ｌ）における電界はPoissonの
方程式より、Ｅ＝ρ／ε・（ｘ−l/2）＋V/lとなること
がわかる。これは、空間電荷が存在するときは、電界が
直線的に変化することを示している。よって、第６図に
示したように、アバランシェ領域の各層がある空間電荷
を持つ場合には、各層の電界は各層中で直線的に変化
し、したがって、各層のエネルギ帯は放物関数的に変化
する。またこの式から、電界は、全電荷密度と誘電率の
比ρ／εに依存することもわかる。したがって、比ρ1/
ε１よりも比ρ2/ε２を大きくとるようにすれば、層3
1,33および35には、イオン化閾値より小さいドリフト電
界を、また、層32および34には、イオン化閾値より大き
いかほぼそれに等しい電界を生じさせることができ、イ
オン化を起こす場所を誘電率ε２の層の中、またはその
ごく近傍に特定することができるので、低雑音のアバラ
ンシェ増倍を行うことができる。特に、電界を集中させ
たい誘電率ε２の領域ないしはその近傍に電荷密度の大
きな領域を作れば、さらに電界を集中してイオン化を促
進することができるので効果的である。 （実施態様例３） 次に、第５図（ａ）に示したような素子構造を有する
半導体受光素子のアバランシェ領域を構成している各層
において、ある誘電率を持った層と、それより小さい誘
電率を持った層との間にバンドギャップ、電子親和力の
差がある場合の第３実施態様を示す。一般に、誘電率の
小さな材料は、そのバンドギャップが大きいという傾向
にあるので、アバランシェ領域を構成する複数の誘電率
変化層を構成するために所望の誘電率を持つ材料を幅広
く選択しようとした場合には、このように、バンドギャ
ップ、電子親和力に差が生じることが多い。例えば、ア
バランシェ領域を構成する誘電率の大きな材料と小さな
材料の組合わせとして、シリコンとシリコン酸化物、シ
リコンとシリコン窒化物、シリコンとシリコン炭素アロ
イなどがこれにあたる。 第７図に、第５図（ａ）のアバランシェ領域を構成し
ている各層において、ある誘電率を持った層と、それよ
り小さい誘電率を持った層との間にバンドギャップ電子
親和力の差がある場合について、バイアス電圧を印加し
たときの、アバランシェ領域の一部分のエネルギ帯構造
を示す。 第７図は、層厚l1、ある誘電率ε１、あるバンドギャ
ップEg1、を持った層41,43および45と、層厚l2、それら
よりも小さい誘電率ε２、それらよりも大きいバンドギ
ャップEg2を持った層42および44とから構成されてい
る。また、各層の接合部においては、伝導帯には、ΔE
c、価電子帯にはΔEvなるエネルギ段差が生じていると
する。さらに、これらのアバランシェ領域を構成してい
る各層は空乏化し、また、不純物ドーピングや欠陥準位
や界面準位などに起因する空間電荷が全くないとしてい
る。この場合にも、先に述べた実施態様と同様に、誘電
率の大きい低電界層41,43および45ではキャリアのドリ
フトは起こすがイオン化閾値よりは小さい電界となり、
また、誘電率の小さい高電界層42および44では、隣接す
る誘電率の大きな層のエネルギ帯間のエネルギ差がキャ
リアのイオン化閾値にほぼ等しいかまたはそれ以上とな
るようなより大きな電界が生じるように、誘電率の比ε
1/ε２が選ばれている。まず、各層の接合部におけるエ
ネルギ段差ΔEcないしはΔEvが、Boltzmann定数をｋ、
温度をＴとおいたときに、kTの数倍程度の範囲内にある
場合は、ある誘電率の小さい層に隣接する誘電率の大き
な層の伝導帯の電子ないしは価電子帯の正孔が、その接
合部分で散乱や蓄積されることなく、その誘電率の小さ
な層の中を十分有効に通過できるので、第５図（ｂ）で
述べた実施態様と何ら変わりなく、低雑音のAPDを実現
できる。一方、各層の接合部におけるエネルギ段差ΔEc
ないしはΔEvが、kTよりも充分大きな場合には、本実施
態様において、ある誘電率の小さい層に隣接する誘電率
の大きな層の伝導帯の電子ないしは価電子帯の正孔が、
その誘電率の小さい層の中をトンネル過程や熱的放出過
程により十分有効に通過できるように、その誘電率の小
さい層の厚さが選ばれている。 また、本実施態様では、その誘電率の小さい層を通過
する際に、なんらかの過程によって、キャリア（この場
合電子）がそのエネルギーの一部を失ったとしても、印
加するバイアス電圧を調整することにより、その不足分
を簡単に補うことができるようになっている。したがっ
て、その誘電率の小さい層（高電界層）に隣接する誘電
率の大きな層（低電界層）のエネルギ帯間のエネルギ差
が電子のイオン化閾値にほぼ等しいかまたはそれ以上と
なるような、より大きな電界を生じさせることができ
る。こうした場合の誘電率の小さい層の厚さは、約５〜
200Åが普通であるが、上の条件が満たせれば、これよ
りも厚くても薄くてもよい。その誘電率の小さい層によ
り大きな電界が生じていればいるほど、その層厚は厚く
できる。 かかる半導体受光素子の実施態様のアバランシェ動作
について、第５図（ａ）および第７図を用いて、次に、
簡単に説明する。 入射光は電極１を有効に透過し、受光領域、すなわ
ち、ブロッキング層２または光吸収層３またはアバラン
シェ領域４の第１層７で吸収され、キャリア（電子と正
孔）を発生させる。このうち、イオン化率の大きい方の
キャリア（この場合電子として説明する）が、アバラン
シェ領域の第２層８に向かってドリフトする。この場
合、層８はより誘電率の小さい、よりバンドギャップの
大きい層であり、上に述べたように、電子は十分にこの
層を通過し、より誘電率の大きい第３層９に達する。層
７と層９のエネルギ帯に電子のイオン化閾値にほぼ等し
いかまたはそれ以上のエネルギ差が生じるように、バイ
アス電圧を印加し、誘電率の小さい層８に大きな電界を
生じさせているので、たとえ、このエネルギ差が、イオ
ン化閾値よりも小さくても、ドリフト電界から不足分を
供給できるので、ここないしはこの近傍で、電子はイオ
ン化する。イオン化して増倍した電子は、より誘電率の
大きい第３層９中を第４層10に向かってドリフトする。
こうした、より誘電率の大きい層におけるドリフトと、
より誘電率の小さい層ないしはその近傍におけるイオン
化が各々の層で繰り返される。このようにして、イオン
化の場所を特定した、低雑音のAPDが実現できる。 また、かかる半導体受光素子においては、光の吸収ま
たは電子のイオン化によって発生した正孔がイオン化を
するのに十分なエネルギを獲得しないのが好ましく、こ
れは、電子と正孔のイオン化率に差がある前述の材料を
例えば用い、かつ、印加するバイアス電圧値を調整する
ことで実現できる。 また、さらに、本実施態様において、アバランシェ領
域を構成している各層に、不純物ドーピングや欠陥準位
や界面準位などに起因する空間電荷が存在する場合は、
二つ目に述べた実施態様に準ずる。 （実施態様例４） 次に、第５図（ａ）に示したような素子構造を有する
半導体受光素子のアバランシェ領域が、その組成を変え
ることにより連続的に変化するバンドギャップを有した
ある誘導率を持つ層と、それより小さい誘電率を持った
層とから構成される場合の第４実施態様を示す。 第８図（ａ）に、第５図（ａ）に示したような素子構
造を有する半導体受光素子のアバランシェ領域が、層厚
l1、ある誘電率ε１を持ち、かつ、その組成を変えるこ
とによりある最小バンドギャップEg1から最大バンドギ
ャップEg1′まで連続的に変化したバンドキャップを持
った層51,53および55と、層厚l2、それらよりも小さい
誘電率ε２、それらよりも大きいか等しいバンドギャッ
プEg2を持った層52および54とから構成されている場合
の、ゼロバイアスが印加されたときのアバランシェ領域
のエネルギ帯の構造の一部を示す。 第８図（ｂ）には、第８図（ａ）に示したようなエネ
ルギ帯構造を有するアバランシェ領域を持った半導体受
光素子にバイアス電圧を印加した場合のアバランシェ領
域のエネルギ帯構造の一部を示す。 この実施態様においては、大きい誘電率ε１の層の最
大バンドギャップのところと小さい誘電率ε２の層の接
合部には、伝導帯にはΔEc、価電子帯にはΔEv′なるエ
ネルギ段差が生じ、また、大きい誘電率ε１の層の最小
バンドギャップのところと小さい誘電率ε２の層の接合
部には、伝導帯にはΔEc′、価電子帯にはΔEvなるエネ
ルギ段差が生じるよう、大きい誘電率の層の組成が変化
されている。さらに、このエネルギ段差のうちΔEcない
しはΔEvは、誘電率の大きな層の伝導帯の電子ないしは
価電子帯の正孔が、誘電率の小さな層の中を十分有効に
通過できるようにするために、kTの数倍程度の範囲内に
あるように、大きい誘電率の層の組成が変化されてい
る。さらに、これらのアバランシェ領域を構成している
各層はバイアス電圧が印加されたときには空乏化し、ま
た、不純物ドーピングや欠陥準位や界面準位などに起因
する空間電荷が全くないとしている。さらにまた、この
実施態様においては、誘電率の比ε1/ε２は、バイアス
電圧が印加された場合に、誘電率の大きい層51,53およ
び55ではキャリアのドリフトは起こすがイオン化閾値よ
りは小さい電界となり、また誘電率の小さい層52および
54では、隣接する誘電率の大きな層のエネルギ帯間のエ
ネルギ差がキャリア（ここでは電子）のイオン化閾値に
ほぼ等しいかまたはそれ以上となるように、選ばれてい
る。この、誘電率の小さい層の両側のエネルギ帯のエネ
ルギ差は、誘電率の小さい層に生じている電位勾配と、
エネルギ段差ΔEc′の和である。エネルギΔEc′の存在
により、印加するバイアス電圧が低くでき、さらに、バ
イアス電圧の変動に起因するアバランシェ増幅率の変動
の抑制をすることもできる。また、本素子のアバランシ
ェ領域を構成する、その組成を変化させることによって
バンドギャップを変化させている層において、組成を変
化させることによって、その誘電率が変化してしまって
も、その層の誘電率の最小の値が、アバランシェ領域を
構成する小さい誘電率の層の誘電率に等しいか、それよ
りも大きければ、何ら支障はない。 かかる半導体受光素子の実施態様のアバランシェ動作
について、第５図（ａ）および第８図を用いて、次に、
簡単に説明する。 入射光は電極１を有効に透過し、受光領域、すなわ
ち、ブロッキング層２または光吸収層３または増倍層
（アバランシェ領域）４の第１層７で吸収され、キャリ
ア（電子と正孔）を発生させる。このうち、イオン化率
の大きい方のキャリア（この場合電子として説明する）
が、アバランシェ領域の第２層８に向かってドリフトす
る。この場合、層８はより誘電率の小さい層であり、電
子は十分有効にこの層を通過し、より誘電率の大きい第
３層９に達する。層７と層９のエネルギ帯には、キャリ
アのイオン化閾値にほぼ等しいかまたはそれ以上のエネ
ルギ差が生じるようにするために、誘電率の小さい層８
に大きな電界を生じさせているので、たとえ、このエネ
ルギ差が、イオン化閾値よりも小さくても、ドリフト電
界から不足分を供給でき、したがって、ここないしはこ
の近傍で、電子はイオン化する。イオン化して増倍した
電子は、より誘電率の大きい第３層９中を第４層10に向
かってドリフトする。こうした、より誘電率の大きい層
におけるドリフトと、より誘電率の小さい層ないしはそ
の近傍におけるイオン化が各々の層で繰り返される。こ
うして、イオン化の場所を特定した、低雑音のAPDが実
現できる。 又、かかる半導体受光素子においては、光の吸収また
は電子のイオン化によって、発生した正孔がイオン化を
するのに十分なエネルギを獲得しないのが好ましく、こ
れは、電子と正孔のイオン化率に差がある材料を用いる
か、またはΔEv′をΔEc′よりも小さくするかし、か
つ、印加するバイアス電圧値を調整することで実現でき
る。 また、さらに、本実施態様において、アバランシェ領
域を構成している各層に、不純物ドーピングや欠陥準位
や界面準位などに起因する空間電荷が存在する場合は、
二つ目に述べた実施態様に準ずる。 （実施態様例５） 次に、以下説明した構成に係る光電変換素子を二次元
に配列して構成した本発明の光電変換装置の一実施態様
について図面を用いて説明する。 すでに説明した光電変換素子30、読出しパルスおよび
リフレッシュパルスを光電変換素子30に印加するための
コンデンサ33、光電変換素子30から蓄積電圧を読出すた
めのバイポーラトランジスタ34から構成された基本セン
サセル構造35を二次元的に３×３に配列した光電変換装
置の回路構成図を第９図に示す。 第９図は、基本センサセル35、読出しパルスおよびリ
フレッシュパルスを印加するための水平ライン31,31′,
31″、読出しパルスを発生させるための垂直シフトレジ
スタ32、基本センサセル35から蓄積電圧を読出すための
垂直ライン38,38′,38″、各垂直ラインを選択するため
のパルスを発生する水平シフトレジスタ39、各垂直ライ
ンを開閉するためのゲート用MOSトランジスタ40,40′,4
0″、蓄積電圧をアンプ部に読出すための出力ライン4
1、読出し後に、出力ラインに蓄積した電荷をリフレッ
シュするためのMOSトランジスタ42、MOSトランジスタ42
へリフレッシュパルスを印加するための端子43、出力信
号を増幅するためのバイポーラ,MOS,FET,J−FET等で構
成されたアンプ44、アンプの出力端子47、読出し動作に
おいて垂直ライン40,40′,40″に蓄積された電荷をリフ
レッシュするためのMOSトランジスタ48,48′,48″およ
びMOSトランジスタ48,48′,48″のゲートにパルスを印
加するための端子49により構成されている。 この光電変換装置の動作について第９図および第10図
に示すタイミングチャートを用いて説明する。 第10図において、区間61はリフレッシュ動作、区間62
は蓄積動作、区間63は読出し動作にそれぞれ対応してい
る。時刻t1において、端子49の電位65はhighレベルであ
り、MOSトランジスタ48,48′,48″は導通状態に保た
れ、各光センサセルは、垂直ライン38,38′,38″を通し
て接地されている。この状態でシフトレジスタ32から波
形67とごとくパルスが水平ライン31に印加されると、コ
ンデンサ33を通して１行目の光センサセルのベース電圧
が上昇し、バイポーラトランジスタ34がON状態になり、
リフレッシュ動作に入り、それ以前に蓄積されていた電
荷がリフレッシュされる。 時刻t2において、パルス67がLowレベルになると、１
行目の光センサセルのトランジスタのベースはエミッタ
に対して逆バイアス状態となり、次の蓄積区間62へ移
る。この際２行目、３行目の光センサセルについても、
１行目の光センサセルと同様に、垂直シフトレジスタ32
から、パルス67′,67″が水平ライン31′,31″にそれぞ
れ印加されることによってリフレッシュ動作が行われ
る。 蓄積動作区間62においては、光照射により、すでに説
明したような光電変換動作および増倍動作が各光電変換
素子内で行われる。 蓄積区間62に次いで、時刻t3より読出し区間63にな
る。この時刻t3において、MOSトランジスタ48,48′,4
8″のゲート端子49の電位65をLowレベルにする。 時刻t4では、垂直シフトレジスタ32の出力のうち、水
平ライン31に接続されたものが波形69のごとくhighレベ
ルとなり、この水平ライン31に接続された１行目の３つ
の各センサセルの読出し動作が行われ、各光センサセル
のベース領域に蓄積された信号電荷により発生した信号
電圧はそのまま垂直ライン38,38′,38″に現われる。 次いで時刻t5において、水平シフトレジスタ39の出力
のうち、垂直ライン38に接続されたMOSトランジスタ40
のゲートへの出力だけが波形70のごとくhighレベルとな
り、MOSトランジスタ40が導通状態となり、出力信号は
出力ライン41を通して、アンプ44に入り、出力端子47か
ら出力される。この様に信号が読出された後、出力ワイ
ン41には配線容量に起因する信号電荷が残っているの
で、時刻t6において、MOSトランジスタ42のゲート端子4
3にパルス波形71のごとくパルスを印加し、MOSトランジ
スタ42を導通状態にして出力ライン41を接地して、この
残留した信号電荷をリフレッシュしてやるわけである。
以下同様にして、スイッチングMOSトランジスタ40′,4
0″を順次導通させて垂直ライン38′,38″の信号出力を
読出す。この様にして水平に並んだ一ライン分の各光セ
ンサセルからの信号を読出した後、垂直ライン38,38′,
38″には、出力ライン41と同様、それの配線容量に起因
する信号電荷が残留しているので、各垂直ライン38,3
8′,38″に接続されたMOSトランジスタ48,48′,48″
を、それのゲート端子49に波形65で示される様にhighレ
ベルにして導通させ、この残留信号電荷をリフレッシュ
する。 次いで、時刻t8において、垂直シフトレジスタ32の出
力のうち、水平ライン31′に接続された出力が波形69′
のごとくhighレベルとなり、水平ライン31′に接続され
た各光センサセルの蓄積電圧が、各垂直ライン38,38′,
38″に読出されるわけである。以下、順次前と同様の動
作により、出力端子47から信号が読出される。 以上の説明においては、蓄積区間62と読出し区間63が
明確に区分されるような応用分野に適用される動作状態
について説明したが、テレビカメラのような蓄積区間62
における動作と読出し区間63における動作が同時に行わ
れるような応用分野に関しても、第10図のパルスタイミ
ングを変更することにより適用可能である。 以上説明した実施態様ではセンサセルを二次元的に３
×３に配列した場合を示したが、もちろん、これに限ら
ず、配列するセンサセル数を増しても減してもかまわな
いし、一次元的にセンサセルを配列してラインセンサを
構成してもかまわない。一次元的にセンサセルを配列し
てラインセンサを構成する場合は、垂直シフトレジスタ
32は必要なくなる。 以上のような本実施態様例の素子は、そのアバランシ
ェ領域として、基本的には、誘電率の大きな材料と小さ
な材料が交互に配置されていればよく、それらを形成す
るためには、様々な材料、製法が利用できる。本素子の
各層は、微結晶でも、多結晶でも、また、アモルファス
でもよい。 尚、前述の各実施態様例は増倍層として誘電率の異な
る層を積層したものを例示したが、本発明はこの誘電率
の異なる層を蓄積した増倍層に限定されるものではな
い。 ［実施例］ 以下本発明の実施例について図面を用いて説明する。 （実施例１） 本発明の第１の実施例として第５図（ａ）を参照し以
下説明する。ガラス基板上に、電極６をクロム、ブロッ
キング層５をＮ型アモルファスシリコン、アバランシェ
領域４を真性アモルファスシリコンとアモルファス窒化
シリコン、受光層３を真性アモルファスシリコン、ブロ
ッキング層２をＰ型アモルファスシリコン、電極１をIT
Oから構成した素子を示す。 本素子は以下の操作により作成した。 まず、コーニング社製の7059ガラス基板上に、蒸着装
置により、クロム電極を形成し、電極の形状が所定の形
状になるようにエッチングした。 次に、容量結合型の堆積膜形成装置のアノード電極に
基板を設置し、堆積室内を約10-6Torrに排気し、ヒータ
により基板を300℃に加熱した。基板が所定の温度にな
った後に、ブロッキング層形成用の原料ガスとして、シ
ランガスSiH430sccm、および、水素ガスH2で500ppmに希
釈したフォスヒンガスPH330sccmを堆積室に導入する。
堆積室の内圧が0.3Torrになったことを確認してから、
高周波電力（周波数13.56MHz）0.5W/cm2を堆積室内に投
入した。所定の時間グロー放電を行って、Ｎ型アモルフ
ァスシリコンからなるブロッキング層を500Å堆積し
た。ブロッキング層が形成された後、堆積室内を十分に
排気し、基板温度を室温にまで下げ、基板を堆積室外へ
取り出し、ブロッキング層の形状を所定の形状になるよ
うにエッチングした。 その後、再び、堆積室にその基板を設置し、ブロッキ
ング層と同様の手順で、アバランシェ領域として、原料
ガスシランSiH430sccmから200Åのアモルファスシリコ
ン層と、原料ガスシランSiH430sccmおよび、アンモニア
ガスNH330sccmからアモルファス窒化シリコン層50Å
を、交互にそれぞれ計６層、５層を堆積した。 さらに、つづけて、同様の手順で、受光層として、原
料ガスシランSiH430sccmから1.5μｍのアモルファスシ
リコン層を、また、ブロッキング層として、原料ガスシ
ランSiH430sccm、および、水素ガスH2で300ppmに希釈し
たジボランガスB2H630sccmから500ÅのＰ型アモルファ
スシリコン層を順次堆積した。 最後に、透明電極として、ITOを蒸着した。 アバランシェ領域の各層のバンドギャップおよび誘電
率は、光学的に測定したところ、アモルファスシリコン
に対してそれぞれ約1.7eVおよび約12、アモルファス窒
化シリコン層に対しては、約2.0eVおよび約５であっ
た。 本実施例の光電変換素子は、波長550nmの光入射を行
ったところ、下記の比較例１に示す光電変換素子に比べ
て、信号対雑音比が約４倍改善された。 （比較例１） 実施例１のアバランシェ領域作成時にアンモニアガス
を堆積室に導入しないようにした他は、実施例１と同様
にして光電変換装置を作成した。本比較例１には、本発
明の特徴である、電界の集中する、より誘電率の小さい
層が含まれていない。 （実施例２） 本発明の第２の実施例として、ガラス基板上に、電極
６をクロムブロッキング層５をＮ型アモルファスシリコ
ン、アバランシェ領域４を不純物のドーピングされたア
モルファスシリコンと真性アモルファスシリコンとアモ
ルファス窒化シリコン、受光層３を真性アモルファスシ
リコン、ブロッキング層２をＰ型アモルファスシリコ
ン、電極１をITOから構成した素子を示す。 本素子は以下の操作により作成した。 まず、コーニング社製の7059ガラス基板上に、蒸着装
置により、クロム電極を形成し、電極の形状が所定の形
状になるようにエッチングした。 次に容量結合型の堆積膜形成装置のアノード電極に基
板を設置し、堆積室内を、約10-6Torrに排気し、ヒータ
ーにより基板を300℃に加熱した。基板が所定の温度に
なった後に、ブロッキング層形成用の原料ガスとして、
シランガスSiH430sccm、および、水素ガスH2で500ppmに
希釈したフォスヒンガスPH330sccmを堆積室に導入す
る。堆積室の内圧が0.3Torrになったことを確認してか
ら、高周波電力（13.56MHz）0.5W/cm2を堆積室内に投入
した。所定の時間グロー放電を行って、Ｎ型アモルファ
スシリコンからなるブロッキング層を500Å堆積した。
ブロッキング層が形成された後、堆積室内を十分に排気
し、基板温度を室温にまで下げ、基板を堆積室外に取り
出し、ブロッキング層の形状を所定の形状になるように
エッチングした。 その後、再び堆積室にその基板を設置し、ブロッキン
グ層と同様の手順で、アバランシェ領域として、原料ガ
スシランSiH430sccmから200Åのｉ型アモルファスシリ
コン層（以下ｉ層と称す）と、原料ガスシランSiH430sc
cm、および水素ガスH2で300ppmに希釈したフォスフィン
ガスPH33sccmから20ÅのＰ型アモルファスシリコン層
（以下Ｐ層と称す）と、原料ガスシランSiH430sccm、お
よび、アンモニアガスNH330sccmからアモルファス窒化
シリコン層（以下SiN層と称す）200Åを、ｉ層、Ｐ層、
SiN層、Ｐ層、ｉ層、…のように、つまり、SiN層をＰ層
が挟むように、アバランシェ領域のｉ層が計６層となる
まで順次堆積した。 さらに、つづけて、同様の手順で、受光層として、原
料ガスシランSiH430sccmから1.5μｍのアモルファスシ
リコン層を、また、ブロッキング層として、原料ガスシ
ランSiH430sccm、および、水素ガスH2で300ppmに希釈し
たジボランガスB2H630sccmから500ÅのＰ型アモルファ
スシリコン層を順次堆積した。 最後に、透明電極として、ITOを蒸着した。 アバランシェ領域の各層のバンドギャップおよび誘電
率は、光学的に測定したところ、アモルファスシリコン
に対してはそれぞれ約1.7eVおよび約12、アモルファス
窒化シリコン層に対しては約2.0eVおよび約５であっ
た。 本実施例の光電変換素子は、実施例１に示す光電変換
素子に比べて、信号対雑音比が約1.2倍改善された。 （実施例３） 本発明の第３の実施例として、ガラス基板上に、電極
６をクロム、ブロッキング層５をＮ型アモルファスシリ
コン、アバランシェ領域４を炭素原子の添加によりバン
ドギャップが変化させられたアモルファスシリコンとア
モルファス窒化シリコン、受光層３を真性アモルファス
シリコン、ブロッキング層２をＰ型アモルファスシリコ
ン、電極１をITOから構成した素子を示す。 本素子は以下の操作により作成した。 まず、コーニング社製の7059ガラス基板上に、蒸着装
置により、クロム電極を形成し、電極の形状が所定の形
状になるようにエッチングした。 次に容量結合型の堆積膜形成装置のアノード電極に基
板を設置し、堆積室内を、約10-6Torrに排気し、ヒータ
ーにより基板を300℃に加熱した。基板が所定の温度に
なった後に、ブロッキング層形成用の原料ガスとして、
シランガスSiH430sccm、および、水素ガスH2で500ppmに
希釈したフォスヒンガスPH330sccmを堆積室に導入す
る。堆積室の内圧が0.3Torrになったことを確認してか
ら、高周波電力（13.56MHz）0.5W/cm2を堆積室内に投入
した。所定の時間グロー放電を行って、Ｎ型アモルファ
スシリコンからなるブロッキング層を500Å堆積した。
ブロッキング層が形成された後、堆積室内を十分に排気
し、基板温度を室温にまで下げ、基板を堆積室外に取り
出し、ブロッキング層の形状を所定の形状になるように
エッチングした。 その後、再び堆積室にその基板を設置し、ブロッキン
グ層と同様の手順で、アバランシェ領域として、原料ガ
スシランSiH430sccmとメタンガスCH450〜0sccmから、堆
積するにしたがってメタンガス量を連続的に減少せしめ
てそのバンドギャップを変化させたアモルファス炭化シ
リコン層500Åと、原料ガスシランSiH430sccm、およ
び、アンモニアガスNH330sccmからアモルファス窒化シ
リコン層50Åを、それぞれ計６層、５層堆積した。 さらに、つづけて、同様の手順で、光吸収層（受光
層）として、原料ガスシランSiH430sccmから1.5μｍの
アモルファスシリコン層を、また、ブロッキング層とし
て、原料ガスシランSiH430sccm、および、水素ガスH2で
300ppmに希釈したジボランガスB2H630sccmから500Åの
Ｐ型アモルファスシリコン層を順次堆積した。 最後に、透明電極として、ITOを蒸着した。 アバランシェ領域の各層のバンドギャップは、光学的
に測定したところ、アモルファス炭化シリコンに対して
はそれぞれ最小バンドギャップ約1.7eV、最大バンドギ
ャップ約2.1eV、アモルファス窒化シリコン層に対して
は約2.0eVであった。 本実施例の光電変換素子は、実施例１に示す光電変換
素子に比べて、信号対雑音比が約1.8倍改善された。 （実施例４） 第11図、第12図をもとに実施例４を説明する。 第11図は本発明の光電変換素子の実施例４の概略的断
面図である。 ガラス基板60（コーニング社製，＃7059）上に、スパ
ッタ法でCrの下部電極61を0.2μｍ堆積させ、所望の形
状にパターニングする。その後、容量結合型CVD装置に
セットし、基板温度を300℃にセットして、SiH460sccm,
H2希釈10％・PH320sccmを導入し、ガス圧0.2Torrの条件
で高周波で0.2W/cm25分30秒間放電を行い、ホールのブ
ロッキング層62（膜厚1000Å）を形成した。 次に同じく容量結合型CVD装置で基板温度を300℃にセ
ットして、ガス導入はSiH4を60sccmから6sccm、GeH4ガ
スを0sccmから54sccmに、H2希釈10％PH3を0sccmから6sc
cmに連続的に変化させて、ガス圧0,2Torrの条件で高周
波0.5W/cm2で５分30秒間放電（堆積）を行った後、到
達したガス流量を保ったまま８秒間放電（堆積）を続
け、最下層の傾斜バンドギャップ層63（膜厚1000Å）及
びｎ型の高濃度不純物層（膜厚25Å）64aを形成した
（なお傾斜バンドギャップ層を形成する場合、本実施例
ではGeH4ガスが0sccmの状態であり、水素化非晶質シリ
コン領域を含んでいる。後述する実施例でも同様であ
る）。 続いて、同じく容量結合型CVD装置で基板温度300℃に
セットして、SiH424sccm、CH436sccm、H2希釈10％B2H66
sccmを導入し、ガス圧0.3Torrの条件で高周波0.2W/cm2
で14秒間放電（堆積）を行った後、SiH4,CH4,H2希釈1
0％B2H6のガス導入条件のみをそれぞれ24sccmから60scc
m,36sccmから0sccm,6sccmから0sccmに変化させて、９分
15秒間放電（堆積）を続け（なお傾斜バンドギャップ
層を形成する場合、本実施例ではCH4ガスが0sccmの状態
があり、水素化非晶質シリコン領域を含んでいる。後述
する実施例でも同様である）、さらにひき続き、堆積
、堆積を行って、高濃度不純物層64b（膜厚25
Å）、傾斜バンドギャップ層63（膜厚2000Å）、高濃度
不純物層64a（膜厚25Å）を１周期形成した。この操作
をもう一周期分くり返した後、最後に堆積、堆積を
行って最上層の高濃度不純物層64b及び傾斜バンドギャ
ップ層63（膜厚1000Å）を形成し、合計３段のステップ
バックを形成した。 その後同じく容量結合型CVD装置で基板温度を300℃に
セットして、SiH430sccm,H230sccmを導入し、ガス圧0.3
Torrの条件で高周波0.2W/cm2で75分間放電を行い、光吸
収層65（膜厚8000Å）を形成した。 続いて同じく容量結合型CVD装置で基板温度を300℃に
セットして、SiH424sccm,H2希釈10％B2H620sccm,CH436s
ccmを導入し、ガス圧0.3Torrの条件で高周波0.2W/cm2で
５分間放電を行い、電子のブロッキング層66（膜厚500
Å）を形成した。 その後半導体層62〜66を所望の形状にパターニング
し、半導体層のアイソレーションを行った。 このあと、容量結合型CVD装置で、基板温度を300℃に
して、水素希釈10％SiH4ガスを100sccm,99.999％のNH3
ガスを100sccmの流量で、ガス圧を0.4Torrに調節して高
周波電力0.01W/cm2で１時間放電し3000ÅSiNx膜による
保護層67を形成した。このあとSiHx膜をパターニング
し、上部電極用コンタクトホールを形成したのち、スパ
ッタ法によりITOの上部透明電極68を700Å形成し素子を
作成した。 上記の様にして作成された光電変換素子について評価
したところ次の様な結果を得た。 （１）10V以上の逆バイアスを印加する事により、８倍
の増倍率が得られた。50V以上の高電界でも増倍率は８
倍のまま飽和していた。このため15V程度の低電界で蓄
積動作モードでセンサの駆動が可能である。また光電流
と暗電流の比は増倍のないＣ−Si pnセンサとほぼ同等
のものが得られた。 （２）高濃度不純物層及び、傾斜バンドギャップ層内の
不純物添加がない光電変換素子に比べ８倍の増倍率で雑
音が約1/2に低減された。 （３）温度変化（５℃〜90℃）に対する増倍率の変化が
なく、通常のAPDでは必ず必要であった温度補償が必要
ない。 （実施例５） 第13図は本発明の光電変換素子の実施例５の概略的断
面図である。 ガラス基板70（コーニング＃7059）上に、スパッタ法
でCrの下部電極71を0.2μｍ堆積させ、所望の形状にパ
ターニングする。その後、容量結合型CVD装置にセット
し、基板温度を300℃にセットして、SiH460sccm,H2希釈
10％PH320sccmを導入し、ガス圧0.2Torrの条件で高周波
0.2W/cm25分30秒間放電を行い、ホールのブロッキング
層72（膜厚1000Å）を形成した。 次に、同じく容量結合型CVD層で基板温度を300℃にセ
ットして、ガス導入はSiH4を60sccmから6sccm、GeH4ガ
スを0sccmから54sccmに、連続的に変化させて、ガス圧
0.2Torrの条件で高周波0.5W/cm2で５分30秒間放電（堆
積）を行い、バンドギャップ傾斜層73（膜厚1000Å）
を形成した。 続いて、同じく容量結合型CVD装置で基板温度300℃に
セットして、SiH424sccm,CH436sccm,H2希釈10％B2H66sc
cmを導入し、ガス圧0.3Torrの条件で高周波0.2W/cm2で2
8秒間放電（堆積）を行った後、SiH4,CH4,H2希釈10％
B2H6のガス導入条件のみをそれぞれ24sccmから60sccm,3
6sccmから0sccm,6sccmから0sccmに変化させて、９分15
秒間放電（堆積）を続け、さらに、ひき続き、堆積
を行って、高濃度不純物層74（膜厚50Å）、傾斜バンド
ギャップ層73（膜厚2000Å）を一周期形成し、この操作
をもう一周期分繰り返した後、最後に堆積、堆積を
行って最上層の高濃度不純物層74及び傾斜バンドキャッ
プ層73を形成し、合計３段のステップバックを形成し
た。 その後、同じく容量結合型CVD装置で基板温度を300℃
にセットしてSiH430sccm,H230sccmを導入し、ガス圧0.3
Torrの条件で高周波0.2W/cm2で75分間放電を行い、光吸
収層75（膜厚8000Å）を形成した。 続いて、同じく容量結合型CVD装置で基板温度300℃に
セットして、SiH424sccm,H2希釈10％B2H620sccm,CH436s
ccmを導入し、ガス圧0.3Torrの条件で高周波0.2W/cm2で
５分間放電を行い、電子のブロッキング層76（膜厚500
Å）を形成した。 その後半導体層62〜66を所望の形状にパターニング
し、半導体層のアイソレーションを行った。 このあと、容量結合型CVD装置で、基板温度を300℃に
して、水素希釈10％SiH4ガスを100sccm,99.999％のNH3
ガスを100sccmの流量でガス圧を0.4Torrに調節して高周
波電力0.01W/cm2で１時間放電し、3000ÅのSiHx膜によ
る保護層77を形成した。このあとSiHx膜をパターニング
し、上部電極用コンタクトホールを形成したのち、スパ
ッタ法によりITOの上部透明電極78を700Å形成し素子を
作成した。 上記の様にして作成された光電変換素子について評価
したところ、増倍率８倍で光電流と暗電流の比が増倍の
ないＣ−Si pnセンサの約３倍大きなものが得られた。
また、雑音は傾斜バンドギャップ層内の不純物添加及び
高濃度層がない光電変換装置に比べ、８倍の増倍率で約
1/1.7に低減された。他の効果は実施例１と同じであっ
た。 （実施例６） 第14図は本発明の光電変換素子の実施例６の概略的断
面図である。 ガラス基板80（コーニング＃7059）上に、スパッタ法
でCrの下部電極81を0.2μｍ堆積させ、所望の形状にパ
ターニングする。その後、容量結合型CVD装置にセット
し、基板温度を300℃にセットして、SiH460sccm,H2希釈
10％PH320sccmを導入し、ガス圧0.2Torrの条件で高周波
0.2W/cm25分30秒間放電を行いホールのブロッキング層8
2（膜厚1000Å）を形成した。 次に、同じく容量結合型CVD層で基板温度を300℃にセ
ットして、ガス導入はSiH4を60sccmから6sccm、GeH4ガ
スを0sccmから54sccmに、H2希釈10％PH3を0sccmから6sc
cmに連続的に変化させて、ガス圧0.2Torrの条件で高周
波0.5W/cm2で５分30秒間放電（堆積）を行った後、到
達したガス流量を保ったまま16秒間放電（堆積）を続
け、最下層の傾斜バンドギャップ傾斜層83（膜厚1000
Å）及びｎ型の高濃度不純物層（膜厚50Å）84を形成し
た。 続いて同じく容量結合型CVD層で基板温度300℃にセッ
トして、ガス導入はSiH4を24sccmから60sccm,CH4を36sc
cmから0sccmに変化させて、ガス圧0.3Torrの条件で高周
波0.2W/cm2で９分15秒間放電（堆積）を続け、さら
に、ひき続き、堆積、堆積を行って、バンドギャッ
プ傾斜層83（膜厚2000Å）、高濃度不純物層84（膜厚50
Å）を１周期形成した。この操作をもう一周期分くり返
した後、最後に堆積を行って最上層の傾斜バンドギャ
ップ層83（膜厚1000Å）を形成し、合計３段のステップ
バックを形成した。 その後、同じく容量結合型CVD装置で基板温度を300℃
にセットしてSiH430sccm,H230sccmを導入し、ガス圧0.3
Torrの条件で高周波0.2W/cm2で75分間放電を行い、光吸
収層85（膜厚8000Å）を形成した。 続いて同じく容量結合型CVD装置で基板温度を300℃に
セットして、SiH424sccm,H2希釈10％B2H620sccm,CH436s
ccmを導入し、ガス圧0.3Torrの条件で、高周波0.2W/cm2
で５分間放電を行い、電子のブロッキング層86（膜厚50
0Å）を形成した。 その後半導体層の82〜86を所望の形状にパターニング
し、半導体層のアイソレーションを行った。 このあと容量結合型CVD装置で、基板温度を300℃にし
て、水素希釈10％SiH4ガスを100sccm、99.999％のNH3ガ
スを100sccmの流量でガス圧を0.4Torrに調節して高周波
電力0.01W/cm2で１時間放電し、3000ÅのSiNx膜による
保護層87を形成した。このあとSiHx膜をパターニング
し、上部電極用コンタクトホールを形成したのち、スパ
ッタ法によりITOの上部透明電極88を700Å形成した。 上記の様にして作成された光電変換素子について評価
したところ、増倍率８倍で光電流と暗電流の比が増倍の
ないＣ−Si pnセンサの約10倍大きなものが得られた。
また、雑音は傾斜バンドギャップ層内の不純物添加及び
高濃度層がない光電変換装置に比べ、８倍の増倍率で約
1/1.5に低減された。他の効果は実施例４と同じであっ
た。 （実施例７） 以下、第15図及び第16図（ａ），（ｂ）を用いて本発
明の第７実施例について説明する。 第15図は、本発明の光電変換装置の第７実施例を示す
概略的縦断面構造図である。 第15図において、401はCr電極、402は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、403はキャリア増倍を行うためのａ−S
i1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、404は光を吸収しキャリアを発生させるための厚さ
約１μｍのａ−Si1-yCy:Hからなる光吸収層、405は電子
注入を阻止するための厚さ約100Åのｐ型ａ−Si1-yCy:H
からなる電荷注入阻止層、406は酸化インジウムを主体
とした透明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、電荷注
入阻止層402、増倍領域403、光吸収層404および電荷注
入阻止層405の非晶質層はプラズマCVD法で作成した。非
晶質層形成の際の原料ガスは、電荷注入阻止層402がSiH
4,GeH4,PH3,H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸
収層404がSiH4,CH4,H2、電荷注入阻止層405がSiH4,CH4,
B2H6,H2を用いた。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。 第15図に示した第７実施例の光電変換装置のエネルギ
バンド構造は、理想的には第16図（ａ），（ｂ）に示す
ようなものであることが想定される。 第16図（ａ）は第７実施例の光電変換装置が無バイア
ス状態にあるときエネルギ帯図、第16図（ｂ）はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯図である。 第16図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層501の
禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変
化層511,512,513の３つの層からなる増倍領域502の最小
禁制帯幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ
−Si1-yCy:H層503の禁制帯幅がEg1、ｐ型ａ−Si1-yCy:H
層504の禁制帯幅がEg0であることを示している。 また、第16図（ａ）において、伝導帯幅、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第16図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほとんどなく、キャリアの走行性を阻害していない。 ここで作成したａ−Si1-yCy:H層504,503のＣ組成比ｙ
は約0.4であり、禁制帯幅Eg1,Eg0はともに約2.3eVであ
った。組成変化層511,512,513のうちの最大禁制帯幅Eg3
を与える層もａ−Si1-yCy:Hであり、Eg3も約2.3eVであ
った。 また、ａ−Si1-xGex:H層501のGe組成比ｘは約0.6であ
り、禁制帯幅Eg4は約1.3eVであった。組成変化層511,51
2,513のうちの最小禁制帯幅Eg2を与える層もａ−Si1-xG
ex:H層であり、Eg2も約1.3eVであった。 さらに光吸収層503の光吸収係数は波長540nmの光に対
して約４×103cm-1、波長350nmの光に対して約３×104c
m-1以上であり、紫外部光の吸収が十分に行えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長400nm以下の紫外部光に対して、波長を変
化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層の３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層の厚さは本実施例では約200Åで
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低く
することができるので望ましい。 また、本実施例では光吸収層の厚さは約１μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また、本実施の非晶質層の原料ガスにはSiH4,B2H6,PH
3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができる。 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質層の作成にはプラズマCVD法のほかにECR
プラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約2.3eVであるが、
Ｃ組成比を変化させてEg2を制御し、所望の分光感度特
性が得られるようにすることもできる。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例８） 以下、第17図を用いて本発明の第８実施例について説
明する。 第17図（ａ），（ｂ）は本発明の第８実施例の理想的
に想定されるエネルギバンド構造図である。 第17図（ａ）は第８実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第17図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第17図（ａ）では、601が禁制制御Eg4′のｎ型ａ−Si
1-yCy:H層であること以外は、第16図（ａ）と同じであ
り、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変化層611,61
2,613の３層からなる増倍領域602の最小禁制帯幅がEg
2、最大禁制帯幅Eg3、ａ−Si1-yCy:H層603の禁制帯幅が
Eg1、ｐ型ａ−Si1-yCy:H層604の禁制帯幅がEg0であるこ
とを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長400nm以下の紫外部光に対して波長を変化
させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約
0.1nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 （実施例９） 本実施例は、実施例７に示した光電変換装置を、本発
明者らが既に特開昭63−278269号公報に提案した走査回
路、読出し回路上に積層した実施例である。 第18図（ａ）は本発明の実施例の受光部付近の概略的
断面図、第18図（ｂ）は一画素の等価回路図、第18図
（ｃ）は本装置全体の等価回路およびブロック回路図で
ある。 第18図（ａ）において、ｎ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn-層702が
形成され、その中にｐベース領域703、さらにn+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｐベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｐベース領域との間には酸化膜
705を挟んでゲート電極706が形成されている。したがっ
て隣接するｐベース領域703を各々ソース・ドレイン領
域としてｐチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｐベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708、
およびベース電極708′を形成する。 その後、絶縁層709を形成し、続いて電極711を形成
し、画素ごとに分離する。電極711は電極708′と電気的
に接続している。さらにｎ型ａ−Si1-xGex:H層712を形
成して、画素ごとに分離する。 続いて、ａ−Si1-xGex:H〜ａ−Si1-yCy:Hの組成変化
層721,722,723を形成して増倍領域713を構成する。次に
光吸収層ａ−Si1-yCy:H層714を形成し、ｐ型ａ−Si1-yC
y:H層715を形成し、センサにバイアス電圧を印加するた
めの透明電極716を形成する。 また、コレクタ電極717が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第４図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｐチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベース電位を与えるための端子735と、ｐチャ
ンネルMOSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッタ電極
738、コレクタ電極739とで表わされる。 第18図（ｃ）は第18図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
図である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、PMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極はそれぞれ配線75
1,751′,751″を介して水平シフトレジスタ（H.S.R）75
2に接続されており、またドレイン電極は水平読出し配
線753を介して出力アンプ757に接続されている。水平読
出し配線753は水平読出し配線の電荷をリセットするた
めのスイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第18図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第18図（ａ）の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍されて、ベ
ース領域703内に蓄積される。 第18図（ｃ）の垂直シフトレジスタから出力される駆
動パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線746,746′,746″にそれぞれとり
出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に負方向のパルスが印加されると一行目の各画素のPM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明の光電
変換装置を用いた場合について説明する。 第19図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1,実施例２に示した本発明の光電
変換装置が用いられる。光電変換部801は信号出力部805
に接続される。信号出力部805において、802は光電変換
部801より発生した信号電荷の蓄積手段、803は前述の信
号電荷を走査する走査手段、804は走査手段803により転
送された信号電荷を増幅・ノイズ補償回路等からなる読
出し手段である。なお、蓄積手段802は蓄積動作を行う
場合には必要となるが、なくてもよい。 以上説明したように、本発明の光電変換装置によれ
ば、Eg1なる禁制帯幅を有し光を吸収する光吸収層と、
光吸収して生じたキャリアを増倍する最小禁制帯幅Eg
2、最大禁制帯幅Eg3なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層或いは複数層積層し
てなる増倍層とを、電荷注入阻止層間に狭持するように
積層して構成した光電変換装置であって、 前記光吸収層の禁制帯幅Eg1と前記増倍層の最大禁制
帯幅Eg3とを略等しくしたことで、バンド不整合により
生ずる種々の問題が解消され、増倍層を持たないフォト
ダイオードと同様の高速応答性が得られると同時に光吸
収層の禁制帯幅Eg1を特に紫外部光に対応する禁制帯幅
にすることで、紫外部光に対し高感度とすることができ
た。 また、ステップバック構造の層数を選択することで、
増幅率が２以上得られ、且つ低雑音とすることができ
た。 また本発明の光電変換装置の構成要素を少なくともSi
原子を含む単結晶から構成すれば、禁制帯幅の容易な制
御性及び低温積層が可能となり、積層により生ずる種々
の問題を解消することができた。 （実施例10） 以下、第20図及び第21図（ａ），（ｂ）を用いて本発
明の第10実施例について説明する。 第20図は、本発明の光電変換装置の第10実施例を示す
概略的縦断面構造図である。 第20図において、401はCr電極、402は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、403はキャリア増倍を行うためのａ−S
i1-XGeX:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、404は光を吸収しキャリアを発生させるための厚さ
約１μｍのａ−Si1-xGex:Hからなる光吸収層、405は電
子注入を阻止するための厚さ約100Åのｐ型ａ−Si1-xGe
x:Hからなる電荷注入阻止層、406は酸化インジウムを主
体とした透明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、電荷注
入阻止層402,増倍領域403,光吸収層404および電荷注入
阻止層405の非晶質層はプラズマCVD法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層402がSiH4,
GeH4,PH3,H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収
層404がSiH4,GeH4,H2、電荷注入阻止層405がSiH4,GeH4,
B2H6,H2を用いた。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。 第20図に示した第10実施例の光電変換装置のエネルギ
バンド構造は、理想的には第21図（ａ），（ｂ）に示す
ようなものであることが想定される。 第21図（ａ）は第10実施例の光電変換装置が無バイア
ス状態にあるときエネルギ帯図、第21図（ｂ）はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯図である。 第21図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層501の
禁制帯幅がEg4、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変
化層511,512,513の３つの層からなる増倍領域502の最小
禁制帯幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ
−Si1-XGeX:H層503の禁制帯幅がEg1、ｐ型ａ−Si1-XG
eX:H層504の禁制帯幅がEg0であることを示している。 ここで作成した組成変化層511,512,513のうちの最大
禁制帯幅Eg3を与える層はＣ組成比ｙが約0.4のSi1-yCy:
Hであり、Eg3は約2.3eVであった。 また、ａ−Si1-xGex:H層501,503,504のGe組成比ｘは
約0.6であり、禁制帯幅Eg4,Eg1,Eg0は約1.3eVであっ
た。組成変化層511,512,513のうちの最小禁制帯幅Eg2を
与える層もａ−Si1-xGex:H層であり、Eg2も約1.3eVであ
った。 さらに光吸収層503の光吸収係数は波長800nmの光に対
して約１×105cm-1、波長1000nmの光に対して約２×104
cm-1以上であり、赤外部光の吸収が十分に行えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長1000nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
0nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層の３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層の厚さは本実施例では約200Åで
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低く
することができるので望ましい。 また、本実施例では光吸収層の厚さは約１μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また、本実施例の非晶質層の原料ガスにはSiH4,B2H6,
PH3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができ、 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質層の作成にはプラズマCVD法のほかにECR
プラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約1.3eVであるが、
Ge組成比を変化させてEg2を制御し、所望の分光感度特
性が得られるようにすることもできる。 また、第21図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第21図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほとんどなく、キャリアの走行性を阻害していない。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例11） 以下、第22図を用いて本発明の第11実施例について説
明する。 第22図（ａ）（ｂ）は本発明の第11実施例の理想的に
想定されるエネルギバンド構造図である。 第22図（ａ）は第11実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第24図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第22図（ａ）では、601が禁制制御Eg4′のｎ型ａ−Si
1-yCy:H層であること以外は、第21図（ａ）と同じであ
り、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変化層611,61
2,613の３層からなる増倍領域602の最小禁制帯幅がEg
2、最大禁制帯幅Eg3、ａ−Si1-XGeX:H層603の禁制帯幅
がEg1、ｐ型ａ−Si1-XGeX:H層604の禁制帯幅がEg0であ
ることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長1000nm以下の赤外部光に対して波長を変化
させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
0nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 （実施例12） 本実施例は、実施例10に示した光電変換装置を、本発
明者らが既に特開昭63−278269号公報に提案した走査回
路，読出し回路上に積層した実施例である。 第23図（ａ）は本発明の実施例の受光部付近の概略的
断面図、第23図（ｂ）は一画素の等価回路図、第23図
（ｃ）は本装置全体の等価回路およびブロック回路図で
ある。 第23図（ａ）において、ｎ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn-層702が
形成され、その中にｐベース領域703、さらにn+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｐベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｐベース領域との間に酸化膜70
5を挟んでゲート電極706が形成されている。したがって
隣接するｐベース領域703を各々ソース・ドレイン領域
としてｐチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｐベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708、
およびベース電極708′を形成する。 その後、絶縁層709を形成し、続いて電極711を形成
し、画素ごとに分離する。電極711は電極708′と電気的
に接続している。さらにｎ型ａ−Si1-xGex:H層712を形
成して、画素ごとに分離する。 続いて、ａ−Si1-XGeX:H〜ａ−Si1-yCy:Hの組成変化
層721,722,723を形成して増倍領域713を構成する。次に
光吸収層ａ−Si1-XGeX:H層714を形成し、ｐ型ａ−Si1-X
GeX:H層715を形成し、センサにバイアス電圧を印加する
ための透明電極716を形成する。 また、コレクタ電極717が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第23図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｐチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベース電位を与えるための端子735と、ｐチャ
ンネルMOSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッタ電極
738、コレクタ電極739とで表わされる。 第23図（ｃ）は第23図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
図である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、PMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極はそれぞれ配線75
1,751′,751″を介して水平シフトレジスタ（H.S.R）75
2に接続されており、またドレイン電極は水平読出し配
線753を介して出力アンプ757に接続されている。水平読
出し配線753は水平読出し配線の電荷をリセットするた
めのスイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第23図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第23図（ａ）の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍され、ベー
ス領域703内に蓄積される。 第23図（ｃ）の垂直シフトレジスタから出力される駆
動パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線746,746′,746″にそれぞれとり
出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に負方向のパルスが印加されると１行目の各画素のPM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明の光電
変換装置を用いた場合について説明する。 第24図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1,実施例２に示した本発明の光電
変換装置が用いられる。光電変換部801は信号出力部805
に接続される。信号出力部805において、802は光電変換
部801より発生した信号電荷の蓄積手段、803は前述の信
号電荷を走査する走査手段、804は走査手段803により転
送された信号電荷を増幅・ノイズ補償回路等からなる読
出し手段である。なお、蓄積手段802は蓄積動作を行う
場合には必要となるが、なくてもよい。 以上説明したように、本発明の実施例で示した光電変
換装置によれば、Eg1なる禁制帯幅を有し光を吸収する
光吸収層と、光を吸収して生じたキャリアを増倍する最
小禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的
に変化したステップバック構造を有する層を一層或いは
複数層積層してなる増倍層とを、電荷注入阻止層間に狭
持するように積層して構成した光電変換装置であって、
前記光吸収層の禁制帯幅Eg1と前記増倍層の最大禁制帯
幅Eg2とを略等しくしたことで、バンド不整合により生
ずる種々の問題が解消され、増倍層を持たないホトダイ
オードと同様の高速応答性が得られると同時に光吸収層
の禁制帯幅Eg1を特に赤外部光に対応する禁制帯幅にす
ることで、赤外部光に高感度をもたせることができる。 また増倍層への光入射が低減され、増倍層への光入射
による増倍率の変動を低減することができる。 また、ステップバック構造の層数を選択することで、
増幅率が２以上得られ、且つ低雑音とすることができ
る。 また、本発明の光電変換装置の構成要素を少なくとも
Si原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。 （実施例13） 以下、第25図及び第26図（ａ），（ｂ）を用いて本発
明の第13実施例について説明する。 第25図は、本発明の光電変換装置の第27実施例を示す
概略的縦断面構造図である。 第25図において、401はCr電極、402は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、403はキャリア増倍を行うためのａ−S
i1-XGeX:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、404は光を吸収しキャリアを発生させるための厚さ
約２μｍのａ−Si:H〜ａ−Si1-yCy:Hの組成を変化させ
た光吸収層、405は電子注入を阻止するための厚さ約100
Åのｐ型ａ−Si:Hからなる電荷注入阻止層、406は酸化
インジウムを主体とした透明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、電荷注
入阻止層402,増倍領域403,光吸収層404および電荷注入
阻止層405の非晶質層はプラズマCVD法で作成した。非晶
質層形成の際の原料ガスは、電荷注入阻止層402がSiH4,
GeH4,PH3,H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収
層404がSiH4,CH4,H2、電荷注入阻止層405がSiH4,B2H6,H
2を用いた。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。光吸収層404は原料ガスの
うち内CH4のガス流量を連続的に変化させて形成してい
る。 第25図に示した第13実施例の光電変換装置のエネルギ
バンド構造は、理想的には第26図（ａ），（ｂ）に示す
ようなものであることが想定される。 第26図（ａ）は第13実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第28図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第26図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層501の
禁制帯幅がEg4、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変
化層511,512,513の３つの層からなる増倍領域502の最小
禁制帯幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ
−Si:H〜ａ−Si1-yCy:H層503の最小禁制帯幅がEg1、ｐ
型ａ−Si:H層504の禁制帯幅がEg0であることを示してい
る。 また、第26図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第26図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層511,512,513のうちの最大
禁制帯幅がEg3を与える層はＣ組成比ｙが約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。ａ−Si:H〜ａ
−Si1-yCy:H層503の最大禁制帯幅を与える層もａ−Si
1-yCy:Hであった。 また、ａ−Si1-xGex:H層501のGe組成比ｘは約0.6であ
り、禁制帯幅Eg4は約1.3eVであった。組成変化層511,51
2,513のうちの最小禁制帯幅Eg2を与える層もａ−Si1-xG
ex:H層であり、Eg2も約1.3eVであった。ａ−Si:H〜ａ−
Si1-yCy:H層503の最小禁制帯幅Eg1を与える層はａ−Si:
Hであり、Eg1は約1.8eVであった。ｐ型ａ−Si:H層504の
禁制帯幅Eg0も約1.8eVであった。 さらに光吸収層503の光吸収係数は波長700nmの光に対
して約６×103cm-1、波長350nmの光に対して約２×104c
m-1以上であり、可視部から紫外部光の吸収が十分に行
えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長700nm以下の可視から紫外部の光に対し
て、波長を変化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層の３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層の厚さは本実施例では約200Åで
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低く
することができるので望ましい。 また、本実施例では光吸収層の厚さは約２μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また、本実施例の非晶質層の原料ガスにはSiH4,B2H6,
PH3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができる。 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質層の作成にはプラズマCVD法のほかにECR
プラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約1.8〜2.3eVであ
るが、Ｃ組成比を変化させてEg2を制御し、所望の分光
感度特性が得られるようにすることもできる。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例14） 以下、第27図を用いて本発明の第14実施例について説
明する。 第27図（ａ）（ｂ）は本発明の第14実施例の理想的に
想定されるエネルギバンド構造図である。 第27図（ａ）は、第14実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯図、第27図（ｂ）はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯図である。 第27図（ａ）では、601が禁制帯幅Eg4′のｎ型ａ−Si
1-yCy:H層であることと、光吸収層603のａ−Si:H組成の
領域が第２図より広いこと以外は、第26図（ａ）と同じ
であり、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変化層61
1,612,613の３層からなる増倍領域602の最小禁制帯幅が
Eg2、最大禁制帯幅がEg3、ａ−Si:H〜ａ−Si1-yCy:H層6
03の最小禁制帯幅がEg1、ｐ型ａ−Si:H層604の禁制帯幅
がEg0であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長700nm以下の可視部から紫外部の光に対し
て波長を変化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 （実施例15） 本実施例は、実施例13に示した光電変換装置を、本発
明者らが既に特開昭63−278269号公報に提案した走査回
路，読出し回路上に積層した実施例である。 第28図（ａ）は本発明の実施例の受光部付近の概略的
断面図、第28図（ｂ）は一画素の等価回路図、第28図
（ｃ）は本装置全体の等価回路およびブロック回路図で
ある。 第28図（ａ）において、ｎ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn-層702が
形成され、その中にｐベース領域703、さらにn+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｐベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｐベース領域との間には酸化膜
705を挟んでゲート電極706が形成されている。したがっ
て隣接するｐベース領域703を各々ソース・ドレイン領
域としてｐチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｐベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708、
およびベース電極708′を形成する。 その後、絶縁層709を形成し、続いて電極711を形成
し、画素ごとに分離する。電極711は電極708′と電気的
に接続している。さらにｎ型ａ−Si1-xGex:H層712を形
成して、画素ごとに分離する。 続いて、ａ−Si1-XGeX:H〜ａ−Si1-yCy:Hの組成変化
層721,722,723を形成して増倍領域713を構成する。次に
光吸収層ａ−Si:H〜ａ−Si1-yCy:H組成変化層714を形成
し、ｐ型ａ−Si:H層715を形成し、センサにバイアス電
圧を印加するための透明電極716を形成する。 また、コレクタ電極717が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第28図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｐチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベース電位を与えるための端子735と、ｐチャ
ンネルMOSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッタ電極
738、コレクタ電極739とで表わされる。 第28図（ｃ）は第28図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
図である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、PMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極はそれぞれ配線75
1,751′,751″を介して水平シフトレジスタ（H.S.R）75
2に接続されており、またドレイン電極は水平読出し配
線753を介して出力アンプ757に接続されている。水平読
出し配線753は水平読出し配線の電荷をリセットするた
めのスイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第28図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第28図（ａ）の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍されて、ベ
ース領域703内に蓄積される。 第28図（ｃ）の垂直シフトレジスタから出力される駆
動パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線746,746′,746″にそれぞれとり
出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に負方向のパルスが印加されると１行目の各画素のPM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明の光電
変換装置を用いた場合について説明する。 第29図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1,実施例２に示した本発明の光電
変換装置が用いられる。光電変換部801は信号出力部805
に接続される。信号出力部805において、802は光電変換
部801より発生した信号電荷の蓄積手段、803は前述の信
号電荷を走査する走査手段、804は走査手段803により転
送された信号電荷を増幅・ノイズ補償回路等からなる読
出し手段である。なお、蓄積手段802は蓄積動作を行う
場合には必要となるが、なくてもよい。 以上説明したように、本発明の実施例13〜15に示した
光電変換装置によれば、Eg1なる禁制帯幅を有し光を吸
収する光吸収層と、光を吸収して生じたキャリアを増倍
する最小禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が
連続的に変化したステップバック構造を有する層を一層
或いは複数層積層してなる増倍層とを、電荷注入阻止層
間に狭持するように積層して構成した光電変換装置であ
って、 前記光吸収層の禁制帯幅Eg1を、光吸収層上に積層さ
れた一方の電荷注入層側より連続的に変化させ、増倍層
側で前記増倍層の最大禁制帯幅Eg3とを略等しくしたこ
とで、バンド不整合により生ずる種々の問題が解消さ
れ、増倍層を持たないホトダイオードと同様の高速応答
性が得られると同時に、光吸収層の禁制帯幅Eg1を特に
可視部光から紫外部光に対応する禁制帯幅にすること
で、可視部光から紫外部光に高感度をもたせることがで
きた。 また、ステップバック構造の層数を選択することで、
増幅率が２以上得られ、且つ低雑音とすることができ
る。 また本発明の光電変換装置の構成要素を少なくともSi
原子を含む単結晶から構成すれば、禁制帯幅の容易な制
御性及び低温積層が可能となり、積層により生ずる種々
の問題を解消することができた。 （実施例16） 以下、第30図及び第31図（ａ），（ｂ）を用いて本発
明の第16実施例について説明する。 第30図は、本発明の光電変換装置の第16実施例を示す
概略的縦断面構造図である。 第30図において、401はCr電極、402は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、403はキャリア増倍を行うためのａ−S
i1-XGeX:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、404は光を吸収しキャリアを発生させるための厚さ
約１μｍのａ−Si:H〜ａ−Si1-xGex:Hの組成を変化させ
た光吸収層、405は電子注入を阻止するための厚さ約100
Åのｐ型ａ−Si:Hからなる電荷注入阻止層、406は酸化
インジウムを主体とした透明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、電荷注
入阻止層402,増倍領域403,光吸収層404および電荷注入
阻止層405の非晶質層はプラズマCVD法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層402がSiH4,
GeH4,PH3,H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収
層404がSiH4,GeH4,H2、電荷注入阻止層405がSiH4,B2H6,
H2を用いた。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。光吸収層404は原料ガスの
うちGeH4のガス流量を連続的に変化させて形成してい
る。 第30図に示した第16実施例の光電変換装置のエネルギ
バンド構造は、理想的には第31図（ａ），（ｂ）に示す
ようなものであることが想定される。 第31図（ａ）は第16実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第31図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第31図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層501の
禁制帯幅がEg4、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変
化層511,512,513の３つの層からなる増倍領域502の最小
禁制帯幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ
−Si:H〜ａ−Si1-XGeX:H層503の最大禁制帯幅がEg1、ｐ
型ａ−Si:H層504の禁制帯幅がEg0であることを示してい
る。 また、第31図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第31図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層511,512,513のうちの最大
禁制帯幅がEg3を与える層はＣ組成比ｙが約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。 また、ａ−Si1-xGex:H層501のGe組成比ｘは約0.6であ
り、禁制帯幅Eg4は約1.3eVであった。組成変化層511,51
2,513のうちの最小禁制帯幅Eg2を与える層もａ−Si1-xG
ex:H層であり、Eg2も約1.3eVであった。ａ−Si:H〜ａ−
Si1-XGeX:H層503の最小禁制帯幅を与える層もａ−Si1-X
GeX:Hであった。ａ−Si:H〜ａ−Si1-XGeX:H層503の最大
禁制帯幅Eg1を与える層はａ−Si:Hであり、Eg1は約1.8e
Vであった。ｐ型ａ−Si:H層504の禁制帯幅Eg0も約1.8eV
であった。 さらに光吸収層503の光吸収係数は波長400nmの光に対
して約１×105cm-1以上、波長1000nmの光に対して約２
×104cm-1以上であり赤外部，可視部，紫外部光の吸収
が十分に行えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長1000nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層が３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層の厚さは本実施例では約200Åで
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低く
することができるので望ましい。 また、本実施例では光吸収層の厚さは約１μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また本実施例の非晶質層の原料ガスにはSiH4,B2H6,PH
3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができる。 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質の作成にはプラズマCVD法のほかにECRプ
ラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約1.8〜1.3eVであ
るが、Ge組成比を変化させてEg2を制御し、所望の分光
感度特性が得られるようにすることもできる。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例17） 以下、第32図を用いて本発明の第17実施例について説
明する。 第32図（ａ）（ｂ）は本発明の第17実施例の理想的に
想定されるエネルギバンド構造図である。 第32図（ａ）は、第17実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯図、第32図（ｂ）はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯図である。 第32図（ａ）では、601が禁制制御Eg4′のｎ型ａ−Si
1-yCy:H層であることと、光吸収層603のａ−Si:H組成の
領域が第２図よりも広いこと以外は、第32図（ａ）と同
じであり、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変化層6
11,612,613の３層からなる増倍領域602の最小禁制帯幅
がEg2、最大禁制帯幅がEg3、ａ−Si:H〜ａ−Si1-XGeX:H
層603の最大禁制帯幅がEg1、ｐ型ａ−Si:H層604の禁制
帯幅がEg0であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長1000nm以下の光に対して波長を変化させて
も増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 （実施例18） 本実施例は、実施例16に示した光電変換装置を、本発
明者らが既に特開昭63−278269号公報に提案した走査回
路，読出し回路上に積層した実施例である。 第33図（ａ）は本発明の実施例の受光部付近の概略的
断面図、第33図（ｂ）は一画素の等価回路図、第33図
（ｃ）は本装置全体の等価回路およびブロック回路図で
ある。 第33図（ａ）において、ｎ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn-層702が
形成され、その中にｐベース領域703、さらにn+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｐベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｐベース領域との間には酸化膜
705を挟んでゲート電極706が形成されている。したがっ
て隣接するｐベース領域703を各々ソース・ドレイン領
域としてｐチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｐベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708、
およびベース電極708′を形成する。 その後、絶縁層709を形成し、続いて電極711を形成
し、画素ごとに分離する。電極711は電極708′と電気的
に接続している。さらにｎ型ａ−Si1-xGex:H層712を形
成して、画素ごとに分離する。 続いて、ａ−Si1-XGeX:H〜ａ−Si1-yCy:Hの組成変化
層721,722,723を形成して増倍領域713を構成する。次に
光吸収層ａ−Si:H〜ａ−Si1-XGeX:H組成変化層714を形
成し、ｐ型ａ−Si:H層715を形成し、センサにバイアス
電圧を印加するための透明電極716を形成する。 また、コレクタ電極717が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第33図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｐチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベース電位を与えるための端子735と、ｐチャ
ンネルMOSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッタ電極
738、コレクタ電極739とで表わされる。 第33図（ｃ）は第33図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、PMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極それぞれ配線751,7
51′,751″を介して水平シフトレジスタ（H.S.R）752に
接続されており、またドレイン電極は水平読出し配線75
3を介して出力アンプ757に接続されている。水平読出し
配線753は水平読出し配線の電荷をリセットするための
スイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第33図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第33図（ａ）の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍されて、ベ
ース領域703内に蓄積される。 第33図（ｃ）の垂直シフトレジスタから出力される駆
動パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線746,746′,746″にそれぞれとり
出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に負方向のパルスが印加されると１行目の各画素のPM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明の光電
変換装置を用いた場合について説明する。 第34図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1,実施例２に示した本発明の光電
変換装置が用いられる。光電変換部801は信号出力部805
に接続される。信号出力部805において、802は光電変換
部801より発生した信号電荷の蓄積手段、803は前述の信
号電荷を走査する走査手段、804は走査手段803により転
送された信号電荷を増幅・ノイズ補償回路等からなる読
出し手段である。なお、蓄積手段802は蓄積動作を行う
場合には必要となるが、なくてもよい。 以上説明したように、本発明の実施例16〜18に示した
光電変換装置によれば、Eg1なる禁制帯幅を有し光を吸
収する光吸収層と、光を吸収して生じたキャリアを増倍
する最小禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が
連続的に変化したステップバック構造を有する層を一層
或いは複数層積層してなる増倍層とを、電荷注入阻止層
間に狭持するように積層して構成した光電変換装置であ
って、 前記光吸収層の禁制帯幅Eg1を、光吸収層上に積層さ
れた一方の電荷注入層側より連続的に変化させ、増倍層
側で前記増倍層の最小禁制帯幅Eg2とを略等しくしたこ
とで、バンド不整合により生ずる種々の問題が解消さ
れ、増倍層を持たないホトダイオードと同様の高速応答
性が得られると同時に光吸収層の禁制帯幅Eg1を特に赤
外部から紫外部光に対応する禁制帯幅にすることで、赤
外部光から紫外部光に高感度をもたせることができた。 また、ステップバック構造の層数を選択することで、
増倍率が２以上得られ、且つ低雑音とすることができ
る。 また、本発明の光電変換装置の構成要素を少なくとも
Si原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができた。 （実施例19） 以下、第35図及び第36図（ａ），（ｂ）を用いて本発
明の第19実施例について説明する。 第35図は、本発明の光電変換装置の第19実施例の光電
変換部を示す概略的縦断面構造図である。 第35図において、401はAl電極、402は電子注入を阻止
する機能を持つ基体となるｎ型Ｃ−Si基板、403はキャ
リア増倍を行うためのａ−Si1-XGeX:H〜ａ−Si1-yCy:H
の組成を変化させた増倍領域、404は光を吸収しキャリ
アを発生させるための厚さ約２μｍのａ−Si:Hからなる
光吸収層、405は電子注入を阻止するための厚さ約100Å
のｐ型ａ−Si:Hからなる電荷注入阻止層、406は酸化イ
ンジウムを主体とした透明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、増倍領
域403,光吸収層404および電荷注入阻止層405の非晶質層
はプラズマCVD法で作成した。非晶質層作成の際の原料
ガスは、増倍領域403がSiH4,GeH4,CH4,H2、光吸収層404
がSiH4,H2、電荷注入阻止層405がSiH4,B2H6,H2を用い
た。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。 第35図に示した第19実施例の光電変換装置のエネルギ
バンド構造は、理想的には第36図（ａ），（ｂ）に示す
ようなものであることが想定される。 第36図（ａ）は第19実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第38図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第36図（ａ）（ｂ）は、ｎ型Ｃ−Si基板501の禁制帯
幅がEg4、ａ−Si1-XGeX:H〜ａ−Si1-yCy:H組成変化層51
1,512,513の３つの層からなる増倍領域502の最小禁制帯
幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ−Si:H
層503の禁制帯幅がEg1、ｐ型ａ−Si:H層504の禁制帯幅
がEg0であることを示している。 また、第36図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第36図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほとんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層511,512,513のうちの最大
禁制帯幅Eg3を与える層はＣ組成比ｙが約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。 また、組成変化層511,512,513のうちの最小禁制帯幅E
g2を与える層はGe組成比ｘが0.6のａ−Si1-XGeX:H層で
あり、Eg2は約1.3eVであった。503,504のａ−Si:H層の
禁制帯幅Eg1,Eg0はともに約1.8eVであった。 さらに光吸収層503の光吸収係数は波長400nmの光に対
して約１×105cm-1以上、波長700nmの光に対して約５×
103cm-1以上であり、可視部光の吸収が十分に行えてい
る。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長700nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層が３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層の厚さは本実施例では約200Åで
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低く
することができるので望ましい。 また、本実施例では光吸収層の厚さは約２μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また、本実施例の非晶質層の原料ガスにはSiH4,B2H6,
PH3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができる。 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質の作成にはプラズマCVD法のほかにECRプ
ラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約1.8eVであるが、
H2ガス流量を変化させてEg2を制御し、所望の分光感度
特性が得られるようにすることもできる。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例20） 以下、第37図を用いて本発明の第20実施例について説
明する。 第37図は、本発明の光電変換装置の第20実施例の光電
変換部を示す概略的縦断面構造図である。 第37図において、602が減圧CVD法により作成した電子
注入を阻止する機能を有するｎ型ポリSi層であること以
外は第35図と同じであり、601がAl電極、603がキャリア
増倍を行うための、ａ−Si1-XGeX:H〜ａ−Si1-yCy:Hの
組成を変化させた層611,612,613の３層からなる増倍領
域、604が光を吸収しキャリアを発生させるための厚さ
約２μｍのａ−Si:Hからなる光吸収層、605が電子注入
を阻止するための厚さ約100Åのｐ型ａ−Si:Hからなる
電荷注入阻止層、606が酸化インジウムを主体とした透
明電極である。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長400nm以下の紫外部光に対して波長を変化
させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約
0.1nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 次に、本発明の光電変換装置の全体構造及び動作につ
いて説明する。 以下に説明する実施例は、実施例19に示した光電変換
部を、本発明者らが既に特開昭63−278269号公報に提案
した走査回路，読出し回路上に積層した実施例である。 第38図（ａ）は本発明の光電変換装置の一実施例の受
光部付近の概略的断面図、第38図（ｂ）は一画素の等価
回路図、第38図（ｃ）は本装置全体の等価回路およびブ
ロック回路図である。 第38図（ａ）において、ｐ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるp-層702が
形成され、その中にｎベース領域703、さらにp+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｎベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｎベース領域との間には酸化膜
705を挟んでゲート電極706が形成されている。したがっ
て隣接するｎベース領域703を各々ソース・ドレイン領
域としてｎチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｎベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708を
形成する。 その後、絶縁層709を形成し、続いて、ａ−Si1-xGex:
H〜ａ−Si1-yCy:Hの組成変化層721,722,723を形成して
増倍領域710を構成する。次に光吸収層ａ−Si:H層711を
形成し、ｐ型ａ−Si:H層712を形成し、センサにバイア
ス電圧を印加するための透明電極713を形成する。 また、コレクタ電極714が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第38図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｎチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベースに電位を与えるための端子735と、ｎチ
ャンネルMOSトランジスタ732およびキャパシタ733を駆
動するための端子736と、センサ電極737と、エミッタ電
極738、コレクタ電極739とで表わされる。 第38図（ｃ）は第38図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
図である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、nMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極はそれぞれ配線75
1,751′,751″を介して水平シフトレジスタ（H.S.R）75
2に接続されており、またドレイン電極は水平読出し配
線753を介して出力アンプ757に接続されている。水平読
出し配線753は水平読出し配線の電荷をリセットするた
めのスイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第38図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第38図（ａ）の光吸収層711で入射された光が吸収さ
れ、発生したキャリアが増倍領域710で増倍されて、ベ
ース領域703内に蓄積される。 第38図（ｃ）の垂直シフトレジスタから出力される負
方向の駆動パルスが駆動配線743に現われると、キャパ
シタを介してベース電位が下降し、１行目の画素から光
量に応じた信号電荷が垂直配線746,746′,746″にそれ
ぞれとり出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に正方向のパルスが印加されると１行目の各画素のnM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明の光電
変換装置を用いた場合について説明する。 第39図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1,実施例２に示した本発明の光電
変換装置が用いられる。光電変換部801は信号出力部805
に接続される。信号出力部805において、802は光電変換
部801より発生した信号電荷の蓄積手段、803は前述の信
号電荷を走査する走査手段、804は走査手段803により転
送された信号電荷を増幅・ノイズ補償回路等からなる読
出し手段である。なお、蓄積手段802は蓄積動作を行う
場合には必要となるが、なくてもよい。 以上説明したように、本発明の実施例19,20で示した
光電変換装置によれば、複数の光電変換部と、前記光電
変換部より発生した電気的信号を蓄積する蓄積手段、前
記光電変換部より発生した電気的信号を走査するための
走査手段、前記光電変換部より発生した電気的信号を読
出すための読出し手段の内、少なくとも一つの手段を有
する信号出力部とを有する光電変換装置において、 光を吸収する光吸収層と、光を吸収して生じたキャリ
アを増倍する最小禁制帯幅Eg2、最大禁制帯幅Eg3なる禁
制帯幅が連続的に変化したステップバック構造を一層或
いは複数層積層してなる増倍層とを、光吸収層上に積層
した電荷注入阻止層と前記信号出力部を形成した電荷注
入阻止機能持つ基体との間に狭持することで、前記光電
変換部を構成することにより、増倍層側の電荷注入阻止
機能を持つ基体は、予めパターニング形成された状態と
なり、改めて反応性イオンエッチング等で素子間分離す
る必要がなくなった。したがって、反応性イオンエッチ
ング等で生ずるプロセス上の問題が解決され、素子間分
離に伴う暗電流のリーク増加等を迎え、高速応答性に優
れ、且つ低雑音、高感度で、種々の成長光に対応できる
大面積化が容易な光電変換装置を提供することができ
た。 （実施例21） 以下、第40図及び第41図（ａ），（ｂ）を用いて本発
明の第１実施例について説明する。 第40図は、本発明の光電変換装置の第21実施例を示す
概略的縦断面構造図である。 第40図において、401はCr電極、402は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、403はキャリア増倍を行うためのａ−S
i1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、404は光を吸収しキャリアを発生させるための厚さ
約２μｍのａ−Si:Hからなる光吸収層、405は電子注入
を阻止するための厚さ約100Åのｐ型ａ−Si:Hからなる
電荷注入阻止層、406は酸化インジウムを主体とした透
明電極である。 Cr電極401及び透明電極406はEB蒸着で作成し、電荷注
入阻止層402,増倍領域403,光吸収層404および電荷注入
阻止層405の非晶質層はプラズマCVD法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層402がSiH4,
GeH4,PH3,H2、増倍領域403がSiH4,GeH4,CH4,H2、光吸収
層404がSiH4,H2、電荷注入阻止層405がSiH4,B2H6,H2を
用いた。 増倍領域403は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層411,412,413
の３つの層から成っている。 第40図に示した第21実施例の光電変換装置のエネルギ
バンド構造は、理想的には第41図（ａ），（ｂ）に示す
ようなものであることが想定される。 第41図（ａ）は第21実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第41図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第41図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層501の
禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変
化層511,512,513の３つの層からなる増倍領域502の最小
禁制帯幅がEg2、増倍領域502の最大禁制帯幅がEg3、ａ
−Si:Hからなる光吸収層503の禁制帯幅がEg1、ｐ型ａ−
Si:H層504の禁制帯幅がEg0であることを示している。 また、第41図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第41図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層511,512,513のうちの最大
禁制帯幅がEg3を与える層はＣ組成比ｙが約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。 また、ａ−Si1-xGex:H層501のGe組成比ｘは約0.6であ
り、禁制帯幅Eg4は約1.3eVであった。組成変化層511,51
2,513のうちの最小禁制帯幅Eg2を与える層もａ−Si1-xG
ex:H層であり、Eg2も約1.3eVであった。503,504のａ−S
i:H層の禁制帯幅Eg1,Eg0はともに約1.8eVであった。 さらに光吸収層503の光吸収係数は波長400nmの光に対
して約１×105cm-1以上、波長700nmの光に対して約５×
103cm-1以上であり、可視部光の吸収が十分に行えてい
る。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長700nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層502のないpin型光電変
換装置と同等であり、高速であった。 本実施例においては、増倍領域内の組成変化層の３層
であったが、これは単なる一例であり、層の数はいくつ
でもよく、得たい増倍率に応じて決めてやればよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっていて
も作用できる範囲にある。 さらに、組成変化層（ステップバック層）の厚さは本
実施例では約200Åであるが、キャリアが再結合せずに
実行できる範囲内の厚さであればよい。ただし、薄い方
が印加バイアスを低くすることができるので望ましい。 また、本実施例では光吸収層の厚さは約２μｍとした
が、入射光が光吸収層を通過して増倍層まで達しない厚
さがあればよい。この厚さは光吸収係数により決められ
る。 また、本実施例の非晶質層の原料ガスにはSiH4,B2H6,
PH3,CH4,GeH4を用いたが、 SiH4のかわりに、SiF4,Si2H6,Si2F6,Si3H8,SiH3F,Si2
F2,…等の鎖状シラン化合物、またはSi5H10,Si6H12,Si4
H8,…等の環状シラン化合物等を使うことができ、 B2H6のかわりに、Ｂ（ホウ素）,Al（アルミニウム）,
In（インジウム）,Tl（タリウム）等の第III族原子を含
むガスを使うことができ、 PH3のかわりに、Ｐ（燐）,As（ひ素）,Sb（アンチモ
ン）,Bi（ビスマス）等の第IV族原子を含むガスを使う
ことができ、 CH4のかわりに、CH2F2,C2H6,C2H4,C2H2,Si（CH3）4,S
iH（CH3）３等の炭素化合物、N2,NH3,H2NNH2,HN3NH4N3,
F3N,F4N等の窒素化合物、O2,CO2,NO,NO2,N2O,O3,N2O3,N
2O4,NO3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物、SnH4
等のスズ化合物を使うことができる。 さらに、組成変化層の組成比は、局在準位低減のため
０〜約0.6の範囲であることが好ましい。 また、非晶質層の作成にはプラズマCVD法のほかにECR
プラズマ法等も有用である。 また、本実施例では、半導体層に非晶質層を用いた
が、多結晶等の非単結晶性材料を用いてもよい。 本実施例では、電荷注入阻止層のｐ層側から光を入射
し、電子により増倍動作を起こしているが、電荷注入阻
止層のｐ層とｎ層を入れかえ、増倍領域の価電子帯側に
ステップバック構造が形成されるようにして、電荷注入
阻止層のｎ層側から光を入射し、正孔により増倍動作を
起こさせてもよい。 光吸収層の禁制帯幅Eg2はここでは約1.8eVであるが、
H2ガス流量を変化させてEg2を制御し、所望の分光感度
特性が得られるようにすることもできる。 また、電荷注入阻止層（p,nとも）の禁制帯幅、ドー
ピング量は、電極からの少数キャリアの注入が抑制で
き、かつ多数キャリアの走行性が妨げられないように調
製されていればよい。 （実施例22） 以下、第42図を用いて本発明の第22実施例について説
明する。 第42図（ａ）（ｂ）は本発明の第22実施例の理想的に
想定されるエネルギバンド構造図である。 第42図（ａ）は第22実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第44図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第42図（ａ）では、601が禁制帯幅Eg4′のｎ型ａ−Si
1-yCy:H層であることと、604が禁制帯幅Eg0′のｐ型ａ
−Si1-yCy:H層であること以外は、第３図（ａ）と同じ
であり、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変化層61
1,612,613の３層からなる増倍領域602の最小禁制帯幅が
Eg2、最大禁制帯幅Eg3、ａ−Si:H層603の禁制帯幅がEg1
であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長700nm以下の光に対して波長を変化させて
も増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約
0.1nA/cm2以下と低かった。 さらにまた光応答速度は増倍層602のないpin型光電変
換装置と同等であり、高速であった。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例23） 本実施例は、実施例21に示した光電変換装置を、本発
明者らが既に特開昭63−278269号公報に提案した走査回
路，読出し回路上に積層した実施例である。 第43図（ａ）は本発明の実施例の受光部付近の概略的
断面図、第43図（ｂ）は一画素の等価回路図、第43図
（ｃ）は本装置全体の等価回路およびブロック回路図で
ある。 第43図（ａ）において、ｎ型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn-層702が
形成され、その中にｐベース領域703、さらにn+エミッ
タ領域704が形成されバイポーラトランジスタを構成し
ている。 ｐベース領域703は隣接画素と分離されており、ま
た、水平方向に隣接するｐベース領域との間には酸化膜
705を挟んでゲート電極706が形成されている。したがっ
て隣接するｐベース領域703を各々ソース・ドレイン領
域としてｐチャンネルMOSトランジスタが構成されてい
る。ゲート電極706はｐベース領域703の電位を制御する
ためのキャパシタとしても働いている。 さらに、絶縁層707を形成した後、エミッタ電極708、
およびベース電極708′を形成する。 その後、絶縁層709を形成し、続いて電極711を形成
し、画素ごとに分離する。電極711は電極708′と電気的
に接続している。さらにｎ型ａ−Si1-xGex:H層712を形
成して、画素ごとに分離する。 続いて、ａ−Si1-xGex:H〜ａ−Si1-yCy:Hの組成変化
層721,722,723を形成して増倍領域713を構成する。次に
光吸収層ａ−Si:H層714を形成し、ｐ型ａ−Si:H層715を
形成し、センサにバイアス電圧を印加するための透明電
極716を形成する。 また、コレクタ電極717が基板701の裏面にオーミック
接続されている。 したがって、一画素の等価回路は第43図（ｂ）のよう
に、結晶シリコンで構成されるバイポーラトランジスタ
731のベースに、ｐチャンネルMOSトランジスタ732とキ
ャパシタ733及び実施例１と同様の光電変換装置734が接
続され、ベース電位を与えるための端子735と、ｐチャ
ンネルMOSトランジスタ732およびキャパシタ733を駆動
するための端子736と、センサ電極737と、エミッタ電極
738、コレクタ電極739とで表わされる。 第43図（ｃ）は第43図（ａ）（ｂ）で示した一画素セ
ル740を３×３の２次元マトリックス配置した回路構成
である。 同図において、一画素セル740のコレクタ電極741は全
画素にそれぞれ設けられ、センサ電極742も全画素にそ
れぞれ設けられている。また、PMOSトランジスタのゲー
ト電極およびキャパシタ電極は行ごとに駆動配線743,74
3′,743″と接続され、垂直シフトレジスタ（V.S.R）74
4と接続されている。またエミッタ電極は列ごとに信号
読出しのための垂直配線746,746′,746″と接続されて
いる。垂直配線746,746′,746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747,747′,747″と
読出しスイッチ750,750′,750″に接続されている。リ
セットスイッチ747,747′,747″のゲート電極は垂直配
線リセットパルスを印加するための端子748に共通接続
され、また、ソース電極は垂直ラインリセット電圧を印
加するための端子749に共通接続されている。読出しス
イッチ750,750′,750″のゲート電極はそれぞれ配線75
1,751′,751″を介して水平シフトレジスタ（H.S.R）75
2に接続されており、またドレイン電極は水平読出し配
線753を介して出力アンプ757に接続されている。水平読
出し配線753は水平読出し配線の電荷をリセットするた
めのスイッチ754に接続されている。 リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加す
るための端子756に接続される。 最後にアンプ757の出力は端子758からとり出される。 以下、第43図（ａ）〜（ｃ）を用いて動作を簡単に説
明する。 第43図（ａ）の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍されて、ベ
ース領域703内に蓄積される。 第43図（ｃ）の垂直シフトレジスタから出力される駆
動パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、１行目の画素から光量に応じ
た信号電荷が垂直配線746,746′,746″にそれぞれとり
出される。 次に、水平シフトレジスタ752から走査パルスが751,7
51′,751″に順次出力されると、スイッチ750,750′,75
0″が順にON,OFF制御され、信号がアンプ757を通して出
力端子758にとり出される。この際リセットスイッチ754
は、スイッチ750,750′,750″が順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去している。 次に垂直ラインリセットスイッチ747,747′,747″がO
N状態となり、垂直配線746,746′,746″の残留電荷が除
去される。そして垂直シフトレジスタ744から駆動配線7
43に負方向のパレスが印加されると一行目の各画素のPM
OSトランジスタがON状態となり、各画素のベース残留電
荷が除去され、初期化される。 次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、２行目の画素の信号電荷
が、同様にとり出される。 次に３行目の画素の信号電荷のとり出しも同様に行わ
れる。 以上の動作を繰り返すことにより本装置は動作をす
る。 なお、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
い。 以下、一般的な構成の光電変換装置に、本発明に係る
光電変換装置を用いた場合について説明する。 第44図は一般的な構成の光電変換装置に本発明を用い
た場合の構成を示すブロック図である。 同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例21、実施例22に示した本発明の光
電変換装置が用いられる。光電変換部801は信号出力部8
05に接続される。信号出力部805において、802は光電変
換部801より発生した信号電荷の蓄積手段、803は前述の
信号電荷を走査する走査手段、804は走査手段803により
転送された信号電荷を増幅・ノイズ補償回路等からなる
読み出し手段である。なお、蓄積手段802は蓄積動作を
行う場合には必要となるが、なくてもよい。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例24） 本実施例は、Eg1なる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的に
変化したステップバック構造を有する層を一層或いは複
数層積層してなる増倍層とを、電荷注入阻止層間に狭持
するように積層して構成するとともに、前記光吸収層の
禁制帯幅Eg1と前記増倍層の最大禁制帯幅Eg3とを略等し
くしたものである。 本実施例では、光吸収層の禁制帯幅Eg1と増倍層の最
大禁制帯幅Eg3との略等しくすることにより、光吸収
層、増倍層間のバンド不整合、及びそれにより生ずる種
々の問題を解消し、界面準位の生成等による光吸収層に
てキャリアの走行性に対する障害等から生ずる高速応答
性の低下を防ぎ、高速応答性を達成し、増倍層を持たな
いホトダイオードと同様の高速応答性が得られると同時
に光吸収層の禁制帯幅Eg1を特に紫外部光に対応する禁
制帯幅にすることで、紫外部光に対し高感度とすること
ができる。また、本実施例では、ステップバック構造の
層数を選択することで、増幅率が２以上得られ、且つ低
雑音とすることができる。 また本実施例の光電変換装置の構成要素を少なくとも
Si原子を含む非単結晶性材料から構成すれば、禁制帯幅
の容易な制御性及び低温積層が可能となり、積層により
生ずる種々の問題を解消することができる。 以下、第45図及び第46図（ａ），（ｂ）を用いて本発
明の第24実施例について説明する。 なお、本実施例は、光吸収層の禁制帯幅Eg1と増倍層
の最大禁制帯幅Eg3とを略等しくすることを除き実施例
１と同様であって説明が重複するため、説明の一部につ
いては省略している。 第45図は、本発明の光電変換装置の第24実施例を示す
概略的縦断面構造図である。 第45図において、901はCr電極、902は正孔注入を阻止
するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからなる
電荷注入阻止層、903はキャリア増倍を行うためのａ−S
i1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍領
域、904は光を吸収しキャリアを発生させるための厚さ
約１μｍのａ−Si1-yCy:Hからなる光吸収層、905は電子
注入を阻止するための厚さ約100Åのｐ型ａ−Si1-yCy:H
からなる電荷注入阻止層、906は酸化インジウムを主体
とした透明電極である。 Cr電極901及び透明電極906はEB蒸着で作成し、電荷注
入阻止層902,増倍領域903,光吸収層904および電荷注入
阻止層905の非晶質層はプラズマCVD法で作成した。非晶
質層作成の際の原料ガスは、電荷注入阻止層902がSiH4,
GeH4,PH3,H2、増倍領域903がSiH4,GeH4,CH4,H2、光吸収
層904がSiH4,CH4,H2、電荷注入阻止層905がSiH4,CH4,B2
H6,H2、を用いた。 増倍領域903は原料ガスのうちCH4とGeH4のガス流量を
連続的に変化させた厚さ200Åの組成変化層911,912,913
の３つの層から成っている。 第45図に示した第24実施例の光電変換装置のエネルギ
バンド構造は、理想的には第46図（ａ），（ｂ）に示す
ようなものであることが想定される。 第46図（ａ）は第24実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第８図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第46図（ａ），（ｂ）は、ｎ型ａ−Si1-xGex:H層1001
の禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成
変化層1011,1012,1013の３つの層からなる増倍領域1002
の最小禁制帯幅がEg2、増倍領域1002の最大禁制帯幅がE
g3、ａ−Si1-yCy:H層1003の禁制帯幅がEg1、ｐ型ａ−Si
1-yCy:H層1004の禁制帯幅がEg0であることを示してい
る。 また、第46図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第46図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成したａ−Si1-yCy:H層1004,1003のＣ組成比
ｙは約0.4であり、禁制帯幅Eg1,Eg0はともに約2.3eVで
あった。組成変化層1011,1012,1013のうちの最大禁制帯
幅Eg3を与える層もａ−Si1-yCy:Hであり、Eg3も約2.3eV
であった。 また、ａ−Si1-xGex:H層1001のGe組成比ｘは約0.6で
あり、禁制帯幅Eg4は約1.3eVであった。組成変化層101
1,1012,1013のうちの最小禁制帯幅Eg2を与える層もａ−
Si1-xGex:H層であり、Eg2も約1.3eVであった。 さらに光吸収層1003の光吸収係数は波長540nmの光に
対して約１×103cm-1、波長350nmの光に対して約３×10
4cm-1以上であり、紫外部光の吸収が十分に行えてい
る。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
であった。 また、波長400nm以下の紫外部光に対して、波長を変
化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1002のないpin型光電
変換装置と同等であり、高速であった。 本実施例では光吸収層の厚さは約１μｍとしたが、入
射光が光吸収層を通過して増倍層まで達しない厚さがあ
ればよい。この厚さは光吸収係数により決められる。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 光吸収層の禁制帯幅Eg2はここでは約2.3eVであるが、
Ｃ組成比を変化させてEg2を制御し、所望の分光感度特
性が得られるようにすることもできる。 （実施例25） 以下、第47図を用いて本発明の第25実施例について説
明する。 第47図（ａ），（ｂ）は本発明の第25実施例の理想的
に想定されるエネルギバンド構造図である。 第47図（ａ）は第25実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第47図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第47図（ａ）では、1101が禁制制御Eg4′のｎ型ａ−S
i1-yCy:H層であること以外は、第46図（ａ）と同じであ
り、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変化層1111,11
12,1113の３層からなる増倍領域1102の最小禁制帯幅がE
g2、最大禁制帯幅がEg3、ａ−Si1-yCy:H層1103の禁制帯
幅がEg1、ｐ型ａ−Si1-yCy:H層1104の禁制帯幅がEg0で
あることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長400nm以下の紫外部光に対して、波長を変
化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約
0.1nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1102のないpin型光電
変換装置と同等であり、高速であった。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例26） 本実施例は、実施例23と同様に、実施例24に示した光
電変換装置を、本発明者らが既に特開昭63−278269号公
報に提案した走査回路、読出し回路上に積層したもので
ある。 なお、光電変換装置の構成は、第43図（ａ）の光吸収
層たるａ−Si:H層714を光吸収層たるａ−Si1-yCy:H層と
し、ｐ型ａ−Si:H715をｐ型ａ−Si1-yCy:H層としたこと
を除いて同じであり、その動作についても同様なので説
明を省略する。 また、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
いことは実施例23と同様である。 （実施例27） 本実施例は、Eg1なる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的に
変化したステップバック構造を有する層を一層或いは複
数層積層してなる増倍層とを、電荷注入阻止層間に狭持
するように積層して構成するとともに、前記光吸収層の
禁制帯幅Eg1と前記増倍層の最小禁制帯幅Eg2とを略等し
くものである。 本実施例では、光吸収層の禁制帯幅Eg1と増倍層の最
小禁制帯幅Eg2との略等しくすることにより、光吸収
層、増倍層間のバンド不整合、及びそれにより生ずる種
々の問題を解消し、界面準位の生成等による光吸収層に
てキャリアの走行性に対する障害等から生ずる高速応答
性の低下を防ぎ、高速応答性を達成し、増倍層を持たな
いフォトダイオードと同様の高速応答性が得られると同
時に光吸収層の禁制帯幅Eg1を特に赤外部光に対応する
禁制帯幅にすることで、赤外部光に高感度をもたせるこ
とができる。 また、本実施例では、ステップバック構造の層数を選
択することで、増幅率が２以上得られ、且つ低雑音とす
ることができる。 また、本実施例の光電変換装置の構成要素を少なくと
もSi原子を含む非単結晶性材料から構成すれば、禁制帯
幅の容易な制御性及び低温積層が可能となり、積層によ
り生ずる種々の問題を解消することができる。 以下、第48図及び第49図（ａ），（ｂ）を用いて本発
明の第27実施例について説明する。 なお、本実施例は、光吸収層の禁制帯幅Eg1と増倍層
の最小禁制帯幅Eg2とを略等しくすることを除き実施例2
1と同様であって説明が重複するため、説明の一部につ
いては省略している。 第48図は、本発明の光電変換装置の第７実施例を示す
概略的縦断面構造図である。 第48図において、1201はCr電極、1202は正孔注入を阻
止するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからな
る電荷注入阻止層、1203はキャリア増倍を行うためのａ
−Si1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍
領域、1204は光を吸収しキャリアを発生させるための厚
さ約１μｍのａ−Si1-xGex:Hからなる光吸収層、1205は
電子注入を阻止するための厚さ約100Åのｐ型ａ−Si1-x
Gex:Hからなる電荷注入阻止層、1206は酸化インジウム
を主体とした透明電極である。 Cr電極1201及び透明電極1206はEB蒸着で作成し、電荷
注入阻止層1202,増倍領域1203,光吸収層1204および電荷
注入阻止層1205の非晶質層はプラズマCVD法で作成し
た。非晶質層作成の際の原料ガスは、電荷注入阻止層12
02がSiH4,GeH4,PH3,H2、増倍領域1203がSiH4,GeH4,CH4,
H2、光吸収層1204がSiH4,GeH4,H2、電荷注入阻止層1205
がSiH4,GeH4,B2H6,H2を用いた。 増倍領域1203は原料ガスのうちCH4とGeH4のガス流量
を連続的に変化させた厚さ200Åの組成変化層1211,121
2,1213の３つの層から成っている。 第48図に示した第27実施例の光電変換装置のエネルギ
バンド構造は、理想的には第49図（ａ），（ｂ）に示す
ようなものであることが想定される。 第49図（ａ）は第27実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第51図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第49図（ａ），（ｂ）は、ｎ型ａ−Si1-xGex:H層1301
の禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成
変化層1311,1312,1313の３つの層からなる増倍領域1302
の最小禁制帯幅がEg2、増倍領域1302の最大禁制帯幅がE
g3、ａ−Si1-xGex:H層1303の禁制帯幅がEg1、ｐ型ａ−S
i1-xGex:H層1304の禁制帯幅がEg0であることを示してい
る。 また、第49図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第49図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層1311,1312,1313のうちの最
大禁制帯幅Eg3を与える層はＣ組成比ｙが約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。 また、ａ−Si1-xGex:H層1301,1303,1304のGe組成比ｘ
は約0.6であり、禁制帯幅Eg4,Eg1,Eg0は約1.3eVであっ
た。組成変化層1311,1312,1313のうちの最小禁制帯幅Eg
2を与える層もａ−Si1-xGex:H層であり、Eg2も約1.3eV
であった。 さらに光吸収層1303の光吸収係数は波長800nmの光に
対して約１×105cm-1、波長1000nmの光に対して約２×1
04cm-1以上であり、赤外部光の吸収が十分に行える。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長1000nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
0nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1302のないpin型光電
変換装置と同等であり、高速であった。 本実施例では光吸収層の厚さは約１μｍとしたが、入
射光が光吸収層を通過して増倍層まで達しない厚さがあ
ればよい。この厚さは光吸収係数により決められる。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 光吸収層の禁制帯幅Eg2はここでは約1.3eVであるが、
Ge組成比を変化させてEg2を制御し、所望の分光感度特
性が得られるようにすることもできる。 （実施例28） 以下、第50図を用いて本発明の第28実施例について説
明する。 第50図（ａ）（ｂ）は本発明の第28実施例の理想的に
想定されるエネルギバンド構造図である。 第50図（ａ）は第28実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第50図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第50図（ａ）では、1401が禁制帯幅Eg4′のｎ型ａ−S
i1-yCy:H層であること以外は、第49図（ａ）と同じであ
り、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変化層1411,14
12,1413の３層からなる増倍領域1402の最小禁制帯幅がE
g2、最大禁制帯幅がEg3、ａ−Si1-xGex:H層1403の禁制
帯幅がEg1、ｐ型ａ−Si1-xGex:H層1404の禁制帯幅がEg0
であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長1000nm以下の赤外部光に対して、波長を変
化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
0nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1402のないpin型光電
変換装置と同等であり、高速であった。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例29） 本実施例は、実施例23と同様に、実施例27に示した光
電変換装置を、本発明者らが既に特開昭63−278269号公
報に提案した走査回路、読出し回路上に積層した実施例
である。なお、光電変換装置の構成は、第43図（ａ）の
光吸収層たるａ−Si:H層714を光吸収層たるａ−Si1-xGe
x:H層とし、ｐ型ａ−Si:H715をｐ型ａ−Si1-xGex:H層と
したことを除いて同じであり、その動作についても同様
なので説明を省略する。 また、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
いことは実施例23と同様である。 （実施例30） 本実施例は、Eg1なる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的に
変化したステップバック構造を有する層を一層或いは複
数層積層してなる増倍層とを、電荷注入阻止層間に狭持
するように積層して構成するとともに、前記光吸収層の
禁制帯幅Eg1を、光吸収層上に積層された一方の電荷注
入層側より連続的に変化させ、増倍層側で前記増倍層の
最大禁制帯幅Eg3とを略等しくなるようにしたものであ
る。 本実施例では、光吸収層の禁制帯幅Eg1を、光吸収層
上に積層された一方の電荷注入層側より連続的に変化さ
せ、増倍層側で前記増倍層の最大禁制帯幅Eg3と略等し
くすることにより、光吸収層、増倍層間のバンド不整
合、及びそれにより生ずる種々の問題を解消し、界面準
位の生成等による光吸収層にてキャリアの走行性に対す
る障害等から生ずる高速応答性の低下を防ぎ、高速応答
性を達成し、増倍層を持たないホトダイオードと同様の
高速応答性が得られると同時に、光吸収層の禁制帯幅Eg
1を特に可視部光から紫外部光に対応する禁制帯幅にす
ることで、可視部光から紫外部光に高感度をもたせるこ
とができる。 また、本実施例では、ステップバック構造の層数を選
択することで、増幅率が２以上得られ、且つ低雑音とす
ることができる。 また本実施例の光電変換装置の構成要素を少なくとも
Si原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。 以下、第51図及び第52図（ａ），（ｂ）を用いて本発
明の第30実施例について説明する。 なお、本実施例は、光吸収層の禁制帯幅Eg1を、光吸
収層上に積層された一方の電荷注入層側より連続的に変
化させ、増倍層側で前記増倍層の最大禁制帯幅Eg3とを
略等しくなるようにしたことを除き実施例21と同様であ
って説明が重複するため、説明の一部については省略し
ている。 第51図は、本発明の光電変換装置の第30実施例を示す
概略的縦断面構造図である。 第51図において、1501はCr電極、1502は正孔注入を阻
止するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからな
る電荷注入阻止層、1503はキャリア増倍を行うためのａ
−Si1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍
領域、1504は光を吸収しキャリアを発生させるための厚
さ約２μｍのａ−Si:H〜ａ−Si1-yCy:Hの組成を変化さ
せた光吸収層、1505は電子注入を阻止するための厚さ約
100Åのｐ型ａ−Si:Hからなる電荷注入阻止層、1506は
酸化インジウムを主体とした透明電極である。 Cr電極1501及び透明電極1506はEB蒸着で作成し、電荷
注入阻止層1502,増倍領域1503,光吸収層1504および電荷
注入阻止層1505の非晶質層はプラズマCVD法で作成し
た。非晶質層作成の際の原料ガスは、電荷注入阻止層15
02がSiH4,GeH4,PH3,H2、増倍領域1503がSiH4,GeH4,CH4,
H2、光吸収層1504がSiH4,CH4,H2、電荷注入阻止層1505
がSiH4,B2H6,H2を用いた。 増倍領域1503は原料ガスのうちCH4とGeH4のガス流量
を連続的に変化させた厚さ200Åの組成変化層1511,151
2,1513の３つの層から成っている。光吸収層1504は原料
ガスのうちCH4のガス流量を連続的に変化させて形成し
ている。 第51図に示した第30実施例の光電変換装置のエネルギ
バンド構造は、理想的には第52図（ａ），（ｂ）に示す
ようなものであることが想定される。 第52図（ａ）は第30実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第54図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第52図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層1601の
禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変
化層1611,1612,1613の３つの層からなる増倍領域1602の
最小禁制帯幅がEg2、増倍領域1602の最大禁制帯幅がEg
3、ａ−Si:H〜ａ−Si1-yCy:H層1603の最小禁制帯幅がEg
1、ｐ型ａ−Si:H層1604の禁制帯幅がEg0であることを示
している。 また、第52図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第52図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層1611,1612,1613のうちの最
大禁制帯幅Eg3を与える層はＣ組成比ｙは約0.4のａ−Si
1-yCy:Hであり、Eg3は約2.3eVであった。ａ−Si:H〜ａ
−Si1-yCy:H層1603の最大禁制帯幅を与える層もａ−Si
1-yCy:Hであった。 また、ａ−Si1-xGex:H層1601のGe組成比ｘは約0.6で
あり、禁制帯幅Eg4は約1.3eVであった。組成変化層161
1,1612,1613のうちの最小禁制帯幅Eg2を与える層もａ−
Si1-xGex:H層であり、Eg2も約1.3eVであった。ａ−Si:H
〜ａ−Si1-yCy:H層1603の最小禁制帯幅Eg1を与える層は
ａ−Si:Hであり、Eg1は約1.8eVであった。ｐ型ａ−Si:H
層1604の禁制帯幅Eg0も約1.8eVであった。 さらに光吸収層1603の光吸収係数は波長700nmの光に
対して約６×103cm-1、波長350nmの光に対して約３×10
4cm-1以上であり、可視部から紫外部光の吸収が十分に
行えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長700nm以下の可視から紫外部の光に対し
て、波長を変化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1602のないpin型光電
変換装置と同等であり、高速であった。 本実施例では光吸収層の厚さは約２μｍとしたが、入
射光が光吸収層を通過して増倍層まで達しない厚さがあ
ればよい。この厚さは光吸収係数により決められる。 光吸収層の禁制帯幅Eg2はここでは約1.8〜2.3eVであ
るが、Ｃ組成比を変化させてEg2を制御し、所望の分光
感度特性が得られるようにすることもできる。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例31） 以下、第53図を用いて本発明の第31実施例について説
明する。 第53図（ａ）（ｂ）は本発明の第31実施例の理想的に
想定されるエネルギバンド構造図である。 第53図（ａ）は第11実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第55図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第53図（ａ）では、1701が禁制帯幅Eg4′のｎ型ａ−S
i1-yCy:H層であることと、光吸収層1703のａ−Si:H組成
の領域が第52図よりも広いこと以外は、第52図（ａ）と
同じであり、ａ−Si1-xGex:H〜ａ−Si1-yCy:H組成変化
層1711,1712,1713の３層からなる増倍領域1702の最小禁
制帯幅がEg2、最大禁制帯幅がEg3、ａ−Si:H〜ａ−Si
1-yCy:H層1703の最小禁制帯幅がEg1、ｐ型ａ−Si:H層17
04の禁制帯幅がEg0であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長700nm以下の可視部から紫外部の光に対し
て波長を変化させても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1702のないpin型光電
変換装置と同等であり、高速であった。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例32） 本実施例は、実施例22と同様に、実施例30に示した光
電変換装置を、本発明者らが既に特開昭63−278269号公
報に提案した走査回路、読出し回路上に積層したもので
ある。 なお、光電変換装置の構成は、第43図（ａ）の光吸収
層たるａ−Si:H層714を光吸収層たるａ−Si:H〜ａ−Si
1-yCy:H組成変化層としたことを除いて同じであり、そ
の動作についても同様なので説明を省略する。 また、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
いことは実施例３と同様である。 （実施例33） 本実施例は、Eg1なる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的に
変化したステップバック構造を有する層を一層或いは複
数層積層してなる増倍層とを、電荷注入阻止層間に狭持
するように積層して構成するとともに、前記光吸収層の
禁制帯幅Eg1を、光吸収層上に積層された一方の電荷注
入層側より連続的に変化させ、増倍層側で前記増倍層の
最小禁制帯幅Eg2とを略等しくなるようにしたものであ
る。 本実施例では、光吸収層の禁制帯幅Eg1を、光吸収層
上に積層された一方の電荷注入層より連続的に変化さ
せ、増倍層側で前記増倍層の最小帯幅Eg2と略等しくす
ることにより、光吸収層、増倍層間のバンド不整合、及
びそれにより生ずる種々の問題を解消し、界面準位の生
成等による光吸収層にてキャリアの走行性に対する障害
等から生ずる高速応答性の低下を防ぎ、高速応答性を達
成し、増倍層を持たないフォトダイオードと同様の高速
応答性が得られると同時に、光吸収層の禁制帯幅Eg1
を、特に赤外部光から紫外部光に対応する禁制帯幅にす
ることで、赤外部光から紫外部光に高感度をもたせるこ
とができる。 また、本実施例ではステップバック構造の層数を選択
することで、増幅率が２以上得られ、且つ低雑音とする
ことができる。 また本実施例の光電変換装置の構成要素を少なくとも
Si原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。 以下、第54図及び第55図（ａ），（ｂ）を用いて本発
明の第33実施例について説明する。 なお、本実施例は、光吸収層の禁制帯幅Eg1を、光吸
収層上に積層された一方の電荷注入層側より連続的に変
化させ、増倍層側で前記増倍層の最小禁制帯幅Eg2と略
等しくなるようにすることを除き実施例21と同様であっ
て説明が重複するため、説明の一部については省略する
ものとする。 第54図は、本発明の光電変換装置の第33実施例を示す
概略的縦断面構造図である。 第54図において、1801はCr電極、1802は正孔注入を阻
止するための厚さ約500Åのｎ型ａ−Si1-xGex:Hからな
る電荷注入阻止層、1803はキャリア増倍を行うためのａ
−Si1-xGex:H〜ａ−Si1-yCy:Hの組成を変化させた増倍
領域、1804は光を吸収しキャリアを発生させるための厚
さ約１μｍのａ−Si:H〜ａ−Si1-xGex:Hの組成を変化さ
せた光吸収層、1805は電荷注入を阻止するための厚さ約
100Åのｐ型ａ−Si:Hからなる電荷注入阻止層、1806は
酸化インジウムを主体とした透明電極である。 Cr電極1801及び透明電極1806はEB蒸着で作成し、電荷
注入阻止層1802、増倍領域1803、光吸収層1804および電
荷注入阻止層1805の非晶質層はプラズマCVD法で作成し
た。非晶質層作成の際の原料ガスは、電荷注入阻止層18
02がSiH4,GeH4,PH3,H2、増倍領域1803がSiH4,GeH4,CH4,
H2、光吸収層1804がSiH4,GeH4,H2、電荷注入阻止層1805
がSiH4,B2H6,H2を用いた。 増倍領域1803は原料ガスのうちCH4とGeH4のガス流量
を連続的に変化させた厚さ200Åの組成変化層1811,181
2,1813の３つの層から成っている。光吸収層1804は原料
ガスのうちGeH4のガス流量を連続的に変化させて形成し
ている。 第54図に示した第33実施例の光電変換装置のエネルギ
バンド構造は、理想的には第55図（ａ），（ｂ）に示す
ようなものであることが想定される。 第55図（ａ）は第33実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第57図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第55図（ａ）（ｂ）は、ｎ型ａ−Si1-xGex:H層1901の
禁制帯幅がEg4、ａ−Si1-xGex:H〜ａ−Si1-yGy:H組成変
化層1911,1912,1913の３つの層からなる増倍領域1902の
最小禁制帯幅がEg2、増倍領域1902の最大禁制帯幅がEg
3、ａ−Si:H〜ａ−Si1-xGex:H層1903の最大禁制帯幅がE
g1、ｐ型ａ−Si:H層1904の禁制帯幅がEg0であることを
示している。 また、第55図（ａ）において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第55図（ｂ）を見てもわかるように
キャリアの走行する方向にエネルギ不連続による障壁が
ほんどなく、キャリアの走行性を阻害していない。 ここで作成した組成変化層1911,1912,1913のうちの最
大禁制帯幅Eg3を与える層はＣ組成比ｙは約0.4のａ−Si
1-yGy:Hであり、Eg3は約2.3eVであった。 また、ａ−Si1-xGex:H層1901のGe組成比ｘは約0.6で
あり、禁制帯幅Eg4は約1.3eVであった。組成変化層191
1,1912,1913のうちの最小禁制帯幅Eg2を与える層もａ−
Si1-xGex:H層であり、Eg2も約1.3eVであった。ａ−Si:H
〜ａ−Si1-xGex:H層1903の最小禁制帯幅を与える層もａ
−Si1-xGex:Hであった。ａ−Si:H〜ａ−Si1-xGex:H層19
03の最大禁制帯幅Eg1を与える層はａ−Si:Hであり、Eg1
は約1.8eVであった。ｐ型ａ−Si:H層1904の禁制帯幅Eg0
も約1.8eVであった。 さらに光吸収層1903の光吸収係数は波長400nmの光に
対して約１×105cm-1以上、波長1000nmの光に対して約
２×104cm-1以上であり、赤外部，可視部，紫外部光の
吸収が十分に行えている。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長1000nm以下の光に対して、波長を変化させ
ても増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層1902のないpin型光電
変換装置と同等であり、高速であった。 また、本実施例では光吸収層の厚さは約１μｍとした
が、入射光が吸収層を通過して増倍層まで達しない厚さ
があればよい。この厚さは光吸収係数により決められ
る。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 光吸収層の禁制帯幅Eg2はここでは約1.8〜1.3eVであ
るがGe組成比を変化させてEg2を制御し、所望の分光感
度特性が得られるようにすることもできる。 （実施例34） 以下、第56図を用いて本発明の第34実施例について説
明する。 第56図（ａ）（ｂ）は本発明の第34実施例の理想的に
想定されるエネルギバンド構造図である。 第56図（ａ）は第34実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯図、第58図（ｂ）はキャ
リア増倍動作を行うためにバイアスを印加した状態にあ
るときのエネルギ帯図である。 第56図（ａ）では、2001が禁制帯幅Eg4′のｎ型ａ−S
i1-yGy:H層であることと、光吸収層2003のａ−Si:H組成
の領域が第15図よりも広いこと以外は、第56図（ａ）と
同じであり、ａ−Si1-xGex:H〜ａ−Si1-yGy:H組成変化
層2011,2012,2013の３層からなる増倍領域2002の最小禁
制帯幅がEg2、最大禁制帯幅Eg3、ａ−Si:H〜ａ−Si1-xG
ex:H層2003の最大禁制帯幅がEg1、ｐ型ａ−Si:H層2004
の禁制帯幅がEg0であることを示している。 本装置の増倍率は10Vのバイアス印加時に約10倍以上
あった。 また、波長1000nm以下の光に対して波長を変化させて
も増倍率の変化はなかった。 さらに暗時のリーク電流は10Vのバイアス印加時に約1
nA/cm2以下と低かった。 さらにまた光応答速度は増倍層2002のないpin型光電
変換装置と同等であり、高速であった。 また、本実施例においては、理想的エネルギバンド図
としてステップバックが急峻に変化した構造を想定して
いるが、電子の平均自由行程以内の範囲であればステッ
プバックがなだらかになっていても、同じ効果が得られ
る。またさらにステップバックがなだらかになっている
場合には材料選択の自由度が大きくなる。 （実施例35） 本実施例は、実施例23と同様に、実施例33に示した光
電変換装置を、本発明者らが既に特開昭63−278269号公
報に提案した走査回路，読出し回路上に積層したもので
ある。なお、光電変換装置の構成は、第43図（ａ）の光
吸収層たるａ−Si:H層714を光吸収層たるａ−Si:H〜ａ
−Si1-xGex:H組成変化層としたことを除いて同じであ
り、その動作についても同様なので説明を省略する。 また、以上説明した実施例では、本発明者等の発明に
よる回路例を示したが、一般的光電変換装置でも構わな
いことは実施例23と同様である。 ［発明の効果］ 以上詳細に説明したように、本発明の光電変換装置に
よれば、増倍層におけるイオン化が起こる場所を特定で
き、且つそのイオン化の確率を１に近づけることができ
るので、低雑音で、充分な増幅率を得ることができる。 また、本発明の光電変換装置によれば、光吸収層及び
増倍層の構成材料は、非単結晶材料であるため、低温で
の層形成及び大面積化が容易であり、材料，製法の自由
度の大きい光電変換装置を得ることができる。さらに禁
制帯幅の制御も組成変調等が容易にできるため、増倍層
が比較的容易にできるだけでなく、熱等による原子の拡
散等が抑制され、比較的確かなステップバック構造がで
きる等、多層に積層する上での問題が低減される。 また、本発明の光電変換装置によれば、光吸収層を形
成する材料の選択の自由度が大きいため、光吸収係数が
大きな材料を用いることができ、光吸収層の膜厚が薄く
でき、装置全体を薄くできる。 また、本発明の光電変換装置によれば、光吸収層の禁
制帯幅の自由度が、増加するので、種々の波長の入射光
に対して、高感度の光電変換素子が構成でき、例えば光
吸収層の禁制帯幅を、可視部光に対応する禁制帯幅にす
ることで、可視部光に高感度を持たせることができる。
第１図（ａ）は本発明の光電変換装置の実施例を示す概
略的断面構造図、第１図（ｂ）は第１図（ａ）に示す光
電変換装置の無バイアス状態のエネルギ帯図、第１図
（ｃ）はバイアス印加状態のエネルギ帯図である。 第２図（ａ），（ｂ）は一般的なヘテロ接合にバイアス
印加した時の様子を示す説明図であり、第２図（ａ），
（ｂ）はそれぞれ同型（n/n）接合、異型（p/n）接合を
示すものである。 第３図はpn接合において、不純物濃度の分布が異なる場
合の電界Ｅの分布の差を説明する説明図である。 第４図はヘテロ接合においてバンドギャップが傾斜した
構造を持つ場合の影響を説明する説明図である。 第５図（ａ）は、本発明の光電変換装置の実施例を示す
概略的断面構造図であり、第５図（ｂ）は前記光電変換
装置にバイアス電圧を増倍層に印加した状態のエネルギ
帯図である。 第６図〜第８図は、増倍層のエネルギ帯図である。 第９図は、本発明の光電変換装置の実施例を示す回路構
成図である。 第10図は光電変換装置の動作を説明するためのタイミン
グチャートである。 第11図，第13図，第14図は本発明の光電変換装置の実施
例を示す概略的断面構造図である。 第12図は本発明の光電変換装置の無バイアス状態のバン
ドプロファイルを示すエネルギ帯図である。 第15図，第18図（ａ）は本発明の光電変換装置の実施例
を示す概略的構造図である。 第16図（ａ），第17図（ａ）は無バイアス状態のエネル
ギ帯図である。 第16図（ｂ），第17図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第18図（ｂ），第18図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第19図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第20図，第23図（ａ）は本発明の光電変換装置の実施例
を示す概略的構成図である。 第21図（ａ），第22図（ａ）は無バイアス状態のエネル
ギ帯図である。 第21図（ｂ），第22図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第23図（ｂ），第23図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第24図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第25図，第28図（ａ）は本発明の光電変換装置の実施例
を示す概略的構造図である。 第26図（ａ），第27図（ａ）は無バイアス状態のエネル
ギ帯図である。 第26図（ｂ），第27図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第28図（ｂ），第28図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第29図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第30図，第33図（ａ）は本発明の光電変換装置の実施例
を示す概略的構成図である。 第31図（ａ），第32図（ａ）は無バイアス状態のエネル
ギ帯図である。 第31図（ｂ），第32図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第33図（ｂ），第33図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第34図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第35図，第38図（ａ）は本発明の光電変換装置の実施例
を示す概略的構造図である。 第36図（ａ）は無バイアス状態のエネルギ帯図である。 第36図（ｂ）はバイアス印加状態のエネルギ帯図であ
る。 第37図は本発明の光電変換装置の実施例を示す概略的構
造図である。 第38図（ｂ），第38図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第39図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第40図，第43図（ａ）は本発明の光電変換装置の実施例
を示す概略的構成図である。 第41図（ａ），第42図（ａ）は無バイアス状態のエネル
ギ帯図である。 第41図（ｂ），第42図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第43図（ｂ），第43図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第44図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第45図は本発明の光電変換装置の実施例を示す概略的構
造図である。 第46図（ａ），第47図（ａ）は無バイアス状態のエネル
ギ帯図である。 第46図（ｂ），第47図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第48図は本発明の光電変換装置の実施例を示す概略的構
造図である。 第49図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第50図，第53図（ａ）は本発明の光電変換装置の実施例
を示す概略的構成図である。 第51図は本発明の光電変換装置の実施例を示す概略的構
造図である。 第52図（ａ）は無バイアス状態のエネルギ帯図である。 第52図（ｂ）はバイアス印加状態のエネルギ帯図であ
る。 第53図（ｂ）は本発明の光電変換装置の実施例を示す回
路構成図である。 第54図は本発明の光電変換装置の実施例を示す概略的構
成図である。 第55図（ａ），第56図（ａ）は無バイアス状態のエネル
ギ帯図である。 第55図（ｂ），第56図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第57図は従来の光通信用APDの構造を模式的に示す縦断
面図である。 第58図（ａ）はステップバック構造の従来の光通信用AP
Dの縦断面図、第58図（ｂ）は、無バイアス時のバンド
ギャップ傾斜層のエネルギ帯の構造図、第58図（ｃ）
は、逆バイアス電圧を印加したときのエネルギ帯の構造
図である。
略的断面構造図、第１図（ｂ）は第１図（ａ）に示す光
電変換装置の無バイアス状態のエネルギ帯図、第１図
（ｃ）はバイアス印加状態のエネルギ帯図である。 第２図（ａ），（ｂ）は一般的なヘテロ接合にバイアス
印加した時の様子を示す説明図であり、第２図（ａ），
（ｂ）はそれぞれ同型（n/n）接合、異型（p/n）接合を
示すものである。 第３図はpn接合において、不純物濃度の分布が異なる場
合の電界Ｅの分布の差を説明する説明図である。 第４図はヘテロ接合においてバンドギャップが傾斜した
構造を持つ場合の影響を説明する説明図である。 第５図（ａ）は、本発明の光電変換装置の実施例を示す
概略的断面構造図であり、第５図（ｂ）は前記光電変換
装置にバイアス電圧を増倍層に印加した状態のエネルギ
帯図である。 第６図〜第８図は、増倍層のエネルギ帯図である。 第９図は、本発明の光電変換装置の実施例を示す回路構
成図である。 第10図は光電変換装置の動作を説明するためのタイミン
グチャートである。 第11図，第13図，第14図は本発明の光電変換装置の実施
例を示す概略的断面構造図である。 第12図は本発明の光電変換装置の無バイアス状態のバン
ドプロファイルを示すエネルギ帯図である。 第15図，第18図（ａ）は本発明の光電変換装置の実施例
を示す概略的構造図である。 第16図（ａ），第17図（ａ）は無バイアス状態のエネル
ギ帯図である。 第16図（ｂ），第17図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第18図（ｂ），第18図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第19図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第20図，第23図（ａ）は本発明の光電変換装置の実施例
を示す概略的構成図である。 第21図（ａ），第22図（ａ）は無バイアス状態のエネル
ギ帯図である。 第21図（ｂ），第22図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第23図（ｂ），第23図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第24図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第25図，第28図（ａ）は本発明の光電変換装置の実施例
を示す概略的構造図である。 第26図（ａ），第27図（ａ）は無バイアス状態のエネル
ギ帯図である。 第26図（ｂ），第27図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第28図（ｂ），第28図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第29図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第30図，第33図（ａ）は本発明の光電変換装置の実施例
を示す概略的構成図である。 第31図（ａ），第32図（ａ）は無バイアス状態のエネル
ギ帯図である。 第31図（ｂ），第32図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第33図（ｂ），第33図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第34図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第35図，第38図（ａ）は本発明の光電変換装置の実施例
を示す概略的構造図である。 第36図（ａ）は無バイアス状態のエネルギ帯図である。 第36図（ｂ）はバイアス印加状態のエネルギ帯図であ
る。 第37図は本発明の光電変換装置の実施例を示す概略的構
造図である。 第38図（ｂ），第38図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第39図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第40図，第43図（ａ）は本発明の光電変換装置の実施例
を示す概略的構成図である。 第41図（ａ），第42図（ａ）は無バイアス状態のエネル
ギ帯図である。 第41図（ｂ），第42図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第43図（ｂ），第43図（ｃ）は本発明の光電変換装置の
実施例を示す回路構成図である。 第44図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第45図は本発明の光電変換装置の実施例を示す概略的構
造図である。 第46図（ａ），第47図（ａ）は無バイアス状態のエネル
ギ帯図である。 第46図（ｂ），第47図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第48図は本発明の光電変換装置の実施例を示す概略的構
造図である。 第49図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第50図，第53図（ａ）は本発明の光電変換装置の実施例
を示す概略的構成図である。 第51図は本発明の光電変換装置の実施例を示す概略的構
造図である。 第52図（ａ）は無バイアス状態のエネルギ帯図である。 第52図（ｂ）はバイアス印加状態のエネルギ帯図であ
る。 第53図（ｂ）は本発明の光電変換装置の実施例を示す回
路構成図である。 第54図は本発明の光電変換装置の実施例を示す概略的構
成図である。 第55図（ａ），第56図（ａ）は無バイアス状態のエネル
ギ帯図である。 第55図（ｂ），第56図（ｂ）はバイアス印加状態のエネ
ルギ帯図である。 第57図は従来の光通信用APDの構造を模式的に示す縦断
面図である。 第58図（ａ）はステップバック構造の従来の光通信用AP
Dの縦断面図、第58図（ｂ）は、無バイアス時のバンド
ギャップ傾斜層のエネルギ帯の構造図、第58図（ｃ）
は、逆バイアス電圧を印加したときのエネルギ帯の構造
図である。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平2−49593 (32)優先日 平２(1990)３月２日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平2−49594 (32)優先日 平２(1990)３月２日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平2−49595 (32)優先日 平２(1990)３月２日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平2−49602 (32)優先日 平２(1990)３月２日 (33)優先権主張国 日本（ＪＰ） (72)発明者 五福 伊八郎 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 山野辺 正人 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭58−157179（ＪＰ，Ａ) 特開 昭64−27262（ＪＰ，Ａ) 特開 平１−175270（ＪＰ，Ａ) 特開 平２−254770（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10 H01L 27/14
Claims (93)
- 【請求項１】光電変換装置において、 非単結晶性材料で構成され、光を吸収しホトキャリアを
発生する光吸収層と、 非単結晶性材料で構成され、前記光吸収層にて発生した
ホトキャリアを増倍する増倍層と、を有し、 前記光吸収層の受光面とは反対側に前記増倍層が配され
るように、前記光吸収層と前記増倍層とが積層されてい
ることを特徴とする光電変換装置。 - 【請求項２】前記非単結晶性材料は、非晶質材料、微結
晶質材料又は多結晶質材料である請求項１記載の光電変
換装置。 - 【請求項３】前記増倍層は誘電率の高い層と誘電率の低
い層とを交互に積層してなる請求項１記載の光電変換装
置。 - 【請求項４】前記増倍層は少なくとも一つのステップバ
ック構造を有する請求項１記載の光電変換装置。 - 【請求項５】前記増倍層は最小禁制帯幅Eg2と最大禁制
帯幅Eg3とが連続的に変化するステップバック層の少な
くとも一つを有する請求項１記載の光電変換装置。 - 【請求項６】前記光吸収層はその禁制帯幅Eg1が層厚方
向に一定である請求項１記載の光電変換装置。 - 【請求項７】前記光吸収層はその禁制帯幅Eg1が光入射
方向に増加する領域を有する請求項１記載の光電変換装
置。 - 【請求項８】前記光吸収層はその禁制帯幅Eg1が光入射
方向とは反対の方向に増加する領域を有する請求項１記
載の光電変換装置。 - 【請求項９】前記増倍層は、既に回路形成された下地基
体上に形成されている請求項１記載の光電変換装置。 - 【請求項１０】電極、電荷注入阻止層、増倍層、光吸収
層、電荷注入阻止層、及び透明電極とをこの順で積層し
た請求項１記載の光電変換装置。 - 【請求項１１】前記増倍層を形成する誘電率の高い層と
誘電率の低い層の誘電率の比は1.5以上である請求項３
記載の光電変換装置。 - 【請求項１２】前記誘電率の大きい層の層厚は前記誘電
率の小さい層の層厚の1.5倍以上である請求項３記載の
光電変換装置。 - 【請求項１３】前記誘電率の大きい層の層厚は30Å以上
3000Å以下である請求項３記載の光電変換装置。 - 【請求項１４】前記誘電率の小さい層の層厚は20Å以上
2000Å以下である請求項３記載の光電変換装置。 - 【請求項１５】前記ステップバック層の層厚は50Å以上
１μｍ以下である請求項４記載の光電変換装置。 - 【請求項１６】前記増倍層は複数のステップバック層を
有し、該ステップバック層間には不純物を含有する高濃
度不純物含有層を有する請求項４または請求項５記載の
光電変換装置。 - 【請求項１７】前記光吸収層は前記光吸収層と前記増倍
層との界面近傍にて禁制帯幅Eg1と禁制帯幅Eg2とを略同
じにした請求項５記載の光電変換装置。 - 【請求項１８】前記光吸収層は前記光吸収層と前記増倍
層との界面近傍にて禁制帯幅Eg1と禁制帯幅Eg3とを略同
じにした請求項５記載の光電変換装置。 - 【請求項１９】前記電荷注入阻止層の層厚は50Å以上20
00Å以下である請求項10記載の光電変換装置。 - 【請求項２０】前記高濃度不純物層の層厚は、該高濃度
不純物層内での電子の平均自由行程（λ）以下である請
求項16記載の光電変換装置。 - 【請求項２１】前記光吸収層は真性半導体層を含む請求
項１記載の光電変換装置。 - 【請求項２２】光電変換装置において、 非単結晶性材料で構成され、光を吸収しホトキャリアを
発生する光吸収層と、 非単結晶性材料で構成され、最小禁制帯幅Eg2、最大禁
制帯幅Eg3なる禁制帯幅が連続的に変化したステップバ
ック構造を有する層領域の少なくとも一つを有する増倍
層と、 を有し、前記光吸収層の受光面とは反対側に前記増倍層
が配されるように、前記光吸収層と前記増倍層とが積層
されていることを特徴とする光電変換装置。 - 【請求項２３】前記非単結晶性材料は、非晶質材料、微
結晶質材料又は多結晶質材料である請求項22記載の光電
変換装置。 - 【請求項２４】前記増倍層は少なくとも一つのステップ
バック構造を有する請求項22記載の光電変換装置。 - 【請求項２５】前記増倍層は最小禁制帯幅Eg2と最大禁
制帯幅Eg3とが連続的に変化するステップバック層の少
なくとも一つを有する請求項22記載の光電変換装置。 - 【請求項２６】前記光吸収層はその禁制帯幅Eg1が層厚
方向に一定である請求項22記載の光電変換装置。 - 【請求項２７】前記光吸収層はその禁制帯幅Eg1が光入
射方向に増加する領域を有する請求項22記載の光電変換
装置。 - 【請求項２８】前記光吸収層はその禁制帯幅Eg1が光入
射方向とは反対の方向に増加する領域を有する請求項22
記載の光電変換装置。 - 【請求項２９】前記増倍層は、既に回路形成された下地
基体上に形成されている請求項22記載の光電変換装置。 - 【請求項３０】電極、電荷注入阻止層、増倍層、光吸収
層、電荷注入阻止層、及び透明電極とをこの順で積層し
た請求項22記載の光電変換装置。 - 【請求項３１】前記ステップバック層の層厚は50Å以上
１μｍ以下である請求項24記載の光電変換装置。 - 【請求項３２】前記増倍層は複数のステップバック層を
有し、該ステップバック層間には不純物を含有する高濃
度不純物含有層を有する請求項24または請求項25記載の
光電変換装置。 - 【請求項３３】前記光吸収層は前記光吸収層と前記増倍
層との界面近傍にて禁制帯幅Eg1と禁制帯幅Eg2とを略同
じにした請求項25記載の光電変換装置。 - 【請求項３４】前記光吸収層は前記光吸収層と前記増倍
層との界面近傍にて禁制帯幅Eg1と禁制帯幅Eg3とを略同
じにした請求項25記載の光電変換装置。 - 【請求項３５】前記電荷注入阻止層の層厚は50Å以上20
00Å以下である請求項30記載の光電変換装置。 - 【請求項３６】前記高濃度不純物層の層厚は、該高濃度
不純物層内での電子の平均自由行程（λ）以下である請
求項32記載の光電変換装置。 - 【請求項３７】前記光吸収層は真性半導体層を含む請求
項22記載の光電変換装置。 - 【請求項３８】光電変換装置において、 非単結晶性材料で構成され、光を吸収しホトキャリアを
発生する光吸収層と、 非単結晶性材料で構成され、誘電率の大きい層と誘電率
の小さい層とを交互に積層した増倍層と、 を有し、前記光吸収層の受光面とは反対側に前記増倍層
が配されるように、前記光吸収層と前記増倍層とが積層
されていることを特徴とする光電変換装置。 - 【請求項３９】前記非単結晶性材料は、非晶質材料、微
結晶質材料又は多結晶質材料である請求項38記載の光電
変換装置。 - 【請求項４０】前記増倍層を形成する誘電率の高い層と
誘電率の低い層の誘電率の比は1.5以上である請求項38
記載の光電変換装置。 - 【請求項４１】前記増倍層は少なくとも一つのステップ
バック構造を有する請求項38記載の光電変換装置。 - 【請求項４２】前記光吸収層はその禁制帯幅Eg1が層厚
方向に一定である請求項38記載の光電変換装置。 - 【請求項４３】前記光吸収層はその禁制帯幅Eg1が光入
射方向に増加する領域を有する請求項38記載の光電変換
装置。 - 【請求項４４】前記光吸収層はその禁制帯幅Eg1が光入
射方向とは反対の方向に増加する領域を有する請求項38
記載の光電変換装置。 - 【請求項４５】前記増倍層は、既に回路形成された下地
基体上に形成されている請求項38記載の光電変換装置。 - 【請求項４６】電極、電荷注入阻止層、増倍層、光吸収
層、電荷注入阻止層、及び透明電極とをこの順で積層し
た請求項38記載の光電変換装置。 - 【請求項４７】前記誘電率の大きい層の層厚は前記誘電
率の小さい層の層厚の1.5倍以上である請求項38記載の
光電変換装置。 - 【請求項４８】前記誘電率の大きい層の層厚は30Å以上
3000Å以下である請求項38記載の光電変換装置。 - 【請求項４９】前記誘電率の小さい層の層厚は20Å以上
2000Å以下である請求項38記載の光電変換装置。 - 【請求項５０】前記電荷注入阻止層の層厚は50Å以上20
00Å以下である請求項46記載の光電変換装置。 - 【請求項５１】前記光吸収層は真性半導体層を含む請求
項38記載の光電変換装置。 - 【請求項５２】光電変換装置において、 非単結晶性材料で構成され、光を吸収しホトキャリアを
発生する光吸収層と、 非単結晶性材料で構成され、バイアス印加時に、キャリ
アのドリフトは起こるがイオン化は起こらない電界を生
じる層領域と、イオン化を起こすためのステップバック
領域とを有する増倍層と、 を有し、前記光吸収層の受光面とは反対側に前記増倍層
が配されるように、前記光吸収層と前記増倍層とが積層
されていることを特徴とする光電変換装置。 - 【請求項５３】前記非単結晶性材料は、非晶質材料、微
結晶質材料又は多結晶質材料である請求項52記載の光電
変換装置。 - 【請求項５４】前記増倍層は誘電率の高い層と誘電率の
低い層とを交互に積層してなる請求項52記載の光電変換
装置。 - 【請求項５５】前記増倍層は少なくとも一つのステップ
バック構造を有する請求項52記載の光電変換装置。 - 【請求項５６】前記増倍層は最小禁制帯幅Eg2と最大禁
制帯幅Eg3とが連続的に変化するステップバック層の少
なくとも一つを有する請求項52記載の光電変換装置。 - 【請求項５７】前記光吸収層はその禁制帯幅Eg1が層厚
方向に一定である請求項52記載の光電変換装置。 - 【請求項５８】前記光吸収層はその禁制帯幅Eg1が光入
射方向に増加する領域を有する請求項52記載の光電変換
装置。 - 【請求項５９】前記光吸収層はその禁制帯幅Eg1が光入
射方向とは反対の方向に増加する領域を有する請求項52
記載の光電変換装置。 - 【請求項６０】前記増倍層は、既に回路形成された下地
基体上に形成されている請求項52記載の光電変換装置。 - 【請求項６１】電極、電荷注入阻止層、増倍層、光吸収
層、電荷注入阻止層、及び透明電極とをこの順で積層し
た請求項52記載の光電変換装置。 - 【請求項６２】前記増倍層を形成する誘電率の高い層と
誘電率の低い層の誘電率の比は1.5以上である請求項54
記載の光電変換装置。 - 【請求項６３】前記誘電率の大きい層の層厚は前記誘電
率の小さい層の層厚の1.5倍以上である請求項54記載の
光電変換装置。 - 【請求項６４】前記誘電率の大きい層の層厚は30Å以上
3000Å以下である請求項54記載の光電変換装置。 - 【請求項６５】前記誘電率の小さい層の層厚は20Å以上
2000Å以下である請求項54記載の光電変換装置。 - 【請求項６６】前記ステップバック層の層厚は50Å以上
１μｍ以下である請求項55記載の光電変換装置。 - 【請求項６７】前記増倍層は複数のステップバック層を
有し、該ステップバック層間には不純物を含有する高濃
度不純物含有層を有する請求項55または請求項56記載の
光電変換装置。 - 【請求項６８】前記光吸収層は前記光吸収層と前記増倍
層との界面近傍にて禁制帯幅Eg1と禁制帯幅Eg2とを略同
じにした請求項56記載の光電変換装置。 - 【請求項６９】前記光吸収層は前記光吸収層と前記増倍
層との界面近傍にて禁制帯幅Eg1と禁制帯幅Eg3とを略同
じにした請求項56記載の光電変換装置。 - 【請求項７０】前記電荷注入阻止層の層厚は50Å以上20
00Å以下である請求項61記載の光電変換装置。 - 【請求項７１】前記高濃度不純物層の層厚は、該高濃度
不純物層内での電子の平均自由行程（λ）以下である請
求項67記載の光電変換装置。 - 【請求項７２】前記光吸収層は真性半導体層を含む請求
項52記載の光電変換装置。 - 【請求項７３】光電変換装置において、 非単結晶性材料で構成され、光を吸収しホトキャリアを
発生する光吸収層と、非単結晶性材料で構成され、前記
光吸収層にて発生したホトキャリアを増倍する増倍層と
を有する画素の複数を有する光電変換部と、 前記光電変換部からのキャリアを信号電荷として転送す
る走査手段と、 前記走査手段より転送される前記信号電荷を読み出す読
み出し手段と、 を有し、前記光吸収層の受光面とは反対側に前記増倍層
が配されるように、前記光吸収層と前記増倍層とが積層
されていることを特徴とする光電変換装置。 - 【請求項７４】前記非単結晶性材料は、非晶質材料、微
結晶質材料又は多結晶質材料である請求項73記載の光電
変換装置。 - 【請求項７５】前記増倍層は誘電率の高い層と誘電率の
低い層とを交互に積層してなる請求項73記載の光電変換
装置。 - 【請求項７６】前記増倍層は少なくとも一つのステップ
バック構造を有する請求項73記載の光電変換装置。 - 【請求項７７】前記増倍層は最小禁制帯幅Eg2と最大禁
制帯幅Eg3とが連続的に変化するステップバック層の少
なくとも一つを有する請求項73記載の光電変換装置。 - 【請求項７８】前記光吸収層はその禁制帯幅Eg1が層厚
方向に一定である請求項73記載の光電変換装置。 - 【請求項７９】前記光吸収層はその禁制帯幅Eg1が光入
射方向に増加する領域を有する請求項73記載の光電変換
装置。 - 【請求項８０】前記光吸収層はその禁制帯幅Eg1が光入
射方向とは反対の方向に増加する領域を有する請求項73
記載の光電変換装置。 - 【請求項８１】前記増倍層は、既に回路形成された下地
基体上に形成されている請求項73記載の光電変換装置。 - 【請求項８２】電極、電荷注入阻止層、増倍層、光吸収
層、電荷注入阻止層、及び透明電極とをこの順で積層し
た請求項73記載の光電変換装置。 - 【請求項８３】前記増倍層を形成する誘電率の高い層と
誘電率の低い層の誘電率の比は1.5以上である請求項75
記載の光電変換装置。 - 【請求項８４】前記誘電率の大きい層の層厚は前記誘電
率の小さい層の層厚の1.5倍以上である請求項75記載の
光電変換装置。 - 【請求項８５】前記誘電率の大きい層の層厚は30Å以上
3000Å以下である請求項75記載の光電変換装置。 - 【請求項８６】前記誘電率の小さい層の層厚は20Å以上
2000Å以下である請求項75記載の光電変換装置。 - 【請求項８７】前記ステップバック層の層厚は50Å以上
１μｍ以下である請求項76記載の光電変換装置。 - 【請求項８８】前記増倍層は複数のステップバック層を
有し、該ステップバック層間には不純物を含有する高濃
度不純物含有層を有する請求項76または請求項77記載の
光電変換装置。 - 【請求項８９】前記光吸収層は前記光吸収層と前記増倍
層との界面近傍にて禁制帯幅Eg1と禁制帯幅Eg2とを略同
じにした請求項77記載の光電変換装置。 - 【請求項９０】前記光吸収層は前記光吸収層と前記増倍
層との界面近傍にて禁制帯幅Eg1と禁制帯幅Eg3とを略同
じにした請求項77記載の光電変換装置。 - 【請求項９１】前記電荷注入阻止層の層厚は50Å以上20
00Å以下である請求項82記載の光電変換装置。 - 【請求項９２】前記高濃度不純物層の層厚は、該高濃度
不純物層内での電子の平均自由行程（λ）以下である請
求項88記載の光電変換装置。 - 【請求項９３】前記光吸収層は真性半導体層を含む請求
項73記載の光電変換装置。
Applications Claiming Priority (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20145089 | 1989-08-04 | ||
| JP20144989 | 1989-08-04 | ||
| JP4959390 | 1990-03-02 | ||
| JP2-49593 | 1990-03-02 | ||
| JP2-49602 | 1990-03-02 | ||
| JP4959490 | 1990-03-02 | ||
| JP2-49594 | 1990-03-02 | ||
| JP2-49595 | 1990-03-02 | ||
| JP1-201450 | 1990-03-02 | ||
| JP4959590 | 1990-03-02 | ||
| JP4960290 | 1990-03-02 | ||
| JP2-49592 | 1990-03-02 | ||
| JP4959290 | 1990-03-02 | ||
| JP1-201449 | 1990-03-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03278482A JPH03278482A (ja) | 1991-12-10 |
| JP2838906B2 true JP2838906B2 (ja) | 1998-12-16 |
Family
ID=27564727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2205260A Expired - Fee Related JP2838906B2 (ja) | 1989-08-04 | 1990-08-03 | 光電変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0437633B1 (ja) |
| JP (1) | JP2838906B2 (ja) |
| DE (1) | DE69033657T2 (ja) |
| WO (1) | WO1991002381A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69222664T2 (de) * | 1991-01-11 | 1998-03-12 | Canon Kk | Photoelektrische Umwandlungsvorrichtung und Verwendung derselben in einem Bildverarbeitungsgerät |
| US5401952A (en) * | 1991-10-25 | 1995-03-28 | Canon Kabushiki Kaisha | Signal processor having avalanche photodiodes |
| EP0543391B1 (en) * | 1991-11-22 | 2000-08-30 | Canon Kabushiki Kaisha | Photoelectric conversion device and method of driving the same |
| JPH05335615A (ja) * | 1992-05-27 | 1993-12-17 | Canon Inc | 光電変換装置 |
| JPH07115184A (ja) * | 1993-08-24 | 1995-05-02 | Canon Inc | 積層型固体撮像装置及びその製造方法 |
| JP4503875B2 (ja) * | 2000-04-19 | 2010-07-14 | 富士フイルム株式会社 | 撮像装置 |
| WO2002071497A1 (de) * | 2001-03-01 | 2002-09-12 | Stmicroelectronics Nv | Optoelektronisches bauelement |
| WO2020121852A1 (ja) | 2018-12-12 | 2020-06-18 | 浜松ホトニクス株式会社 | 光検出装置 |
| WO2020121854A1 (ja) | 2018-12-12 | 2020-06-18 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP7455520B2 (ja) * | 2018-12-12 | 2024-03-26 | 浜松ホトニクス株式会社 | 光検出装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5793585A (en) * | 1980-12-02 | 1982-06-10 | Fujitsu Ltd | Semiconductor photoreceiving element |
| US4476477A (en) * | 1982-02-23 | 1984-10-09 | At&T Bell Laboratories | Graded bandgap multilayer avalanche photodetector with energy step backs |
| JPS58170078A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 半導体受光装置 |
| JPS6049681A (ja) * | 1983-08-29 | 1985-03-18 | Fujitsu Ltd | 半導体受光装置 |
| JPH0732260B2 (ja) * | 1984-07-17 | 1995-04-10 | 新技術事業団 | 非晶質半導体の超格子構造を有する受光素子 |
| JPS61292973A (ja) * | 1985-06-20 | 1986-12-23 | Fujitsu Ltd | 半導体受光素子 |
| US4725870A (en) * | 1985-11-18 | 1988-02-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Silicon germanium photodetector |
| JPS63233574A (ja) * | 1987-03-23 | 1988-09-29 | Hitachi Ltd | 光電変換装置 |
| EP0277016B1 (en) * | 1987-01-29 | 1998-04-15 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| JPH0715979B2 (ja) * | 1987-08-27 | 1995-02-22 | 三菱電機株式会社 | 超格子撮像素子 |
-
1990
- 1990-08-03 JP JP2205260A patent/JP2838906B2/ja not_active Expired - Fee Related
- 1990-08-03 DE DE69033657T patent/DE69033657T2/de not_active Expired - Fee Related
- 1990-08-03 EP EP90911705A patent/EP0437633B1/en not_active Expired - Lifetime
- 1990-08-03 WO PCT/JP1990/000999 patent/WO1991002381A1/ja active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| DE69033657D1 (de) | 2000-12-07 |
| WO1991002381A1 (en) | 1991-02-21 |
| DE69033657T2 (de) | 2001-05-03 |
| EP0437633A1 (en) | 1991-07-24 |
| JPH03278482A (ja) | 1991-12-10 |
| EP0437633A4 (en) | 1992-09-23 |
| EP0437633B1 (en) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127692A (en) | Photoelectric conversion apparatus | |
| US8441032B2 (en) | Low-level signal detection by semiconductor avalanche amplification | |
| JPH06151801A (ja) | 光電変換装置及び光電変換装置の製造方法 | |
| US5686734A (en) | Thin film semiconductor device and photoelectric conversion device using the thin film semiconductor device | |
| JP2838906B2 (ja) | 光電変換装置 | |
| US5155351A (en) | Photoelectric transfer device | |
| JP3236624B2 (ja) | 光感応性電子素子、その素子を使用したカラーセンサー、及びその素子の製造方法 | |
| JP3018976B2 (ja) | 半導体受光素子 | |
| US5260560A (en) | Photoelectric transfer device | |
| CA2059197C (en) | Photoelectric converting device and image processing apparatus utilizing the same | |
| US5869851A (en) | Photoelectric conversion device with graded band gap and carrier concentration | |
| US5466953A (en) | Denuded zone field effect photoconductive detector | |
| JP2959681B2 (ja) | 光電変換装置 | |
| JP2977164B2 (ja) | 光電変換装置 | |
| JPH03253082A (ja) | 光電変換装置 | |
| JP2977165B2 (ja) | 光電変換装置 | |
| CN110518085B (zh) | 锑化物超晶格雪崩光电二极管及其制备方法 | |
| JPH0832104A (ja) | 光電変換装置 | |
| Sawada et al. | Photocurrent multiplication in hydrogenated amorphous silicon staircase photodiode films | |
| JP2782984B2 (ja) | 増幅型光電変換素子 | |
| JPH07162027A (ja) | 薄膜半導体装置及び該装置を有する情報処理装置 | |
| JPH1056199A (ja) | 半導体受光素子 | |
| JPH05145109A (ja) | 光電変換装置及びその駆動方法 | |
| JPS6242447A (ja) | 固体撮像装置 | |
| JPH04282873A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071016 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |