JP2977164B2

JP2977164B2 - 光電変換装置

Info

Publication number: JP2977164B2
Application number: JP3012593A
Authority: JP
Inventors: 成利須川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-01-11
Filing date: 1991-01-11
Publication date: 1999-11-10
Anticipated expiration: 2014-11-10
Also published as: JPH04261073A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光電変換装置に係り、特
に光吸収層で生成されたキャリアを衝突電離により増幅
するアバランシェ（Avalanche ）効果を利用した光電変
換装置に関するものである。

【０００２】

【従来の技術】この種の光電変換装置は、光信号を電気
信号に変換する半導体受光素子で構成され、例えば、カ
メラの測光用センサ、或いはファクシミリ、複写機等の
画像読取装置用イメージセンサ、又は、光通信装置等の
受光センサ等に好適なもので、すでに数多くのものが実
用化されている。

【０００３】そして、一般に、この半導体受光素子に
は、その光電変換特性に対し、高い信号対雑音比を持つ
ことが要求されるが、これには、アバランシェ効果を利
用したアバランシェフォトダイオード（以下ＡＰＤと称
する）が、利得が高くかつ応答速度が早い点で、有力な
候補である。

【０００４】このＡＰＤは、現在、InGaAs等の化合物半
導体を材料として構成され、特に光通信システムにおけ
る半導体受光素子として、すでに多数実用化されてお
り、更にその低雑音、高速応答性、高利得など素子の基
本性能向上のための開発が進められており、他の分野、
例えば、可視光受光素子などへの応用も望まれている。

【０００５】図６には、このような従来の光通信用ＡＰ
Ｄの構造がを図解されている。ここには、符号１０１か
ら１０８で示す積層の半導体が示されていて、図におい
て、符号１０１はｎ⁺ 型ＩｎＰ層、１０２はｎ型InGaAs
層、１０３はｎ型ＩｎＰ層、１０４はｐ⁺ 型ＩｎＰ層で
ある。なお、ｎ型InGaAs層１０２、ｎ型ＩｎＰ層１０
３、ｐ⁺ 型ＩｎＰ層１０４の層はメサ型に形成されてい
る。ｐ⁺ 型ＩｎＰ層１０４の上面には、窓１０５を残し
てｐ電極１０６を形成し、ｎ⁺ 型ＩｎＰ層１０１の裏面
にはｎ電極１０７を形成する。また、符号１０８はパッ
シベーション膜である。ここでｐ電極１０６及びｎ電極
１０７を逆方向にバイアスしておき、窓１０５から光照
射すると、光はｎ型InGaAs層１０２（光吸収層となる）
で吸収され、光−電気変換が行われる。すなわち、ｎ型
InGaAs層１０２で形成された電子−正孔対は各々ｎ電極
１０７及びｐ電極１０６に向かって走行する。ｎ型Ｉｎ
Ｐ層１０３（増倍層となる）は強い電界を有しているた
め、正孔の走行過程で多数の電子−正孔対を形成するナ
ダレ現象を生じ、光子１個に対して複数個の電子−正孔
対を形成する増倍作用が生じる。この結果、上記半導体
は光センサとして用いた場合に、微弱な入射光でも検知
できることになる。

【０００６】

【発明が解決しようとする課題】しかし、上述の従来の
構造においては、増倍層での実用上の増倍は約２程度と
小さく、また、増倍過程に内在するゆらぎのため、過剰
増倍雑音が発生し、信号対雑音比を低下させてしまう。

【０００７】即ち、アバランシェ増倍過程において発生
する雑音は、例えばIEEE Transactions on Electron De
vicesの第１３版（1966年１月号）の１６４〜１６８ペ
ージに掲載されている R.J.McIntyre の論文によれば、
電子のイオン化率αと正孔のイオン化率βの比ｋ＝β／
αに強く依存することが知られている。

【０００８】ここで電子のイオン化率とは、電子が電界
により加速されたとき衝突電離により電子−正孔対が生
成される割合である。正孔のイオン化率とは、正孔によ
る衝突電離の割合である。さらに、この論文によれば、
低雑音のＡＰＤを得るためには、電子増倍を行うときに
はｋを小さく、また、正孔増倍を行うときにはｋを大き
くすればよいことが明らかにされている。すなわち、キ
ャリア（電子ないしは正孔）のイオン化率が大きく異な
る材料で、イオン化率が大きい方のキャリアのみをアバ
ランシェ増倍することが、ＡＰＤにおいて高い信号対雑
音比を得るために重要である。また、この論文によれ
ば、一方のキャリアのみをアバランシェ増倍したときに
達せられる低雑音化の極限として、過剰雑音指数Ｆが２
となることが述べられている。雑音が全く発生しない理
想的な場合にはＦは１となるはずであり、Ｆ＝２という
極限には、まだ、雑音を発生させる何らかの機構が存在
することを暗示している。この機構としては、アバラン
シェ増倍を行う際にアバランシェ増倍の過程であるイオ
ン化（逆オージェ発生）の起こる場所が個々にゆらぎ、
それが積算されて全体として増倍率のゆらぎを引き起こ
すという現象が考えられる。

【０００９】以上のことを考え合わせると、雑音を発生
させないアバランシェ増倍を行うためには、その過程で
あるイオン化を起こす場所を素子の中で特定し、かつ、
前記イオン化を起こす場所におけるイオン化の確率を特
定することが必要になる。さらに、高利得のアバランシ
ェ増倍を行うためには、そのイオン化の確率を限りなく
１に近づけることが重要である。

【００１０】前述した増倍の程度の小ささ、及び信号対
雑音比（ＳＮ比）の低下という２つの欠点を鑑みて、光
通信用ＡＰＤとして、例えば、F.Capasso らは特開昭58
-157179 号公報やIEEE Electron DeviceLetters の第ED
L3版（1982年）の７１〜７３ページに、分子線エピタキ
シー（ＭＢＥ）法など用いて、主にＩＩＩ−Ｖ族に属す
る化合物半導体を用いて作成される光通信システムに使
用可能な低雑音ＡＰＤを提案している。

【００１１】その素子は、その構成材料の組成比（例え
ば、ＩＩＩ−Ｖ族に属する化合物半導体がその構成材料
ならば、ＩＩＩ族の半導体とＶ族の半導体の組成比）を
変化させることにより、バンドギャップを狭い側から広
い側へと連続的に変化させた半導体層を多数重ね、その
際に形成されるエネルギ−帯の階段状遷移部（以下ステ
ップバック構造と略す）を利用してイオン化を促進する
多層へテロ接合構造を特色としている。

【００１２】そこで提案されている素子の概略的構造を
図７(a) 〜図７(c) を用いて説明する。ここでは、５つ
の層から成るステップバック構造層２０１，２０３，２
０５，２０７及び２０９が倍増層として、光吸収層とな
るｐ型半導体層２１１及びｎ型半導体層２１５で挟ま
れ、電極２１３がｐ型半導体層２１１に、また、電極２
１４がｎ型半導体層２１５にそれぞれオーミック接触し
ている。

【００１３】図７(b) は、この素子の無バイアス時のバ
ンドギャップ傾斜層のエネルギ−帯の構造図であり、そ
の一部のバンドギャップ傾斜層が示されている。各層
は、狭いバンドギャップ（最小禁制帯幅）Ｅｇ２から広
いバンドギャップ（最大禁制帯幅）Ｅｇ３へと直線的に
バンドギャップを変化させる組成を有している。

【００１４】伝導帯及び価電子帯のステップバックの大
きさは、それぞれΔＥｃ、ΔＥｖで示されている。な
お、後で説明するように、主に電子をイオン化しやすく
するために、ΔＥｃの方をΔＥｖよりも大きくとってい
る。

【００１５】図７(c) は、この素子に逆バイアス電圧を
印加したときのエネルギ−帯の構造図である。尚、逆バ
イアス電圧は、前述の図６に示したＡＰＤと比べて強い
電界である必要がない。

【００１６】ここで、ｐ型半導体層２１１より光入射す
ると、ｐ型半導体層及び各ステップバック構造層で吸収
された光は、前述のＡＰＤと同様に光電変換が行われ、
形成された電子−正孔対は、おのおのｎ型半導体層２１
５、ｐ型半導体層２１１に向かって走行するが、前述の
図６に示したＡＰＤとの相違は各ステップバック構造の
エネルギ−段差ΔＥｃ（電子の場合であり、ホールの場
合はΔＥｖ）がイオン化エネルギ−より大きくなると
き、電子はイオン化され、電子−正孔対を発生し、増倍
作用を生ずる。勿論、ステップバック構造層各々が、同
様の作用をするために、増倍はその層数ｎに対して２ⁿ
生ずる。例えば、理想的にはΔＥｃ≫ΔＥｖ≒０とする
ことで、正孔のイオン化率が、電子のイオン化率に比べ
非常に小さく抑えられるので、前述のＡＰＤ（図６）と
比べて低雑音となる。

【００１７】即ち、バイアス電圧は、ステップバック構
造層（バンドギャップ傾斜層）２０１，２０３，２０５
および２０９が少なくとも空乏化し、かつ、バンドギャ
ップ傾斜層内ではキャリアのドリフトは起こるがイオン
化は起こらない程度の電界（ドリフト電界）が生じるよ
うに印加されている。光ｈνは、ｐ型半導体層２１１の
次の空乏領域、すなわち、バンドギャップ傾斜層２０３
で吸収され電子を伝導帯に、正孔を価電子帯にそれぞれ
発生させる。発生した電子は層２０３内を第１の伝導帯
のステップバックに向かってドリフトする。ステップバ
ックのところには既にΔＥｃなるエネルギ段差があり、
電子はイオン化を起こすのに必要なエネルギをこのエネ
ルギ段差分だけ補うことが出来るので、ステップバック
のすぐ後ろで電子がイオン化を起こす確率が高くなる。
ここで、このΔＥｃが電子のイオン化エネルギに等しい
かまたはそれよりも大きい場合には、また、たとえ電子
のイオン化エネルギよりも小さい場合でも、ドリフト電
界から不足分のエネルギを供給できる場合には、ステッ
プバックの後ろでイオン化を起こす確率を十分に１に近
づけることができる。イオン化を起こすと１つの電子が
２つの電子と１つの正孔になる。２つの電子はバンドギ
ャップ傾斜層２０３の中を第２のステップバックに向か
ってドリフトしていき、第２のステップバックで上記と
同様の現象を起こす。一方イオン化によりバンドギャッ
プ傾斜層２０３内の前方で発生した正孔は電子とは逆に
前方にドリフトしてゆき、第１のステップバックに達す
る。もしも、第１のステップバックの価電子帯に正孔が
イオン化を起こさない程度のエネルギ段差ΔＥｖがあら
かじめ存在していれば、ドリフトしてきた正孔は理想的
にさらにそのまま前方へ進む。図７(c) のような正孔か
ら見て前方に正のエネルギ段差があれば、正孔はステッ
プバックのところで散乱ないしは蓄積されるがイオン化
は起こさない。このようにして、電子のドリフトとイオ
ン化、正孔のドリフトを各バンドギャップ傾斜層および
ステップバックで繰り返し起こし、キャリアの数は増倍
されていくことになる。最終的には、イオン化により増
倍された電子はＮ型半導体層に達し、Ｎ型半導体層にオ
ーミック接触された層から電子電流として、また、正孔
はＰ型半導体層に達し、Ｐ型半導体層にオーミック接触
された層から正孔電流とし取り出される。

【００１８】以上のような、その構成材料の組成比を変
化させることにより、バンドギャップを狭い側から広い
側へと連続的に変化させた半導体層を多数重ね、その際
に形成されるステップバックを利用してイオン化を促進
する多層ヘテロ接合構造により、上述したような、イオ
ン化を起こす場所を特定し、イオン化の確率を限りなく
１に近づけるという思想を具現化した、低雑音のＡＰＤ
を構成できることが理解される。

【００１９】以上説明したような素子構造は低雑音のＡ
ＰＤを実現化するための一つの理論構造であるが、こう
した構造を持った素子を実際に作成するにはさまざまな
制約をうける。まず、上述したような、イオン化を促進
できるようなステップバック構造層を持った素子を、そ
の構成材料の組成比だけを変化させることによって得る
ためには、構成材料、作成方法が限定されてしまう。例
えば、ＩＩＩ−Ｖ族の化合物半導体の、GaSbの基板上に
AlGaAsSb/GaSb を成長させたもの、ＩｎＰの基板上にIn
GaAlAs/InGaAs を成長させたもの、GaSbの基板上にInGa
AsSb/GaSb を成長させたもの、また、格子整合基板上に
ＩＩ−ＶＩ族の化合物半導体のHgCdTeを成長させたもの
などがこうした構造を持った素子を構成できる材料とし
てあげられる。

【００２０】しかしながら、ここで使われる、Ga,As,H
g,Cd などは毒性が強く、また、希少高価な元素である
ので、工業的に取り扱うには問題の多い材料である。

【００２１】また、これらはいずれも、分子線エピタキ
シー法（ＭＢＥ法）で作成されているが、ＭＢＥ法は、
超高真空を必要とし、また、半導体の成長速度も遅く、
素子を大面積化した場合に不向きであり、量産化が困難
である。さらに、ＭＢＥ法は半導体の成長温度は典型的
には５００℃〜６５０℃と高く、既に集積回路などが作
成されている半導体装置上にこうした受光素子を積層化
して作成するようなことも、その既存の半導体装置に何
らかのダメージを与えてしまう問題点を有している。

【００２２】さらにまた、こうした低雑音のＡＰＤを作
成するには、ステップバックのところで必ずイオン化を
起こさせるように、これらの材料の組成比を変化させな
ければならないわけであり、そのためには、ヘテロ接合
界面のトラップ準位を生じさせないような格子整合性、
および、イオン化エネルギ程度以上のステップバックエ
ネルギ段差を持つような電子親和力を考慮して材料の組
成比を決定する必要が生じる。その結果、実際に作成で
きるＡＰＤのバンドギャップに制約をうけてしまう。

【００２３】例えば、まず、最初にあげた材料を使用し
た場合、実験によれば、格子整合構造の場合、バンドギ
ャップの最も狭い材料(GaSb)のバンドギャップは0.73eV
であり、バンドギャップの最も広い材料(Al_1.0Ga_0.0 As
_0.08Sb_0.92) のバンドギャップは1.58eVであり、最大バ
ンドギャップ差は伝導帯側で0.72eV、価電子帯側で0.13
eV、電子イオン化エネルギは0.80eV(GaSb)であることが
確かめられている。ステップバックにおける電子のイオ
ン化エネルギに対する不足分の0.08eVは、電子のドリフ
ト電界から供給されることになる。かかる素子において
は、光を照射していないときに発生する漏れ電流（暗電
流）信号が生じやすく、これが雑音成分を増やすため、
結局低雑音化をはかれないという大きな問題を有してい
る。暗電流が発生する原因としては、オーミック接触し
た層（素子外部電極）から注入されるキャリア、素子内
部で欠陥準位、ヘテロ界面準位などを介して熱的に発生
するキャリアなどがあげられる。かかる素子において
は、まず、注入キャリアを阻止する効果が結果的にＰ型
半導体層およびＮ型半導体層を設置することにより引き
出されているが、この点に関して意識的かつ十分な配慮
がなされておらず、この効果は十分とはいえない。ま
た、熱的に発生するキャリアの量は、欠陥準位密度、界
面準位密度などに依存するが、本質的にはバンドギャッ
プの大きさに依存し、一般にはバンドギャップが大きい
ほど熱的に発生するキャリアの量は少なくなることが知
られている。しかしながら、かかる素子において、熱的
発生キャリアを抑制するには最小バンドギャップが狭す
ぎるという欠点も有している。また、こうしたバンドギ
ャップを持った半導体受光素子は、1.0 μm から1.6μm
の波長領域の受光には適しているが、他の波長領域の
受光素子、例えば可視光受光素子として適しているとは
言い難く、その応用分野は限られてしまっていた。

【００２４】次に、例えば、２番目にあげた材料の組み
合わせでは、イオン化エネルギが約１eVと高いにもかか
わらず、ステップバックにおける伝導帯エネルギ段差は
わずか約0.6eV と小さいため、有望ではない。

【００２５】上にあげた他の材料についても、最初の材
料と同様の欠点を有している。特に、最後にあげた材料
の組み合わせでは、例えば、Electronics Letters の第
１８版１２号 (1982年６月) の５１２〜５１４ページに
掲載されている T.P. Pearsall の論文によれば、Hgと
Cdの組成比を変化させることにより、最小バンドギャッ
プの0.5eV と最大バンドギャップの1.3eV を持った素子
を提案しているが、かかる素子においては最小バンドギ
ャップが大変狭く、さらに熱的に発生する暗電流の影響
を受けやすくなってしまっている。

【００２６】したがって、キャリアのイオン化率比を拡
大する構造を有する低雑音のＡＰＤを有効に実用化する
ためには、材料、製法選択の自由度、暗電流の抑制、広
い受光波長領域を持ったバンド帯構造などが考慮されて
いることが必要である。

【００２７】即ち、上述したＡＰＤの解決すべき技術的
課題を要約すると以下に示すとおりの性能上及び作成上
の技術的課題が挙げられる。

【００２８】素子の性能上の技術的課題としては、(1)
上述のような素材のＡＰＤでは、その構造上、入射光が
ｐ型半導体層及び増倍層で吸収されるため、可視光のよ
うな波長域の広い光を入射して使用する場合には、光の
入射波長によって増倍率が変わり、読み取り素子として
不適当である。 (2) 上述のような素材のＡＰＤでは、光吸収層、増倍層
の禁制帯幅が小さいため、動作時の暗電流が高く、雑音
が大きい。 (3) 上述のような素材のＡＰＤでは、光通信用を目的と
しているために、材料に制約があり、対応出来る光の波
長域は約 800〜1600nmであり、可視光など他の波長域の
光に対応できない。

【００２９】素子作成上の技術的課題としては、(1) 上
述のようなＡＰＤでは、化合物半導体により、ステップ
バック構造を作るが、このには、組成変調が困難で、か
つΔＥｃ，ΔＥｖの大きさに制限があり、低雑音化に限
界がある。 (2) 上述のようなＡＰＤでは、ＩＩＩ−Ｖ、ＩＩ−ＶＩ
族等に属する化合物半導体を材料としているため、材料
の毒性、価格など工業材料としての問題点を有してい
る。 (3) 化合物半導体の形成方法は、超高真空の必要があ
り、高温（約５００〜６５０℃）で成膜を行う必要があ
る上、素子の大面積化に対応することがが困難である等
の問題を有し、読み取り素子としての製造方法として、
不適当である。

【００３０】

【発明の目的】本発明は、上記事情に基いてなされたも
ので、その目的とするところは、上述の従来の技術的課
題を解決し、高速応答性に優れ、かつ、特に可視光の光
電変換において低雑音高感度で、素子としての大面積化
が容易な新規な構成の光電変換装置を提供することにあ
る。

【００３１】また、本発明の目的は、暗電流の抑制され
た、広い受光波長領域、特に可視光波長領域で優れた特
性を持った光電変換装置を提供することにある。

【００３２】更に、本発明の目的は、キャリアを効率よ
くイオン化し、効果的な増倍作用を生じる光電変換装置
を提供するにある。

【００３３】

【課題を解決するための手段】このため、本発明では、
電荷注入阻止層の間に積層構造で配置された所要の禁制
帯幅Ｅｇ１の光吸収層とキャリア倍増層からなる光電変
換部を有する光電変換装置であって、上記倍増層は層の
複数からなり、上記層の複数は、それぞれ、最小幅Ｅｇ
２から最大幅Ｅｇ３に変化する禁制帯幅を有し、層に隣
接して一つの層の最小禁制帯幅Ｅｇ２を有する層の領域
が最大禁制帯幅Ｅｇ３を有する別の層の領域に接してお
り、上記電荷注入阻止層と上記光吸収層とは、アモルフ
ァスあるいは多結晶半導体からなり、数１０オングスト
ロームから数１００オングストロームの粒子サイズを有
する小さな結晶粒子をアモルファス材料中に分散させた
構造として規定される微結晶構造が、上記キャリア倍増
層を構成する層の少なくとも一つの最小禁制帯幅Ｅｇ２
を有する領域に含まれており、上記キャリア倍増層の残
りはアモルファスあるいは多結晶半導体からなることを
特徴とする。

【００３４】

【実施例】以下、図４(a) 〜図４(c) を用いて、本発明
の光電変換装置の構造及びそのエネルギ−帯の構造及び
作用を説明する。

【００３５】図４(a) は、本発明の光電変換装置の構造
を示す概略的断面構造図であり、ここでは独立した光吸
収層３１０と、増倍層となる複数のステップバック構造
層３０１，３０３，３０５，３０７，３０９とが、電荷
注入阻止層となるｐ型半導体層３１１とｎ型半導体層３
１５とで挟まれており、ｐ型半導体層３１１と電極３１
３、ｎ型半導体層３１５と電極３１４が、電気的に接続
されており、これらはガラス基板３１６上に形成されて
いる。なお、上記電荷注入阻止層は、隣接する半導体層
とショットキー接合を形成する金属で構成されても良
い。これは、当然のことながらｐ型半導体層で構成した
場合と同様の効果が期待できる。またステップバック構
造層は五層の場合を示したが、これに限定されず、一層
或いは二層以上であればよい。図４(b) は、上記光電変
換装置の無バイアス時の模式的なエネルギ−帯図であ
り、図４(c) は、上記光電変換装置の逆バイアス時の模
式的なエネルギ−帯図である。アバランシェ効果と呼ば
れる増倍機構の動作原理は、Capasso らの提案した従来
例と同様であるが、本発明の光電変換装置は、次のよう
な特徴を備えている。 (1) 独立した光吸収層３１０をステップバック層３０
１〜３０９と光入射側に設けた電荷注入阻止層である
ｐ型半導体層３１１との間に挟んだため、光入射側か
ら見て、前記光吸収層より奥に設けた増倍層への光侵入
が低減され、増倍層への光侵入による増倍率の変動が少
ない。 (2) 上記増倍層は、非単結晶性の材料からなるのでΔＥ
ｃがイオン化閾値エネルギ−に近いか、それより大きい
ステップバック構造層（電子増倍のとき、ホール増倍の
ときは、ΔＥｖが大きい）を作りやすくなり、イオン化
が起こる場所が特定でき、且つそのイオン化の確率を１
に近づけることができるので低雑音でかつ、充分な増倍
率がとれる。 (3) 本発明の適用される光電変換装置の光吸収層及び増
倍層の構成材料としては、非単結晶材料が低温で形成で
き、また、大面積化の点で有利である。ここで非単結晶
材料とは多結晶材料あるいは非晶質材料である。具体的
には水素及び／又はハロゲン元素により補償された非晶
質シリコン（以下 a-Si(H,X)と称す）、非晶質シリコン
ゲルマニウム（以下a-SiGe(H,X) と称す）、非晶質シリ
コンカーバイド（以下a-SiC(H,X)と称す）又は多結晶シ
リコン等である。このように、素子の構成材料が非単結
晶材料であるため、プラズマＣＶＤ法等で、低温（例え
ば、２００〜３００℃）かつ大面積基板に容易に作成さ
れ、また禁制帯幅の制御も組成変調等が容易にできるた
め、ステップバック構造の増倍層も比較的容易にできる
だけでなく、熱等による原子の拡散等が抑制され、比較
的確かなステップバック構造ができる等、多層に積層す
る上での問題が低減される。また、特に、電荷注入阻止
層は、比較的広い禁制帯幅の材料、及びドーピング効果
の高い結晶性を有するアモルファスシリコン等の非単結
晶材料で構成できるので、暗電流が低減される。 (4) この素子の内部におけるイオン化は倍増層内の最小
禁制帯幅を持つ組成変化層の近傍で起こるが、特に、こ
の発明では、ここに「微結晶構造」が含まれている。こ
こで、「微結晶構造」とは、数１０Åから数１００Åの
粒径を示す微小な結晶粒が非晶質中に混在した構造と定
義する。なお、結晶粒の粒径は、Ｘ線回折法およびラマ
ン分光法などにより求めることができる。このため、微
結晶粒内のイオン化が結晶バルク材料と同程度に起こる
ので、キャリアがイオン化する確率が上がり、増倍作用
を生る確実性が増し、更に、低雑音のＡＰＤが実現き
る。因に、上記組成変化層が単なる非晶質材料から構成
されたなら、バンドガップ中のギャップステ−トが多
く、所謂「欠陥」による散乱が起こり、キャリアのエネ
ルギ−が失われ易くなり、ステップバック構造のところ
で、キャリアが得たエネルギ−をイオン化に使えなくな
り、イオン化率が十分に上がらないことが予想される。 (5) 光吸収層としては、これを形成する材料の選択の自
由度が大きいため、光吸収係数が大きな材料（例えば水
素化アモルファスシリコン“a-Si:H”等）を用いること
ができるため、光吸収層の膜厚が薄くでき、装置全体を
薄くできる。 (6) 光吸収層の禁制帯幅も前項(3) と同様の理由で自由
度が増加するので、種々の波長の入射光に対して、高感
度の光電変換素子が構成できる。特に光吸収層３１０の
禁制帯幅Ｅｇ１を、可視光の波長領域に対応する禁制帯
幅にすることで、可視部光に高感度を持たせることがで
きる。

【００３６】次に、図１を参照して、本発明の光電変換
装置の一具体例を説明する。

【００３７】図１において、符号４０１はCr電極、４０
２は正孔注入を阻止するための厚さ約５００Åのｎ型a-
Si-_XGe_X:H からなる電荷注入阻止層、４０３はキャリア
増倍を行うための微結晶構造を含むa-Si-_XGe_X:H 〜a-Si
₁-_yC_y:H の組成を変化させた倍増領域、４０４は光を吸
収しキャリアを発生させるための厚さ約１μｍのa-Si:H
からなる光吸収層、４０５は電子注入を阻止するための
厚さ約１００Åのｐ型a-Si₁-_yC_y:H からなる電荷注入阻
止層、４０６は酸化インジウムを主体とする透明電極で
ある。

【００３８】Cr電極４０１および透明電極４０６はＥＢ
蒸着で作成し、電荷注入阻止層４０２、増倍領域４０
３、光吸収層４０４及び電荷注入阻止層４０５の非晶質
層はプラスマＣＶＤ法で作成する。非晶質層作成の際の
原料ガスは、電荷注入阻止層４０２がSiH₄,GeH₄,PH₃,
H₂、増倍領域４０３がSiH₄,GeH₄,CH₄,H₂、光吸収層４０
４がSiH₄,CH₄,H₂ 、電荷注入阻止層４０５がSiH₄,CH₄,B
₂H₆,H₂を用いる。

【００３９】増倍領域４０３は原料ガスのうちCH₄ とGe
H₄のガス流量を連続的に変化させた厚さ２００Åの組成
変化層４１１、４１２、４１３の３つの層から成ってい
る。

【００４０】図１に示した実施例の光電変換装置のエネ
ルギ−バンドの構造は、理想的には図２(a),図２(b) に
示すようなものであることが想定される。

【００４１】図２(a) は第１実施例の光電変換装置が無
バイアス状態にある時のエネルギ−帯図、図２(b) はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
ある時のエネルギ−帯図である。

【００４２】図２(a),図２(b) は、ｎ型a-Si-_XGe_X:H 層
５０１の禁制帯幅がＥｇ４、a-Si-_XGe_X:H 〜a-Si₁-_yC_y:
H 組成変化層５１１、５１２、５１３の３つの層からな
る倍増領域５０２の最小禁制帯幅がＥｇ２、増倍領域５
０２の最大禁制帯幅がＥｇ３、a-Si:H層５０３の禁制帯
幅がＥｇ１、ｐ型a-Si₁-_yC_y:H 層５０４の禁制帯幅がＥ
ｇ０であることを示している。

【００４３】また、図２(a) において、伝導帯端、価電
子帯端ともにエネルギ−の不連続点があるが、バイアス
電圧が印加された状態では、図２(b) をみても解るよう
にキャリアの走行する方向にエネルギ−不連続による障
壁がほとんどなく、キャリアの走行性を阻害していな
い。

【００４４】ここで作成したa-Si:H層５０３の禁制帯幅
Ｅｇ１は約１．７２ｅＶである。

【００４５】また、a-Si₁-_yC_y:H 層５０４のCの組成比y
は約０．４であり、禁制帯幅Ｅｇ０は約２．３ｅＶで
ある。組成変化層５１１、５１２、５１３のうちの最大
禁制帯幅Ｅｇ３を与える層もa-Si₁-_yC_y:H であり、Ｅｇ
３も約２．３ｅＶである。

【００４６】また、a-Si₁-_XGe_X:H層５０１のGe組成比X
は約０．６であり、禁制帯幅Ｅｇ４は約１．３ｅＶであ
る。組成変化層５１１、５１２、５１３のうちの最小禁
制帯幅Ｅｇ２を与える層は微結晶構造を含むa-Si₁-_XG
e_X:H層であり、光学的禁制帯幅Ｅｇ２は約１．５ｅＶで
ある。

【００４７】更に、光吸収層５０３の光吸収係数は波長
４００nmの光に対して約１×１０⁵ ｃｍ^-1、波長７００
nmの光に対して約５×１０³ ｃｍ^-1以上であり、可視光
の吸収が十分に行えている。

【００４８】このような本装置の増倍率は１０Ｖのバイ
アス印加時に約１０倍以上あった。また、波長７００nm
の可視光に対して、波長を変化させても増倍率の変化を
認めることはできなかった。更に、暗闇でのリ−ク電流
は１０Ｖのバイアス印加時に約１nA/cm²以下と低かっ
た。また、光応答速度は倍増層５０２のないｐｉｎ型光
電変換装置と同等であり、高速であった。

【００４９】なお、本実施例においては、増倍領域内の
組成変化層が３層であったが、これは単なる一例であ
り、層の数は幾つでも良く、得たい倍増率に応じて決め
れば良い。

【００５０】また、本実施例においては、理想的エネル
ギ−帯図としてステップバックが急峻に変化した構造を
想定しているが、電子の平均自由行程以内の範囲であれ
ばステップバックがなだらかになっていても、同じ効果
が得られる。また、ステップバックがなだらかであって
も、所期の作用をもたらす範囲にあれば良い。

【００５１】組成変化層の厚さは本実施例では約２００
Åであるが、キャリアが再結合せずに走行できる範囲内
の厚さであれば良い。但し、薄いほうが印加バイアスを
低くすることができるので、好ましい。また、本実施例
では光吸収層の厚さが約１μｍとしているが、入射光が
光吸収層を通過して倍増層まで達しない厚さがあれば良
い。この厚さは光吸収係数により決められる。

【００５２】また、本実施の非晶質層の原料ガスには S
iH₄,B₂H₆,PH₃,CH₄,GeH₄ を用いたが、SiH₄のかわりに、
SiF₄,Si₂H₆,Si₂F₆,Si₃H₈, SiH₃F,Si₂F₂,…等の鎖状シラ
ン化合物、またはSi₅H₁₀,Si₆H₁₂,Si₄H₈,…等の環状シラ
ン化合物等を使うことができ、B₂H₆のかわりに、 B（ホ
ウ素）,Al （アルミニウム），In（インジウム）,Tl
（タリウム）等の第ＩＩＩ族原子を含むガスを使うこと
ができ、PH₃ のかわりに、P(燐), As(ひ素),Sb (アンチ
モン), Bi(ビスマス) 等の第ＩＶ族原子を含むガスを使
うことができ、CH₄ のかわりに、CH₂F₂, C₂H₆, C₂H₄, C
₂H₂,Si(CH₃)₄, SiH(CH₃)₃ 等の炭素化合物、N₂, NH₃,H₂
NNH₂,HN₃NH₄N₃,F₃N,F₄N 等の窒素化合物、O₂, CO₂,NO,N
O₂,N₂O,O₃,N₂O₃,N₂O₄,NO₃ 等の酸素化合物を使うことが
でき、GeH₄のかわりに、GeF₄等のゲルマニウム化合物、
SnH₄等のスズ化合物を使うことができる。さらに、組成
変化層の組成比は、局在準位低減のため０〜約0.6 の範
囲であることが好ましい。また、非晶質層の作成にはプ
ラズマＣＶＤ法のほかにＥＣＲプラズマ法等も有用であ
る。

【００５３】また、本実施例では、半導体層に非晶質層
を用いたが、多結晶等の非単結晶を用いてもよい。

【００５４】本実施例では、電荷注入阻止層のｐ層側か
ら光を入射し、電子により増倍動作を起こしているが、
電荷注入阻止層のｐ層とｎ層を入れかえ、増倍領域の価
電子帯側にステップバック構造が形成されるようにし
て、電荷注入阻止層のｎ層側から光を入射し、正孔によ
り増倍動作を起こさせてもよい。

【００５５】また、電荷注入阻止層（ｐ，ｎとも）の禁
制帯幅、ドーピング量は、電極からの少数キャリアの注
入が抑制でき、かつ多数キャリアの走行性が妨げられな
いように調整されていればよい。

【００５６】次に、上記実施例に示した光電変換装置
を、本発明者らが既に特開昭63-278269 号公報に提案し
た走査回路、読出し回路上に積層した態様について具体
的に説明する。

【００５７】図３(a) は本発明の実施例の受光部付近の
概略的断面図、図３(b) は一画素の等価回路図、図３
(c) は本装置全体の等価回路およびブロック回路図であ
る。

【００５８】図３(a) において、ｎ型シリコン基板７０
１上にエピタキシャル成長によりコレクタ領域となるｎ
^- 層７０２が形成され、その中にｐベース領域７０３、
さらにｎ⁺ エミッタ領域７０４が形成されバイポーラト
ランジスタを構成している。ｐベース領域７０３は隣接
画素と分離されており、また、水平方向に隣接するｐベ
ース領域との間には酸化膜７０５を挟んでゲート電極７
０６が形成されている。したがって隣接するｐベース領
域７０３を各々ソース・ドレイン領域としてｐチャンネ
ルＭＯＳトランジスタが構成されている。ゲート電極７
０６はｐベース領域７０３の電位を制御するためのキャ
パシタとしても働いている。さらに、絶縁層７０７を形
成した後、エミッタ電極７０８、およびベース電極７０
８’を形成する。

【００５９】その後、絶縁層７０９を形成し、続いて電
極７１１を形成し、画素ごとに分離する。電極７１１は
電極７０８’と電気的に接続している。さらにｎ型 a-S
i_1-xGe_x:H 層７１２を形成して、画素ごとに分離する。

【００６０】続いて、微結晶構造を含むa-Si_1-xGe_x:H〜
a-Si_1-yC_y:H の組成変化層７２１，７２２，７２３を形
成して増倍領域７１３を構成する。次に光吸収層a-Si:H
層７１４を形成し、ｐ型a-Si_1-yC_y:H 層７１５を形成
し、センサにバイアス電圧を印加するための透明電極７
１６を形成する。また、コレクタ電極７１７が基板７０
１の裏面にオーミック接続されている。

【００６１】したがって、一画素の等価回路は図３(b)
のように、結晶シリコンで構成されるバイポーラトラン
ジスタ７３１のベースに、ｐチャンネルＭＯＳトランジ
スタ７３２とキャパシタ７３３及び実施例１と同様の光
電変換装置７３４が接続され、ベースに電位を与えるた
めの端子７３５と、ｐチャンネルＭＯＳトランジスタ７
３２およびキャパシタ７３３を駆動するための端子７３
６と、センサ電極７３７と、エミッタ電極７３８、コレ
クタ電極７３９とで表わされる。

【００６２】図３(c) は図３(a) 、図３(b) で示した一
画素セル７４０を３×３の２次元マトリックス配置した
回路構成図である。

【００６３】同図において、一画素セル７４０のコレク
タ電極７４１は全画素にそれぞれ設けられ、センサ電極
７４２も全画素にそれぞれ設けられている。また、PMOS
トランジスタのゲート電極およびキャパシタ電極は行ご
とに駆動配線７４３，７４３’，７４３''と接続され、
垂直シフトトランジスタ(V.S.R) ７４４と接続されてい
る。またエミッタ電極は列ごとに信号読出しのための垂
直配線７４６，７４６',７４６''と接続されている。垂
直配線７４６，７４６' ，７４６''はそれぞれ垂直配線
の電荷をリセットするためのスイッチ７４７, ７４７',
７４７''と読出しスイッチ７５０, ７５０',７５０''に
接続されている。リセットスイッチ７４７, ７４７',７
４７''のゲート電極は垂直配線リセットパルスを印加す
るための端子７４８に共通接続され、また、ソース電極
は垂直ラインリセット電圧を印加するための端子７４９
に共通接続されている。読出しスイッチ７５０, ７５
０',７５０''のゲート電極はそれぞれ配線７５１, ７５
１',７５１''を介して水平シフトレジスタ(H.S.R) ７５
２に接続されており、またドレイン電極は水平読出し配
線７５３を介して出力アンプ７５７に接続されている。
水平読出し配線７５３は水平読出し配線の電荷をリセッ
トするためのスイッチ７５４に接続されている。リセッ
トスイッチ７５４は水平配線リセットバルスを印加する
ための端子７５５と水平配線リセット電圧を印加するた
めの端子７５６に接続される。最後にアンプ７５７の出
力は端子７５８からとり出される。

【００６４】以下、図３(a) 〜図３(c) を用いて動作を
簡単に説明する。図３(a) の光吸収層７１４で入射され
た光が吸収され、発生したキャリアが増倍領域７１３で
増倍されて、ベース領域７０３内に蓄積される。図３
(c) の垂直シフトレジスタから出力される駆動パルスが
駆動配線７４３に現われると、キャパシタを介してベー
ス電位が上昇し、１行目の画素から光量に応じた信号電
荷が垂直配線７４６, ７４６',７４６''にそれぞれとり
出される。

【００６５】次に、水平シフトレジスタ７５２から走査
パルスが７５１, ７５１',７５１''に順次出力される
と、スイッチ７５０, ７５０',７５０''が順にＯＮ，Ｏ
ＦＦ制御され、信号がアンプ７５７を通して出力端子７
５８にとり出される。この際リセットスイッチ７５４
は、スイッチ７５０, ７５０',７５０''が順番にＯＮ動
作する間にＯＮ状態となり、水平配線７５３の残留電荷
を除去している。

【００６６】次に垂直ラインリセットスイッチ７４７,
７４７',７４７''がＯＮ状態となり、垂直配線７４６，
７４６' ，７４６''の残留電荷が除去される。そして垂
直シフトレジスタ７４４から駆動配線７４３に負方向の
パルスが印加されると一行目の各画素のPMOSトランジス
タがＯＮ状態となり、各画素のベース残留電荷が除去さ
れ、初期化される。

【００６７】次に垂直シフトレジスタ７４４から出力さ
れる駆動パルスが駆動配線７４３’に現われ、２行目の
画素の信号電荷が、同様にとり出される。次に３行目の
画素の信号電荷のとり出しも同様に行われる。

【００６８】以上の動作を繰り返すことにより本装置は
動作をする。

【００６９】なお、以上説明した実施例では、本発明者
等の発明による回路例を示したが、本装置を一般に知ら
れる光電変換装置の回路に適用しても構わない。

【００７０】以下、一般的な構成の光電変換装置に、本
発明の光電変換装置を用いた場合について説明する。
図５は一般的な構成の光電変換装置に本発明を用いた場
合の構成を示すブロック図である。同図において、８０
１は複数の本発明に係る光電変換部であり、例えば実施
例１，実施例２に示した本発明の光電変換装置が用いら
れる。光電変換部８０１は信号出力部８０５に接続され
る。信号出力部８０５において、８０２は光電変換部８
０１より発生した信号電荷の蓄積手段、８０３は前述の
信号電荷を走査する走査手段、８０４は走査手段８０３
により転送された信号電荷を増幅・ノイズ補償回路等か
らなる読出し手段である。なお、蓄積手段８０２は蓄積
動作を行う場合には必要となるが、なくてもよい。

【００７１】

【発明の効果】本発明は、以上説明したようになり、光
電変換部が、電荷注入阻止層間に、所要禁制帯幅Ｅｇ１
を有する光吸収層及びキャリア倍増層を位置するよう
に、上記各層を積層して構成され、上記増倍層が、最小
禁制帯幅Ｅｇ２及び最大禁制帯幅Ｅｇ３を交互に備えか
つ両禁制帯幅の間でその禁制帯幅が連続的に変化するよ
うにしたステップバック構造になる一層あるいは複数層
で構成されている光電変換装置において、上記電荷注入
阻止層、光吸収層、倍増層が非単結晶半導体からなり、
かつ、少なくとも上記最小禁制帯幅Ｅｇ２を持つ層に微
結晶構造が含まれているので、低雑音で、倍増率が大き
く、倍増層を持たないフォトダイオ−ドと同等の高速性
が得られ、可視光に大きな感度を持つことができる。

【００７２】また、本発明の光電変換部の構成要素を少
なくとも、Ｓｉ原子を含む非単結晶から構成すれば、禁
制帯幅の容易な制御性が得られ、また、低温積層が可能
となり、積層により生じる種々の問題を解決できる。

【図面の簡単な説明】

【図１】本発明の光電変換装置の一実施例を示す概略的
な断面構造図である。

【図２(a) 】上記実施例の光電変換装置の無バイアス状
態を示すエネルギ−帯図である。

【図２(b) 】上記実施例のキャリア倍増動作のためのバ
イアス状態を示すエネルギ−帯図である。

【図３(a) 】本発明を実際の使用態様に適用した受光部
付近の概略断面図である。

【図３(b) 】受光部の１画素についての等価回路無バイ
アス状態及びキャリア倍増動作のためのバイアス状態を
それぞれ示すエネルギ−帯図である。

【図３(c) 】上記実施態様の等価回路及びブロック回路
図である。

【図４(a) 】本発明に係わる光電変換装置の構成を概略
的に示す断面構成図である。

【図４(b) 】上記実施例の光電変換装置の無バイアス状
態を示すエネルギ−帯図である。

【図４(c) 】上記実施例のキャリア倍増動作のためのバ
イアス状態を示すエネルギ−帯図である。

【図５】一般的な光電変換装置に本発明を適用した場合
の構成を示すブロック図である。

【図６】従来の光通信用のＡＰＤを示す縦断面図であ
る。

【図７(a) 】ステップバック構造を持った従来の光通信
用ＡＰＤの縦断面図である。

【図７(b) 】上記従来のＡＰＤの無バイアス状態を示す
エネルギ−帯図である。

【図７(c) 】上記従来のキャリア倍増動作のためのバイ
アス状態を示すエネルギ−帯図である。

【符号の説明】

４０１Ｃｒ電極４０２電荷注入阻止層（ｎ型a-Si₁-_XGe_X:H〜a-Si
₁-_yC_y:H ）４０３増倍領域（微結晶構造を含むa-Si₁-_XGe_X:
H）４０４光吸収層（a-Si:H）４０５電荷注入阻止層（ｐ型a-Si₁-_XGe_X:H）４０６透明電極４１１、４１２、４１３組成変化層５０１ｎ型 a-Si₁-_XGe_X:H ５０２倍増領域５０３ a-Si:H層５０４ｐ型a-Si₁-_XGe_X:H層５１１、５１２、５１３組成変化層（微結晶構造
を含むa-Si₁-_XGe_X:H〜a-Si₁-_yC_y:H ）５１５、５１６、５１７ステップバック構造層５１４ｎ型導電層に接近した層

Claims

(57)【特許請求の範囲】

【請求項１】電荷注入阻止層の間に積層構造で配置さ
れた所要の禁制帯幅Ｅｇ１の光吸収層とキャリア倍増層
からなる光電変換部を有する光電変換装置であって、上
記倍増層は層の複数からなり、上記層の複数は、それぞ
れ、最小幅Ｅｇ２から最大幅Ｅｇ３に変化する禁制帯幅
を有し、層に隣接して一つの層の最小禁制帯幅Ｅｇ２を
有する層の領域が最大禁制帯幅Ｅｇ３を有する別の層の
領域に接しており、上記電荷注入阻止層と上記光吸収層
とは、アモルファスあるいは多結晶半導体からなり、数
１０オングストロームから数１００オングストロームの
粒子サイズを有する小さな結晶粒子をアモルファス材料
中に分散させた構造として規定される微結晶構造が、上
記キャリア倍増層を構成する層の少なくとも一つの最小
禁制帯幅Ｅｇ２を有する領域に含まれており、上記キャ
リア倍増層の残りはアモルファスあるいは多結晶半導体
からなることを特徴とする光電変換装置。
【請求項２】上記電荷注入阻止層の少なくとも一方が
ｎ導電型層からなることを特徴とする請求項１に記載の
光電変換装置。
【請求項３】上記電荷注入阻止層の少なくとも一方が
ｐ導電型層からなることを特徴とする請求項１に記載の
光電変換装置。
【請求項４】上記電荷注入阻止層の少なくとも一つは
隣の半導体層にショットキー接合を形成する金属からな
ることを特徴とする請求項１に記載の光電変換装置。
【請求項５】上記光吸収層とキャリア倍増層は、少な
くともＳｉ原子を含むことを特徴とする請求項１ないし
４の何れかに記載の光電変換装置。
【請求項６】上記光電変換部の複数と、それに電気的
に接続され、上記光電変換部から放出された電気的信号
を蓄積するための蓄積手段の少なくとも一つを含む信号
出力部、上記電気的信号を走査するための走査手段、お
よび、上記電気的信号を読出すための読出し手段を有す
る請求項１ないし５の何れかに記載の光電変換装置。