JPH04261073A

JPH04261073A - 光電変換装置

Info

Publication number: JPH04261073A
Application number: JP3012593A
Authority: JP
Inventors: Shigetoshi Sugawa; 成利須川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-01-11
Filing date: 1991-01-11
Publication date: 1992-09-17
Anticipated expiration: 2014-11-10
Also published as: JP2977164B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光電変換装置に係り、特
に光吸収層で生成されたキャリアを衝突電離により増幅
するアバランシェ（Ａｖａｌａｎｃｈｅ　）効果を利用
した光電変換装置に関するものである。

【０００２】

【従来の技術】この種の光電変換装置は、光信号を電気
信号に変換する半導体受光素子で構成され、例えば、カ
メラの測光用センサ、或いはファクシミリ、複写機等の
画像読取装置用イメージセンサ、又は、光通信装置等の
受光センサ等に好適なもので、すでに数多くのものが実
用化されている。

【０００３】そして、一般に、この半導体受光素子には
、その光電変換特性に対し、高い信号対雑音比を持つこ
とが要求されるが、これには、アバランシェ効果を利用
したアバランシェフォトダイオード（以下ＡＰＤと称す
る）が、利得が高くかつ応答速度が早い点で、有力な候
補である。

【０００４】このＡＰＤは、現在、ＩｎＧａＡｓ等の化
合物半導体を材料として構成され、特に光通信システム
における半導体受光素子として、すでに多数実用化され
ており、更にその低雑音、高速応答性、高利得など素子
の基本性能向上のための開発が進められており、他の分
野、例えば、可視光受光素子などへの応用も望まれてい
る。

【０００５】図６には、このような従来の光通信用ＡＰ
Ｄの構造がを図解されている。ここには、符号１０１か
ら１０８で示す積層の半導体が示されていて、図におい
て、符号１０１はｎ＋　型ＩｎＰ層、１０２はｎ型Ｉｎ
ＧａＡｓ層、１０３はｎ型ＩｎＰ層、１０４はｐ＋　型
ＩｎＰ層である。なお、ｎ型ＩｎＧａＡｓ層１０２、ｎ
型ＩｎＰ層１０３、ｐ＋　型ＩｎＰ層１０４の層はメサ
型に形成されている。ｐ＋　型ＩｎＰ層１０４の上面に
は、窓１０５を残してｐ電極１０６を形成し、ｎ＋　型
ＩｎＰ層１０１の裏面にはｎ電極１０７を形成する。ま
た、符号１０８はパッシベーション膜である。ここでｐ
電極１０６及びｎ電極１０７を逆方向にバイアスしてお
き、窓１０５から光照射すると、光はｎ型ＩｎＧａＡｓ
層１０２（光吸収層となる）で吸収され、光−電気変換
が行われる。すなわち、ｎ型ＩｎＧａＡｓ層１０２で形
成された電子−正孔対は各々ｎ電極１０７及びｐ電極１
０６に向かって走行する。ｎ型ＩｎＰ層１０３（増倍層
となる）は強い電界を有しているため、正孔の走行過程
で多数の電子−正孔対を形成するナダレ現象を生じ、光
子１個に対して複数個の電子−正孔対を形成する増倍作
用が生じる。この結果、上記半導体は光センサとして用
いた場合に、微弱な入射光でも検知できることになる。

【０００６】

【発明が解決しようとする課題】しかし、上述の従来の
構造においては、増倍層での実用上の増倍は約２程度と
小さく、また、増倍過程に内在するゆらぎのため、過剰
増倍雑音が発生し、信号対雑音比を低下させてしまう。

【０００７】即ち、アバランシェ増倍過程において発生
する雑音は、例えばＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎ
ｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓの第１３
版（１９６６年１月号）の１６４〜１６８ページに掲載
されている　Ｒ．Ｊ．ＭｃＩｎｔｙｒｅ　の論文によれ
ば、電子のイオン化率αと正孔のイオン化率βの比ｋ＝
β／αに強く依存することが知られている。

【０００８】ここで電子のイオン化率とは、電子が電界
により加速されたとき衝突電離により電子−正孔対が生
成される割合である。正孔のイオン化率とは、正孔によ
る衝突電離の割合である。さらに、この論文によれば、
低雑音のＡＰＤを得るためには、電子増倍を行うときに
はｋを小さく、また、正孔増倍を行うときにはｋを大き
くすればよいことが明らかにされている。すなわち、キ
ャリア（電子ないしは正孔）のイオン化率が大きく異な
る材料で、イオン化率が大きい方のキャリアのみをアバ
ランシェ増倍することが、ＡＰＤにおいて高い信号対雑
音比を得るために重要である。また、この論文によれば
、一方のキャリアのみをアバランシェ増倍したときに達
せられる低雑音化の極限として、過剰雑音指数Ｆが２と
なることが述べられている。雑音が全く発生しない理想
的な場合にはＦは１となるはずであり、Ｆ＝２という極
限には、まだ、雑音を発生させる何らかの機構が存在す
ることを暗示している。この機構としては、アバランシ
ェ増倍を行う際にアバランシェ増倍の過程であるイオン
化（逆オージェ発生）の起こる場所が個々にゆらぎ、そ
れが積算されて全体として増倍率のゆらぎを引き起こす
という現象が考えられる。

【０００９】以上のことを考え合わせると、雑音を発生
させないアバランシェ増倍を行うためには、その過程で
あるイオン化を起こす場所を素子の中で特定し、かつ、
前記イオン化を起こす場所におけるイオン化の確率を特
定することが必要になる。さらに、高利得のアバランシ
ェ増倍を行うためには、そのイオン化の確率を限りなく
１に近づけることが重要である。

【００１０】前述した増倍の程度の小ささ、及び信号対
雑音比（ＳＮ比）の低下という２つの欠点を鑑みて、光
通信用ＡＰＤとして、例えば、Ｆ．Ｃａｐａｓｓｏ　ら
は特開昭５８−１５７１７９　号公報やＩＥＥＥ　Ｅｌ
ｅｃｔｒｏｎ　ＤｅｖｉｃｅＬｅｔｔｅｒｓ　の第ＥＤ
Ｌ３版（１９８２年）の７１〜７３ページに、分子線エ
ピタキシー（ＭＢＥ）法など用いて、主にＩＩＩ−Ｖ族
に属する化合物半導体を用いて作成される光通信システ
ムに使用可能な低雑音ＡＰＤを提案している。

【００１１】その素子は、その構成材料の組成比（例え
ば、ＩＩＩ−Ｖ族に属する化合物半導体がその構成材料
ならば、ＩＩＩ族の半導体とＶ族の半導体の組成比）を
変化させることにより、バンドギャップを狭い側から広
い側へと連続的に変化させた半導体層を多数重ね、その
際に形成されるエネルギ−帯の階段状遷移部（以下ステ
ップバック構造と略す）を利用してイオン化を促進する
多層ヘテロ接合構造を特色としている。

【００１２】そこで提案されている素子の概略的構造を
図７（ａ）　〜図７（ｃ）　を用いて説明する。ここで
は、５つの層から成るステップバック構造層２０１，２
０３，２０５，２０７及び２０９が倍増層として、光吸
収層となるｐ型半導体層２１１及びｎ型半導体層２１５
で挟まれ、電極２１３がｐ型半導体層２１１に、また、
電極２１４がｎ型半導体層２１５にそれぞれオーミック
接触している。

【００１３】図７（ｂ）　は、この素子の無バイアス時
のバンドギャップ傾斜層のエネルギ−帯の構造図であり
、その一部のバンドギャップ傾斜層が示されている。各
層は、狭いバンドギャップ（最小禁制帯幅）Ｅｇ２から
広いバンドギャップ（最大禁制帯幅）Ｅｇ３へと直線的
にバンドギャップを変化させる組成を有している。

【００１４】伝導帯及び価電子帯のステップバックの大
きさは、それぞれΔＥｃ、ΔＥｖで示されている。なお
、後で説明するように、主に電子をイオン化しやすくす
るために、ΔＥｃの方をΔＥｖよりも大きくとっている
。

【００１５】図７（ｃ）　は、この素子に逆バイアス電
圧を印加したときのエネルギ−帯の構造図である。尚、
逆バイアス電圧は、前述の図６に示したＡＰＤと比べて
強い電界である必要がない。

【００１６】ここで、ｐ型半導体層２１１より光入射す
ると、ｐ型半導体層及び各ステップバック構造層で吸収
された光は、前述のＡＰＤと同様に光電変換が行われ、
形成された電子−正孔対は、おのおのｎ型半導体層２１
５、ｐ型半導体層２１１に向かって走行するが、前述の
図６に示したＡＰＤとの相違は各ステップバック構造の
エネルギ−段差ΔＥｃ（電子の場合であり、ホールの場
合はΔＥｖ）がイオン化エネルギ−より大きくなるとき
、電子はイオン化され、電子−正孔対を発生し、増倍作
用を生ずる。勿論、ステップバック構造層各々が、同様
の作用をするために、増倍はその層数ｎに対して２ｎ　
生ずる。例えば、理想的にはΔＥｃ≫ΔＥｖ≒０とする
ことで、正孔のイオン化率が、電子のイオン化率に比べ
非常に小さく抑えられるので、前述のＡＰＤ（図６）と
比べて低雑音となる。

【００１７】即ち、バイアス電圧は、ステップバック構
造層（バンドギャップ傾斜層）２０１，２０３，２０５
および２０９が少なくとも空乏化し、かつ、バンドギャ
ップ傾斜層内ではキャリアのドリフトは起こるがイオン
化は起こらない程度の電界（ドリフト電界）が生じるよ
うに印加されている。光ｈνは、ｐ型半導体層２１１の
次の空乏領域、すなわち、バンドギャップ傾斜層２０３
で吸収され電子を伝導帯に、正孔を価電子帯にそれぞれ
発生させる。発生した電子は層２０３内を第１の伝導帯
のステップバックに向かってドリフトする。ステップバ
ックのところには既にΔＥｃなるエネルギ段差があり、
電子はイオン化を起こすのに必要なエネルギをこのエネ
ルギ段差分だけ補うことが出来るので、ステップバック
のすぐ後ろで電子がイオン化を起こす確率が高くなる。ここで、このΔＥｃが電子のイオン化エネルギに等しい
かまたはそれよりも大きい場合には、また、たとえ電子
のイオン化エネルギよりも小さい場合でも、ドリフト電
界から不足分のエネルギを供給できる場合には、ステッ
プバックの後ろでイオン化を起こす確率を十分に１に近
づけることができる。イオン化を起こすと１つの電子が
２つの電子と１つの正孔になる。２つの電子はバンドギ
ャップ傾斜層２０３の中を第２のステップバックに向か
ってドリフトしていき、第２のステップバックで上記と
同様の現象を起こす。一方イオン化によりバンドギャッ
プ傾斜層２０３内の前方で発生した正孔は電子とは逆に
前方にドリフトしてゆき、第１のステップバックに達す
る。もしも、第１のステップバックの価電子帯に正孔が
イオン化を起こさない程度のエネルギ段差ΔＥｖがあら
かじめ存在していれば、ドリフトしてきた正孔は理想的
にさらにそのまま前方へ進む。図７（ｃ）　のような正
孔から見て前方に正のエネルギ段差があれば、正孔はス
テップバックのところで散乱ないしは蓄積されるがイオ
ン化は起こさない。このようにして、電子のドリフトと
イオン化、正孔のドリフトを各バンドギャップ傾斜層お
よびステップバックで繰り返し起こし、キャリアの数は
増倍されていくことになる。最終的には、イオン化によ
り増倍された電子はＮ型半導体層に達し、Ｎ型半導体層
にオーミック接触された層から電子電流として、また、
正孔はＰ型半導体層に達し、Ｐ型半導体層にオーミック
接触された層から正孔電流とし取り出される。

【００１８】以上のような、その構成材料の組成比を変
化させることにより、バンドギャップを狭い側から広い
側へと連続的に変化させた半導体層を多数重ね、その際
に形成されるステップバックを利用してイオン化を促進
する多層ヘテロ接合構造により、上述したような、イオ
ン化を起こす場所を特定し、イオン化の確率を限りなく
１に近づけるという思想を具現化した、低雑音のＡＰＤ
を構成できることが理解される。

【００１９】以上説明したような素子構造は低雑音のＡ
ＰＤを実現化するための一つの理論構造であるが、こう
した構造を持った素子を実際に作成するにはさまざまな
制約をうける。まず、上述したような、イオン化を促進
できるようなステップバック構造層を持った素子を、そ
の構成材料の組成比だけを変化させることによって得る
ためには、構成材料、作成方法が限定されてしまう。例
えば、ＩＩＩ−Ｖ族の化合物半導体の、ＧａＳｂの基板
上にＡｌＧａＡｓＳｂ／ＧａＳｂ　を成長させたもの、
ＩｎＰの基板上にＩｎＧａＡｌＡｓ／ＩｎＧａＡｓ　を
成長させたもの、ＧａＳｂの基板上にＩｎＧａＡｓＳｂ
／ＧａＳｂ　を成長させたもの、また、格子整合基板上
にＩＩ−ＶＩ族の化合物半導体のＨｇＣｄＴｅを成長さ
せたものなどがこうした構造を持った素子を構成できる
材料としてあげられる。

【００２０】しかしながら、ここで使われる、Ｇａ，Ａ
ｓ，Ｈｇ，Ｃｄ　などは毒性が強く、また、希少高価な
元素であるので、工業的に取り扱うには問題の多い材料
である。

【００２１】また、これらはいずれも、分子線エピタキ
シー法（ＭＢＥ法）で作成されているが、ＭＢＥ法は、
超高真空を必要とし、また、半導体の成長速度も遅く、
素子を大面積化した場合に不向きであり、量産化が困難
である。さらに、ＭＢＥ法は半導体の成長温度は典型的
には５００℃〜６５０℃と高く、既に集積回路などが作
成されている半導体装置上にこうした受光素子を積層化
して作成するようなことも、その既存の半導体装置に何
らかのダメージを与えてしまう問題点を有している。

【００２２】さらにまた、こうした低雑音のＡＰＤを作
成するには、ステップバックのところで必ずイオン化を
起こさせるように、これらの材料の組成比を変化させな
ければならないわけであり、そのためには、ヘテロ接合
界面のトラップ準位を生じさせないような格子整合性、
および、イオン化エネルギ程度以上のステップバックエ
ネルギ段差を持つような電子親和力を考慮して材料の組
成比を決定する必要が生じる。その結果、実際に作成で
きるＡＰＤのバンドギャップに制約をうけてしまう。

【００２３】例えば、まず、最初にあげた材料を使用し
た場合、実験によれば、格子整合構造の場合、バンドギ
ャップの最も狭い材料（ＧａＳｂ）のバンドギャップは
０．７３ｅＶであり、バンドギャップの最も広い材料（
Ａｌ１．０Ｇａ０．０　Ａｓ０．０８Ｓｂ０．９２）　
のバンドギャップは１．５８ｅＶであり、最大バンドギ
ャップ差は伝導帯側で０．７２ｅＶ、価電子帯側で０．
１３ｅＶ、電子イオン化エネルギは０．８０ｅＶ（Ｇａ
Ｓｂ）であることが確かめられている。ステップバック
における電子のイオン化エネルギに対する不足分の０．
０８ｅＶは、電子のドリフト電界から供給されることに
なる。かかる素子においては、光を照射していないとき
に発生する漏れ電流（暗電流）信号が生じやすく、これ
が雑音成分を増やすため、結局低雑音化をはかれないと
いう大きな問題を有している。暗電流が発生する原因と
しては、オーミック接触した層（素子外部電極）から注
入されるキャリア、素子内部で欠陥準位、ヘテロ界面準
位などを介して熱的に発生するキャリアなどがあげられ
る。かかる素子においては、まず、注入キャリアを阻止
する効果が結果的にＰ型半導体層およびＮ型半導体層を
設置することにより引き出されているが、この点に関し
て意識的かつ十分な配慮がなされておらず、この効果は
十分とはいえない。また、熱的に発生するキャリアの量
は、欠陥準位密度、界面準位密度などに依存するが、本
質的にはバンドギャップの大きさに依存し、一般にはバ
ンドギャップが大きいほど熱的に発生するキャリアの量
は少なくなることが知られている。しかしながら、かか
る素子において、熱的発生キャリアを抑制するには最小
バンドギャップが狭すぎるという欠点も有している。ま
た、こうしたバンドギャップを持った半導体受光素子は
、１．０　μｍ　から１．６μｍ　の波長領域の受光に
は適しているが、他の波長領域の受光素子、例えば可視
光受光素子として適しているとは言い難く、その応用分
野は限られてしまっていた。

【００２４】次に、例えば、２番目にあげた材料の組み
合わせでは、イオン化エネルギが約１ｅＶと高いにもか
かわらず、ステップバックにおける伝導帯エネルギ段差
はわずか約０．６ｅＶ　と小さいため、有望ではない。

【００２５】上にあげた他の材料についても、最初の材
料と同様の欠点を有している。特に、最後にあげた材料
の組み合わせでは、例えば、Ｅｌｅｃｔｒｏｎｉｃｓ　
Ｌｅｔｔｅｒｓ　の第１８版１２号　（１９８２年６月
）　の５１２〜５１４ページに掲載されている　　Ｔ．
Ｐ．　Ｐｅａｒｓａｌｌ　の論文によれば、ＨｇとＣｄ
の組成比を変化させることにより、最小バンドギャップ
の０．５ｅＶ　と最大バンドギャップの１．３ｅＶ　を
持った素子を提案しているが、かかる素子においては最
小バンドギャップが大変狭く、さらに熱的に発生する暗
電流の影響を受けやすくなってしまっている。

【００２６】したがって、キャリアのイオン化率比を拡
大する構造を有する低雑音のＡＰＤを有効に実用化する
ためには、材料、製法選択の自由度、暗電流の抑制、広
い受光波長領域を持ったバンド帯構造などが考慮されて
いることが必要である。

【００２７】即ち、上述したＡＰＤの解決すべき技術的
課題を要約すると以下に示すとおりの性能上及び作成上
の技術的課題が挙げられる。

【００２８】素子の性能上の技術的課題としては、（１
）　上述のような素材のＡＰＤでは、その構造上、入射
光がｐ型半導体層及び増倍層で吸収されるため、可視光
のような波長域の広い光を入射して使用する場合には、
光の入射波長によって増倍率が変わり、読み取り素子と
して不適当である。（２）　上述のような素材のＡＰＤでは、光吸収層、増
倍層の禁制帯幅が小さいため、動作時の暗電流が高く、
雑音が大きい。（３）　上述のような素材のＡＰＤでは、光通信用を目
的としているために、材料に制約があり、対応出来る光
の波長域は約　８００〜１６００ｎｍであり、可視光な
ど他の波長域の光に対応できない。

【００２９】素子作成上の技術的課題としては、（１）
　上述のようなＡＰＤでは、化合物半導体により、ステ
ップバック構造を作るが、このには、組成変調が困難で
、かつΔＥｃ，ΔＥｖの大きさに制限があり、低雑音化
に限界がある。（２）　上述のようなＡＰＤでは、ＩＩＩ−Ｖ、ＩＩ−
ＶＩ族等に属する化合物半導体を材料としているため、
材料の毒性、価格など工業材料としての問題点を有して
いる。（３）　化合物半導体の形成方法は、超高真空の必要が
あり、高温（約５００〜６５０℃）で成膜を行う必要が
ある上、素子の大面積化に対応することがが困難である
等の問題を有し、読み取り素子としての製造方法として
、不適当である。

【００３０】

【発明の目的】本発明は、上記事情に基いてなされたも
ので、その目的とするところは、上述の従来の技術的課
題を解決し、高速応答性に優れ、かつ、特に可視光の光
電変換において低雑音高感度で、素子としての大面積化
が容易な新規な構成の光電変換装置を提供することにあ
る。

【００３１】また、本発明の目的は、暗電流の抑制され
た、広い受光波長領域、特に可視光波長領域で優れた特
性を持った光電変換装置を提供することにある。

【００３２】更に、本発明の目的は、キャリアを効率よ
くイオン化し、効果的な増倍作用を生じる光電変換装置
を提供するにある。

【００３３】

【課題を解決するための手段】このため、本発明では、
光電変換部が、電荷注入阻止層間に、所要の禁制帯幅Ｅ
ｇ１を有する光吸収層及びキャリア倍増層を位置するよ
うに、上記各層を積層して構成され、上記増倍層が、最
小禁制帯幅Ｅｇ２及び最大禁制帯幅Ｅｇ３を交互に備え
かつ両禁制帯幅の間でその禁制帯幅が連続的に変化する
ようにしたステップバック構造になる一層あるいは複数
層で構成されている光電変換装置において、上記電荷注
入阻止層、光吸収層、倍増層が非単結晶半導体からなり
、かつ、少なくとも上記最小禁制帯幅Ｅｇ２を持つ層に
微結晶構造が含まれている。

【００３４】

【実施例】以下、図４（ａ）　〜図４（ｃ）　を用いて
、本発明の光電変換装置の構造及びそのエネルギ−帯の
構造及び作用を説明する。

【００３５】図４（ａ）　は、本発明の光電変換装置の
構造を示す概略的断面構造図であり、ここでは独立した
光吸収層３１０と、増倍層となる複数のステップバック
構造層３０１，３０３，３０５，３０７，３０９とが、
電荷注入阻止層となるｐ型半導体層３１１とｎ型半導体
層３１５とで挟まれており、ｐ型半導体層３１１と電極
３１３、ｎ型半導体層３１５と電極３１４が、電気的に
接続されており、これらはガラス基板３１６上に形成さ
れている。なお、上記電荷注入阻止層は、隣接する半導
体層とショットキー接合を形成する金属で構成されても
良い。これは、当然のことながらｐ型半導体層で構成し
た場合と同様の効果が期待できる。またステップバック
構造層は五層の場合を示したが、これに限定されず、一
層或いは二層以上であればよい。図４（ｂ）　は、上記
光電変換装置の無バイアス時の模式的なエネルギ−帯図
であり、図４（ｃ）　は、上記光電変換装置の逆バイア
ス時の模式的なエネルギ−帯図である。アバランシェ効
果と呼ばれる増倍機構の動作原理は、Ｃａｐａｓｓｏ　
らの提案した従来例と同様であるが、本発明の光電変換
装置は、次のような特徴を備えている。（１）　独立した光吸収層３１０をステップバック層　
　３０１〜３０９と光入射側に設けた電荷注入阻　　止
層であるｐ型半導体層３１１との間に挟んだ　　ため、
光入射側から見て、前記光吸収層より奥に設けた増倍層
への光侵入が低減され、増倍層への光侵入による増倍率
の変動が少ない。（２）　上記増倍層は、非単結晶性の材料からなるので
ΔＥｃがイオン化閾値エネルギ−に近いか、それより大
きいステップバック構造層（電子増倍のとき、ホール増
倍のときは、ΔＥｖが大きい）を作りやすくなり、イオ
ン化が起こる場所が特定でき、且つそのイオン化の確率
を１に近づけることができるので低雑音でかつ、充分な
増倍率がとれる。（３）　本発明の適用される光電変換装置の光吸収層及
び増倍層の構成材料としては、非単結晶材料が低温で形
成でき、また、大面積化の点で有利である。ここで非単
結晶材料とは多結晶材料あるいは非晶質材料である。具
体的には水素及び／又はハロゲン元素により補償された
非晶質シリコン（以下　ａ−Ｓｉ（Ｈ，Ｘ）と称す）、
非晶質シリコンゲルマニウム（以下ａ−ＳｉＧｅ（Ｈ，
Ｘ）　と称す）、非晶質シリコンカーバイド（以下ａ−
ＳｉＣ（Ｈ，Ｘ）と称す）又は多結晶シリコン等である
。このように、素子の構成材料が非単結晶材料であるた
め、プラズマＣＶＤ法等で、低温（例えば、２００〜３
００℃）かつ大面積基板に容易に作成され、また禁制帯
幅の制御も組成変調等が容易にできるため、ステップバ
ック構造の増倍層も比較的容易にできるだけでなく、熱
等による原子の拡散等が抑制され、比較的確かなステッ
プバック構造ができる等、多層に積層する上での問題が
低減される。また、特に、電荷注入阻止層は、比較的広
い禁制帯幅の材料、及びドーピング効果の高い結晶性を
有するアモルファスシリコン等の非単結晶材料で構成で
きるので、暗電流が低減される。（４）　この素子の内部におけるイオン化は倍増層内の
最小禁制帯幅を持つ組成変化層の近傍で起こるが、特に
、この発明では、ここに「微結晶構造」が含まれている
。ここで、「微結晶構造」とは、数１０Åから数１００
Åの粒径を示す微小な結晶粒が非晶質中に混在した構造
と定義する。なお、結晶粒の粒径は、Ｘ線回折法および
ラマン分光法などにより求めることができる。このため
、微結晶粒内のイオン化が結晶バルク材料と同程度に起
こるので、キャリアがイオン化する確率が上がり、増倍
作用を生る確実性が増し、更に、低雑音のＡＰＤが実現
きる。因に、上記組成変化層が単なる非晶質材料から構
成されたなら、バンドガップ中のギャップステ−トが多
く、所謂「欠陥」による散乱が起こり、キャリアのエネ
ルギ−が失われ易くなり、ステップバック構造のところ
で、キャリアが得たエネルギ−をイオン化に使えなくな
り、イオン化率が十分に上がらないことが予想される。（５）　光吸収層としては、これを形成する材料の選択
の自由度が大きいため、光吸収係数が大きな材料（例え
ば水素化アモルファスシリコン“ａ−Ｓｉ：Ｈ”等）を
用いることができるため、光吸収層の膜厚が薄くでき、
装置全体を薄くできる。（６）　光吸収層の禁制帯幅も前項（３）　と同様の理
由で自由度が増加するので、種々の波長の入射光に対し
て、高感度の光電変換素子が構成できる。特に光吸収層
３１０の禁制帯幅Ｅｇ１を、可視光の波長領域に対応す
る禁制帯幅にすることで、可視部光に高感度を持たせる
ことができる。

【００３６】次に、図１を参照して、本発明の光電変換
装置の一具体例を説明する。

【００３７】図１において、符号４０１はＣｒ電極、４
０２は正孔注入を阻止するための厚さ約５００Åのｎ型
ａ−Ｓｉ−ＸＧｅＸ：Ｈ　からなる電荷注入阻止層、４
０３はキャリア増倍を行うための微結晶構造を含むａ−
Ｓｉ−ＸＧｅＸ：Ｈ　〜ａ−Ｓｉ１−ｙＣｙ：Ｈ　の組
成を変化させた倍増領域、４０４は光を吸収しキャリア
を発生させるための厚さ約１μｍのａ−Ｓｉ：Ｈからな
る光吸収層、４０５は電子注入を阻止するための厚さ約
１００Åのｐ型ａ−Ｓｉ１−ｙＣｙ：Ｈ　からなる電荷
注入阻止層、４０６は酸化インジウムを主体とする透明
電極である。

【００３８】Ｃｒ電極４０１および透明電極４０６はＥ
Ｂ蒸着で作成し、電荷注入阻止層４０２、増倍領域４０
３、光吸収層４０４及び電荷注入阻止層４０５の非晶質
層はプラスマＣＶＤ法で作成する。非晶質層作成の際の
原料ガスは、電荷注入阻止層４０２がＳｉＨ４，ＧｅＨ
４，ＰＨ３，Ｈ２、増倍領域４０３がＳｉＨ４，ＧｅＨ
４，ＣＨ４，Ｈ２、光吸収層４０４がＳｉＨ４，ＣＨ４
，Ｈ２　、電荷注入阻止層４０５がＳｉＨ４，ＣＨ４，
Ｂ２Ｈ６，Ｈ２を用いる。

【００３９】増倍領域４０３は原料ガスのうちＣＨ４　
とＧｅＨ４のガス流量を連続的に変化させた厚さ２００
Åの組成変化層４１１、４１２、４１３の３つの層から
成っている。

【００４０】図１に示した実施例の光電変換装置のエネ
ルギ−バンドの構造は、理想的には図２（ａ），図２（
ｂ）　に示すようなものであることが想定される。

【００４１】図２（ａ）　は第１実施例の光電変換装置
が無バイアス状態にある時のエネルギ−帯図、図２（ｂ
）　はキャリア増倍動作を行うためにバイアスを印加し
た状態にある時のエネルギ−帯図である。

【００４２】図２（ａ），図２（ｂ）　は、ｎ型ａ−Ｓ
ｉ−ＸＧｅＸ：Ｈ　層５０１の禁制帯幅がＥｇ４、ａ−
Ｓｉ−ＸＧｅＸ：Ｈ　〜ａ−Ｓｉ１−ｙＣｙ：Ｈ　組成
変化層５１１、５１２、５１３の３つの層からなる倍増
領域５０２の最小禁制帯幅がＥｇ２、増倍領域５０２の
最大禁制帯幅がＥｇ３、ａ−Ｓｉ：Ｈ層５０３の禁制帯
幅がＥｇ１、ｐ型ａ−Ｓｉ１−ｙＣｙ：Ｈ　層５０４の
禁制帯幅がＥｇ０であることを示している。

【００４３】また、図２（ａ）　において、伝導帯端、
価電子帯端ともにエネルギ−の不連続点があるが、バイ
アス電圧が印加された状態では、図２（ｂ）　をみても
解るようにキャリアの走行する方向にエネルギ−不連続
による障壁がほとんどなく、キャリアの走行性を阻害し
ていない。

【００４４】ここで作成したａ−Ｓｉ：Ｈ層５０３の禁
制帯幅Ｅｇ１は約１．７２ｅＶである。

【００４５】また、ａ−Ｓｉ１−ｙＣｙ：Ｈ　層５０４
のＣの組成比ｙ　は約０．４であり、禁制帯幅Ｅｇ０は
約２．３ｅＶである。組成変化層５１１、５１２、５１
３のうちの最大禁制帯幅Ｅｇ３を与える層もａ−Ｓｉ１
−ｙＣｙ：Ｈ　であり、Ｅｇ３も約２．３ｅＶである。

【００４６】また、ａ−Ｓｉ１−ＸＧｅＸ：Ｈ層５０１
のＧｅ組成比Ｘ　は約０．６であり、禁制帯幅Ｅｇ４は
約１．３ｅＶである。組成変化層５１１、５１２、５１
３のうちの最小禁制帯幅Ｅｇ２を与える層は微結晶構造
を含むａ−Ｓｉ１−ＸＧｅＸ：Ｈ層であり、光学的禁制
帯幅Ｅｇ２は約１．５ｅＶである。

【００４７】更に、光吸収層５０３の光吸収係数は波長
４００ｎｍの光に対して約１×１０５　ｃｍ−１、波長
７００ｎｍの光に対して約５×１０３　ｃｍ−１以上で
あり、可視光の吸収が十分に行えている。

【００４８】このような本装置の増倍率は１０Ｖのバイ
アス印加時に約１０倍以上あった。また、波長７００ｎ
ｍの可視光に対して、波長を変化させても増倍率の変化
を認めることはできなかった。更に、暗闇でのリ−ク電
流は１０Ｖのバイアス印加時に約１ｎＡ／ｃｍ２以下と
低かった。また、光応答速度は倍増層５０２のないｐｉ
ｎ型光電変換装置と同等であり、高速であった。

【００４９】なお、本実施例においては、増倍領域内の
組成変化層が３層であったが、これは単なる一例であり
、層の数は幾つでも良く、得たい倍増率に応じて決めれ
ば良い。

【００５０】また、本実施例においては、理想的エネル
ギ−帯図としてステップバックが急峻に変化した構造を
想定しているが、電子の平均自由行程以内の範囲であれ
ばステップバックがなだらかになっていても、同じ効果
が得られる。また、ステップバックがなだらかであって
も、所期の作用をもたらす範囲にあれば良い。

【００５１】組成変化層の厚さは本実施例では約２００
Åであるが、キャリアが再結合せずに走行できる範囲内
の厚さであれば良い。但し、薄いほうが印加バイアスを
低くすることができるので、好ましい。また、本実施例
では光吸収層の厚さが約１μｍとしているが、入射光が
光吸収層を通過して倍増層まで達しない厚さがあれば良
い。この厚さは光吸収係数により決められる。

【００５２】また、本実施の非晶質層の原料ガスには　
ＳｉＨ４，Ｂ２Ｈ６，ＰＨ３，ＣＨ４，ＧｅＨ４　を用
いたが、ＳｉＨ４のかわりに、ＳｉＦ４，Ｓｉ２Ｈ６，
Ｓｉ２Ｆ６，Ｓｉ３Ｈ８，　ＳｉＨ３Ｆ，Ｓｉ２Ｆ２，
…等の鎖状シラン化合物、またはＳｉ５Ｈ１０，Ｓｉ６
Ｈ１２，Ｓｉ４Ｈ８，…等の環状シラン化合物等を使う
ことができ、Ｂ２Ｈ６のかわりに、　Ｂ（ホウ素），Ａ
ｌ　（アルミニウム），Ｉｎ（インジウム），Ｔｌ　（
タリウム）等の第ＩＩＩ族原子を含むガスを使うことが
でき、ＰＨ３　のかわりに、Ｐ（燐），　Ａｓ（ひ素）
，Ｓｂ　（アンチモン），　Ｂｉ（ビスマス）　等の第
ＩＶ族原子を含むガスを使うことができ、ＣＨ４　のか
わりに、ＣＨ２Ｆ２，　Ｃ２Ｈ６，　Ｃ２Ｈ４，　Ｃ２
Ｈ２，Ｓｉ（ＣＨ３）４，　ＳｉＨ（ＣＨ３）３　等の
炭素化合物、Ｎ２，　ＮＨ３，Ｈ２ＮＮＨ２，ＨＮ３Ｎ
Ｈ４Ｎ３，Ｆ３Ｎ，Ｆ４Ｎ　等の窒素化合物、Ｏ２，　
ＣＯ２，ＮＯ，ＮＯ２，Ｎ２Ｏ，Ｏ３，Ｎ２Ｏ３，Ｎ２
Ｏ４，ＮＯ３　等の酸素化合物を使うことができ、Ｇｅ
Ｈ４のかわりに、ＧｅＦ４等のゲルマニウム化合物、Ｓ
ｎＨ４等のスズ化合物を使うことができる。さらに、組
成変化層の組成比は、局在準位低減のため０〜約０．６
　の範囲であることが好ましい。また、非晶質層の作成
にはプラズマＣＶＤ法のほかにＥＣＲプラズマ法等も有
用である。

【００５３】また、本実施例では、半導体層に非晶質層
を用いたが、多結晶等の非単結晶を用いてもよい。

【００５４】本実施例では、電荷注入阻止層のｐ層側か
ら光を入射し、電子により増倍動作を起こしているが、
電荷注入阻止層のｐ層とｎ層を入れかえ、増倍領域の価
電子帯側にステップバック構造が形成されるようにして
、電荷注入阻止層のｎ層側から光を入射し、正孔により
増倍動作を起こさせてもよい。

【００５５】また、電荷注入阻止層（ｐ，ｎとも）の禁
制帯幅、ドーピング量は、電極からの少数キャリアの注
入が抑制でき、かつ多数キャリアの走行性が妨げられな
いように調整されていればよい。

【００５６】次に、上記実施例に示した光電変換装置を
、本発明者らが既に特開昭６３−２７８２６９　号公報
に提案した走査回路、読出し回路上に積層した態様につ
いて具体的に説明する。

【００５７】図３（ａ）　は本発明の実施例の受光部付
近の概略的断面図、図３（ｂ）　は一画素の等価回路図
、図３（ｃ）　は本装置全体の等価回路およびブロック
回路図である。

【００５８】図３（ａ）　において、ｎ型シリコン基板
７０１上にエピタキシャル成長によりコレクタ領域とな
るｎ−　層７０２が形成され、その中にｐベース領域７
０３、さらにｎ＋　エミッタ領域７０４が形成されバイ
ポーラトランジスタを構成している。ｐベース領域７０
３は隣接画素と分離されており、また、水平方向に隣接
するｐベース領域との間には酸化膜７０５を挟んでゲー
ト電極７０６が形成されている。したがって隣接するｐ
ベース領域７０３を各々ソース・ドレイン領域としてｐ
チャンネルＭＯＳトランジスタが構成されている。ゲー
ト電極７０６はｐベース領域７０３の電位を制御するた
めのキャパシタとしても働いている。さらに、絶縁層７
０７を形成した後、エミッタ電極７０８、およびベース
電極７０８’を形成する。

【００５９】その後、絶縁層７０９を形成し、続いて電
極７１１を形成し、画素ごとに分離する。電極７１１は
電極７０８’と電気的に接続している。さらにｎ型　ａ
−Ｓｉ１−ｘＧｅｘ：Ｈ　層７１２を形成して、画素ご
とに分離する。

【００６０】続いて、微結晶構造を含むａ−Ｓｉ１−ｘ
Ｇｅｘ：Ｈ〜ａ−Ｓｉ１−ｙＣｙ：Ｈ　の組成変化層７
２１，７２２，７２３を形成して増倍領域７１３を構成
する。次に光吸収層ａ−Ｓｉ：Ｈ層７１４を形成し、ｐ
型ａ−Ｓｉ１−ｙＣｙ：Ｈ　層７１５を形成し、センサ
にバイアス電圧を印加するための透明電極７１６を形成
する。また、コレクタ電極７１７が基板７０１の裏面に
オーミック接続されている。

【００６１】したがって、一画素の等価回路は図３（ｂ
）　のように、結晶シリコンで構成されるバイポーラト
ランジスタ７３１のベースに、ｐチャンネルＭＯＳトラ
ンジスタ７３２とキャパシタ７３３及び実施例１と同様
の光電変換装置７３４が接続され、ベースに電位を与え
るための端子７３５と、ｐチャンネルＭＯＳトランジス
タ７３２およびキャパシタ７３３を駆動するための端子
７３６と、センサ電極７３７と、エミッタ電極７３８、
コレクタ電極７３９とで表わされる。

【００６２】図３（ｃ）　は図３（ａ）　、図３（ｂ）
　で示した一画素セル７４０を３×３の２次元マトリッ
クス配置した回路構成図である。

【００６３】同図において、一画素セル７４０のコレク
タ電極７４１は全画素にそれぞれ設けられ、センサ電極
７４２も全画素にそれぞれ設けられている。また、ＰＭ
ＯＳトランジスタのゲート電極およびキャパシタ電極は
行ごとに駆動配線７４３，７４３’，７４３’’と接続
され、垂直シフトトランジスタ（Ｖ．Ｓ．Ｒ）　７４４
と接続されている。またエミッタ電極は列ごとに信号読
出しのための垂直配線７４６，７４６’，７４６’’と
接続されている。垂直配線７４６，７４６’　，７４６
’’はそれぞれ垂直配線の電荷をリセットするためのス
イッチ７４７，　７４７’，７４７’’と読出しスイッ
チ７５０，　７５０’，７５０’’に接続されている。リセットスイッチ７４７，　７４７’，７４７’’のゲ
ート電極は垂直配線リセットパルスを印加するための端
子７４８に共通接続され、また、ソース電極は垂直ライ
ンリセット電圧を印加するための端子７４９に共通接続
されている。読出しスイッチ７５０，　７５０’，７５
０’’のゲート電極はそれぞれ配線７５１，　７５１’
，７５１’’を介して水平シフトレジスタ（Ｈ．Ｓ．Ｒ
）　７５２に接続されており、またドレイン電極は水平
読出し配線７５３を介して出力アンプ７５７に接続され
ている。水平読出し配線７５３は水平読出し配線の電荷をリセッ
トするためのスイッチ７５４に接続されている。リセッ
トスイッチ７５４は水平配線リセットバルスを印加する
ための端子７５５と水平配線リセット電圧を印加するた
めの端子７５６に接続される。最後にアンプ７５７の出
力は端子７５８からとり出される。

【００６４】以下、図３（ａ）　〜図３（ｃ）　を用い
て動作を簡単に説明する。図３（ａ）　の光吸収層７１
４で入射された光が吸収され、発生したキャリアが増倍
領域７１３で増倍されて、ベース領域７０３内に蓄積さ
れる。図３（ｃ）　の垂直シフトレジスタから出力され
る駆動パルスが駆動配線７４３に現われると、キャパシ
タを介してベース電位が上昇し、１行目の画素から光量
に応じた信号電荷が垂直配線７４６，　７４６’，７４
６’’にそれぞれとり出される。

【００６５】次に、水平シフトレジスタ７５２から走査
パルスが７５１，　７５１’，７５１’’に順次出力さ
れると、スイッチ７５０，　７５０’，７５０’’が順
にＯＮ，ＯＦＦ制御され、信号がアンプ７５７を通して
出力端子７５８にとり出される。この際リセットスイッ
チ７５４は、スイッチ７５０，　７５０’，７５０’’
が順番にＯＮ動作する間にＯＮ状態となり、水平配線７
５３の残留電荷を除去している。

【００６６】次に垂直ラインリセットスイッチ７４７，
　７４７’，７４７’’がＯＮ状態となり、垂直配線７
４６，７４６’　，７４６’’の残留電荷が除去される
。そして垂直シフトレジスタ７４４から駆動配線７４３
に負方向のパルスが印加されると一行目の各画素のＰＭ
ＯＳトランジスタがＯＮ状態となり、各画素のベース残
留電荷が除去され、初期化される。

【００６７】次に垂直シフトレジスタ７４４から出力さ
れる駆動パルスが駆動配線７４３’に現われ、２行目の
画素の信号電荷が、同様にとり出される。次に３行目の
画素の信号電荷のとり出しも同様に行われる。

【００６８】以上の動作を繰り返すことにより本装置は
動作をする。

【００６９】なお、以上説明した実施例では、本発明者
等の発明による回路例を示したが、本装置を一般に知ら
れる光電変換装置の回路に適用しても構わない。

【００７０】以下、一般的な構成の光電変換装置に、本
発明の光電変換装置を用いた場合について説明する。　
　図５は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。同図において、８
０１は複数の本発明に係る光電変換部であり、例えば実
施例１，実施例２に示した本発明の光電変換装置が用い
られる。光電変換部８０１は信号出力部８０５に接続さ
れる。信号出力部８０５において、８０２は光電変換部
８０１より発生した信号電荷の蓄積手段、８０３は前述
の信号電荷を走査する走査手段、８０４は走査手段８０
３により転送された信号電荷を増幅・ノイズ補償回路等
からなる読出し手段である。なお、蓄積手段８０２は蓄
積動作を行う場合には必要となるが、なくてもよい。

【００７１】

【発明の効果】本発明は、以上説明したようになり、光
電変換部が、電荷注入阻止層間に、所要禁制帯幅Ｅｇ１
を有する光吸収層及びキャリア倍増層を位置するように
、上記各層を積層して構成され、上記増倍層が、最小禁
制帯幅Ｅｇ２及び最大禁制帯幅Ｅｇ３を交互に備えかつ
両禁制帯幅の間でその禁制帯幅が連続的に変化するよう
にしたステップバック構造になる一層あるいは複数層で
構成されている光電変換装置において、上記電荷注入阻
止層、光吸収層、倍増層が非単結晶半導体からなり、か
つ、少なくとも上記最小禁制帯幅Ｅｇ２を持つ層に微結
晶構造が含まれているので、低雑音で、倍増率が大きく
、倍増層を持たないフォトダイオ−ドと同等の高速性が
得られ、可視光に大きな感度を持つことができる。

【００７２】また、本発明の光電変換部の構成要素を少
なくとも、Ｓｉ原子を含む非単結晶から構成すれば、禁
制帯幅の容易な制御性が得られ、また、低温積層が可能
となり、積層により生じる種々の問題を解決できる。

【図面の簡単な説明】

【図１】本発明の光電変換装置の一実施例を示す概略的
な断面構造図である。

【図２（ａ）　】上記実施例の光電変換装置の無バイア
ス状態を示すエネルギ−帯図である。

【図２（ｂ）　】上記実施例のキャリア倍増動作のため
のバイアス状態を示すエネルギ−帯図である。

【図３（ａ）　】本発明を実際の使用態様に適用した受
光部付近の概略断面図である。

【図３（ｂ）　】受光部の１画素についての等価回路無
バイアス状態及びキャリア倍増動作のためのバイアス状
態をそれぞれ示すエネルギ−帯図である。

【図３（ｃ）　】上記実施態様の等価回路及びブロック
回路図である。

【図４（ａ）　】本発明に係わる光電変換装置の構成を
概略的に示す断面構成図である。

【図４（ｂ）　】上記実施例の光電変換装置の無バイア
ス状態を示すエネルギ−帯図である。

【図４（ｃ）　】上記実施例のキャリア倍増動作のため
のバイアス状態を示すエネルギ−帯図である。

【図５】一般的な光電変換装置に本発明を適用した場合
の構成を示すブロック図である。

【図６】従来の光通信用のＡＰＤを示す縦断面図である
。

【図７（ａ）　】ステップバック構造を持った従来の光
通信用ＡＰＤの縦断面図である。

【図７（ｂ）　】上記従来のＡＰＤの無バイアス状態を
示すエネルギ−帯図である。

【図７（ｃ）　】上記従来のキャリア倍増動作のための
バイアス状態を示すエネルギ−帯図である。

【符号の説明】

４０１　　　　　　Ｃｒ電極４０２　　　　　　電荷注入阻止層（ｎ型ａ−Ｓｉ１−
ＸＧｅＸ：Ｈ〜ａ−Ｓｉ１−ｙＣｙ：Ｈ　）４０３　　　　　　増倍領域（微結晶構造を含むａ−Ｓ
ｉ１−ＸＧｅＸ：Ｈ）４０４　　　　　　光吸収層（ａ−Ｓｉ：Ｈ）４０５　
　　　　　電荷注入阻止層（ｐ型ａ−Ｓｉ１−ＸＧｅＸ
：Ｈ）４０６　　　　　　透明電極４１１、４１２、４１３　　　　　　組成変化層５０１
　　　　　　ｎ型　ａ−Ｓｉ１−ＸＧｅＸ：Ｈ　５０２
　　　　　　倍増領域５０３　　　　　　ａ−Ｓｉ：Ｈ層５０４　　　　　　ｐ型ａ−Ｓｉ１−ＸＧｅＸ：Ｈ層５
１１、５１２、５１３　　　　　　組成変化層（微結晶
構造を含むａ−Ｓｉ１−ＸＧｅＸ：Ｈ〜ａ−Ｓｉ１−ｙ
Ｃｙ：Ｈ　）５１５、５１６、５１７　　　　　　ステ
ップバック構造層５１４　　　　　　ｎ型導電層に接近
した層

Claims

【特許請求の範囲】

【請求項１】　　光電変換部が、電荷注入阻止層間に、
所要の禁制帯幅Ｅｇ１を有する光吸収層及びキャリア倍
増層を位置するように、上記各層を積層して構成され、
上記増倍層が、最小禁制帯幅Ｅｇ２及び最大禁制帯幅Ｅ
ｇ３を交互に備えかつ両禁制帯幅の間でその禁制帯幅が
連続的に変化するようにしたステップバック構造になる
一層あるいは複数層で構成されている光電変換装置にお
いて、上記電荷注入阻止層、光吸収層、倍増層が非単結
晶半導体からなり、かつ、少なくとも上記最小禁制帯幅
Ｅｇ２を持つ層に微結晶構造が含まれていることを特徴
とする光電変換装置。
【請求項２】　　上記電荷注入層の少なくとも一方がｎ
導電型層からなることを特徴とする請求項１に記載の光
電変換装置。
【請求項３】　　上記電荷注入層の少なくとも一方がｐ
導電型層からなることを特徴とする請求項１に記載の光
電変換装置。
【請求項４】　　上記増倍層内の組成変化層及び上記増
倍層と上記光吸収層との間における組成変化層がここを
通過するキャリアの走行を阻害しない程度のエネルギ−
障壁となる高さに制限されていることを特徴とする請求
項１に記載の光電変換装置。
【請求項５】　　上記電荷注入阻止層の少なくとも一方
が隣接する半導体層に対してショットキ−接合を形成す
る金属からなることを特徴とする請求項１に記載の光電
変換装置。
【請求項６】　　上記非単結晶層に少なくともＳｉ原子
が含まれていることを特徴とする請求項１記載の光電変
換装置。
【請求項７】　　上記光電変換部が複数個備えられ、か
つ、上記各光電変換部に対して電気的に接続されている
信号出力部が、上記各光電変換部より発生した電気的信
号を蓄積する蓄積手段、この電気的信号を走査すれため
の走査手段、この電気的信号を読出すための読出し手段
のうち、少なくとも一つの手段を備えていることを特徴
とする請求項１に記載の光電変換装置。