JPH0222874A - 薄膜素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 本発明は薄膜素子、例えば密着型イメージセンサ等の光
センサ素子の製造方法に関するものである。

口、従来技術 近年、密着型イメージセンサがファクシミリやイメージ
リーダー等における画像（原稿）読み取り装置として開
発されている。このイメージセンサは、読み取り長さと
同一寸法で原稿に対してほぼ密着し、光電変換を行うよ
うに構成されている。

第５図には、画像読み取り装置の一例を示したが、１は
原稿、２は照明用ＬＥＤ　（発光ダイオード）アレイ、
３はセルフォックレンズアレイ、７は原稿１のガイド板
、３０はイメージセンサ、３１ばセンサアレイ基板、Ａ
は受光素子部、Ｃは受光素子の駆動ＩＣ部である。この
ような構成のイメージセンサ装置では、原稿１は照明用
ＬＥＤアレイ２により照明され、原稿１の面上の像は反
射光４としてセルフォックレンズアレイ３により、セン
サアレイ基板３１上の受光素子部Ａに例えば等倍の実像
として結像される。

ここで用いられるイメージセンサ３０としては、例えば
第６図に示す如き構造のもの（ここではシッットキバリ
ア構造のフォトダイオード型のものを示す。）３０が知
られている。第６図において、３１はガラス等の基板、
３２ば第１の導体層で個別電極、３３ば水素を含んだ非
晶質シリコンを主成分とした半導体受光層、３４はＴ　
Ｔ　Ｏ（Ｉ　ｎｄｉｕｍＴ　ｉｎ　　Ｏｘｉｄｅ）の透
明電極、３５はＡｊ！ＳＡｕ等の導体層、３６は保護膜
、３７はドライバーＩＣ１３ａはドライバーｒｃと導体
層を接続する金属ワイヤでワイヤーボンディング等で作
られる。また、Ａ部は受光素子部、８部は配線部、０部
は駆動（ＩＣ）部である。

上記した如きフォトダイオード型のセンサ３０は、第７
図に示すプロセスで製造される。

即ち、第７Ａ図のように、基板３１上にスパッタリング
等により被着したＣｒ等の上部電極材をエツチングでパ
ターニングし、所定パターン（第８図参照）の下部電極
３２を形成する。

次いで第７Ｂ図のように、水素含有非晶質シリコン層３
３、酸化インジウム−スズ（ＩＴＯ）膜３４をスパッタ
リング、蒸着、グロー放電分解等で順次堆積させる。

次いで第７Ｃ図のように、ＩＴＯ膜３４と非晶質シリコ
ン層３３とを同一パターンで順次エツチングする。

更に第７Ｄ図のように、ＩＴＯ膜３４を所定形状にエツ
チングでパターニングし、素子の基本構造を形成する。

第８図はその平面的配置を示す。

このセンサ素子には、光４をＩＴＯ膜３４側から入射せ
しめる。

こうして得られたフォトダイオード型センサの特性に大
きな影響を与えるのは、ＩＴＯ膜３４と非晶質シリコン
Ｊｉ３３とによるショットキバリアである。このショッ
トキバリアの特性は、ＩＴＯ膜３４と非晶質シリコン層
３３との界面によって決まるため、第７図に示したプロ
セスにおいて、ＩＴＯ膜３４を製膜する前の非晶質シリ
コン層３３の表面状態とＩＴＯ膜３４の製膜条件とによ
って大きく左右される。これらを最適化したときのダイ
オードの逆バイアス時のリーク特性を測定した（この測
定は、両層３４−３２間に電流計を接続し、逆バイアス
電圧を印加して行なう。）ところ、第４図の曲線ａのよ
うになった。この曲線ａは光センサとして十分な特性を
示している。なお、第４図中の曲線すは、光センサとし
て使用する場合のリーク電流の上限を示す。

一方、上記した第７図とは異なるプロセスを第１図に示
す。

この場合、先ず第１Ａ図のように、透明な基板３１上に
ＩＴＯ膜３４をスパッタ等で形成する。

次いで第１Ｂ図のように、ＩＴＯ膜３４をエツチングで
パターニングし、下部電極とする。

次いで第１Ｃ図のように、水素を含有するシリコン主成
分の非晶質シリコン層３３、Ｃｒ等の上部電極材３２を
順次堆積させる。

次いで第１０図のように、エツチングで所定形状の非晶
質シリコン層３３及び電極材３２に形成する。

更に第１Ｅ図及び第２図のように、エツチングで電極材
３２を加工して上部電極を形成する。こうしたセンサで
は、光４は基板３１側から入射せしめる。

このようなプロセスで得られたセンサは、ＩＴＯ膜３膜
上４上晶質シリコン層３３を設けるものであるため、第
１Ｂ図で示すように、非晶質シリコン層３３を形成する
前にＩＴＯ膜３４のパターニングを行なう必要がある（
第７図のプロセスではそうしたパターニングは不要であ
る）。

しかしながら、パターニングは、レジストの塗布→レジ
スト露光→現像→エツチング→レジストの除去というフ
ォトリソグラフィー法によるものであるから、第１８図
の工程において加工されたＩＴＯ膜３４の表面は汚染さ
れることになる。従って、その上に非晶質シリコン層３
３を形成するために、ＩＴＯ膜３４−非晶質シリコン層
３３間の界面状態が悪くなり易く、測定された逆バイア
ス時のリーク電流は第４図の曲ｗＡＣで示すように不十
分な特性となってしまう。

ハ６発明の目的 本発明の目的は、界面状態を向上させて良好な特性を得
ることのできる光センサ等の薄膜素子の製造方法を提供
することにある。

二０発明の構成 即ち、本発明は、透明導電膜上に非晶質半導体層を有す
る薄膜素子を製造するに際し、前記透明導電膜を形成し
た後、この透明導電膜に対して特に酸素プラズマ処理を
行ない、しかる後に前記非晶質半導体層を形成する薄膜
素子の製造方法に係るものである。

ホ、実施例 以下、本発明の詳細な説明する。

本実施例による光センサの製造方法は、第１図に示した
プロセスフローによるものであるが、従来の方法と根本
的に異なることば、第１Ａ図〜第１Ｃ［の段階において
ＩＴＯ膜３４のバターニング（第１日図）後にこのＩＴ
Ｏ膜に対して酸素プラズマ処理を行ない、しかる後に非
晶質シリコンｌｌ３３を形成している（第１Ｃ図）こと
である。

即ち、第１８図のＩＴＯ膜バターニング後に、第３図に
示すプラズマ処理装置４０内の接地電橋４１上に固定し
、対向する高周波電極４２に高周波電圧（例えば１３．
５６ＭＨｚ）　４３を印加し、０２ガス４４を導入して
両電極間で０２プラズマを発生させる。この結果、酸素
プラズマによって！ＴＯ膜３４のパターニング時にその
表面に残ったレジスト等の有機物をガス化（特にＣＯ２
化）して除去できると共に、酸素プラズマがＩＴＯ膜３
４の表面を更に酸化（酸素リッチ又は十分に）してＩＴ
Ｏ膜自体の特性を向上させることもできる。

こうして、ＩＴＯ膜３４と非晶質シリコン層３３とをこ
の順に積層したフォトダイオード型（ショットキバリア
構造）の光センサ（但し、第１Ｅ図の基板３１上には第
６図で示した如き配線部、駆動ＩＣ部が存在しているが
図示省略した。）において、特性を左右する両層３４−
３３間の界面状態（特にＩＴＯ膜３４の表面状態）を向
上させ、良好なダイオード特性を得ることができる。

実際に、フォトダイオード型光センサ（第１Ｅ図及び第
２図のもの）を第１Ａ図〜第１ε図のフローに沿って製
造した。

まず、ｌｌ０ＹＡ！１ＮＡ４０ガラス上に、スパッタ法
で酸化インジウム−スズ（スズのインジウムに対する割
合は５原子％（ａｔ％））ターゲットをスパッタし、Ｉ
ＴＯ膜を形成した。次いで、通常のフォトリソグラフィ
ー法によって第１Ｂ図の形状にバターニングした。

そして、このバターニング後１、非晶質シリコン層を形
成する前に、次の条件で酸素プラズマ処理を行なった。

プラズマ処理装置：リアクティブイオンエツチング装置
（第３図の４０） 電　　　源　　　：　　１３−５６ＭＨｚ高周波放電（
第３図の４３） 酸　　　素　　　：流量１００５ｃｃａ＋、圧力５０Ｐ
ａ（放電パワー５０Ｗ、時間１分） （第３図の４４） 次いで、プラズマＣＶＤ法によって非晶質シリコン層を
堆積させ、更にスパッタ法でＣｒを被着した後、第１０
図及び第１Ｅ図の形状にバターニングし、光センサを作
製した。

こうして得られた光センサについて、上述したと同様に
逆バイアス時のリーク電流を測定したところ、第４図の
曲線ｄのようになった。従って、リーク電流が大幅に減
少し、ダイオード特性が向上していることが分かる。

これに反し、上記の酸素プラズマ処理を行わないでＩＴ
Ｏ膜上に非晶質シリコン層を形成した場合（従来例）に
は、第４図の曲ｖＡｃで示す特性のセンサとなり、リー
ク電流が増大しすぎて望ましくない。

なお、上記した実施例において、ＩＴＯ膜の酸素プラズ
マ処理条件は、次のように所定の範囲内で設定するのが
よい。

酸素流量　　　　　５０〜２００３ｃｃ１１酸素圧力　
　　　　２０〜１００　Ｐ　ａ放電パワー　　　　２０
〜１００Ｗ 放電時間　　　　　１〜５分 以上、本発明を例示したが、上述の例は本発明の技術的
思想に基づいて更に変形が可能である。

例えば、上述のプラズマ処理は酸素を用いるのが望まし
いが、他のガスプラズマで行なうこともできる。上述し
た光センサの構造や材質も種々変更してよい。本発明が
適用できる素子は光センサに限らず、他の薄膜素子であ
ってもよい、また、各工程での処理方法も公知の方法を
適宜採用できる。

センナ自体も駆動方式としてＩＣ駆動タイプ、マトリッ
クスタイプ等が可能であり、密着型以外にもできる。

へ０発明の作用効果 本発明は上述の如く、透明導電膜形成後にこの膜に対し
てプラズマ処理を行っているので、透明導電膜のパター
ニング時にその表面に残ったレジスト等の有機物をガス
化（特にＣＯ！化）して除去できると共に、プラズマが
透明導電膜の表面に作用して膜自体の物性を向上させる
こともできる。

この結果、良好な接合（界面）特性が得られ、リーク電
流の少ない素子を提供できろ。

【図面の簡単な説明】

第１図〜第４図は本発明の実施例を示すものであって、 第１Ａ図、第１Ｂ図、第１Ｃ図、第１０図、第１Ｅ図は
光センサ（イメージセンサ）の製造方法を主要段階につ
いて順次示す各断面図、第２図は第１Ｅ図の平面図（第
２図のＩＥ−ＩＥｗＡ断面が第１Ｅ図である。）、 第３図は酸素プラズマ処理装置の概略断面図、第４図は
各センサのリーク電流を比較して示すグラフ である。 第５図〜第８図は従来例を示すものであって、第５図は
画像読み取り装置の概略図、 第６図は密着型イメージセンサの要部断面図、第７Ａ図
、第７８図、第７Ｃ図、第７Ｄ図はイメージセンサの製
造方法を主要段階について順次示す各断面図、 第８図は第７Ｄ図の平面図（第８図の■Ｄ−■Ｄ線断面
が第７０図である。） である。 なお、図面に用いられている符号において、１　　　　
・・・・原稿 ２　　　−・・・照明用ＬＥＤアレイ ３　　　　　・・・・セルフォックレンズアレイ４　　
　・・・・光 ３０　　−ｍ−・イメージセンサ ３１　　−・・・基板 ３２．３５・・・・導電層 ３３　　−−・・受光層（非晶質シリコン層）４１．４
２ である。

Claims (1)

【特許請求の範囲】
1. １、透明導電膜上に非晶質半導体層を有する薄膜素子を
   製造するに際し、前記透明導電膜を形成した後、この透
   明導電膜に対してプラズマ処理を行ない、しかる後に前
   記非晶質半導体層を形成する薄膜素子の製造方法。