JPH0766118B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0766118B2 JPH0766118B2 JP59227506A JP22750684A JPH0766118B2 JP H0766118 B2 JPH0766118 B2 JP H0766118B2 JP 59227506 A JP59227506 A JP 59227506A JP 22750684 A JP22750684 A JP 22750684A JP H0766118 B2 JPH0766118 B2 JP H0766118B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching element
- gate line
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、液晶表示装置のゲート線駆動回路の欠陥の修
正用回路を提供すること及び修正方法に関する。
正用回路を提供すること及び修正方法に関する。
［従来の技術］ 従来の液晶表示装置のゲート線駆動回路は、第２図に示
す様に、ゲート線203と同数のスタテイックシフトレジ
スタ205（以後S/Rと記載する。）と、該S/Rの出力をゲ
ート線に出力するバッファ204から構成されている。そ
して、断線等によるゲート線欠陥（ライン抜け）を防止
するために、ゲート線及びバッファからなる前記ゲート
線駆動回路を、ゲート線の両側にそれぞれ配置し、必要
に応じて両者を選択的に使用する構成となっている。
す様に、ゲート線203と同数のスタテイックシフトレジ
スタ205（以後S/Rと記載する。）と、該S/Rの出力をゲ
ート線に出力するバッファ204から構成されている。そ
して、断線等によるゲート線欠陥（ライン抜け）を防止
するために、ゲート線及びバッファからなる前記ゲート
線駆動回路を、ゲート線の両側にそれぞれ配置し、必要
に応じて両者を選択的に使用する構成となっている。
つまり、ゲート線駆動回路のゲート信号駆動出力部であ
るバッファ部に欠陥が発生した場合は、欠陥となったバ
ッファ部とゲート線の間だけをレーザー等により切断す
ることにより欠陥箇所を取り除くことができる。そし
て、欠陥となったゲート線には、反対側に設けたゲート
線駆動回路からゲート信号を供給すれば良い。
るバッファ部に欠陥が発生した場合は、欠陥となったバ
ッファ部とゲート線の間だけをレーザー等により切断す
ることにより欠陥箇所を取り除くことができる。そし
て、欠陥となったゲート線には、反対側に設けたゲート
線駆動回路からゲート信号を供給すれば良い。
しかし、S/R部に欠陥が発生した場合は、シフトデータ
が欠陥段から先へシフトしなくなり、次段以降のS/Rが
誤動作してしまう。従って、S/R部が欠陥となった場合
にこれを修正するためには、欠陥段から最終段までのバ
ッファ部とゲート線間を一本づつ切断しなければならな
い。つまり、ゲート線数が220の液晶表示パネルで30段
以降が誤動作している場合は、30段から220段まで、す
なわち191本のゲート線を切断しなくてはならない。
が欠陥段から先へシフトしなくなり、次段以降のS/Rが
誤動作してしまう。従って、S/R部が欠陥となった場合
にこれを修正するためには、欠陥段から最終段までのバ
ッファ部とゲート線間を一本づつ切断しなければならな
い。つまり、ゲート線数が220の液晶表示パネルで30段
以降が誤動作している場合は、30段から220段まで、す
なわち191本のゲート線を切断しなくてはならない。
［発明が解決しようとする問題点］ 前述の従来技術では、S/Rに発生した欠陥を修正するた
めには、欠陥段以降までのゲート線を切断しなければな
らずその修理の効率が非常に悪いという問題を有してい
た。
めには、欠陥段以降までのゲート線を切断しなければな
らずその修理の効率が非常に悪いという問題を有してい
た。
そこで本発明は、この様な問題点を解決するもので、そ
の目的とするところは、欠陥段のみのパターン切断によ
りS/Rの欠陥段以降を切断した場合と等価になるような
回路を付加すること、及び反転手段の切断方法を提供す
るところにある。
の目的とするところは、欠陥段のみのパターン切断によ
りS/Rの欠陥段以降を切断した場合と等価になるような
回路を付加すること、及び反転手段の切断方法を提供す
るところにある。
［問題点を解決するための手段］ 本発明の液晶表示装置は、複数のゲート線とソース線と
が交差して配列され、該ゲート線を駆動するゲート線駆
動回路が該ゲート線に接続されてなる液晶表示装置にお
いて、該ゲート線駆動回路の各出力端子は、スイッチン
グ素子を介して該ゲート線と接続され、該スイッチング
素子には、反転手段及び論理演算手段からなる、該スイ
ッチング素子の開閉を制御する制御手段が接続され、該
ゲート線駆動回路のｎ（ｎは自然数）番目の出力端子に
接続されたスイッチング素子の該制御手段においては、
該反転手段は、反転可能な、ローまたはハイどちらか一
方の論理信号を出力信号とし、該論理演算手段は、該反
転手段の該出力信号を第１の入力信号、（ｎ−１）番目
の該出力端子に接続された該スイッチング素子の該制御
手段の出力を第２の入力信号とし、該制御手段の出力で
ある該論理演算手段の出力は、該第１の入力信号または
該第２の入力信号のどちらか一方が反転すると、該出力
が反転すると共に該スイッチング素子を開放状態にし、
該ゲート線駆動回路の、ｎ番目の該出力端子に接続され
たスイッチング素子の該反転手段の出力信号を反転させ
ることにより、該制御手段の出力が反転して該スイッチ
ング素子を開放状態にすると共に、該ゲート線駆動回路
の（ｎ＋１）番目以降の出力端子に接続された該スイッ
チング素子がすべて開放状態となることを特徴とする。
が交差して配列され、該ゲート線を駆動するゲート線駆
動回路が該ゲート線に接続されてなる液晶表示装置にお
いて、該ゲート線駆動回路の各出力端子は、スイッチン
グ素子を介して該ゲート線と接続され、該スイッチング
素子には、反転手段及び論理演算手段からなる、該スイ
ッチング素子の開閉を制御する制御手段が接続され、該
ゲート線駆動回路のｎ（ｎは自然数）番目の出力端子に
接続されたスイッチング素子の該制御手段においては、
該反転手段は、反転可能な、ローまたはハイどちらか一
方の論理信号を出力信号とし、該論理演算手段は、該反
転手段の該出力信号を第１の入力信号、（ｎ−１）番目
の該出力端子に接続された該スイッチング素子の該制御
手段の出力を第２の入力信号とし、該制御手段の出力で
ある該論理演算手段の出力は、該第１の入力信号または
該第２の入力信号のどちらか一方が反転すると、該出力
が反転すると共に該スイッチング素子を開放状態にし、
該ゲート線駆動回路の、ｎ番目の該出力端子に接続され
たスイッチング素子の該反転手段の出力信号を反転させ
ることにより、該制御手段の出力が反転して該スイッチ
ング素子を開放状態にすると共に、該ゲート線駆動回路
の（ｎ＋１）番目以降の出力端子に接続された該スイッ
チング素子がすべて開放状態となることを特徴とする。
ただし、ｎ＝１番目の該第２の入力信号には適当なバイ
アス電圧を印加する。
アス電圧を印加する。
［作用］ 本発明の上記の構成によれば、各スイッチング素子に接
続された制御手段の反転手段の信号を反転させることに
より、任意のゲート線以降のスイッチング素子が全てOF
F状態になり、等価的にゲート線駆動回路のゲート線信
号出力端子とゲート線との間が切断されたことになる。
続された制御手段の反転手段の信号を反転させることに
より、任意のゲート線以降のスイッチング素子が全てOF
F状態になり、等価的にゲート線駆動回路のゲート線信
号出力端子とゲート線との間が切断されたことになる。
［実施例］ 第１図は本発明の概要を示した図である。ゲート線103
とバッファ出力の間にスイッチ101を形成する。スイッ
チ101のON/OFFは制御手段102によりコントロールされ
る。制御手段102は、通常スイッチ101がONとなる制御信
号を出力しているが、制御手段102を構成する反転手段
の信号反転パターンを切断することにより、それ以降の
スイッチが全てOFFとなる制御信号を出力する。
とバッファ出力の間にスイッチ101を形成する。スイッ
チ101のON/OFFは制御手段102によりコントロールされ
る。制御手段102は、通常スイッチ101がONとなる制御信
号を出力しているが、制御手段102を構成する反転手段
の信号反転パターンを切断することにより、それ以降の
スイッチが全てOFFとなる制御信号を出力する。
第３図は、本発明の第１の実施例における回路図であ
る。図中303はゲート信号線を表し、スイッチング素子3
01がゲート線駆動回路のバッファ出力部とゲート線との
間に配置される。スイッチング素子のON/OFFを制御する
信号は、制御手段302から供給される。第３図では、ゲ
ート線の１段〜５段までと最終段しか描いてなくその間
は省略されている。
る。図中303はゲート信号線を表し、スイッチング素子3
01がゲート線駆動回路のバッファ出力部とゲート線との
間に配置される。スイッチング素子のON/OFFを制御する
信号は、制御手段302から供給される。第３図では、ゲ
ート線の１段〜５段までと最終段しか描いてなくその間
は省略されている。
制御手段は、論理演算手段であるANDゲートと反転手段3
04とからなり、各段のANDゲートには前段のANDゲートの
出力と自段の反転手段の出力が入力される。ただし、第
１段目のANDゲートの一方の入力は、ＶDDへ接続されて
いる。
04とからなり、各段のANDゲートには前段のANDゲートの
出力と自段の反転手段の出力が入力される。ただし、第
１段目のANDゲートの一方の入力は、ＶDDへ接続されて
いる。
本実施例のスイッチング素子は、Ｎ型MOSであり、ゲー
ト信号ＶDDでON状態となる。ANDゲートの一方の入力は
前段のANDゲートの出力であるが、もう一方の入力であ
る反転手段304は、Ｐ型MOS抵抗により構成されている。
通常は、ANDゲートの２つの入力が共にＶDDレベルであ
るため、スイッチング素子301はON状態である。しか
し、第１段目の反転手段の矢印ａで示した部分をレーザ
ー等により切断すると、ANDゲートの一方の入力がブル
ダウンＰ型MOS抵抗によりＶSSレベルとなり、第１段目
のANDゲートの出力もＶSSレベル、すなわち第１段目の
スイッチング素子はOFF状態となる。さらに、第１段目
のANDゲートの出力は次段（第２段目）のANDゲートの入
力となるため、次段以降のANDゲートの出力も順次ＶSS
レベルとなり、全てのスイッチング素子はOFFとなる。
ト信号ＶDDでON状態となる。ANDゲートの一方の入力は
前段のANDゲートの出力であるが、もう一方の入力であ
る反転手段304は、Ｐ型MOS抵抗により構成されている。
通常は、ANDゲートの２つの入力が共にＶDDレベルであ
るため、スイッチング素子301はON状態である。しか
し、第１段目の反転手段の矢印ａで示した部分をレーザ
ー等により切断すると、ANDゲートの一方の入力がブル
ダウンＰ型MOS抵抗によりＶSSレベルとなり、第１段目
のANDゲートの出力もＶSSレベル、すなわち第１段目の
スイッチング素子はOFF状態となる。さらに、第１段目
のANDゲートの出力は次段（第２段目）のANDゲートの入
力となるため、次段以降のANDゲートの出力も順次ＶSS
レベルとなり、全てのスイッチング素子はOFFとなる。
第４図は、本発明の第２の実施例における回路図であ
る。第１の実施例とは、スイッチング素子の極性がNch
→Pchに変えてあり、付随して制御手段の構成も、ANDゲ
ート→ROゲート、反転手段はプルダウンＰ型MOS抵抗→
プルアップＮ型MOS抵抗へ変えてある。それ以外の点
は、第１の実施例と同じである。
る。第１の実施例とは、スイッチング素子の極性がNch
→Pchに変えてあり、付随して制御手段の構成も、ANDゲ
ート→ROゲート、反転手段はプルダウンＰ型MOS抵抗→
プルアップＮ型MOS抵抗へ変えてある。それ以外の点
は、第１の実施例と同じである。
通常はORゲートの２つの入力がそろってＶSSレベルであ
るため、スイッチング素子401はON状態である。しか
し、第１段目の反転手段の404の矢印のｂで示す部分を
レーザー等で切断すると、ORゲートの一方の入力がプル
アップＮ型MOS抵抗によりＶDDレベルとなり、出力もＶD
Dレベルとなり、スイッチング素子はOFF状態となる。そ
して、第１段目のORゲートの出力が次段（第２段目）の
ORゲートの入力となることにより、次段以降のORゲート
の出力は順次ＶDDレベルとなり、スイッチング素子は全
てOFFとなる。
るため、スイッチング素子401はON状態である。しか
し、第１段目の反転手段の404の矢印のｂで示す部分を
レーザー等で切断すると、ORゲートの一方の入力がプル
アップＮ型MOS抵抗によりＶDDレベルとなり、出力もＶD
Dレベルとなり、スイッチング素子はOFF状態となる。そ
して、第１段目のORゲートの出力が次段（第２段目）の
ORゲートの入力となることにより、次段以降のORゲート
の出力は順次ＶDDレベルとなり、スイッチング素子は全
てOFFとなる。
以上の実施例において、プルダウン・プルアップMOS抵
抗は、１ゲートを駆動するにすぎないためTFTサイズを
小さくすることが望ましく、スイッチング素子はON状態
におけるコンダクタンスを減少させるためにTFTサイズ
を大きくすることが望ましい。
抗は、１ゲートを駆動するにすぎないためTFTサイズを
小さくすることが望ましく、スイッチング素子はON状態
におけるコンダクタンスを減少させるためにTFTサイズ
を大きくすることが望ましい。
［発明の効果］ 以上述べたように、本発明によれば、S/Rが誤動作して
いても、欠陥段にある反転手段の一部を切断することに
より、欠陥段以降のゲート線を切断した場合と等価な状
態が得られ、大変効率よく欠陥修正が行えるという効果
を有する。
いても、欠陥段にある反転手段の一部を切断することに
より、欠陥段以降のゲート線を切断した場合と等価な状
態が得られ、大変効率よく欠陥修正が行えるという効果
を有する。
さらに、制御手段の消費電力は、通常停止しているため
ほとんど必要とせず、反転手段のMOS抵抗を流れる電流
を消費電流と置き換えても、TFTサイズを小さくするこ
とにより無視できるようになり、液晶表示装置の消費電
流にはほとんど影響を与えることはない。
ほとんど必要とせず、反転手段のMOS抵抗を流れる電流
を消費電流と置き換えても、TFTサイズを小さくするこ
とにより無視できるようになり、液晶表示装置の消費電
流にはほとんど影響を与えることはない。
第１図は、本発明の液晶表示装置の実施例の概要を示す
図。 第２図は、従来の液晶表示装置の概要を示す図。 第３図は、第１図の第１の実施例を示す図。 第４図は、第１図の第２の実施例を示す図。 101、301、401……スイッチング素子 102、302、402……制御手段 103、203、303、403……ゲート線 104、204……バッファ 105、205……スタティクシフトレジスタ 304、404……反転手段
図。 第２図は、従来の液晶表示装置の概要を示す図。 第３図は、第１図の第１の実施例を示す図。 第４図は、第１図の第２の実施例を示す図。 101、301、401……スイッチング素子 102、302、402……制御手段 103、203、303、403……ゲート線 104、204……バッファ 105、205……スタティクシフトレジスタ 304、404……反転手段
Claims (1)
- 【請求項１】複数のゲート線とソース線とが交差して配
列され、該ゲート線を駆動するゲート線駆動回路が該ゲ
ート線に接続されてなる液晶表示装置において、 ａ）該ゲート線駆動回路の各出力端子は、スイッチング
素子を介して該ゲート線と接続され、 ｄ）該スイッチング素子には、反転手段及び論理演算手
段からなる、該スイッチング素子の開閉を制御する制御
手段が接続され、 ｃ）該ゲート線駆動回路のｎ（ｎは自然数）番目の出力
端子に接続されたスイッチング素子の該制御手段におい
ては、該反転手段は、反転可能な、ローまたはハイどち
らか一方の論理信号を出力信号とし、該論理演算手段
は、該反転手段の該出力信号を第１の入力信号、（ｎ−
１）番目の該出力端子に接続された該スイッチング素子
の該制御手段の出力を第２の入力信号とし、 ｄ）該制御手段の出力である該論理演算手段の出力は、
該第１の入力信号または該第２の入力信号のどちらか一
方が反転すると、該出力が反転すると共に該スイッチン
グ素子を開放状態にし、 ｅ）該ゲート線駆動回路の、ｎ番目の該出力端子に接続
されたスイッチング素子の該反転手段の出力信号を反転
させることにより、該制御手段の出力が反転して該スイ
ッチング素子を開放状態にすると共に、該ゲート線駆動
回路の（ｎ＋１）番目以降の出力端子に接続された該ス
イッチング素子がすべて開放状態となることを特徴とす
る液晶表示装置。 ただし、ｎ＝１番目の該第２の入力信号には適当なバイ
アス電圧を印加する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227506A JPH0766118B2 (ja) | 1984-10-29 | 1984-10-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227506A JPH0766118B2 (ja) | 1984-10-29 | 1984-10-29 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61105528A JPS61105528A (ja) | 1986-05-23 |
| JPH0766118B2 true JPH0766118B2 (ja) | 1995-07-19 |
Family
ID=16861962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227506A Expired - Lifetime JPH0766118B2 (ja) | 1984-10-29 | 1984-10-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766118B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257497A (ja) * | 1984-06-01 | 1985-12-19 | シャープ株式会社 | 液晶表示装置の駆動方法 |
-
1984
- 1984-10-29 JP JP59227506A patent/JPH0766118B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61105528A (ja) | 1986-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4912023B2 (ja) | シフトレジスタ回路 | |
| KR100753365B1 (ko) | 쉬프트 레지스터 및 이를 갖는 액정표시장치 | |
| US20060033550A1 (en) | Level shift circuit | |
| EP0632594B1 (en) | Latch controlled output driver | |
| US5909187A (en) | Current steering circuit for a digital-to-analog converter | |
| KR20150000768A (ko) | 디스플레이 구동회로 및 디스플레이 장치 | |
| EP0830736A1 (en) | Field programmable gate array (fpga) having an improved configuration memory and look up table | |
| JP3821862B2 (ja) | アクティブマトリクス型表示装置の駆動回路の動作方法 | |
| US20090164859A1 (en) | Driving circuit of display apparatus and driving method thereof | |
| US5432529A (en) | Output circuit for electronic display device driver | |
| JP4564146B2 (ja) | 液晶駆動回路及びそれを用いた液晶表示装置 | |
| JP2920043B2 (ja) | 相補形ｆｅｔを用いたドライバ装置 | |
| JPH0766118B2 (ja) | 液晶表示装置 | |
| KR970017149A (ko) | 다치 전압 출력 회로 및 액정 구동 회로 | |
| WO2006087845A1 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
| JPH05167364A (ja) | 半導体回路 | |
| JPH03253114A (ja) | 半導体装置 | |
| JPS60198922A (ja) | Ｍｏｓｆｅｔ回路 | |
| JP2000267064A (ja) | 半導体集積回路装置 | |
| JP4173608B2 (ja) | 入出力制御回路およびマイクロコンピュータ | |
| KR100309923B1 (ko) | Nmos인버터,nmos3상태인버터,nmosnand게이트,및이들을포함하는비결정실리콘박막트랜지스터액정표시장치게이트구동회로 | |
| JP3192049B2 (ja) | バッファ回路 | |
| KR100278275B1 (ko) | 저전력-고속스택틱캐스코드회로 | |
| JP2628592B2 (ja) | 走査回路 | |
| JP3031090B2 (ja) | 出力ポート回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |