KR20150000768A - 디스플레이 구동회로 및 디스플레이 장치 - Google Patents

디스플레이 구동회로 및 디스플레이 장치 Download PDF

Info

Publication number
KR20150000768A
KR20150000768A KR20130073300A KR20130073300A KR20150000768A KR 20150000768 A KR20150000768 A KR 20150000768A KR 20130073300 A KR20130073300 A KR 20130073300A KR 20130073300 A KR20130073300 A KR 20130073300A KR 20150000768 A KR20150000768 A KR 20150000768A
Authority
KR
South Korea
Prior art keywords
output
switch
control signal
pair
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR20130073300A
Other languages
English (en)
Other versions
KR102070871B1 (ko
Inventor
김명유
김수우
김언영
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020130073300A priority Critical patent/KR102070871B1/ko
Priority to US14/312,968 priority patent/US10089945B2/en
Publication of KR20150000768A publication Critical patent/KR20150000768A/ko
Application granted granted Critical
Publication of KR102070871B1 publication Critical patent/KR102070871B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 구동회로는 전원 변동(Power Bouncing) 발생시 한 쌍의 출력단자들에 대한 한 쌍의 화소 신호들의 인가 또는 디스플레이 패널로부터 방전되는 전하를 통한 상기 한 쌍의 출력단자들 간의 공유 중 하나에 대한 선택을 강제한다. 이를 통해 전원 변동이 발생하더라도 화소 신호를 디스플레이에 정상 출력할 수 있다.

Description

디스플레이 구동회로 및 디스플레이 장치{DISPLAY DRIVING CIRCUIT AND DISPLAY DEVICE}
본 발명은 디스플레이 구동 기술에 관한 것으로, 보다 상세하게는, 전원 변동이 발생하더라도 화소신호를 정상 출력할 수 있는 디스플레이 구동회로에 관한 것이다.
종래의 디스플레이 구동회로는 인버전(Inversion, 또는 극성 반전) 구동 방식에 따라 버퍼링된 화소신호(Pixel Driving Signal)들을 출력단자에 선택적으로 공급한다. 또한, 종래의 디스플레이 구동회로는 화소신호의 버퍼링에 소요되는 소비 전력을 감소시키기 위하여 디스플레이에 화소신호를 인가하지 않는 시간 동안 출력단자들을 상호 연결시켜 출력 전압을 중간 전위로 예비 구동한다.
종래의 디스플레이 구동회로는 화소신호들을 출력단자에 선택적으로 공급하거나 또는 출력단자들을 상호 연결시키기 위한 복수 개의 스위치들을 포함하고, 이들을 제어하기 위한 회로를 포함한다. 또한, 종래의 디스플레이 구동회로는 고전압 영역에서 동작하는 스위치들을 제어하기 적합하도록 저전압 영역의 제어신호를 고전압 영역의 제어신호로 레벨 쉬프팅하는 레벨 쉬프터를 포함한다.
도 1은 레벨 쉬프터(100)에 대한 구성 및 동작을 나타내는 예시도이다.
도 1(a)을 참조하면, 레벨 쉬프터(100)는 저전압(Low Voltage) 영역의 제어신호를 입력 받아 고전압(High voltage) 영역의 제어신호를 출력한다.
레벨 쉬프터(100)는 제1 전압(VDD)과 제2 전압(VSSH)에 해당하는 전원과 연결되고, 제1 및 제2 전압(VDD, VSSH) 사이에 대칭적으로 병렬 연결된 피모스 트랜지스터(M1, M2)와 제3 전압(VCC)와 제4 전압(VSS)에 해당하는 전원과 연결되고 제어신호(sw)를 수신하여 피모스 트랜지스터(M1, M2)에 각각 제공하는 2개의 인버터를 포함한다. 레벨 쉬프터(100)는 수신된 제어신호(sw)를 레벨 쉬프터 PMOS 네트워크를 통해 레벨 쉬프팅하여 고전압 영역의 제어신호(SW)를 출력한다. 한편, 입력되는 제어신호(sw)는 저전압 영역에 해당하는 바, 해당 회로는 레벨 쉬프터의 전원(VDD, VSSH)과는 독립적인 저전압(VCC, VSS)에 연결된다.
레벨 쉬프터(100)는 제2 전압(VSSH)과 입력 신호의 전위차에 의해 동작한다. 여기에서, 입력 신호와 제2 전압(VSSH)간의 전위차는 VGS로, 피모스 트랜지스터(M1)의 문턱(Threshold) 전압은 VTH로 표현된다.
보다 구체적으로, 레벨 쉬프터(100)는 [VGS-VTH > 0] 에 해당하는 경우 정상 동작하여 입력 제어신호(sw)의 레벨을 쉬프팅하고, [VGS-VTH < 0] 에 해당하는 경우 동작하지 않는다. 동작하지 않는 레벨 쉬프터(100)의 출력(SW)은 미지의 상태(Unknown State)가 된다. 다시 말해, 레벨 쉬프터(100)의 출력(SW)은 입력되는 제어신호(sw)와 무관하게 임의의 값에 해당할 수 있다.
도 1(b)를 참조하면, 좌측은 레벨 쉬프터(100)가 정상 동작하는 경우, 우측은 레벨 쉬프터(100)가 비정상 동작(Abnormal Operating)하는 경우를 나타낸다.
종래의 디스플레이 구동회로는 구동전류가 본딩(Bonding) 저항과 LOG(Line of Glass) 저항을 거치면서 제어신호와 연관된 제2 전압의 변동(VSSH Bouncing, 전압이 튀는 현상)이 발생하는 문제점을 가진다. 제2 전압(VSSH)이 변동하더라도 도면 1(b)의 좌측과 같이 제2 전압(VSSH)이 저전압측 제3전압(VCC)에 비해 일정 크기 이상 낮은 전위에 해당하는 경우, 레벨 쉬프터(100)는 정상 동작할 수 있다. 그러나, 제2 전압(VSSH)이 특정 전위를 넘어서는 경우 레벨 쉬프터(100)는 비정상 동작하게 된다.
결과적으로, 레벨 쉬프터(100)의 비정상적인 동작에 따라 종래의 디스플레이 구동회로 내 포함된 스위치들은 오동작하게 되고, 이에 따라 내부 단락 전류 경로(Internal Short Current Path)가 생성될 수 있으며, 디스플레이 구동회로 자체는 비정상 상태(Abnormal State)에 빠져 그 상태를 유지하는 문제점을 가진다. 또한, 이와 같은 현상은 디스플레이 구동회로의 발열의 원인이 된다.
본 발명은 전원 변동이 발생하더라도 화소 신호를 정상 출력할 수 있는 디스플레이 구동회로를 제공하고자 한다.
본 발명은 오동작에 의해 증가하는 소비 전력 및 발열을 제거할 수 있는 디스플레이 구동회로를 제공하고자 한다.
실시예들 중에서, 디스플레이 구동회로는 전원 변동(Power Bouncing) 발생시 한 쌍의 출력단자들에 대한 한 쌍의 화소 신호들의 인가 또는 디스플레이 패널로부터 방전되는 전하를 통한 상기 한 쌍의 출력단자들 간의 공유 중 하나에 대한 선택을 강제한다.
일 실시예에서, 상기 디스플레이 구동회로는 버퍼링된 화소 신호들을 한 쌍의 출력단자들에 바로 또는 엇갈려 전송하는 출력 스위치부; 상기 한 쌍의 출력단자들을 상호 연결하는 전하 공유 스위치부; 및 상기 출력 스위치부와 상기 전하 공유 스위치부 간의 상호 배타적인 동작을 강제하여 단락 전류 경로(current path) 형성을 방지하는 스위치 오동작 방지부를 포함할 수 있다.
일 실시예에서, 상기 출력 스위치부와 상기 전하 공유 스위치부의 동작을 제어하는 제어신호들을 생성하는 제어부를 더 포함하고, 상기 스위치 오동작 방지부는 상기 제어신호들을 가공(Processing)하여 상기 출력 스위치부와 상기 전하 공유 스위치부 각각에 제공할 수 있다.
일 실시예에서, 상기 제어부는 상기 제어신호들을 증폭하여 출력하는 레벨 쉬프터를 더 포함할 수 있다.
일 실시예에서, 상기 출력 스위치부는 화소 신호들을 한 쌍의 출력단자들에 바로 연결하는 다이렉트 스위치들과 화소 신호들을 한 쌍의 출력단자들에 상호 엇갈려 연결하는 크로스 스위치들을 포함하고, 상기 전하 공유 스위치부는 한 쌍의 출력단자들간을 서로 연결하는 전하 공유 스위치를 포함하며, 상기 제어부는 상기 다이렉트 스위치들, 상기 크로스 스위치들 및 상기 전하 공유 스위치의 동작을 각각 제어하는 제1 내지 제3 제어신호들을 생성하고, 상기 스위치 오동작 방지부는 상기 제1 내지 제3 제어신호들을 비등가 연산(Exclusive-OR Operation, XOR)을 통해 가공할 수 있다.
일 실시예에서, 상기 스위치 오동작 방지부는 상기 제1 제어신호부터 제3 제어신호까지 우선순위를 부여하고, 상기 비등가 연산을 통해 우선순위가 상대적으로 높은 하나의 제어신호만을 스위치 턴온 신호로 결정할 수 있다.
일 실시예에서, 상기 스위치 오동작 방지부는 상기 제1 제어신호를 바이패스(bypass)하여 제4 제어신호를 출력하고, 상기 제2 제어신호를 부정 연산하고, 상기 제1 제어신호와 역논리합(NOR) 연산을 수행하여 상기 크로스 스위치들을 제어하는 제5 제어신호를 출력하며, 상기 제3 제어신호를 부정 연산하고, 제4 및 제5 제어신호와 역논리합 연산을 수행하여 상기 전하 공유 스위치를 제어하는 제6 제어신호를 출력할 수 있다.
일 실시예에서, 상기 다이렉트, 크로스 및 전하 공유 스위치들 각각은 모스(MOS) 트랜지스터로 구현될 수 있다.
일 실시예에서, 상기 오동작 방지회로는 상기 제4 내지 제6 제어신호들에 대한 반대 신호들을 각각 더 생성하여 상기 다이렉트, 크로스 및 전하 공유 스위치들 각각에 제공할 수 있다.
일 실시예에서, 디스플레이 구동회로는 화소 신호를 버퍼링하는 출력버퍼부를 더 포함할 수 있다.
실시예들 중에서 디스플레이 장치는 디스플레이 패널 및 상기 디스플레이 패널을 구동하는 디스플레이 구동회로를 포함하고, 상기 디스플레이 구동회로는 전원 변동(Power Bouncing) 발생시 한 쌍의 출력단자들에 대한 한 쌍의 화소 신호들의 인가 또는 디스플레이 패널로부터 방전되는 전하를 통한 상기 한 쌍의 출력단자들 간의 공유 중 하나에 대한 선택을 강제한다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 디스플레이 구동회로는 스위치 오동작 방지부를 통해 전원 변동이 발생하더라도 화소 신호를 디스플레이에 정상 출력할 수 있다.
본 발명의 일 실시예에 따른 디스플레이 구동회로는 내부 단락 전류 경로 발생을 방지하여 전원 잡음에 의해 증가하는 소비 전력 및 발열을 제거할 수 있다.
도 1은 디스플레이 구동회로 내 레벨 쉬프터에 대한 구성 및 동작을 나타내는 예시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 구동회로를 나타내는 도면이다.
도 3은 도 2에 있는 스위치 오동작 방지부의 구성을 나타내는 예시도이다.
도 4는 도 2에 있는 출력스위치부와 전하 공유 스위치부의 구성을 나타내는 예시도이다.
본 발명의 실시예에 관한 설명은 본 발명의 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다.
본 발명의 실시예에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것이다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
디스플레이 장치는 디스플레이 패널 및 디스플레이 패널을 구동하는 디스플레이 구동회로를 포함한다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 구동회로를 나타내는 도면이다.
도 2를 참조하면, 디스플레이 구동회로(200)는 출력 버퍼부(210), 출력스위치부(220), 전하 공유 스위치부(230), 제어부(240) 및 스위치 오동작 방지부(250)를 포함한다.
디스플레이 구동회로(200)는 IC로 구현되어 디스플레이 패널에 탑재될 수 있다. 특히, 디스플레이 구동회로는 COG(Chip On Glass)형 IC에 해당할 수 있고, 기판 글래스(Glass)에 직접 본딩되어 탑재될 수 있다.
출력버퍼부(210)는 화소신호들을 버퍼링하여 출력하는 한 쌍의 출력버퍼들(VH AMP, VL AMP)을 포함한다. 한 쌍의 출력버퍼는 제1 전압 구동 전위를 갖는 제1 출력버퍼(VH AMP)와 제2 전압 구동 전위를 갖는 제2 출력버퍼(VL AMP)를 포함한다. 여기에서, 제1 및 제2 출력버퍼(VH AMP, VL AMP)는 각각 양성(Positive, +, VH) 버퍼 및 음성(Negative, -, VL) 버퍼로 호칭될 수 있으며, 제1 전압 구동 전위는 제2 전압 구동 전위와 같거나 또는 제2 전압 구동 전위보다 높은 범위에 해당할 수 있다.
일 실시예에서, 제1 및 제2 출력버퍼(VH AMP, VL AMP) 각각은 버퍼(Unity Gain Buffer) 또는 증폭기(Amplifier)로 구현될 수 있다.
출력스위치부(220)는 제1 출력버퍼(VH AMP)를 디스플레이의 홀수 열(Odd Column)에 해당하는 제1 출력단자(Odd Output) 또는 짝수 열(Even Column)에 해당하는 제2 출력단자(Even Output)에 선택적으로 연결시킬 수 있다. 이와 동시에, 출력스위치부(220)는 제2 출력버퍼(VL AMP)를 제2 출력단자(Even Output) 또는 제1 출력단자(Odd Output)에 선택적으로 연결시킬 수 있다.
출력스위치부(220)는 출력버퍼부(210)의 출력을 디스플레이 패널(미도시)에 전송하며 디스플레이 액정의 고착화 현상을 방지하기 위한 극성 반전용 스위칭 회로에 해당할 수 있다.
출력스위치부(220)는 출력버퍼부(210)와 출력단자들(Odd Output, Even Output) 사이에 위치하고, 이들과 전기적으로 연결되며, 제어신호에 따라 출력단자들(Odd Output, Even Output)과 선택적으로 연결될 수 있는 적어도 하나의 스위치를 포함한다.
일 실시예에서, 출력스위치부(220)는 화소신호를 한 쌍의 출력단자들로 바로 전송하는 다이렉트 스위치들과 화소신호를 한 쌍의 출력단자들에 상호 엇갈려 전송하는 크로스 스위치들을 포함할 수 있다.
도 2를 참조하면, 출력스위치부(220)는 제1 출력버퍼(VH AMP)와 연결되고 제1 출력단자(Odd Output)과 연결될 수 있는 제1 스위치(DSW1), 제1 출력버퍼(VH AMP)와 연결되고 제2 출력단자(Even Output)과 연결될 수 있는 제2 스위치(CSW1), 제2 출력버퍼(VL AMP)와 연결되고 제1 출력단자(Odd Output)과 연결될 수 있는 제3 스위치(CSW2) 및 제2 출력버퍼(VL AMP)와 연결되고 제2 출력단자(Even Output)과 연결될 수 있는 제4 스위치(DCSW2)를 포함할 수 있다. 여기에서, 제1 스위치(DSW1)와 제4 스위치(DCSW2)는 다이렉트 스위치에 해당하고, 제2 및 제3 스위치(CSW1, CSW2)는 크로스 스위치에 해당한다.
일 실시예에서, 출력스위치부(220)는 화소 신호를 디스플레이 패널에 전송하는 패널 충방전 구간에서 턴온(Turn On)되고, 디스플레이 구동회로(200)의 소비 전력 감소를 위해 출력단자들(Odd Output, Even Output)간을 연결하는 전하 공유 구간에서 턴오프(Turn Off)된다. 출력스위치부(220)는 화소의 극성 반전과 관련하여, 예를 들어, 매 프레임(Frame)마다 2회씩 화소의 극성을 양(+)에서 음(-)으로 또는 음(-)에서 양(+)으로 변경할 수 있고, 이를 위해 다이렉트 스위치들과 크로스 스위치들을 번갈아 동작시킬 수 있다.
전하 공유 스위치부(230)는 출력단자 쌍(Odd Output, Even Output)을 서로 연결한다. 보다 구체적으로, 전하 공유 스위치부(230)는 적어도 하나의 전하 공유 스위치를 포함하여 제1 및 제2 출력단자들(Odd Output, Even Output)을 서로 연결하거나 또는 단선할 수 있다.
전하 공유 스위치부(230)는 앞서 설명한 전하 공유 구간에서 제1 및 제2 출력단자(Odd Output, Even Output) 각각 간을 상호 연결시킨다. 이 때, 전하 공유 스위치부(230)의 동작에 따라 출력단자 쌍(Odd Output, Even Output)은 전하를 공유하여 디스플레이 구동회로(200)의 소비 전력을 감소시킬 수 있다.
전하 공유 구간에 해당하는 경우, 전하 공유 스위치부(230) 내 전하 공유 스위치(CSSW)는 턴 온 되어 각 출력단자들(Odd Output, Even Output)은 연결되고, 각 출력단자는 전하 공유 스위치부(230)를 통해 디스플레이 패널에서 방전되는 전하를 공유하여 동일한 전위를 유지하게 된다.
제어부(240)는 출력스위치부(220) 및 전하 공유 스위치부(230) 각각의 동작을 제어한다.
보다 구체적으로, 제어부(240)는 시간의 흐름(예를 들어, 전하 공유 구간 및 패널 충방전 구간)과 극성 반전 여부를 기초로 출력스위치부(220) 및 전하 공유 스위치부(230)의 동작을 각각 제어할 수 있다.
일 실시예에서, 제어부(240)는 다이렉트 스위치들(DSW1, DSW2), 크로스 스위치들(CSW1, CSW2) 및 전하 공유 스위치(CSSW)의 동작을 각각 제어하는 제1 내지 제3 제어신호(d_sw, c_sw, cs_sw)를 생성할 수 있다.
여기에서, 제어부(240)는 제1 제어신호(d_sw)를 통해 패널 충방전 구간에서 다이렉트 스위치들(DSW1, DSW2)을 턴온시키고, 전하 공유 구간에서 타이렉트 스위치들(DSW1, DSW2)을 턴오프시킬 수 있다.
이와 마찬가지로, 제어부(240)는 제2 및 제3 제어신호(c_sw, cs_sw)를 통해 앞서 설명한 바와 같이 크로스 스위치들(CSW1, CSW2)과 전하 공유 스위치(CCSW)의 동작을 각각 제어할 수 있다.
제어부(240)는 단일 신호를 여러 개의 신호로 내보내는 출력 멀티플렉서(Out Multiplexer, OUT MUX)로 구현될 수 있다.
일 실시예에서, 제어부(240)는 저전압 영역의 제어신호를 고전압 영역의 제어신호로 변환하여 출력하는 레벨 쉬프터(100)를 더 포함할 수 있다.
레벨 쉬프터(100)는 제어부(240)에서 출력되는 제1 내지 제3 제어신호(d_sw, c_sw, cs_sw)를 각각 출력스위치부(220)와 전하 공유 스위치부(230)를 제어할 수 있는 제어신호(D_SW, C_SW, CS_SW)로 레벨 쉬프팅 할 수 있다.
레벨 쉬프터(100)의 구성은 앞서 설명한 바와 동일한 바, 이에 대한 설명은 생략한다.
스위치 오동작 방지부(250)는 출력스위치부(220)와 전하 공유 스위치부(230)의 동시 동작에 의한 단락 전류 경로(Short Current Path) 형성을 방지한다. 여기에서, 단락 전류 경로(Short Current Path)는 출력스위치부(220)와 전하 공유 스위치부(230)가 동시에 턴온되어 형성되는 [제1 출력버퍼(VH AMP) - 전하 공유 스위치(CSSW) - 제2 출력버퍼(VL AMP)]와 같은 경로에 해당한다.
일 실시예에서, 스위치 오동작 방지부(250)는 제어부(240)에서 생성된 제어신호들을 가공하여 출력스위치부(220)와 전하 공유 스위치부(230) 각각에 제공할 수 있다.
스위치 오동작 방지부(250)는 제어부(240)에서 생성된 제1 내지 제3 제어신호(d_sw, c_sw, cs_sw)들을 가공하여 전원 변동 등에 의해 제어부(240)가 오동작하더라도 디스플레이 구동회로가 화소신호를 정상 출력할 수 있도록 할 수 있다.
일 실시예에서, 스위치 오동작 방지부(250)는 제어신호들을 비등가 연산(Exclusive-OR Operation, XOR)을 통해 가공할 수 있고, 가공된 제어신호들을 출력스위치부(230)와 전하 공유 스위치부(230) 각각에 제공할 수 있다. 즉, 스위치 오동작 방지부(250)는 비등가 연산을 통해 하나의 제어신호만이 유효하도록 처리할 할 수 있다.
일 실시예에서, 스위치 오동작 방지부(250)는 상기 제1 제어신호(d_sw)부터 제3 제어신호(cs_sw)까지 우선순위를 부여하고, 비등가 연산을 통해 우선순위가 상대적으로 높은 하나의 제어신호만을 스위치 턴온 신호로 결정할 수 있다. 여기에서, 스위치 턴온 신호는 스위치를 턴 온 시키는 하이 레벨(High Level, 1)의 신호에 해당하고, 스위치를 턴 오프 시키는 스위치 턴 오프 신호, 즉, 로우 레벨(Low Level, 0)의 신호와 반대이다.
종래 기술에 의한 디스플레이 구동회로의 문제점은 출력스위치부(220)와 전하 공유 스위치부(230)의 동시 동작에 의한 단락 전류 경로의 생성이라는 점에서, 기본적으로 출력스위치부(220)와 전하 공유 스위치부(230)가 상호 배타적으로 동작하도록 하고, 부가적으로 출력단자들에 대한 화소신호들의 인가를 출력단자들간의 전하 공유보다 우선순위를 높게 결정할 수 있다. 여기에서, 상호 배타적으로 동작하는 것은 출력스위치부(220)와 전하 공유 스위치부(230)가 동시에 턴온되지 않도록 둘 중 하나가 턴온되면 다른 하나는 턴오프되도록 동작하는 것을 의미한다. 또한, 우선순위는 제품 적용예에 따라 앞서 결정된 것과 달리 적용될 수 있다.
이하, 우선 순위가 다이렉트 스위치들(DSW1, DSW2), 크로스 스위치들(CSW1, CSW2) 및 전하 공유 스위치(CSSW) 순으로 결정된 경우를 예로 들어 자세히 설명한다.
일 실시예에서, 스위치 오동작 방지부(250)는 제1 제어신호(d_sw)를 바이패스(bypass)하여 제4 제어신호(D_SW)를 출력하고, 제2 제어신호(c_sw)를 제1 제어신호(d_sw)와 비등가 연산하여 크로스 스위치들(CSW1, CSW2)을 제어하는 제5 제어신호(CSW)를 생성하며, 제3 제어신호(cs_sw)를 제4 및 제5 제어신호(D_SW, C_SW)와 비등가 연산하여 전하 공유 스위치(CSSW)를 제어하는 제5 제어신호(CS_SW)를 생성할 수 있다.
도 3은 도 2에 있는 스위치 오동작 방지부(250)의 구성을 나타내는 예시도이다.
도 3(a)을 참조하면, 스위치 오동작 방지부(250)는 각각 2개의 부정(NOT) 게이트와 역논리합(NOR) 게이트로 구현될 수 있다.
첫번째 행(Row)은 제1 제어신호(d_sw)를 바이패스하여 제4 제어신호(D_SW)를 출력한다. 두번째 행은 제2 제어신호(c_sw)를 부정 연산하고, 첫번째 행으로부터 입력 받은 제1 제어신호(d_sw)와 역논리합 연산을 통해 제5 제어신호(C_SW)를 출력한다.
세번째 행은 제3 제어신호(cs_sw)를 부정 연산하고, 첫번째 행으로부터 입력 받은 제1 제어신호(d_sw) 및 두번째 행으로부터 입력 받은 제4 제어신호(C_SW)와 역논리합 연산을 통해 제6 제어신호(CS_SW)를 출력한다.
도 3(a)에서 구현된 스위치 오동작 방지부(250)의 동작은 아래의 표 1과 같이 나타난다.
구분 입력 제어신호 출력 제어신호
제1
제어신호
(d_sw)		 제2
제어신호
(c_sw)		 제3
제어신호
(cs_sw)		 제4
제어신호
(D_SW)		 제5
제어신호
(C_SW)		 제6
제어신호
(CS_SW)
Case 1 0 0 0 0 0 0
Case 2 0 0 1 0 0 1
Case 3 0 1 0 0 1 0
Case 4 0 1 1 0 1 0
Case 5 1 0 0 1 0 0
Case 6 1 0 1 1 0 0
Case 7 1 1 0 1 0 0
Case 8 1 1 1 1 0 0
표 1을 참조하면, 각 행은 제1 내지 제3 제어신호(d_sw, c_sw, cs_sw)의 조합에 따라 발생할 수 있는 8가지 경우를 나타내며, 좌측 3개 열(2열 내지 4열)은 스위치 오동작 방지부(250)에 입력되는 각 제어신호의 레벨을, 우측 3개 열(5열 내지 7열)은 비등가 연산의 결과에 따라 출력되는 각 제어신호의 레벨을 나타낸다. 여기에서, 입력되는 제1 제어신호(d_sw)는 바이패스되어 제4 제어신호(D_SW)로 출력되고, 입력되는 제2 및 제3 제어신호(c_sw, cs_sw)는 각각 제5 및 제6 제어신호(C_SW, CS_SW)로 출력된다. 또한, 제어신호의 레벨은 0과 1로 표시되고, 각각 스위치를 턴 오프 시키는 로우 레벨 및 스위치를 턴 온 시키는 하이 레벨에 해당한다.
기본적으로 제1 내지 제3 제어신호(d_sw, c_sw, cs_sw)가 전부 0에 해당하거나 또는 각각 하나의 제어신호만 1에 해당하는 경우(Case 1, 2, 3 및 5의 경우), 스위치 오동작 방지부(250)는 입력된 제어신호와 동일한 레벨의 제어신호를 출력한다.
제1 내지 제3 제어신호(d_sw, c_sw, cs_sw) 중 적어도 2개 제어신호의 레벨이 1에 해당하는 경우는 앞서 결정된 우선순위에 따라 우선순위가 높은 제어신호만이 1 레벨을 유지한다.
보다 구체적으로, 제2 및 제3 제어신호(c_sw, cs_sw)의 레벨이 각각 1에 해당하는 경우(Case 4), 스위치 오동작 방지부(250)는 비등가 연산을 통해 출력되는 제5 및 제6 제어신호(CS_SW)의 레벨을 각각 1, 0으로 조절한다.
이와 마찬가지, 제1 및 제3 제어신호(cs_sw)의 레벨이 각각 1에 해당하는 경우(Case 6), 스위치 오동작 방지부(250)는 비등가 연산을 통해 제4 및 제6 제어신호(D_SW, CS_SW)의 레벨을 각각 1, 0으로 조절할 수 있고, 제1 및 제2 제어신호(d_sw, c_sw)의 레벨이 각각 1에 해당하는 경우(Case 7), 스위치 오동작 방지부(250)는 비등가 연산을 통해 제4 제어신호(D_SW)의 레벨만을 1로 출력할 수 있다.
제1 내지 제3 제어신호(d_sw, c_sw, cs_sw)의 레벨이 모두 1에 해당하는 경우(Case 8), 스위치 오동작 방지부(250)는 제4 제어신호(D_SW)의 레벨만을 1로 출력할 수 있다.
따라서, 스위치 오동작 방지부(250)는 제어신호의 가공을 통해 출력스위치부(220)와 전하 공유 스위치부(230)의 동시 동작을 방지하고, 전원 변동에 의해 제어부(240)가 오동작하더라도 화소 신호를 디스플레이 패널에 전송하도록 할 수 있다.
특히, 디스플레이 구동회로(200)가 COG형 IC로 구현되는 경우, IC 동작으로 발생하는 전류가 본딩 저항과 LOG(Line of Glass)을 저항을 거치면서 제어신호와 연관된 제2 전압의 변동을 발생키더라도, 디스플레이 구동회로(200)는 제어신호의 가공을 통해 화소 신호를 디스플레이에 정상 출력할 수 있다. 또한, 디스플레이 구동회로(200)는 내부 단란 전류 경로 발생을 방지하여 전원 잡음에 의해 증가하는 소비 전력 및 발열을 제거할 수 있다.
본 실시예에서 스위치 오동작 방지부(250)는 부정 게이트와 역논리합 게이트를 이용하여 구현되는 것으로 설명하였지만, 이에 한정되지 아니하고 비등가 연산(XOR) 게이트 또는 다른 연산 게이트의 조합으로 구현될 수 있다.
다른 일 실시예에서, 우선 순위가 크로스 스위치들(CSW1, CSW2), 다이렉트 스위치들(DSW1, DSW2) 및 전하 공유 스위치(CSSW) 순으로 결정된 경우, 스위치 오동작 방지부(250)는 제2 제어신호(c_sw)를 바이패스(bypass)하여 제5 제어신호(C_SW)를 출력하고, 제1 제어신호(d_sw)를 제2 제어신호(c_sw)와 비등가 연산하여 다이렉트 스위치들을 제어하는 제4 제어신호(D_SW)를 생성하며, 제3 제어신호(cs_sw)를 제4 및 제5 제어신호(D_SW, C_SW)와 비등가 연산하여 전하 공유 스위치를 제어하는 제6 제어신호(CS_SW)를 생성하도록 구현될 수 있다.
본 실시예들은 각 스위치들에 특정 우선 순위를 부여하여 설명하였지만, 본 발명은 이에 한정되지 아니하며, 제품 적용예에 따라 우선 순위를 달리 결정하여 적용할 수 있다.
도 3(b)를 참조하면, 스위치 오동작 방지회로는 2개의 역논리합(NOR) 게이트와 8개의 부정(Not) 게이트로 구현될 수 있다.
첫번째 행의 구성은 4개의 부정 게이트를 직렬 연결하여 입력되는 제1 제어신호(d_sw)를 바이패스하여 제4 제어신호(D_SW)를 출력할 수 있다. 두번째 행의 구성은 부정 게이트를 통해 제2 제어신호(c_sw)의 레벨을 반전시키고, 첫번째 행으로부터 제1 제어신호(d_sw)를 입력받아 비등가 연산 및 부정 연산을 차례로 수행하여 제5 제어신호(C_SW)를 출력할 수 있다.
세번째 행의 구성은 부정 연산을 통해 제3 제어신호(cs_sw)의 레벨을 반전시키고, 첫번째 행으로부터 제1 제어신호(d_sw)와 두번째 행으로부터 제4 제어신호(C_SW)를 각각 입력받아 비등가 연산 및 부정 연산을 통해 제6 제어신호(CS_SW)를 생성할 수 있다.
스위치 오동작 방지부(250)는 레벨 쉬프터(100)가 고전압 영역의 신호를 출력한다는 점에서 고전압 소자로 구현되는 것이 바람직하다.
도 4는 도 2에 있는 출력스위치부(220)와 전하 공유 스위치부(250)의 구성을 나타내는 예시도이다.
도 4를 참조하면, 출력스위치부(220)와 전하 공유 스위치부(230)에 위치한 스위치들은 각각 모스(MOS) 스위치(M1 ~ M3)로 구현될 수 있다.
모스 스위치는 일반적으로 게이트 전압에서 트랜지스터의 스레스홀드(Threshold) 전압 차 이하에서 신호를 처리할 수 있다. 다시 말해, 모스 스위치가 충분하게 턴 온 되어 있을 때는 트랜지스터가 리니어(linear) 영역에서 동작하여 정상적인 신호처리를 할 수 있다.
한편, 스위치 오동작 방지부(250)는 부정 게이트를 이용하여 제4, 제5 및 제6 제어신호(D_SW, C_SW, CS_SW)들에 대한 반대 신호들을 각각 더 생성할 수 있고, 이들을 상기 다이렉트, 크로스 및 전하 공유 스위치들(DSW1, DSW2, CSW1, CSW2, CSSW) 각각에 제공할 수 있다. 스위치 오동작 방지부(250)는 모스 스위치의 한 쪽 게이트에는 해당 제어신호(D_SW, CS_SW)를, 다른 쪽 게이트에는 해당 제어신호를 기초로 생성된 반대 신호(D_SWb, CS_SWb)를 각각 제공하여 스위치의 동작을 제어할 수 있다.
상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 레벨 쉬프터
200 : 디스플레이 구동회로
210 : 출력버퍼부 220 : 출력스위치부
230 : 전하 공유 스위치부 240 : 제어부
250 : 스위치 오동작 방지부

Claims (11)

  1. 전원 변동(Power Bouncing) 발생시 한 쌍의 출력단자들에 대한 한 쌍의 화소 신호들의 인가 또는 디스플레이 패널로부터 방전되는 전하를 통한 상기 한 쌍의 출력단자들 간의 공유 중 하나에 대한 선택을 강제하는 디스플레이 구동회로.
  2. 제1항에 있어서, 상기 디스플레이 구동회로는
    버퍼링된 화소 신호들을 한 쌍의 출력단자들에 바로 또는 엇갈려 전송하는 출력 스위치부;
    상기 한 쌍의 출력단자들을 상호 연결하는 전하 공유 스위치부; 및
    상기 출력 스위치부와 상기 전하 공유 스위치부 간의 상호 배타적인 동작을 강제하여 단락 전류 경로(current path) 형성을 방지하는 스위치 오동작 방지부를 포함하는 디스플레이 구동회로.
  3. 제2항에 있어서,
    상기 출력 스위치부와 상기 전하 공유 스위치부의 동작을 제어하는 제어신호들을 생성하는 제어부를 더 포함하고,
    상기 스위치 오동작 방지부는 상기 제어신호들을 가공(Processing)하여 상기 출력 스위치부와 상기 전하 공유 스위치부 각각에 제공하는 것을 특징으로 하는 디스플레이 구동회로.
  4. 제3항에 있어서, 상기 제어부는
    상기 제어신호들을 증폭하여 출력하는 레벨 쉬프터를 더 포함하는 것을 특징으로 하는 디스플레이 구동회로.
  5. 제2항에 있어서,
    상기 출력 스위치부는 화소 신호들을 한 쌍의 출력단자들에 바로 연결하는 다이렉트 스위치들과 화소 신호들을 한 쌍의 출력단자들에 상호 엇갈려 연결하는 크로스 스위치들을 포함하고,
    상기 전하 공유 스위치부는 한 쌍의 출력단자들간을 서로 연결하는 전하 공유 스위치를 포함하며,
    상기 스위치 오동작 방지부는 상기 다이렉트 스위치들, 상기 크로스 스위치들 및 상기 전하 공유 스위치의 동작을 각각 제어하는 제1 내지 제3 제어신호들을 비등가 연산(Exclusive-OR Operation, XOR)을 통해 가공하는 것을 특징으로 하는 디스플레이 구동회로.
  6. 제2항에 있어서, 상기 스위치 오동작 방지부는
    상기 출력 스위치부 및 상기 전하 공유 스위치부를 제어하는 복수의 제어신호들에 대해 우선순위를 부여하고, 상기 복수의 제어신호들에 대한 비등가 연산을 통해 우선순위가 상대적으로 높은 하나의 제어신호만을 스위치 턴온 신호로 결정하는 것을 특징으로 하는 디스플레이 구동회로.
  7. 제2항에 있어서, 상기 스위치 오동작 방지부는
    상기 출력 스위치부로 하여금 버퍼링된 화소신호들을 한 쌍의 출력단자들에 바로 전송하도록 제어하는 제1 제어신호를 바이패스(bypass)하여 제4 제어신호를 출력하고,
    상기 출력 스위치부로 하여금 버퍼링된 화소신호들을 한 쌍의 출력단자들에 엇갈려 전송하도록 제어하는 제2 제어신호를 부정 연산하고, 상기 제1 제어신호와 역논리합(NOR) 연산을 수행하여 제5 제어신호를 출력하며,
    상기 전하 공유 스위치부를 제어하는 제3 제어신호를 부정 연산하고, 상기 제4 및 제5 제어신호와 역논리합 연산을 수행하여 제6 제어신호를 출력하는 것을 특징으로 하는 디스플레이 구동회로.
  8. 제5항에 있어서, 상기 다이렉트, 크로스 및 전하 공유 스위치들 각각은
    모스(MOS) 트랜지스터로 구현되는 것을 특징으로 하는 디스플레이 구동회로.
  9. 제7항에 있어서, 상기 스위치 오동작 방지회로는
    상기 제4 내지 제6 제어신호들에 대한 반대 신호들을 각각 더 생성하여 상기 다이렉트, 크로스 및 전하 공유 스위치들 각각에 제공하는 것을 특징으로 하는 디스플레이 구동회로.
  10. 제2항에 있어서,
    화소 신호를 버퍼링하는 출력버퍼부를 더 포함하는 디스플레이 구동회로.
  11. 디스플레이 패널 및 상기 디스플레이 패널을 구동하는 디스플레이 구동회로를 포함하고,
    상기 디스플레이 구동회로는 전원 변동(Power Bouncing) 발생시 한 쌍의 출력단자들에 대한 한 쌍의 화소 신호들의 인가 또는 디스플레이 패널로부터 방전되는 전하를 통한 상기 한 쌍의 출력단자들 간의 공유 중 하나에 대한 선택을 강제하는 디스플레이 장치.
KR1020130073300A 2013-06-25 2013-06-25 디스플레이 구동회로 및 디스플레이 장치 Active KR102070871B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130073300A KR102070871B1 (ko) 2013-06-25 2013-06-25 디스플레이 구동회로 및 디스플레이 장치
US14/312,968 US10089945B2 (en) 2013-06-25 2014-06-24 Display driving circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130073300A KR102070871B1 (ko) 2013-06-25 2013-06-25 디스플레이 구동회로 및 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20150000768A true KR20150000768A (ko) 2015-01-05
KR102070871B1 KR102070871B1 (ko) 2020-01-29

Family

ID=52110469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130073300A Active KR102070871B1 (ko) 2013-06-25 2013-06-25 디스플레이 구동회로 및 디스플레이 장치

Country Status (2)

Country Link
US (1) US10089945B2 (ko)
KR (1) KR102070871B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104765210A (zh) * 2015-04-14 2015-07-08 深圳市华星光电技术有限公司 液晶显示装置及其液晶显示面板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102579814B1 (ko) * 2017-12-06 2023-09-18 주식회사 디비하이텍 소스 드라이버, 및 이를 포함하는 디스플레이 장치
CN108172162A (zh) * 2018-01-02 2018-06-15 京东方科技集团股份有限公司 一种阵列基板驱动方法、驱动装置及显示装置
CN108615509B (zh) * 2018-05-07 2022-07-19 京东方科技集团股份有限公司 显示装置及其驱动方法
KR102655655B1 (ko) * 2020-03-18 2024-04-09 주식회사 엘엑스세미콘 레벨 시프트 회로 및 이를 포함하는 소스 드라이버
CN111261125B (zh) * 2020-03-19 2021-10-22 合肥京东方显示技术有限公司 数据驱动器及其控制方法、显示装置
US11900896B2 (en) * 2021-11-03 2024-02-13 Novatek Microelectronics Corp. Source driver and related control method
CN114242009B (zh) * 2021-12-14 2023-05-12 北京奕斯伟计算技术股份有限公司 数据驱动集成电路及防短路方法、电路板、显示模组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090131711A (ko) * 2008-06-19 2009-12-30 주식회사 실리콘웍스 디스플레이 구동회로 및 구동방법
KR20100030688A (ko) * 2008-09-11 2010-03-19 주식회사 실리콘웍스 디스플레이 구동회로
US20110310080A1 (en) * 2010-06-22 2011-12-22 Renesas Electronics Corporation Drive circuit, drive method, and display device
KR20120034462A (ko) * 2010-10-01 2012-04-12 주식회사 실리콘웍스 슬루 레이트가 개선된 소스 드라이버 집적회로
US20140184483A1 (en) * 2012-12-31 2014-07-03 Lg Display Co., Ltd. Display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897228A (en) * 1997-02-28 1999-04-27 Eastman Kodak Company Camera with low cost interchangeable pushbutton annotation
US7378879B1 (en) * 2005-06-20 2008-05-27 Lattice Semiconductor Corporation Decoding systems and methods
JP5188023B2 (ja) * 2006-01-24 2013-04-24 ラピスセミコンダクタ株式会社 駆動装置およびその駆動方法
JP2008224798A (ja) * 2007-03-09 2008-09-25 Renesas Technology Corp 表示用駆動回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090131711A (ko) * 2008-06-19 2009-12-30 주식회사 실리콘웍스 디스플레이 구동회로 및 구동방법
KR20100030688A (ko) * 2008-09-11 2010-03-19 주식회사 실리콘웍스 디스플레이 구동회로
US20110310080A1 (en) * 2010-06-22 2011-12-22 Renesas Electronics Corporation Drive circuit, drive method, and display device
KR20120034462A (ko) * 2010-10-01 2012-04-12 주식회사 실리콘웍스 슬루 레이트가 개선된 소스 드라이버 집적회로
US20140184483A1 (en) * 2012-12-31 2014-07-03 Lg Display Co., Ltd. Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104765210A (zh) * 2015-04-14 2015-07-08 深圳市华星光电技术有限公司 液晶显示装置及其液晶显示面板

Also Published As

Publication number Publication date
US20140375536A1 (en) 2014-12-25
KR102070871B1 (ko) 2020-01-29
US10089945B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
KR20150000768A (ko) 디스플레이 구동회로 및 디스플레이 장치
KR101638531B1 (ko) 저전압 애플리케이션들에서 멀티모드 출력 구성을 가지는 셀프-바이어싱 차동 시그널링 회로를 위한 장치 및 방법
US9779646B2 (en) Shift register, method and system for operating shift register
US8581627B2 (en) High-speed level shifter between low-side logic and high-side logic
US20070176913A1 (en) Driver circuit usable for display panel
JP5739058B2 (ja) 動的レベルシフト構成を用いて電圧信号をレベルシフトするためのシステムおよび方法
US7449940B2 (en) Buffer circuit
US10270363B2 (en) CMOS inverter circuit that suppresses leakage currents
US20120025866A1 (en) Semiconductor device
US9455690B2 (en) Half-power buffer and/or amplifier
TW201830861A (zh) 移位器
US20170093378A1 (en) Input circuit
CN103956130B (zh) 显示器及其放电控制电路
US20180175859A1 (en) High voltage tolerant cmos driver for low-voltage bi-directional communication buses
JP6667344B2 (ja) 半導体装置、半導体システム及び半導体装置の制御方法
JP5288479B2 (ja) 表示パネルドライバ
US6798238B2 (en) Semiconductor integrated circuit
JP5598462B2 (ja) 信号送信回路
KR101107962B1 (ko) 전류 소모를 저감시키는 디스플레이 시스템의 연산증폭회로
US20140184307A1 (en) Gate driver having function of preventing shoot-through current
JP4463014B2 (ja) 駆動回路
JP2008109591A (ja) 半導体スイッチ集積回路
TW201944380A (zh) 輸出緩衝器與源極驅動器
TW202501432A (zh) 源緩衝器輸出開關控制電路及顯示驅動裝置
JPH11339491A (ja) シフトレジスタ装置及びそのシフトレジスタ装置を利用した負荷駆動装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130625

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180329

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130625

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190418

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200121

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200121

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221207

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231206

Start annual number: 5

End annual number: 5