JPH075944A - クロック逓倍回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、外部発振クロックの周波数が高く
なるのを抑え、外部回路に高調波の影響を与えることな
く、マイクロコンピュータを高速動作させる為の高速ク
ロックを発生できるクロック逓倍回路を提供することを
目的とする。 【構成】 本発明によれば、第１の発振回路に比べ十分
に高い周波数を有する第２の発振回路の発振出力信号を
第１のカウンタがパルス生成回路で発生したパルスの周
期でカウントする。カウントされたデータは、ＣＰＵで
所定値に演算され、その演算された新しいデータはレジ
スタにローディングされる。第２のカウンタは、第２の
発振回路の発振出力信号をカウントしており、一致回路
は、前記レジスタにローディングされたデータと、前記
第２のカウンタのデータとの比較をし、データが一致し
た時検出信号を出力する。そして、前記検出信号からＣ
ＰＵのクロックを生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、外部接続された固体振
動子を用いて構成した発振回路の出力信号を発振クロッ
クとして動作するマイクロコンピュータに関する。

【０００２】

【従来の技術】マイクロコンピュータは、外部に接続し
た水晶又はセラミック等の固体振動子を用いて発振回路
を形成し、発振回路の発振周波数クロックを使用して動
作している。マイクロコンピュータの処理速度は、前記
発振周波数クロックにより決まり、外部に接続した固体
振動子の固有周波数に依存していた。

【０００３】近年、セットの高速化等に伴い、マイクロ
コンピュータの高速化が要求されてきている。そこで、
マイクロコンピュータの高速化を実現するために、従来
は固有周波数の高い固体振動子をマイクロコンピュータ
の外部に接続し、発振回路を形成し、高い周波数クロッ
クを使用して上記高速化の要求に対応してきた。

【０００４】

【発明が解決しようとする課題】しかしながら、マイク
ロコンピュータに外部接続した固体振動子には、その固
有周波数に対して整数倍の高調波が発生する。前記高調
波は、同一のプリント基板上にある音響用もしくは、映
像用ＩＣ等の信号にノイズとして混入し、ビートを発生
するという問題があった。前記高調波は、固体振動子の
固有周波数が高い程強く発生し、ＩＣの信号周波数に重
畳しやすくなる。

【０００５】例えばマイクロコンピュータに５ＭＨｚの
高い固有周波数を有する固体振動子を使用し、ＦＭチュ
ーナコントロール用のＩＣを同一のプリント基板上に配
置した時、１０ＭＨｚの高調波が発生し、１０．７ＭＨ
ｚのＦＭ中間周波数に重畳され、ビートを発生する。

【０００６】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、固体振動子を有する第１の発振回路と、該第１の
発振回路の固有周波数より高い周波数で発振する第２の
発振回路と、前記第１の発振回路から出力された発振出
力信号に同期したパルスを生成するパルス生成回路と、
前記パルス生成回路から発生するパルスの周期に応じて
前記第２の発振回路の発振出力信号をカウントする第１
のカウンタと、該第１のカウンタの出力信号を演算して
制御データを発生するＣＰＵと、前記制御データがセッ
トされるレジスタと、前記第２の発振回路の発振出力信
号をカウントする第２のカウンタと、該第２のカウンタ
のデータと前記レジスタのデータとの一致を検出し、検
出信号を発生する一致回路とを備えた点である。

【０００７】

【作用】本発明によれば、第１の発振回路に比べ十分に
高い周波数を有する第２の発振回路の発振出力信号を第
１のカウンタがパルス生成回路で発生したパルスの周期
でカウントする。カウントされたデータは、ＣＰＵで所
定値に演算され、その演算された新しいデータはレジス
タにローディングされる。第２のカウンタは、第２の発
振回路の発振出力信号をカウントしており、一致回路
は、前記レジスタにローディングされたデータと、前記
第２のカウンタのデータとの比較をし、データが一致し
た時検出信号を出力する。そして、前記検出信号からＣ
ＰＵのクロックを生成する。

【０００８】

【実施例】次に本発明の実施例を図面を用いて詳細に説
明する。図１は本発明の一実施例を示す回路図である。
（１）は第１の発振回路で、水晶又はセラミック等の固
体振動子（２）がマイクロコンピュータの外部に接続さ
れている。（３）はパルス生成回路で、ＡＮＤゲート
（４）とカスケード接続された３段のインバータ（５）
により構成されている。前記ＡＮＤゲート（４）の一方
の入力端子は、前記第１の発振回路（１）のインバータ
（６）の出力端子に接続され、他方の入力端子は前記イ
ンバータ（５）を介して前記第１の発振回路（１）のイ
ンバータ（６）の出力端子に接続されている。前記イン
バータ（５）により、発振出力信号に遅延が生じるので
前記ＡＮＤゲート（４）から前記発振出力信号に同期し
たパルスが出力される。（７）は、抵抗及びコンデンサ
で構成された内部発振回路（第２の発振回路）で、前記
第１の発振回路（１）に比較して十分に高い発振出力信
号を発生する。（８）は、前記ＡＮＤゲート（４）の出
力端子及び前記第２の発振回路（７）の出力端子に接続
された第１のカウンタである。第１のカウンタ（８）
は、前記パルス生成回路（３）で生成されたパルスの期
間中に前記内部発振回路（７）の発振出力信号をカウン
トする。（９）は前記ＡＮＤゲート（４）の出力端子及
び前記第１のカウンタ（８）の出力端子に接続された第
１のレジスタで、出力端子はマイクロコンピュータのバ
スライン（１０）に接続されている。第１のレジスタ
（９）は前記パルス生成回路（３）のパルスにより前記
第１のカウンタ（８）のデータをローディングし、前記
バスライン（１０）に前記データを出力する。前記デー
タは、次に第１のレジスタ（９）からデータが出力され
るか、あるいはＣＰＵ（１１）に取り込まれるまで前記
バスライン（１０）に保持される。（１２）は、ＣＰＵ
（１１）で演算された制御データがローディングされる
第２のレジスタである。（１３）は内部発振回路（７）
に接続され、内部発振回路（７）の発振出力信号をカウ
ントする第２のカウンタである。（１４）は前記第２の
レジスタ（１２）の制御データと前記第２のカウンタの
データとの一致を検出して検出信号を発生する一致回路
である。検出信号で、前記第２のカウンタ（１３）はリ
セットされる。（１５）は、前記検出信号によりＣＰＵ
（１１）のクロックを生成し、ＣＰＵ（１１）に印加す
るＴフリップフロップ回路、（１６）はプログラムに応
じてゲートを切換える切換回路である。

【０００９】次に動作を説明する。図１は本実施例の回
路図、図２は図１のＡ点〜Ｃ点におけるタイムチャート
及び第１及び第２のカウンタ（８）及び（１３）の計数
を示した波形図、図３はマイクロコンピュータの初期プ
ログラムのフローチャート、図４は前記メインプログラ
ムにタイマ割り込みがかかった時に実行されるサブプロ
グラムをそれぞれ示す。

【００１０】マイクロコンピュータの外部に接続した固
体振動子（２）の固有周波数を１ＭＨｚとし、ＣＰＵ
（１１）は２ＭＨｚで動作する様に設定されているもの
として、まずマイクロコンピュータの電源をＯＮ（図
３，１−１）すると、切換回路（１６）が切換信号ＭＰ
Ｘによって第１の発振回路（１）の発振出力信号を取り
込む様にゲートを開き（図３，１−２）、ＣＰＵ（１
１）を動作状態とする。同時に図２（１）に示す１ＭＨ
ｚの発振出力信号は、パルス生成回路（３）を通過して
前記発振出力信号の立上がりに同期したパルスに生成さ
れ、前記パルスは、第１のカウンタ（８）と第１のレジ
スタ（９）に入力される。前記第１のカウンタ（８）
は、電源ＯＮと同時に第２の発振回路（７）の発振出力
信号を前記パルスの周期ごとにカウント及びリセットを
くり返しており、第１のレジスタ（９）は、前記第１の
カウンタ（８）のリセットがかかる直前のデータを次々
にローディングする。この時の前記第１のカウンタ
（８）の計数状況を図２（２）に示す。ＣＰＵ（１１）
は前記データを取り込み（図３，１−３）１／４の値を
演算し、出力を第２のレジスタ（１２）へローディング
する（図３，１−４）。切換回路（１６）はこの時、プ
ログラムにより第１の発振回路（１）からのゲートを閉
じ、Ｔフリップフロップ（１５）からの信号を取り込む
方のゲートを開く（図３，１−５）。第２のカウンタ
（１３）は第１のカウンタ（８）と同様、電源ＯＮと同
時に内部発振回路（７）の発振出力信号をカウントして
おり、該カウント数が前記第２のレジスタ（１２）のデ
ータと一致した時、一致回路（１４）から検出信号が発
生し、Ｔフリップフロップ回路（１５）に入力される。
同時に前記検出信号で第２のカウンタ（１３）はリセッ
トされ再びカウントを開始する。図２（３）に前記第２
のカウンタ（１３）のカウント及びリセットの状況を示
す。Ｔフリップフロップ回路（１５）は、前記検出信号
が入力される度に反転するクロックを生成する。図２
（５）はＣ点での検出信号を、又、図２（４）はＢ点で
のクロックを示し、前記第１発振回路（１）の発振出力
信号に対し周波数が２倍すなわち２ＭＨｚとなってい
る。前記Ｔフリップフロップ回路（１５）で生成された
クロックはＣＰＵ（１１）に印加され、ＣＰＵ（１１）
は２ＭＨｚのクロックで動作し、所定の処理を実行す
る。前記ＣＰＵ（１１）は、前記クロックをカウントす
るタイマを内蔵しており、タイマは前記クロックを何回
カウントするかプログラムで設定（図３，１−６）さ
れ、その所定のカウント数に達すると、割り込み信号を
出力（図４，２−１）し、リセット、カウント再開す
る。タイマ割り込み信号を受けるとＣＰＵ（１１）は、
図４のサブプログラムを実行し、再び第１のレジスタ
（９）のデータ取り込みから（図４，２−２）１／４デ
ータにするための演算処理（図４，２−３）を行ない、
演算したデータを第２のレジスタ（１２）へプリセット
する。そして、新たに前記第２のレジスタ（１２）へプ
リセットされたデータを基に、第２のカウンタ（１３）
及び一致回路（１４）が制御され、Ｔフリップフロップ
回路（１５）から新たにクロックが出力される。前記タ
イマはＣＰＵ（１１）が演算データを前記第２のレジス
タ（１２）へプリセットした後、再びカウントを開始
（図４，２−５）し、又、所定のカウント数に達すると
割り込み信号が出力され、ＣＰＵ（１１）は、上述の手
段をくり返す。

【００１１】

【発明の効果】上述の様に本発明によれば、マイコン内
部に内蔵した高い周波数の第２の発振回路の周波数クロ
ックを制御することにより、外部に固体振動子を接続し
た第１の発振回路の周波数クロックに対して逓倍された
動作クロックを得ることができる。その為、第２の発振
回路の周波数が外部の温度により影響を受けて多少変動
しても、常に安定したマイコンの内部クロックを生成し
続けることができる。その為、第１の発振回路の周波数
が低くてもマイコンの高速な動作が可能となり、又固体
振動子の周波数が低いことにより、マイコンと同一のプ
リント基板内の周辺のＩＣに対して前記固体振動子から
発生する高調波による悪影響を低減することができる。

【図面の簡単な説明】

【図１】本発明のクロック逓倍回路を示す図である。

【図２】図１の各部波形を示す波形図である。

【図３】メインプログラムを示すタイムチャートであ
る。

【図４】サブプログラムを示すタイムチャートである。

【符号の説明】

（１） 第１の発振回路 （３） パルス生成回路 （７） 内部発振回路 （８） 第１のカウンタ （９） 第１のレジスタ （１１） ＣＰＵ （１２） 第２のレジスタ （１３） 第２のカウンタ （１４） 一致回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 固体振動子を有する第１の発振回路と、 該発振回路の固有周波数より高い周波数で発振する第２
   の発振回路と、 前記第１の発振回路から出力された発振出力信号に同期
   したパルスを生成するパルス生成回路と、 前記パルス生成回路から発生するパルスの周期に応じて
   前記第２の発振回路の発振出力信号をカウントする第１
   のカウンタと、 該第１のカウンタの出力信号を演算して制御データを発
   生するＣＰＵと、 前記制御データがセットされるレジスタと、 前記第２の発振回路の発振出力信号をカウントする第２
   のカウンタと、 該第２のカウンタのデータと、前記レジスタのデータと
   の一致を検出し、検出信号を発生する一致回路とから成
   り、 前記検出信号から前記ＣＰＵを動作させる為の発振クロ
   ックを生成することを特徴とするクロック逓倍回路。