JPH0758803B2 - 光スイッチング装置 - Google Patents
光スイッチング装置Info
- Publication number
- JPH0758803B2 JPH0758803B2 JP15737888A JP15737888A JPH0758803B2 JP H0758803 B2 JPH0758803 B2 JP H0758803B2 JP 15737888 A JP15737888 A JP 15737888A JP 15737888 A JP15737888 A JP 15737888A JP H0758803 B2 JPH0758803 B2 JP H0758803B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- gate
- photodiode
- power mosfet
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、光スイッチング装置に係り、特に電力用MOSF
ETを用いた光スイッチング装置に関する。
ETを用いた光スイッチング装置に関する。
B.従来の技術 従来の光スイッチング装置を第５図〜第８図に基づいて
説明する。
説明する。
第５図は、従来の光スイッチング装置および入力用発光
部を示す等価回路図であり、電力用MOSFET1のゲートと
ソースとの間には、光起電力素子として例えば直列に接
続された複数個のフォトダイオード２が設けられてい
る。またこれらアレイ状のフォトダイオード２と並列
に、放電用抵抗３が接続されている。そしてこれらの電
力用MOSFET1、複数個のフォトダイオード２、および放
電用抵抗３により光スイッチング素子８が構成されてい
る。通常、MOSFET1のドレインに電源が接続され、ソー
スが負荷を介して接地される。
部を示す等価回路図であり、電力用MOSFET1のゲートと
ソースとの間には、光起電力素子として例えば直列に接
続された複数個のフォトダイオード２が設けられてい
る。またこれらアレイ状のフォトダイオード２と並列
に、放電用抵抗３が接続されている。そしてこれらの電
力用MOSFET1、複数個のフォトダイオード２、および放
電用抵抗３により光スイッチング素子８が構成されてい
る。通常、MOSFET1のドレインに電源が接続され、ソー
スが負荷を介して接地される。
また、入力用発光部には発光素子として例えばLED（Lig
ht Emitting Diode）７が制御入力端子7a,7b間に設けら
れており、このLED7の発する光がフォトダイオード２を
照射するように設置されている。すなわちフォトダイオ
ード２とLED7とは、光学的に結合されている。
ht Emitting Diode）７が制御入力端子7a,7b間に設けら
れており、このLED7の発する光がフォトダイオード２を
照射するように設置されている。すなわちフォトダイオ
ード２とLED7とは、光学的に結合されている。
半導体基板上に形成された光スイッチング装置の平面図
である第６図に示すように、電力用MOSFET1とフォトダ
イオード２とが、半導体基板上にマトリックス状に交互
に配置される。フォトダイオード２は配置電極17によっ
て直列に接続され、電力用MOSFET1のセルは並列に接続
されている。このマトリックス状の配置は二次元的に繰
り返されているが、この図においてはその一部のみを示
し、電力用MOSFET1の接続配線層および放電用抵抗３は
チップ周辺部に形成されているために、この図では省略
している。
である第６図に示すように、電力用MOSFET1とフォトダ
イオード２とが、半導体基板上にマトリックス状に交互
に配置される。フォトダイオード２は配置電極17によっ
て直列に接続され、電力用MOSFET1のセルは並列に接続
されている。このマトリックス状の配置は二次元的に繰
り返されているが、この図においてはその一部のみを示
し、電力用MOSFET1の接続配線層および放電用抵抗３は
チップ周辺部に形成されているために、この図では省略
している。
また、半導体基板上に形成された光スイッチング素子４
のフォトダイオード部の断面を示す第７図（第５図のＡ
−Ａ′線断面図）において、N+型シリコン基板11上に
は、電力用MOSFET1のドレイン領域となるN-型エピタキ
シャル層12が形成され、このN-型エピタキシャル層12上
には絶縁層13が、この絶縁層13中には、電力用MOSFET1
のゲート電極となる多結晶シリコン層14がそれぞれ形成
されている。
のフォトダイオード部の断面を示す第７図（第５図のＡ
−Ａ′線断面図）において、N+型シリコン基板11上に
は、電力用MOSFET1のドレイン領域となるN-型エピタキ
シャル層12が形成され、このN-型エピタキシャル層12上
には絶縁層13が、この絶縁層13中には、電力用MOSFET1
のゲート電極となる多結晶シリコン層14がそれぞれ形成
されている。
さらに絶縁層13中には、複数個のフォトダイオード２が
アレイ状に形成されている。すなわち単結晶シリコン層
にＮ型領域15およびＰ型領域16が積層構造に形成され、
フォトダイオード２を構成している。そして、左端のフ
ォトダイオード２のＮ型領域15は配置電極17を介して右
方に隣接するフォトダイオード２のＰ型領域16に接続さ
れ、またそのＰ型領域16上のＮ型領域15は配置電極17を
介してさらに右方に隣接するフォトダイオード２のＰ型
領域16に接続され、複数個のフォトダイオード２が直列
に接続されている。
アレイ状に形成されている。すなわち単結晶シリコン層
にＮ型領域15およびＰ型領域16が積層構造に形成され、
フォトダイオード２を構成している。そして、左端のフ
ォトダイオード２のＮ型領域15は配置電極17を介して右
方に隣接するフォトダイオード２のＰ型領域16に接続さ
れ、またそのＰ型領域16上のＮ型領域15は配置電極17を
介してさらに右方に隣接するフォトダイオード２のＰ型
領域16に接続され、複数個のフォトダイオード２が直列
に接続されている。
なお、アレイ状に配置された複数個のフォトダイオード
２上には絶縁層13が設けられているだけで、照射された
光がフォトダイオード２のPN接合部に達するようになっ
ている。
２上には絶縁層13が設けられているだけで、照射された
光がフォトダイオード２のPN接合部に達するようになっ
ている。
さらにまた、MOSFETの断面図である第８図（第５図のＢ
−Ｂ′線断面図）に示すように、ゲート電極としての多
結晶シリコン層14をマスクとする二重拡散によって、N-
型エピタキシャル層12表面にＰウェル領域18が、このＰ
ウェル領域18表面にN+不純物領域19がそれぞれ形成さ
れ、このN+不純物領域19は電力用MOSFET1のソース領域
となっている。そしてドレイン領域としてのN-型エピタ
キシャル層12とソース領域としてのN+不純物領域19とに
挟まれたＰウェル領域18表面に、チャネルが形成されて
いる。すなわち、この電力用MOSFET1は縦型のMOSFETで
ある。
−Ｂ′線断面図）に示すように、ゲート電極としての多
結晶シリコン層14をマスクとする二重拡散によって、N-
型エピタキシャル層12表面にＰウェル領域18が、このＰ
ウェル領域18表面にN+不純物領域19がそれぞれ形成さ
れ、このN+不純物領域19は電力用MOSFET1のソース領域
となっている。そしてドレイン領域としてのN-型エピタ
キシャル層12とソース領域としてのN+不純物領域19とに
挟まれたＰウェル領域18表面に、チャネルが形成されて
いる。すなわち、この電力用MOSFET1は縦型のMOSFETで
ある。
このような光スイッチング装置は次のように動作する。
LED7は消灯していてフォトダイオード２が光を受光して
いないときは、電力用MOSFET1はオフ状態である。そし
てフォトダイオード２がLED7の発する光を受光すると、
フォトダイオード２に光起電力が生じ、電力用MOSFET1
のゲート容量を充電し始める。こうして充電されたゲー
ト電圧が閾値電圧を越えると、電力用MOSFET1がオン状
態となる。すなわち固体素子により機械式リレー機能を
実現することができる。
いないときは、電力用MOSFET1はオフ状態である。そし
てフォトダイオード２がLED7の発する光を受光すると、
フォトダイオード２に光起電力が生じ、電力用MOSFET1
のゲート容量を充電し始める。こうして充電されたゲー
ト電圧が閾値電圧を越えると、電力用MOSFET1がオン状
態となる。すなわち固体素子により機械式リレー機能を
実現することができる。
なお、上記内容については、 “SOI Photodiode Array Stacked On VMOS For Optical
Switching"IEDM87,pp.460−463に詳しく述べられてい
る。
Switching"IEDM87,pp.460−463に詳しく述べられてい
る。
C.発明が解決しようとする問題点 しかしながら、このような従来の光スイッチング装置に
おいて、フォトダイオード２に生じる起電力だけで電力
用MOSFET1のゲート〜ソース間の入力容量が充電する構
成となっているため、この充電がフォトダイオード２の
出力抵抗と電力用MOSFET1の入力容量とで決まる時定数
に依存して行なわれ、MOSFET1のオン時の応答速度が遅
いという問題があった。
おいて、フォトダイオード２に生じる起電力だけで電力
用MOSFET1のゲート〜ソース間の入力容量が充電する構
成となっているため、この充電がフォトダイオード２の
出力抵抗と電力用MOSFET1の入力容量とで決まる時定数
に依存して行なわれ、MOSFET1のオン時の応答速度が遅
いという問題があった。
さらに、MOSFET1のオフ時の応答性を向上するためには
放電用抵抗３の抵抗値を小さくする必要があるが、この
抵抗値を小さくすると、逆にMOSFET1のオン時の応答性
が悪くなり、したがって、第５図に示す従来装置では、
オン時オフ時ともに満足する切換応答性が得られないと
いう問題がある。
放電用抵抗３の抵抗値を小さくする必要があるが、この
抵抗値を小さくすると、逆にMOSFET1のオン時の応答性
が悪くなり、したがって、第５図に示す従来装置では、
オン時オフ時ともに満足する切換応答性が得られないと
いう問題がある。
本発明は、このような従来の問題点に着目してなされた
もので、電力用MOSFETのオン時およびオフ時の切換応答
性を向上させるようにした光スイッチング装置を提供す
ることにある。
もので、電力用MOSFETのオン時およびオフ時の切換応答
性を向上させるようにした光スイッチング装置を提供す
ることにある。
D.問題点を解決するための手段 一実施例を示す第１図により本発明を説明すると、本発
明に係る光スイッチング装置は、電力用MOSFET1と、該
電力用MOSFET1のゲートとソース間に接続され、光が照
射されるのと光起電力を発生し、電力用MOSFET1のゲー
ト容量を充電する光起電力素子２と、該光起電力素子２
と並列に電力用MOSFET1のゲートとソース間に介装され
た放電用抵抗３と、MOSFET1のゲートとドレイン間に接
続され、光起電力素子２とともに光が照射されると電力
用MOSFET1のゲート容量を充電する電流を供給する光駆
動電流供給素子４と、この光駆動電流供給素子４とMOSF
ET1のドレインとの間にドレインからゲート方向を順方
向として接続されたダイオード５とを具備することによ
り、上述の問題点を解決する。
明に係る光スイッチング装置は、電力用MOSFET1と、該
電力用MOSFET1のゲートとソース間に接続され、光が照
射されるのと光起電力を発生し、電力用MOSFET1のゲー
ト容量を充電する光起電力素子２と、該光起電力素子２
と並列に電力用MOSFET1のゲートとソース間に介装され
た放電用抵抗３と、MOSFET1のゲートとドレイン間に接
続され、光起電力素子２とともに光が照射されると電力
用MOSFET1のゲート容量を充電する電流を供給する光駆
動電流供給素子４と、この光駆動電流供給素子４とMOSF
ET1のドレインとの間にドレインからゲート方向を順方
向として接続されたダイオード５とを具備することによ
り、上述の問題点を解決する。
E.作用 光起電力素子２および光駆動電流供給素子４に光が照射
されると、光起電力素子２は光起電力を発生し、光駆動
電流供給素子４は電流供給素子として機能する。このた
め、光駆動電流供給素子４からの電流によりMOSFET1の
ゲート容量が急速に充電され、ゲート・ソース間電圧が
所定の閾値を越えるとMOSFET1がターンオンする。すな
わち、光起電力素子２だけで充電する場合に比べてオン
時の応答性が向上する。MOSFET1のオンに伴いソース電
位が上昇するが、光起電力素子２もゲート容量を充電す
るから、ゲート電圧も上昇する。このとき、光駆動電流
供給素子４とMOSFET1のドレインとの間にダイオード５
が介装されているため、ゲート電圧がドレイン電圧にク
ランプされることがなく、ゲート電圧がソース電圧に対
して閾値分だけ高い値で一定し、MOSFET1のターンオン
が確実に維持される。
されると、光起電力素子２は光起電力を発生し、光駆動
電流供給素子４は電流供給素子として機能する。このた
め、光駆動電流供給素子４からの電流によりMOSFET1の
ゲート容量が急速に充電され、ゲート・ソース間電圧が
所定の閾値を越えるとMOSFET1がターンオンする。すな
わち、光起電力素子２だけで充電する場合に比べてオン
時の応答性が向上する。MOSFET1のオンに伴いソース電
位が上昇するが、光起電力素子２もゲート容量を充電す
るから、ゲート電圧も上昇する。このとき、光駆動電流
供給素子４とMOSFET1のドレインとの間にダイオード５
が介装されているため、ゲート電圧がドレイン電圧にク
ランプされることがなく、ゲート電圧がソース電圧に対
して閾値分だけ高い値で一定し、MOSFET1のターンオン
が確実に維持される。
また、以上の構成によりMOSFET1のオン時の応答性が向
上されるから、放電用抵抗３の抵抗値を小さくでき、こ
れにより、MOSFET1のオフ時の応答性も向上できる。
上されるから、放電用抵抗３の抵抗値を小さくでき、こ
れにより、MOSFET1のオフ時の応答性も向上できる。
なお、本発明の構成を説明する上記Ｄ項およびＥ項で
は、本発明を分かり易くするために実施例の図を用いた
が、これにより本発明が実施例に限定されるものではな
い。
は、本発明を分かり易くするために実施例の図を用いた
が、これにより本発明が実施例に限定されるものではな
い。
F.実施例 本発明に係る光スイッチング装置の一実施例を第１図お
よび第２図を用いて説明する。
よび第２図を用いて説明する。
第１図は本実施例による光スイッチング装置および入力
用発光部を示す等価回路図である。この第１図におい
て、電力用MOSFET1のドレインが出力用（＋）端子1a
に、ソースが出力用（−）端子1bにそれぞれ接続されて
いる。この電力用MOSFET1のゲートとソースとの間に
は、光起電力素子として例えば直列に接続された複数個
のフォトダイオード２が設けられている。そしてこれら
アレイ状のフォトダイオード２と並列に放電用抵抗３が
接続されている。
用発光部を示す等価回路図である。この第１図におい
て、電力用MOSFET1のドレインが出力用（＋）端子1a
に、ソースが出力用（−）端子1bにそれぞれ接続されて
いる。この電力用MOSFET1のゲートとソースとの間に
は、光起電力素子として例えば直列に接続された複数個
のフォトダイオード２が設けられている。そしてこれら
アレイ状のフォトダイオード２と並列に放電用抵抗３が
接続されている。
また、電力用MOSFET1のゲートとドレインとの間には、
フォトトランジスタ４およびスイッチ用ダイオード５が
直列に接続されている。すなわち、このフォトトランジ
スタ４はそのエミッタが電力用MOSFET1のゲートに、そ
のコレクタがスイッチ用ダイオード５を介して電力用MO
SFET1のドレインにそれぞれ接続され、エミッタ−コレ
クタ間がバイアスされるようになっている。また、スィ
ッチ用ダイオード５は、電力用MOSFET1がオンしてゲー
ト電圧が電源電圧（ドレイン）電圧よりも閾値分だけ高
くなろうとするときに、ゲート電圧が電源電圧にクラン
プされて電力用MOSFET1がオフするのを防止するために
設けられている。なお、このスイッチ用ダイオード５は
その表面が遮光膜で覆われ、照射される光を遮断するよ
うになっている。
フォトトランジスタ４およびスイッチ用ダイオード５が
直列に接続されている。すなわち、このフォトトランジ
スタ４はそのエミッタが電力用MOSFET1のゲートに、そ
のコレクタがスイッチ用ダイオード５を介して電力用MO
SFET1のドレインにそれぞれ接続され、エミッタ−コレ
クタ間がバイアスされるようになっている。また、スィ
ッチ用ダイオード５は、電力用MOSFET1がオンしてゲー
ト電圧が電源電圧（ドレイン）電圧よりも閾値分だけ高
くなろうとするときに、ゲート電圧が電源電圧にクラン
プされて電力用MOSFET1がオフするのを防止するために
設けられている。なお、このスイッチ用ダイオード５は
その表面が遮光膜で覆われ、照射される光を遮断するよ
うになっている。
通常、MOSFETのドレイン側の端子1aに電源電圧が、ソー
ス側の端子1bに負荷が接続され、いわゆるソースフォロ
アとして用いられる。
ス側の端子1bに負荷が接続され、いわゆるソースフォロ
アとして用いられる。
このようにして電力用MOSFET1、複数個のフォトダイオ
ード２、放電用抵抗３、フォトトランジスタ４およびス
イッチ用ダイオード５により光スイッチング素子６が構
成される。
ード２、放電用抵抗３、フォトトランジスタ４およびス
イッチ用ダイオード５により光スイッチング素子６が構
成される。
さらに、上述と同様に入力用発光部としてLED7が入力端
子7a,7b間に設けられている。LED7の光がフォトダイオ
ード２とフォトトランジスタ４に照射されるように、LE
D7はフォトダイオード２およびフォトトランジスタ４に
対して位置決めされている。すなわち、LED7とフォトダ
イオード２およびフォトトランジスタ４とが光学的に結
合されている。
子7a,7b間に設けられている。LED7の光がフォトダイオ
ード２とフォトトランジスタ４に照射されるように、LE
D7はフォトダイオード２およびフォトトランジスタ４に
対して位置決めされている。すなわち、LED7とフォトダ
イオード２およびフォトトランジスタ４とが光学的に結
合されている。
第２図はこのような光スイッチング装置の概略構造を示
す断面図である。なお、電力用MOSFET1の接続配線層お
よび放電用抵抗３はチップ周辺部に形成されているた
め、この図では省略している。
す断面図である。なお、電力用MOSFET1の接続配線層お
よび放電用抵抗３はチップ周辺部に形成されているた
め、この図では省略している。
第２図において、N+型シリコン基板11上には、電力用MO
SFET1のドレイン領域となるN-型エピタキシャル層12が
形成され、このN-型エピタキシャル層12上には絶縁層13
が、この絶縁層13中には、電力用MOSFET1のゲート電極
となる多結晶シリコン層14がそれぞれ形成されている。
SFET1のドレイン領域となるN-型エピタキシャル層12が
形成され、このN-型エピタキシャル層12上には絶縁層13
が、この絶縁層13中には、電力用MOSFET1のゲート電極
となる多結晶シリコン層14がそれぞれ形成されている。
そして、ゲート電極としての多結晶シリコン層14をマス
クとする二重拡散によって、N-型エピタキシャル層12表
面にＰウェル領域18が、このＰウェル領域18表面にN+不
純物領域19がそれぞれ形成され、このN+不純物領域19は
電力用MOSFET1のソース領域となっている。そしてドレ
イン領域としてのN-エピタキシャル層12とソース領域と
してのN+不純物領域19とに挟まれたＰウェル領域18表面
に、チャネルが形成されている。すなわち、この電力用
MOSFET1は縦型のMOSFETである。そして、このソース領
域としてのN+不純物領域19が電極17を介して後述するフ
ォトダイオード２のＮ型領域15に接続されている。
クとする二重拡散によって、N-型エピタキシャル層12表
面にＰウェル領域18が、このＰウェル領域18表面にN+不
純物領域19がそれぞれ形成され、このN+不純物領域19は
電力用MOSFET1のソース領域となっている。そしてドレ
イン領域としてのN-エピタキシャル層12とソース領域と
してのN+不純物領域19とに挟まれたＰウェル領域18表面
に、チャネルが形成されている。すなわち、この電力用
MOSFET1は縦型のMOSFETである。そして、このソース領
域としてのN+不純物領域19が電極17を介して後述するフ
ォトダイオード２のＮ型領域15に接続されている。
さらに絶縁層13上には、例えば堆積した多結晶シリコン
層上からレーザ光をスキャニングして再結晶させた、い
わゆるSOI（Silicon On Insulator）構造の単結晶シリ
コン層が形成され、この単結晶シリコン層に、Ｎ型領域
15およびＰ型領域16が積層構造に形成されて複数個のフ
ォトダイオード２、フォトトランジスタ４およびスイッ
チ用ダイオード５が構成されている。
層上からレーザ光をスキャニングして再結晶させた、い
わゆるSOI（Silicon On Insulator）構造の単結晶シリ
コン層が形成され、この単結晶シリコン層に、Ｎ型領域
15およびＰ型領域16が積層構造に形成されて複数個のフ
ォトダイオード２、フォトトランジスタ４およびスイッ
チ用ダイオード５が構成されている。
第２図中、右端のフォトダイオード２は、そのＰ型領域
16が、例えばAl−Si（アルミニウムシリサイド）から成
る配置電極17を介して、一方に隣接するフォトダイオー
ド２のＮ型領域15に接続され、またそのＰ型領域16が配
置電極17を介して、左方に隣接するフォトダイオード２
のＮ型領域15に接続されている。このようにして、複数
個のフォトダイオード２が直列に接続されている。
16が、例えばAl−Si（アルミニウムシリサイド）から成
る配置電極17を介して、一方に隣接するフォトダイオー
ド２のＮ型領域15に接続され、またそのＰ型領域16が配
置電極17を介して、左方に隣接するフォトダイオード２
のＮ型領域15に接続されている。このようにして、複数
個のフォトダイオード２が直列に接続されている。
そして、アレイ端に位置するフォトダイオード２、すな
わち第２図において左端のフォトダイオード２のＰ型領
域16は、配置電極17を介して、隣接するNPNフォトトラ
ンジスタ４のエミッタ領域としてのＮ型領域15に接続さ
れるとともに、電力用MOSFET1のゲートに接続されてい
る。また、NPNフォトトランジスタ４のコレクタ領域と
してのＮ型領域15は、配置電極17を介して、隣接するス
イッチ用ダイオード５のＮ型領域15に接続されている。
更に、スイッチ用ダイオード５のＰ型領域16は、配置電
極17を介して、電力用MOSFET1のドレインれに接続され
ている。
わち第２図において左端のフォトダイオード２のＰ型領
域16は、配置電極17を介して、隣接するNPNフォトトラ
ンジスタ４のエミッタ領域としてのＮ型領域15に接続さ
れるとともに、電力用MOSFET1のゲートに接続されてい
る。また、NPNフォトトランジスタ４のコレクタ領域と
してのＮ型領域15は、配置電極17を介して、隣接するス
イッチ用ダイオード５のＮ型領域15に接続されている。
更に、スイッチ用ダイオード５のＰ型領域16は、配置電
極17を介して、電力用MOSFET1のドレインれに接続され
ている。
さらにまた、図示はしないが、放電用抵抗３もこの単結
晶シリコン層に形成され、その両端が電力用MOSFET1の
ゲートおよびソースにそれぞれ接続されている。
晶シリコン層に形成され、その両端が電力用MOSFET1の
ゲートおよびソースにそれぞれ接続されている。
なおここで、アレイ状に配置された複数個のフォトダイ
オード２およびフォトトランジスタ４には絶縁層13が設
けられているだけで、照射された光がフォトダイオード
２およびフォトトランジスタ４のそれぞれのPN接合部お
よびベース領域に達するようになっているが、スイッチ
用ダイオード５上には絶縁層13を介して配置電極17がス
イッチ用ダイオード５を覆うように形成されており、照
射された光を遮断してスイッチ用ダイオード５のPN接合
部に光電流が発生しないようになっている。
オード２およびフォトトランジスタ４には絶縁層13が設
けられているだけで、照射された光がフォトダイオード
２およびフォトトランジスタ４のそれぞれのPN接合部お
よびベース領域に達するようになっているが、スイッチ
用ダイオード５上には絶縁層13を介して配置電極17がス
イッチ用ダイオード５を覆うように形成されており、照
射された光を遮断してスイッチ用ダイオード５のPN接合
部に光電流が発生しないようになっている。
次に、本実施例の動作を説明する。
いま、光スイッチング素子４の（＋）端子1aを12Vの電
源電圧に接続し、（−）端子1bを負荷を介して設置電圧
に接続する場合を考える。
源電圧に接続し、（−）端子1bを負荷を介して設置電圧
に接続する場合を考える。
入力端子7aに制御信号が入力されていない場合、LED7は
発光せず複数個のフォトダイオード２およびフォトトラ
ンジスタ４に光が照射されないから、電力用MOSFET1の
ゲートおよびソース電位はそれぞれ“0"となり、電力用
MOSFET1はオフ状態である。
発光せず複数個のフォトダイオード２およびフォトトラ
ンジスタ４に光が照射されないから、電力用MOSFET1の
ゲートおよびソース電位はそれぞれ“0"となり、電力用
MOSFET1はオフ状態である。
次いで、入力端子7aに制御信号が印加されるとLED7が発
光し、この光が複数個のフォトダイオード２およびフォ
トトランジスタ４に照射され、フォトダイオード２に光
起電力が生じ、電力用MOSFET1のゲート容量を充電し始
める。たとえば、いま10個のフォトダイオード２が直列
に接続され、各フォトダイオード２に0.5V程度の起電力
が生じるとすると、電力用MOSFET1のゲートとソースと
の間に5V程度の電圧が印加されるようになる。
光し、この光が複数個のフォトダイオード２およびフォ
トトランジスタ４に照射され、フォトダイオード２に光
起電力が生じ、電力用MOSFET1のゲート容量を充電し始
める。たとえば、いま10個のフォトダイオード２が直列
に接続され、各フォトダイオード２に0.5V程度の起電力
が生じるとすると、電力用MOSFET1のゲートとソースと
の間に5V程度の電圧が印加されるようになる。
同時に、フォトトランジスタ４は、そのエミッタ−コレ
クタ間が逆バイアス状態にあるため、照射される光量、
量子変換効率、および電流増幅率hFEによって決まる電
流値の定電流源となり、電力用MOSFET1のゲート容量を
急速に充電する。
クタ間が逆バイアス状態にあるため、照射される光量、
量子変換効率、および電流増幅率hFEによって決まる電
流値の定電流源となり、電力用MOSFET1のゲート容量を
急速に充電する。
こうして充電されたゲート電圧が閾値電圧を越えると、
電力用MOSFET1はオン状態となる。このとき、ゲート容
量は定電流源として機能するフォトトランジスタ４を介
して急速に充電され直ちに閾値電圧に達するから、電力
用MOSFET1のオン時の応答性は良い。電力用MOSFET1がオ
ンするとソース電流が流れ、ソース電位は電源電圧12V
に接近し、ゲート・ソース間電圧が減少し、電力用MOSF
ETのオン抵抗が上昇する。しかし、フォトダイオード２
の光起電力によりゲート容量が徐々に充電されると、ゲ
ート・ソース間電圧は（ソース電圧＋閾値電圧）で一定
となり、電力用MOSFET1のオン抵抗が減少し、継続して
電力用MOSFET1を確実にオンできる。この動作に際し
て、ゲート電圧がドレイン電圧よりも閾値分だけ高くな
るが、ダイオード５が存在するため、ゲート側からドレ
イン側へ電流が流れることがなく、ゲート・ソース間の
電圧低下によりMOSFET1がオフしてしまうことが防止さ
れる。
電力用MOSFET1はオン状態となる。このとき、ゲート容
量は定電流源として機能するフォトトランジスタ４を介
して急速に充電され直ちに閾値電圧に達するから、電力
用MOSFET1のオン時の応答性は良い。電力用MOSFET1がオ
ンするとソース電流が流れ、ソース電位は電源電圧12V
に接近し、ゲート・ソース間電圧が減少し、電力用MOSF
ETのオン抵抗が上昇する。しかし、フォトダイオード２
の光起電力によりゲート容量が徐々に充電されると、ゲ
ート・ソース間電圧は（ソース電圧＋閾値電圧）で一定
となり、電力用MOSFET1のオン抵抗が減少し、継続して
電力用MOSFET1を確実にオンできる。この動作に際し
て、ゲート電圧がドレイン電圧よりも閾値分だけ高くな
るが、ダイオード５が存在するため、ゲート側からドレ
イン側へ電流が流れることがなく、ゲート・ソース間の
電圧低下によりMOSFET1がオフしてしまうことが防止さ
れる。
このように、電力用MOSFET1のオン時は、フォトトラン
ジスタ４を通して供給される電流によってゲート容量が
急速に充電され、その応答性を向上できる。このため、
フォトダイオード２と並列接続される放電抵抗３の抵抗
値を小さくでき、これにより、電力用MOSFET1のオフ時
の応答性も向上できる。
ジスタ４を通して供給される電流によってゲート容量が
急速に充電され、その応答性を向上できる。このため、
フォトダイオード２と並列接続される放電抵抗３の抵抗
値を小さくでき、これにより、電力用MOSFET1のオフ時
の応答性も向上できる。
すなわち、電力用MOSFET1のオン時の応答性をフォトト
ランジスタ４からの充電電流で確保するとともに、電力
用MOSFET1のオンに伴うオン抵抗の上昇をフォトダイオ
ード２の光起電力によるゲート容量の充電で抑制する構
成とすることにより、放電用抵抗３の抵抗値を小さくで
き、電力用MOSFT1のオフ時の応答性も向上できる。
ランジスタ４からの充電電流で確保するとともに、電力
用MOSFET1のオンに伴うオン抵抗の上昇をフォトダイオ
ード２の光起電力によるゲート容量の充電で抑制する構
成とすることにより、放電用抵抗３の抵抗値を小さくで
き、電力用MOSFT1のオフ時の応答性も向上できる。
第３図および第４図により本発明に係る光スイッチング
装置の他の実施例を説明する。なお、第１図および第２
図と同様の箇所には同一の符号を付して、相異点を中心
に説明する。
装置の他の実施例を説明する。なお、第１図および第２
図と同様の箇所には同一の符号を付して、相異点を中心
に説明する。
この実施例は、フォトトランジスタ４に代えてフォトダ
イオード40を用いたものである。すなわち、MOSFET1の
ゲートとドレイン間にその方向を順方向としてフォトダ
イオード40が逆バイアスされるように接続されている。
その他は第１図および第２図と同様である。
イオード40を用いたものである。すなわち、MOSFET1の
ゲートとドレイン間にその方向を順方向としてフォトダ
イオード40が逆バイアスされるように接続されている。
その他は第１図および第２図と同様である。
このような構成の光スイッチング装置においても、光が
複数個のフォトダイオード２および１つのフォトダイオ
ード40に照射されると、両フォトダイオード2,40に光起
電力が発生する。上述のフォトダイオード４と同様に、
フォトダイオード40は、光量と量子変換効率で決まる電
流値の定電流源として機能するから、フォトダイオード
40からの電流によってゲート容量が急速に充電され、電
力用MOSFETのオン時の応答性が向上する。MOSFET1のタ
ーンオンにともないソース電圧が上昇すると、上述した
とおりフオトダイオード２の光起電力によりゲート電圧
も上昇し、MOSFET1のターンオンが維持される。この場
合も、ゲート電圧がドレイン電圧にクランプされるのが
ダイオード５により防止され、MOSFET1のターンオンを
確実に維持できる。
複数個のフォトダイオード２および１つのフォトダイオ
ード40に照射されると、両フォトダイオード2,40に光起
電力が発生する。上述のフォトダイオード４と同様に、
フォトダイオード40は、光量と量子変換効率で決まる電
流値の定電流源として機能するから、フォトダイオード
40からの電流によってゲート容量が急速に充電され、電
力用MOSFETのオン時の応答性が向上する。MOSFET1のタ
ーンオンにともないソース電圧が上昇すると、上述した
とおりフオトダイオード２の光起電力によりゲート電圧
も上昇し、MOSFET1のターンオンが維持される。この場
合も、ゲート電圧がドレイン電圧にクランプされるのが
ダイオード５により防止され、MOSFET1のターンオンを
確実に維持できる。
なお、上記各実施例においては、電力用MOSFET1上に絶
縁層13を介してSOI構造の単結晶シリコン層を形成し、
この単結晶シリコン層にフォトダイオード２、放電用抵
抗３、フォトダイオード４あるいはフォトダイオード40
を形成しているが、この単結晶シリコン層の代わりに例
えば多結晶シリコン層またはアモルファスシリコン層に
これらの各素子を形成してもよい。また、電力用MOSFET
1と同一半導体基板上でかつ電力用MOSFET1とは分離され
た半導体基板領域に、これらの素子を形成してもよい。
縁層13を介してSOI構造の単結晶シリコン層を形成し、
この単結晶シリコン層にフォトダイオード２、放電用抵
抗３、フォトダイオード４あるいはフォトダイオード40
を形成しているが、この単結晶シリコン層の代わりに例
えば多結晶シリコン層またはアモルファスシリコン層に
これらの各素子を形成してもよい。また、電力用MOSFET
1と同一半導体基板上でかつ電力用MOSFET1とは分離され
た半導体基板領域に、これらの素子を形成してもよい。
さらに、ｎチャネル縦型MOSFETについて説明したが、ｐ
チャネル縦型MOSFETにも本発明を適用できる他、縦型MO
SFETに限らずその他の型式のMOSFETにも適用できる。
チャネル縦型MOSFETにも本発明を適用できる他、縦型MO
SFETに限らずその他の型式のMOSFETにも適用できる。
G.発明の効果 本発明によれば、MOSFETのゲートとソース間に光起電力
素子を設置するとともに、ゲートとドレイン間に光駆動
電流供給素子を設置し、この光駆動電流供給素子とドレ
インとの間にゲートからドレインへの電流の流れを防止
したダイオードを設けたので、光駆動電流供給素子を通
した電流によりMOSFETのゲート容量が急速に充電された
オン時の応答性が確保されると共に、一方で光起電力素
子の光起電力によってもゲート容量が充電されので、MO
SFETのオン後にゲート電圧は閾値分だけソース電圧より
も高い値で一定となり、オン抵抗を減少した状態で確実
にMOSFETを駆動できる。また、放電用抵抗の抵抗値を小
さくでき、これにより、MOSFET1のオフ時の応答性も向
上できる。さらに、光駆動電流供給素子とドレインとの
間に介装したダイオードにより、ゲート電圧がドレイン
電圧にクランプされるのが防止され、電力用MOSFETのオ
ンを確実に維持し得る。
素子を設置するとともに、ゲートとドレイン間に光駆動
電流供給素子を設置し、この光駆動電流供給素子とドレ
インとの間にゲートからドレインへの電流の流れを防止
したダイオードを設けたので、光駆動電流供給素子を通
した電流によりMOSFETのゲート容量が急速に充電された
オン時の応答性が確保されると共に、一方で光起電力素
子の光起電力によってもゲート容量が充電されので、MO
SFETのオン後にゲート電圧は閾値分だけソース電圧より
も高い値で一定となり、オン抵抗を減少した状態で確実
にMOSFETを駆動できる。また、放電用抵抗の抵抗値を小
さくでき、これにより、MOSFET1のオフ時の応答性も向
上できる。さらに、光駆動電流供給素子とドレインとの
間に介装したダイオードにより、ゲート電圧がドレイン
電圧にクランプされるのが防止され、電力用MOSFETのオ
ンを確実に維持し得る。
【図面の簡単な説明】 第１図および第２図は本発明に係る光スイッチング装置
の一実施例を説明するもので、第１図が光スイッチング
装置の等価回路図、第２図がその概略構成を示す断面図
である。 第３図および第４図は本発明に係る光スイッチング装置
の他の実施例を説明するもので、第３図が光スイッチン
グ装置の等価回路図、第４図がその概略構成を示す断面
図である。 第５図〜第８図は従来例を説明するもので、第５図が従
来の光スイッチング装置の等価回路図、第６図か同一の
半導体基板上に光スイッチング装置を作製した場合の平
面図、第７図がそのフォトダイオードの断面図、第８図
がMOSFETの断面図である。 1:MOSFET、2:フォトダイオード 3:放電抵抗、4:フォトダイオード 5:ダイオード、6:光スイッチング素子 40:フォトダイオード
の一実施例を説明するもので、第１図が光スイッチング
装置の等価回路図、第２図がその概略構成を示す断面図
である。 第３図および第４図は本発明に係る光スイッチング装置
の他の実施例を説明するもので、第３図が光スイッチン
グ装置の等価回路図、第４図がその概略構成を示す断面
図である。 第５図〜第８図は従来例を説明するもので、第５図が従
来の光スイッチング装置の等価回路図、第６図か同一の
半導体基板上に光スイッチング装置を作製した場合の平
面図、第７図がそのフォトダイオードの断面図、第８図
がMOSFETの断面図である。 1:MOSFET、2:フォトダイオード 3:放電抵抗、4:フォトダイオード 5:ダイオード、6:光スイッチング素子 40:フォトダイオード
Claims (1)
- 【請求項１】電力用MOSFETと、 該電力用MOSFETのゲートとソース間に接続され、光が照
射されると光起電力を発生し、前記MOSFETのゲート容量
を充電する光起電力素子と、 該光起電力素子と並列に前記ゲートとソース間に介装さ
れた放電用抵抗と、 前記MOSFETのゲートとドレイン間に接続され、前記光起
電力素子とともに光が照射されると前記ゲート容量を充
電する電流を供給する光駆動電流供給素子と、 該光駆動電流供給素子と前記MOSFETのドレインとの間に
ドレインからゲート方向を順方向として接続されたダイ
オードとを具備することを特徴とする光スイッチング装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15737888A JPH0758803B2 (ja) | 1988-06-24 | 1988-06-24 | 光スイッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15737888A JPH0758803B2 (ja) | 1988-06-24 | 1988-06-24 | 光スイッチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH027478A JPH027478A (ja) | 1990-01-11 |
| JPH0758803B2 true JPH0758803B2 (ja) | 1995-06-21 |
Family
ID=15648346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15737888A Expired - Lifetime JPH0758803B2 (ja) | 1988-06-24 | 1988-06-24 | 光スイッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758803B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0350284B1 (en) * | 1988-07-04 | 1995-09-13 | Sharp Kabushiki Kaisha | An optically driven semiconductor device |
| JP3578533B2 (ja) * | 1995-11-13 | 2004-10-20 | 株式会社リコー | 画像表示制御装置 |
| JP2013140914A (ja) | 2012-01-06 | 2013-07-18 | Toshiba Corp | 固体撮像素子 |
-
1988
- 1988-06-24 JP JP15737888A patent/JPH0758803B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH027478A (ja) | 1990-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5910738A (en) | Driving circuit for driving a semiconductor device at high speed and method of operating the same | |
| US5013926A (en) | Photocoupler apparatus capable of shortening switching time of output contact | |
| US4216487A (en) | Bidirectional light-activated thyristor having substrate optical isolation | |
| EP0226395B1 (en) | Solid state relay having a thyristor discharge circuit | |
| US8294078B2 (en) | Optically-triggered multi-stage power system and devices | |
| US4916323A (en) | Optical control circuit and a semiconductor device for realizing same | |
| JPH02150076A (ja) | 半導体装置 | |
| US6806482B2 (en) | Photovoltaic solid state relay | |
| EP0094972B1 (en) | Photocoupler | |
| EP0910169B1 (en) | FET device for use in solid-state relay | |
| JPH0758803B2 (ja) | 光スイッチング装置 | |
| JP2009117528A (ja) | 光半導体リレー装置 | |
| US5304819A (en) | Light-activated semiconductor device having light-emitting elements, light-receiving elements and output elements | |
| JP3837372B2 (ja) | 半導体リレー | |
| JP2859649B2 (ja) | 発光・受光モジュール | |
| JPS623987B2 (ja) | ||
| US6259308B1 (en) | Optical coupling semiconductor switching circuit | |
| JP2740435B2 (ja) | 固体リレー | |
| JP2973679B2 (ja) | 半導体リレー | |
| JPS61113280A (ja) | 光点弧サイリスタならびにそのスイツチング方法 | |
| JP3395168B2 (ja) | 半導体リレー回路 | |
| JP3151488B2 (ja) | スイッチング装置 | |
| JPH05243949A (ja) | ソリッドステートリレー | |
| JP3571842B2 (ja) | 半導体装置の駆動方法及び半導体装置 | |
| JPH05335616A (ja) | 高速応答フォトカプラ |