JPH027478A - 光スイッチング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、光スイッチング装置に係り、特に電力用ＭＯ
ＳＦＥＴを用いた光スイッチング装置に関する。

Ｂ、従来の技術 従来の光スイッチング装置を第５図〜第８図に基づいて
説明する。

第５図は、従来の光スイッチング装置および入力用発光
部を示す等価回路図であり、電力用ＭＯＳＦＥＴＩのゲ
ートとソースとの間には、光起電力素子として例えば直
列に接続された複数個のフォトダイオード２が設けられ
ている。またこれらアレイ状のフォトダイオード２と並
列に、放電用抵抗３が接続されている。そしてこれらの
電力用ＭＯＳＦＥＴＩ、複数個のフォトダイオード２、
および放電用抵抗３により光スイッチング素子８が構成
されている。通常、ＭＯＳＦＥＴＩのドレインに電源が
接続され、ソースが負荷を介して接地される。

また、入力用発光部には発光素子として例えばＬ　Ｅ　
Ｄ　（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）　
７が制御入力端子７ａ、７ｂ間に設けられており、この
ＬＥＤ７の発する光がフォトダイオード２を照射するよ
うに設置されている。すなわちフォトダイオード２とＬ
ＥＤ７とは、光学的に結合されている。

半導体基板上に形成された光スイッチング装置の平面図
である第６図に示すように、電力用ＭＯＳＦＥＴＩとフ
ォトダイオード２とが、半導体基板上にマトリックス状
に交互に配置される。フォトダイオード２は配置電極１
７によって直列に接続され、電力用ＭＯＳＦＥＴＩのセ
ルは並列に接続されている。このマトリックス状の配置
は二次元的に繰り返されているが、この図においてはそ
の一部のみを示し、電力用ＭＯＳＦＥＴＩの接続配線層
および放電用抵抗３はチップ周辺部に形成されているた
めに、この図では省略している。

また、半導体基板上に形成された光スイッチング素子４
のフォトダイオード部の断面を示す第７図（第５図のＡ
−Ａ’線断面図）において、Ｎ９型シリコン基板１１上
には、電力用ＭＯＳＦＥＴ１のドレイン領域となるＮ−
型エピタキシャル層１２が形成され、このＮ−型エピタ
キシャル層１２上には絶縁層１３が、この絶縁層１３中
には、電力用ＭＯＳＦＥＴＩのゲート電極となる多結晶
シリコン層１４がそれぞれ形成されている。

さらに絶縁層１３中には、複数個のフォトダイオード２
がアレイ状に形成されている。すなわち単結晶シリコン
層にＮ型領域１５およびＰ型頭域１６が積層構造に形成
され、フォトダイオード２を構成している。そして、左
端のフォトダイオード２のＮ型領域１５は配置電極１７
を介して右方に隣接するフォトダイオード２のＰ型頭域
１６に接続され、またそのＰ要領域１６上のＮ型領域１
５は配置電極１７を介してさらに右方に隣接するフォト
ダイオード２のＰ型頭域１６に接続され、複数個のフォ
トダイオード２が直列に接続されている。

なお、アレイ状に配置された複数個のフォトダイオード
２上には絶縁層１３が設けられているだけで、照射され
た光がフォトダイオード２のＰＮ接合部に達するように
なっている。

さらにまた１Ｍ０８ＦＥＴの断面図である第８図（第５
図のＢ−Ｂ’線断面図）に示すように、ゲート電極とし
ての多結晶シリコン層１４をマスクとする二重拡散によ
って、Ｎ−型エピタキシャル層１２表面にＰウェル領域
１８が、このＰウェル領域１８表面にＮ９不純物領域１
９がそれぞれ形成され、このＮ１不純物領域１９は電力
用ＭＯＳＦＥＴＩのソース領域となっている。

そしてドレイン領域としてのＮ−型エピタキシャル暦１
２とソース領域としてのＮ３不純物領域１９とに挟まれ
たＰウェル領域１８表面に、チャネルが形成されている
。すなわち、この電力用ＭＯＳＦＥＴＩは縦型のＭＯＳ
ＦＥＴである。

このような光スイッチング装置は次のように動作する。

ＬＥＤ７が消灯していてフォトダイオード２が光を受光
していないときは、電力用ＭＯＳＦＥＴ１はオフ状態で
ある。そしてフォトダイオード２がＬＥＤ７の発する光
を受光すると、フォトダイオード２に光起電力が生じ、
電力用ＭＯＳＦＥＴ１のゲート容量を充電し始める。こ
うして充電されたゲート電圧が閾値電圧を越えると、電
力用ＭＯＳＦＥＴＩがオン状態となる。すなわち固体素
子により機械式リレー機能を実現することができる。

なお、上記内容について°は、 “ＳＯＩ　　Ｐｈｏｔｏｄｉｏｄｅ　　Ａｒｒａｙ　　
５ｔａｃｋｅｄ　　Ｏｎ　　ＶＭＯ３ＦｏｒＯｐｔｉｃ
ａｌ　Ｓｗｉｔｃｈｉｎｇ”　ＩＥＤＭ８７．　　ｐｐ
、４６０−４６３に詳しく述べられている。

Ｃ１発明が解決しようとする問題点 しかしながら、このような従来の光スイッチング装置に
おいては、フォトダイオード２に生じる起電力だけで電
力用ＭＯＳＦＥＴＩのゲートルソース間の入力容量を充
電する構成となっているため、この充電がフォトダイオ
ード２の出力抵抗と電力用ＭＯＳＦＥＴＩの入力容量と
で決まる時定数に依存して行なわれ、ＭＯＳＦＥＴＩの
オン時の応答速度が遅いという問題があった。

さらに、ＭＯＳＦＥＴＩのオフ時の応答性を向上するた
めには放電用抵抗３の抵抗値を小さくする必要があるが
、この抵抗値を小さくすると、逆にＭＯＳＦＥＴＩのオ
ン時の応答性が悪くなり、したがって、第５図に示す従
来装置では、オン時オフ時ともに満足する切換応答性が
得られないという問題がある。

本発明は、このような従来の問題点に着目してなされた
もので、電力用ＭＯＳＦＥＴのオン時およびオフ時の切
換応答性を向上させるようにした光スイッチング装置を
提供することにある。

Ｄ０問題点を解決するための手段 一実施例を示す第１図により本発明を説明すると、本発
明に係る光スイッチング装置は、電力用ＭＯＳＦＥＴＩ
と、該電力用ＭＯＳＦＥＴＩ（７）ゲートとソース間に
接続され、光が照射されると光起電力を発生し、電力用
ＭＯＳＦＥＴＩのゲート容量を充電する光起電力素子２
と、該光起電力素子２と並列に電力用ＭＯＳＦＥＴＩの
ゲートとソース間に介装された放電用抵抗３と、ＭＯＳ
ＦＥＴＩのゲートとドレイン間に接続され、光起電力素
子２とともに光が照射されると電力用ＭＯＳＦＥＴＩの
ゲート容量を充電する電流を供給する光駆動電流供給素
子４と、この光駆動電流供給素子４とＭＯＳＦＥＴＩの
ドレインとの間にドレインからゲート方向を順方向とし
て接続されたダイオード５とを具備することにより、上
述の問題点を解決する。

８６作用 光起電力素子２および光駆動電流供給素子４に光が照射
されると、光起電力素子２は光起電力を発生し、光駆動
電流供給素子４は電流供給素子として機能する。このた
め、光駆動電流供給素子４からの電流によりＭＯＳＦＥ
ＴＩのゲート容量が急速に充電され、ゲート・ソース間
電圧が所定の閾値を越えるとＭＯＳＦＥＴＩがターンオ
ンする。

すなわち、光起電力素子２だけで充電する場合に比べて
オン時の応答性が向上する。ＭＯＳＦＥＴＩのオンに伴
いソース電位が上昇するが、光起電力素子２もゲート容
量を充電する７！１１ら、ゲート電圧も上昇する。この
とき、光駆動電流供給素子４とＭＯＳＦＥＴＩのドレイ
ンとの間にダイオード５が介装されているため、ゲート
電圧がドレイン電圧にクランプされることがなく、ゲー
ト電圧がソース電圧に対して閾値分だけ高い値で一定し
、ＭＯＳＦＥＴＩのターンオンが確実に維持される。

また、以上の構成によりＭＯＳＦＥＴＩのオン時の応答
性が向上されるから、放電用抵抗３の抵抗値を小さくで
き、これにより、ＭＯＳＦＥＴＩのオフ時の応答性も向
上できる。

なお、本発明の詳細な説明する上記り項およびＥ項では
、本発明を分かり易くするために実施例の図を用いたが
、これにより本発明が実施例に限定されるものではない
。

Ｆ、実施例 本発明に係る光スイッチング装置の一実施例を第１図お
よび第２図を用いて説明する。

第１図は本実施例による光スイッチング装置および入力
用発光部を示す等価回路図である。この第１図において
、電力用ＭＯＳＦＥＴＩのドレインが出力用（＋）端子
１ａに、ソースが出力用（−）端子１ｂにそれぞれ接続
されている。この電力用ＭＯＳＦＥＴＩのゲートとソー
スとの間には、光起電力素子として例えば直列に接続さ
れた複数個のフォトダイオード２が設けられている。

そしてこれらアレイ状のフォトダイオード２と並列に放
電用抵抗３が接続されている。

また、電力用ＭＯＳＦＥＴＩのゲートとドレインとの間
には、フォトトランジスタ４およびスイッチ用ダイオー
ド５が直列に接続されている。すなわち、このフォトト
ランジスタ４はそのエミッタが電力用ＭＯＳＦＥＴＩの
ゲートに、そのコレクタがスイッチ用ダイオード５を介
して電力用ＭＯＳＦＥＴＩのドレインにそれぞれ接続さ
れ、エミッターコレクタ間がバイアスされるようになっ
ている。また、スイッチ用ダイオード５は、電力用ＭＯ
ＳＦＥＴＩがオンしてゲート電圧が電源電圧（ドレイン
電圧）よりも閾値分だけ高くなろうとするときに、ゲー
ト電圧が電源電圧にクランプされて電力用ＭＯＳＦＥＴ
Ｉがオフするのを防止するために設けられている。なお
、このスイッチ用ダイオード５はその表面が遮光膜で覆
われ、照射される光を遮断するようになっている。

通常、ＭＯＳＦＥＴのドレイン側の端子１ａに電源電圧
が、ソース側の端子１ｂに負荷が接続され、いわゆるソ
ースフォロアとして用いられる。

このようにして電力用ＭＯＳＦＥＴＩ、複数個のフォト
ダイオード２、放電用抵抗３、フォトトランジスタ４お
よびスイッチ用ダイオード５により光スイッチング素子
６が構成される。

さらに、上述と同様に入力用発光部としてＬＥＤ７が入
力端子７ａ、７ｂ間に設けられている。

ＬＥＤ７の光がフォトダイオード２とフォトトランジス
タ４に照射されるように、ＬＥＤ７はフォトダイオード
２およびフォトトランジスタ４に対して位置決めされて
いる。すなわち、ＬＥＤ７とフォトダイオード２および
フォトトランジスタ４とが光学的に結合されている。

第２図はこのような光スイッチング装置の概略構造を示
す断面図である。なお、電力用ＭＯＳＦＥＴＩの接続配
線層および放電用抵抗３はチップ周辺部に形成されてい
るため、この図では省略している。

第２図において、Ｎ９型シリコン基板１１上には、電力
用ＭＯＳＦＥＴＩのドレイン領域となるＮ−型エピタキ
シャル層１２が形成され、このＮ−型エピタキシャル層
１２上には絶縁層１３が、この絶縁層１３中には、電力
用ＭＯＳＦＥＴ１のゲート電極となる多結晶シリコン層
１４がそれぞれ形成されている。

そして、ゲート電極としての多結晶シリコン層１４をマ
スクとする二重拡散によって、Ｎ−型エピタキシャル層
１２表面にＰウェル領域１８が、このＰウェル領域１８
表面にＮ０不純物領域１９がそれぞれ形成され、このＮ
０不純物領域１９は電力用ＭＯＳＦＥＴＩのソース領域
となっている。そしてドレイン領域としてのＮ−エピタ
キシャル層１２とソース領域としてのＮ＋不純物領域１
９とに挟まれたＰウェル領域１８表面に、チャネルが形
成されている。すなわち、こ、の電力用ＭＯＳＦＥＴＩ
は縦型のＭＯＳＦＥＴである。そして、このソース領域
としてのＮ０不純物領域１９が電極１７を介して後述す
るフォトダイオード２のＮ型領域１５に接続されている
。

さらに絶縁層１３上には１例えば堆積した多結晶シリコ
ン層上からレーザ光をスキャニングして再結晶させた。

いわゆるＳ○Ｉ　（Ｓｉｌｉｃｏｎ　０ｎＩｎｓｕｌａ
ｔｏｒ）構造の単結晶シリコン層が形成され、この単結
晶シリコン層に、Ｎ型領域１５およびＰ要領域１６が積
層構造に形成されて複数個のフォトダイオード２、フォ
トトランジスタ４およびスイッチ用ダイオード５が構成
されている。

第２図中、右端のフォトダイオード２は、そのＰ要領域
１６が１例えばＡＱ−８ｉ（アルミニウムシリサイド）
から成る配置電極１７を介して、一方に隣接するフォト
ダイオード２のＮ型領域１５に接続され、またそのＰ要
領域１６が配置電極１７を介して、左方に隣接するフォ
トダイオード２のＮ型領域１５に接続されている。この
ようにして、複数個のフォトダイオード２が直列に接続
されている。

そして、アレイ端に位置するフォトダイオード２、すな
わち第２図において左端のフォトダイオード２のＰ要領
域１６は、配置電極１７を介して、隣接するＮＰＮフォ
トトランジスタ４のエミッタ領域としてのＮ型領域１５
に接続されるとともに、電力用ＭＯＳＦＥＴＩのゲート
に接続されている。

また、ＮＰＮフォトトランジスタ４のコレクタ領域とし
てのＮ型領域１５は、配置電極１７を介して、隣接する
スイッチ用ダイオード５のＮ型領域１５に接続されてい
る。更に、スイッチ用ダイオード５のＰ要領域１６は、
配置電極１７を介して、電力用ＭＯＳＦＥＴＩのドレイ
ンれに接続されている。

さらにまた、図示はしないが、放電用抵抗３もこの単結
晶シリコン層に形成され、その両端が電力用ＭＯＳＦＥ
ＴＩのゲートおよびソースにそれぞれ接続されている。

なおここで、アレイ状に配置された複数個のフォトダイ
オード２およびフォトトランジスタ４には絶縁層１３が
設けられているだけで、照射された光がフォトダイオー
ド２およびフォトトランジスタ４のそれぞれのＰＮ接合
部およびベース領域に達するようになっているが、スイ
ッチ用ダイオードＳ上には絶縁層１３を介して配置電極
１７がスイッチ用ダイオード５を覆うように形成されて
おり、照射された光を遮断してスイッチ用ダイオード５
のＰＮ接合部に光電流が発生しないようになっている。

次に、本実施例の動作を説明する。

いま、光スイッチング素子４の（＋）端子１ａを１２Ｖ
の電源電圧に接続し、（−）端子１ｂを負荷を介して接
地電圧に接続する場合を考える。

入力端子７ａに制御信号が入力されていない場合、ＬＥ
Ｄ７は発光せず複数個のフォトダイオード２およびフォ
トトランジスタ４に光が照射されないから、電力用ＭＯ
ＳＦＥＴＩのゲートおよびソース電位はそれぞれ“０”
となり、電力用ＭＯＳＦＥＴＩはオフ状態である。

次いで、入力端子７ａに制御信号が印加されるとＬＥＤ
７が発光し、この光が複数個のフォトダイオード２およ
びフォトトランジスタ４に照射され、フォトダイオード
２に光起電力が生じ、電力用ＭＯＳＦＥＴＩのゲート容
量を充電し始める。たとえば、いま１０個のフォトダイ
オード２が直列に接続され、各フォトダイオード２に０
．５ｖ程度の起電力が生じるとすると、電力用ＭＯＳＦ
ＥＴＩのゲートとソースとの間に５ｖ程度の電圧が印加
されるようになる。

同時に、フォトトランジスタ４は、そのエミッターコレ
クタ間が逆バイアス状態にあるため、照射される光量、
量子変換効率、および電流増幅率ｈＰＥによって決まる
電流値の定電流源となり、電力用ＭＯＳＦＥＴＩのゲー
ト容量を急速に充電する。

こうして充電されたゲート電圧が閾値電圧を越えると、
電力用ＭＯＳＦＥＴＩはオン状態となる。

このとき、ゲート容量は定電流源として機能するフォト
トランジスタ４を介して急速に充電され直ちに閾値電圧
に達するから、電力用ＭＯＳＦＥＴ１のオン時の応答性
は良い。電力用ＭＯＳＦＥＴ１がオンするとソース電流
が流れ、ソース電位は電源電圧１２Ｖに接近し、ゲート
・ソース間電圧が減少し、電力用ＭＯＳＦＥＴのオン抵
抗が上昇する６しかし、フォトダイオード２の光起電力
によりゲート容量が徐々に充電されると、ゲート・ソー
ス間電圧は（ソース電圧十閾値電圧）で一定となり、電
力用ＭＯＳＦＥＴＩのオン抵抗が減少し、継続して電力
用ＭＯＳＦＥＴＩを確実にオンできる。この動作に際し
て、ゲート電圧がドレイン電圧よりも閾値分だけ高くな
るが、ダイオード５が存在するため、ゲート側からドレ
イン側へ電流が流れることがなく、ゲート・ソース間の
電圧低下によりＭＯＳＦＥＴＩがオフしてしまうことが
防止される。

このように、電力用ＭＯＳＦＥＴＩのオン時は、フォト
トランジスタ４を通して供給される電流によってゲート
容量が急速に充電され、その応答性を向上できる。この
ため、フォトダイオード２と並列接続される放電抵抗３
の抵抗値を小さくでき。

これにより、電力用ＭＯＳＦＥＴＩのオフ時の応答性も
向上できる。

すなわち、電力用ＭＯＳＦＥＴＩのオン時の応答性をフ
ォトトランジスタ４からの充電電流で確保するとともに
、電力用ＭＯＳＦＥＴＩのオンに伴うオン抵抗の上昇を
フォトダイオード２の光起電力によるゲート容量の充電
で抑制する構成とすることにより、放電用抵抗３の抵抗
値を小さくでき、電力用ＭＯＳＦＥＴＩのオフ時の応答
性も向上できる。

第３図および第４図により本発明に係る光スイッチング
装置の他の実施例を説明する。なお、第１図および第２
図と同様の箇所には同一の符号を付して、相異点を中心
に説明する。

この実施例は、フォトトランジスタ４に代えてフォトダ
イオード４０を用いたものである。すなわち、ＭＯＳＦ
ＥＴＩのゲートとドレイン間にその方向を順方向として
フォトダイオード４ｏが逆バイアスされるように接続さ
れている。その他は第１図および第２図と同様である。

このような構成の光スイッチング装置においても、光が
複数個のフォトダイオード２および１つのフォトダイオ
ード４０に照射されると、両フォトダイオード２，４ｏ
に光起電力が発生する。上述のフォトダイオード４と同
様に、フォトダイオード４０は、光量と量子変換効率で
決まる電流値の定電流源として機能するから、フォトダ
イオード４０からの電流によってゲート容量が急速に充
電され、電力用ＭＯＳＦＥＴのオン時の応答性が向上す
る。ＭＯＳＦＥＴＩのターンオンにともないソース電圧
が上昇すると、上述したとおりフォトダイオード２の光
起電力によりゲート電圧も上昇し、ＭＯＳＦＥＴＩのタ
ーンオンが維持される。

この場合も、ゲート電圧がドレイン電圧にクランプされ
るのがダイオード５により防止され、ＭＯＳＦＥＴＩの
ターンオンを確実に維持できる。

なお、上記各実施例においては、電力用ＭＯＳＦＥＴＩ
上に絶縁層１３を介してＳＯＩ構造の単結晶シリコン層
を形成し、この単結晶シリコン層にフォトダイオード２
、放電用抵抗３、フォトダイオード４あるいはフォトダ
イオード４０を形成しているが、この単結晶シリコン層
の代わりに例えば多結晶シリコン層またはアモルファス
シリコン層にこれらの各素子を形成してもよい。また、
電力用ＭＯＳＦＥＴ１と同一半導体基板上でかつ電力用
ＭＯＳＦＥＴＩとは分離された半導体基板領域に、これ
らの素子を形成してもよい。

さらに、ｎチャネル縦型ＭＯＳＦＥＴについて説明した
が、ｐチャネル縦型ＭＯＳＦＥＴにも本発明を適用でき
る他、縦型ＭＯＳＦＥＴに限らずその他の型式のＭＯＳ
ＦＥＴにも適用できる。

Ｇ０発明の効果 本発明によれば、ＭＯＳＦＥＴのゲートとソース間に光
起電力素子を設置するとともに、ゲートとドレイン間に
光駆動電流供給素子を設置し、この光駆動電流供給素子
とドレインとの間にゲートからドレインへの電流の流れ
を防止したダイオードを設けたので、光駆動電流供給素
子を通した電流によりＭＯＳＦＥＴのゲート容量が急速
に充電されオン時の応答性が確保されると共に、一方で
光起電力素子の光起電力によってもゲート容量が充電さ
れので、ＭＯＳＦＥＴのオン後にゲート電圧は閾値分だ
けソース電圧よりも高い値で一定となり、オン抵抗を減
少した状態で確実にＭＯＳＦＥＴを駆動できる。また、
放電用抵抗の抵抗値を小さくでき、これにより、ＭＯＳ
ＦＥＴＩのオフ時の応答性も向上できる。さらに、光駆
動電流供給素子とドレインとの間に介装したダイオード
により、ゲート電圧がドレイン電圧にクランプされるの
が防止され、電力用ＭＯＳＦＥＴのオンを確実に維持し
得る。

【図面の簡単な説明】

第１図および第２図は本発明に係る光スイッチング装置
の一実施例を説明するもので、第１図が光スイッチング
装置の等価回路図、第２図がその概略構成を示す断面図
である。 第３図および第４図は本発明に係る光スイッチング装置
の他の実施例を説明するもので、第３図が光スイッチン
グ装置の等価回路図、第４図がその概略構成を示す断面
図である。 第５図〜第８図は従来例を説明するもので、第５図が従
来の光スイッチング装置の等価回路図、第６図が同一の
半導体基板上に光スイッチング装置を作製した場合の平
面図、第７図がそのフォトダイオードの断面図、第８図
がＭＯＳＦＥＴの断面図である。 １　：ＭＯＳＦＥＴ ３：放電抵抗 ５：ダイオード ４０：フォトダイオード ２：フォトダイオード ４：フォトダイオード ６：光スイッチング素子 特許出願人　　　　日産自動車株式会社代理人弁理士　
　　　　永　井　冬　紀第１図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 電力用ＭＯＳＦＥＴと、 該電力用ＭＯＳＦＥＴのゲートとソース間に接続され、
   光が照射されると光起電力を発生し、前記ＭＯＳＦＥＴ
   のゲート容量を充電する光起電力素子と、 該光起電力素子と並列に前記ゲートとソース間に介装さ
   れた放電用抵抗と、 前記ＭＯＳＦＥＴのゲートとドレイン間に接続され、前
   記光起電力素子とともに光が照射されると前記ゲート容
   量を充電する電流を供給する光駆動電流供給素子と、 該光駆動電流供給素子と前記ＭＯＳＦＥＴのドレインと
   の間にドレインからゲート方向を順方向として接続され
   たダイオードとを具備することを特徴とする光スイッチ
   ング装置。