JPH0758059A - オーミック電極およびその形成方法ならびに半導体装置 - Google Patents
オーミック電極およびその形成方法ならびに半導体装置Info
- Publication number
- JPH0758059A JPH0758059A JP5237122A JP23712293A JPH0758059A JP H0758059 A JPH0758059 A JP H0758059A JP 5237122 A JP5237122 A JP 5237122A JP 23712293 A JP23712293 A JP 23712293A JP H0758059 A JPH0758059 A JP H0758059A
- Authority
- JP
- Japan
- Prior art keywords
- iii
- compound semiconductor
- thin film
- ohmic electrode
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 133
- 230000015572 biosynthetic process Effects 0.000 title description 8
- 239000010409 thin film Substances 0.000 claims abstract description 146
- 150000001875 compounds Chemical class 0.000 claims abstract description 112
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 63
- 238000010438 heat treatment Methods 0.000 claims abstract description 32
- 229910006137 NiGe Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 229910052697 platinum Inorganic materials 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 16
- 229910052763 palladium Inorganic materials 0.000 claims description 16
- 229910052709 silver Inorganic materials 0.000 claims description 16
- 239000002244 precipitate Substances 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910006119 NiIn Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ＧａＡｓ系半導体などのIII-Ｖ族化合物半導
体に対する実用的に満足しうる特性を有するオーミック
電極を実現する。 【構成】 ｎ+ 型ＧａＡｓ基板１上に、このｎ+ 型Ｇａ
Ａｓ基板１より再成長したｎ++型再成長ＧａＡｓ層２お
よびα´−ＡｕＧａから成る析出物４を含むＮｉＧｅ薄
膜３が順次積層された構造を有するオーミック電極を形
成する。このオーミック電極は、ｎ+ 型ＧａＡｓ基板１
上にＮｉ薄膜、Ａｕ薄膜およびＧｅ薄膜を順次形成し、
これらの薄膜をリフトオフなどによりパターニングした
後、４００〜７５０℃の温度で数秒〜数分間熱処理を行
うことにより形成することができる。
体に対する実用的に満足しうる特性を有するオーミック
電極を実現する。 【構成】 ｎ+ 型ＧａＡｓ基板１上に、このｎ+ 型Ｇａ
Ａｓ基板１より再成長したｎ++型再成長ＧａＡｓ層２お
よびα´−ＡｕＧａから成る析出物４を含むＮｉＧｅ薄
膜３が順次積層された構造を有するオーミック電極を形
成する。このオーミック電極は、ｎ+ 型ＧａＡｓ基板１
上にＮｉ薄膜、Ａｕ薄膜およびＧｅ薄膜を順次形成し、
これらの薄膜をリフトオフなどによりパターニングした
後、４００〜７５０℃の温度で数秒〜数分間熱処理を行
うことにより形成することができる。
Description
【０００１】
【産業上の利用分野】この発明は、オーミック電極およ
びその形成方法ならびに半導体装置に関し、特に、III-
Ｖ族化合物半導体に対するオーミック電極およびその形
成方法ならびにそのオーミック電極を用いた半導体装置
に関する。
びその形成方法ならびに半導体装置に関し、特に、III-
Ｖ族化合物半導体に対するオーミック電極およびその形
成方法ならびにそのオーミック電極を用いた半導体装置
に関する。
【０００２】
【従来の技術】化合物半導体を用いたＦＥＴなどのデバ
イスの高性能化や信頼性の向上を図る上で、オーミック
電極の接触抵抗の低減や熱安定性の向上は重要な課題で
ある。しかしながら、化合物半導体、特にＧａＡｓ系半
導体などのIII-Ｖ族化合物半導体に対するオーミック電
極は、上記の要求を満足するものが得られていないのが
現状である。
イスの高性能化や信頼性の向上を図る上で、オーミック
電極の接触抵抗の低減や熱安定性の向上は重要な課題で
ある。しかしながら、化合物半導体、特にＧａＡｓ系半
導体などのIII-Ｖ族化合物半導体に対するオーミック電
極は、上記の要求を満足するものが得られていないのが
現状である。
【０００３】現在、ＧａＡｓ系半導体に対するオーミッ
ク電極として実用化または提案されているものを大きく
分けると次の３通りに分類することができる。すなわ
ち、分類１のオーミック電極は、オーミック金属として
ＧａＡｓ系半導体に対してドナー不純物となる元素を含
むものを用い、熱処理によりその元素を半導体中に拡散
させて高不純物濃度のｎ型領域を電極金属と半導体との
界面に形成し、トンネル効果などによりオーミック接触
を得るものである。分類２のオーミック電極は、オーミ
ック金属として、低エネルギー障壁の中間層を形成する
元素を含むものを用い、熱処理により電極金属と半導体
との間に低エネルギー障壁の中間層を形成し、キャリア
が流れる部分のエネルギー障壁の高さを低下させること
によりオーミック接触を得るものである。分類３のオー
ミック電極は、オーミック金属として、熱処理によりＧ
ａＡｓ系半導体と反応し、かつ半導体の再成長層を形成
する元素とＧａＡｓ系半導体に対してドナー不純物とな
る元素とを含むものを用い、熱処理により再成長層を形
成するとともにその再成長層を高不純物濃度のｎ型化
し、トンネル効果などによりオーミック接触を得るもの
である。
ク電極として実用化または提案されているものを大きく
分けると次の３通りに分類することができる。すなわ
ち、分類１のオーミック電極は、オーミック金属として
ＧａＡｓ系半導体に対してドナー不純物となる元素を含
むものを用い、熱処理によりその元素を半導体中に拡散
させて高不純物濃度のｎ型領域を電極金属と半導体との
界面に形成し、トンネル効果などによりオーミック接触
を得るものである。分類２のオーミック電極は、オーミ
ック金属として、低エネルギー障壁の中間層を形成する
元素を含むものを用い、熱処理により電極金属と半導体
との間に低エネルギー障壁の中間層を形成し、キャリア
が流れる部分のエネルギー障壁の高さを低下させること
によりオーミック接触を得るものである。分類３のオー
ミック電極は、オーミック金属として、熱処理によりＧ
ａＡｓ系半導体と反応し、かつ半導体の再成長層を形成
する元素とＧａＡｓ系半導体に対してドナー不純物とな
る元素とを含むものを用い、熱処理により再成長層を形
成するとともにその再成長層を高不純物濃度のｎ型化
し、トンネル効果などによりオーミック接触を得るもの
である。
【０００４】分類１のオーミック電極の代表的な例を図
８に示す。この例においては、図８Ａに示すように、ｎ
+ 型ＧａＡｓ基板１０１上にオーミック金属としてＡｕ
Ｇｅ／Ｎｉ薄膜１０２を形成した後、４００〜５００℃
で熱処理を行うことにより、図８Ｂに示すようにオーミ
ック電極を形成する。図８Ｂにおいて、符号１０３はｎ
++型ＧａＡｓ層、１０４はＮｉＡｓとβ−ＡｕＧａとが
混在する層を示す。
８に示す。この例においては、図８Ａに示すように、ｎ
+ 型ＧａＡｓ基板１０１上にオーミック金属としてＡｕ
Ｇｅ／Ｎｉ薄膜１０２を形成した後、４００〜５００℃
で熱処理を行うことにより、図８Ｂに示すようにオーミ
ック電極を形成する。図８Ｂにおいて、符号１０３はｎ
++型ＧａＡｓ層、１０４はＮｉＡｓとβ−ＡｕＧａとが
混在する層を示す。
【０００５】しかしながら、この図８Ｂに示すオーミッ
ク電極は、熱安定性が悪いという問題がある。すなわ
ち、この場合には、オーミック金属としてのＡｕＧｅ／
Ｎｉ薄膜１０２中に多量に含まれているＡｕ（通常用い
られるＡｕＧｅ中には８８％のＡｕが含まれている）が
４００℃以上の温度の熱処理によりｎ+ 型ＧａＡｓ基板
１０１と反応することにより層１０４中にβ−ＡｕＧａ
（六方最密（ＨＣＰ）構造で融点Ｔm ＝３７５℃）が形
成されることから、オーミック電極の接触抵抗は低下す
るが、熱安定性は劣化する。その結果、オーミック電極
形成後に行われる化学気相成長（ＣＶＤ）などの高温プ
ロセスによりデバイス特性の劣化が引き起こされる。ま
た、ｎ+ 型ＧａＡｓ基板１０１とＡｕＧｅ／Ｎｉ薄膜１
０２中のＡｕとの反応によりβ−ＡｕＧａが形成される
ことにより、オーミック電極の表面の面荒れが生じ、こ
れが後の微細加工を行う上で問題となっている。
ク電極は、熱安定性が悪いという問題がある。すなわ
ち、この場合には、オーミック金属としてのＡｕＧｅ／
Ｎｉ薄膜１０２中に多量に含まれているＡｕ（通常用い
られるＡｕＧｅ中には８８％のＡｕが含まれている）が
４００℃以上の温度の熱処理によりｎ+ 型ＧａＡｓ基板
１０１と反応することにより層１０４中にβ−ＡｕＧａ
（六方最密（ＨＣＰ）構造で融点Ｔm ＝３７５℃）が形
成されることから、オーミック電極の接触抵抗は低下す
るが、熱安定性は劣化する。その結果、オーミック電極
形成後に行われる化学気相成長（ＣＶＤ）などの高温プ
ロセスによりデバイス特性の劣化が引き起こされる。ま
た、ｎ+ 型ＧａＡｓ基板１０１とＡｕＧｅ／Ｎｉ薄膜１
０２中のＡｕとの反応によりβ−ＡｕＧａが形成される
ことにより、オーミック電極の表面の面荒れが生じ、こ
れが後の微細加工を行う上で問題となっている。
【０００６】さらに、図８Ｂに示すオーミック電極は、
ｎ++型ＧａＡｓ層１０３の薄層化やＦＥＴなどのデバイ
スの微細化に対応することができないという問題もあ
る。すなわち、ｎ++型ＧａＡｓ層１０３は熱処理時の拡
散によって形成されることにより、その深さや横方向
（基板に平行な方向）の広がりは熱処理の温度および時
間のみによって決まる。このため、このｎ++型ＧａＡｓ
層１０３の深さや横方向の広がりを制御することはでき
ない。この結果、デバイスの高性能化や微細化のために
ｎ++型ＧａＡｓ層１０３の薄層化やオーミック電極間の
距離の短縮を図ることは困難である。
ｎ++型ＧａＡｓ層１０３の薄層化やＦＥＴなどのデバイ
スの微細化に対応することができないという問題もあ
る。すなわち、ｎ++型ＧａＡｓ層１０３は熱処理時の拡
散によって形成されることにより、その深さや横方向
（基板に平行な方向）の広がりは熱処理の温度および時
間のみによって決まる。このため、このｎ++型ＧａＡｓ
層１０３の深さや横方向の広がりを制御することはでき
ない。この結果、デバイスの高性能化や微細化のために
ｎ++型ＧａＡｓ層１０３の薄層化やオーミック電極間の
距離の短縮を図ることは困難である。
【０００７】分類２および分類３のオーミック電極は、
上述の分類１の代表例によるオーミック電極の形成にお
いてＡｕＧｅ／Ｎｉ薄膜１０２を用いていることによる
問題点、すなわちオーミック電極の熱安定性や電極表面
の面荒れを改善するために提案されたものである。
上述の分類１の代表例によるオーミック電極の形成にお
いてＡｕＧｅ／Ｎｉ薄膜１０２を用いていることによる
問題点、すなわちオーミック電極の熱安定性や電極表面
の面荒れを改善するために提案されたものである。
【０００８】分類２のオーミック電極の代表的な例を図
９に示す。この例においては、図９Ａに示すように、ｎ
+ 型ＧａＡｓ基板２０１上にオーミック金属としてＮｉ
Ｉｎ薄膜２０２およびＷ薄膜２０３を順次形成した後、
９００℃程度の高温で１秒程度熱処理を行うことによ
り、図９Ｂに示すようにオーミック電極を形成する。図
９Ｂにおいて、符号２０４はＩｎＧａＡｓ（より正確に
はＩｎx Ｇａ1-x Ａｓと書かれるがこのように略記する
ものとする。以下同様。）層、２０５はＮｉ3 Ｉｎ薄膜
を示す。この場合には、熱処理によりｎ+ 型ＧａＡｓ基
板２０１とＮｉＩｎ薄膜２０２中のＩｎとの反応が起き
て低エネルギー障壁の中間層としてＩｎＧａＡｓ層２０
４が形成されることにより、エネルギー障壁の実効的な
高さが低下してオーミック接触が得られる。この図９Ｂ
に示すオーミック電極は、図８Ｂに示す分類１のオーミ
ック電極におけるβ−ＡｕＧａのような低融点の化合物
を含まないことにより、４００℃、１００時間程度の熱
処理によってもオーミック電極の接触抵抗が安定である
ことが報告されている。
９に示す。この例においては、図９Ａに示すように、ｎ
+ 型ＧａＡｓ基板２０１上にオーミック金属としてＮｉ
Ｉｎ薄膜２０２およびＷ薄膜２０３を順次形成した後、
９００℃程度の高温で１秒程度熱処理を行うことによ
り、図９Ｂに示すようにオーミック電極を形成する。図
９Ｂにおいて、符号２０４はＩｎＧａＡｓ（より正確に
はＩｎx Ｇａ1-x Ａｓと書かれるがこのように略記する
ものとする。以下同様。）層、２０５はＮｉ3 Ｉｎ薄膜
を示す。この場合には、熱処理によりｎ+ 型ＧａＡｓ基
板２０１とＮｉＩｎ薄膜２０２中のＩｎとの反応が起き
て低エネルギー障壁の中間層としてＩｎＧａＡｓ層２０
４が形成されることにより、エネルギー障壁の実効的な
高さが低下してオーミック接触が得られる。この図９Ｂ
に示すオーミック電極は、図８Ｂに示す分類１のオーミ
ック電極におけるβ−ＡｕＧａのような低融点の化合物
を含まないことにより、４００℃、１００時間程度の熱
処理によってもオーミック電極の接触抵抗が安定である
ことが報告されている。
【０００９】しかしながら、この図９Ｂに示すオーミッ
ク電極は、オーミック接触を得るために９００℃程度の
高温の熱処理を必要とするため、ＪＦＥＴ（接合ゲート
ＦＥＴ）やＨＥＭＴ（高電子移動度トランジスタ）など
のような９００℃以下の温度でゲートやチャネルを形成
するデバイスには用いることはできない。このため、こ
のオーミック電極は、プロセスウィンドウが小さく、適
用可能なデバイスが少ないという問題がある。
ク電極は、オーミック接触を得るために９００℃程度の
高温の熱処理を必要とするため、ＪＦＥＴ（接合ゲート
ＦＥＴ）やＨＥＭＴ（高電子移動度トランジスタ）など
のような９００℃以下の温度でゲートやチャネルを形成
するデバイスには用いることはできない。このため、こ
のオーミック電極は、プロセスウィンドウが小さく、適
用可能なデバイスが少ないという問題がある。
【００１０】分類３のオーミック電極の代表的な例を図
１０に示す。この例においては、図１０Ａに示すよう
に、ｎ+ 型ＧａＡｓ基板３０１上にオーミック金属とし
てＰｄ薄膜３０２およびＧｅ薄膜３０３を順次形成した
後、３２５〜３７５℃、３０分程度の熱処理を行うこと
により、図１０Ｂに示すようにオーミック電極を形成す
る。図１０Ｂにおいて、符号３０４はｎ++型ＧａＡｓ
層、３０５はＰｄＧｅ薄膜を示す。この場合には、熱処
理中に、まずｎ+ 型ＧａＡｓ基板３０１よりＧａＡｓの
再成長層が形成され、この再成長層中にＧｅ薄膜３０３
からＧｅが拡散することによりｎ++型ＧａＡｓ層３０４
が形成され、オーミック接触が得られる。
１０に示す。この例においては、図１０Ａに示すよう
に、ｎ+ 型ＧａＡｓ基板３０１上にオーミック金属とし
てＰｄ薄膜３０２およびＧｅ薄膜３０３を順次形成した
後、３２５〜３７５℃、３０分程度の熱処理を行うこと
により、図１０Ｂに示すようにオーミック電極を形成す
る。図１０Ｂにおいて、符号３０４はｎ++型ＧａＡｓ
層、３０５はＰｄＧｅ薄膜を示す。この場合には、熱処
理中に、まずｎ+ 型ＧａＡｓ基板３０１よりＧａＡｓの
再成長層が形成され、この再成長層中にＧｅ薄膜３０３
からＧｅが拡散することによりｎ++型ＧａＡｓ層３０４
が形成され、オーミック接触が得られる。
【００１１】この図１０Ｂに示すオーミック電極は、再
成長したｎ++型ＧａＡｓ層３０４の厚さはオーミック金
属としてのＰｄ薄膜３０２やＧｅ薄膜３０３の厚さを変
えることにより制御することができるため、このｎ++型
ＧａＡｓ層３０４の薄層化を図ることができるととも
に、オーミック電極間の距離の短縮を図ることも可能で
ある。しかしながら、この図１０Ｂに示すオーミック電
極は、熱安定性に大きな問題を有している。
成長したｎ++型ＧａＡｓ層３０４の厚さはオーミック金
属としてのＰｄ薄膜３０２やＧｅ薄膜３０３の厚さを変
えることにより制御することができるため、このｎ++型
ＧａＡｓ層３０４の薄層化を図ることができるととも
に、オーミック電極間の距離の短縮を図ることも可能で
ある。しかしながら、この図１０Ｂに示すオーミック電
極は、熱安定性に大きな問題を有している。
【００１２】以上の分類１、分類２および分類３のオー
ミック電極の諸特性を表１にまとめて示す。
ミック電極の諸特性を表１にまとめて示す。
【００１３】 表１ ────────────────────────────────── 分類 プロセス難易度 接触抵抗 熱安定性 表面平坦性 短拡散距離 ────────────────────────────────── １ 〇 〇 × × × ２ × 〇 〇 〇 〇 ３ 〇 〇 × 〇 〇 ────────────────────────────────── 本発明 〇 〇 〇 〇 〇 ──────────────────────────────────
【００１４】
【発明が解決しようとする課題】上述のように、従来の
ＧａＡｓ系半導体に対するオーミック電極はいずれも不
満足なものであるため、実用上満足しうる特性を有する
オーミック電極の実現が望まれていた。
ＧａＡｓ系半導体に対するオーミック電極はいずれも不
満足なものであるため、実用上満足しうる特性を有する
オーミック電極の実現が望まれていた。
【００１５】従って、この発明の目的は、ＧａＡｓ系半
導体その他のIII-Ｖ族化合物半導体に対する、実用的に
満足しうる特性を有するオーミック電極を提供すること
にある。
導体その他のIII-Ｖ族化合物半導体に対する、実用的に
満足しうる特性を有するオーミック電極を提供すること
にある。
【００１６】この発明の他の目的は、ＧａＡｓ系半導体
その他のIII-Ｖ族化合物半導体に対する、実用的に満足
しうる特性を有するオーミック電極を容易に形成するこ
とができるオーミック電極の形成方法を提供することに
ある。
その他のIII-Ｖ族化合物半導体に対する、実用的に満足
しうる特性を有するオーミック電極を容易に形成するこ
とができるオーミック電極の形成方法を提供することに
ある。
【００１７】この発明のさらに他の目的は、ＧａＡｓ系
半導体その他のIII-Ｖ族化合物半導体基体上に半導体素
子を有し、そのオーミック電極が実用的に満足しうる特
性を有する半導体装置を提供することにある。
半導体その他のIII-Ｖ族化合物半導体基体上に半導体素
子を有し、そのオーミック電極が実用的に満足しうる特
性を有する半導体装置を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、この発明によるオーミック電極は、III-Ｖ族化合物
半導体基体（１）より再成長した再成長III-Ｖ族化合物
半導体層（２）と、再成長III-Ｖ族化合物半導体層
（２）上に形成された、Ａｕ、Ｐｔ、ＰｄおよびＡｇか
ら成る群より選ばれた少なくとも一種の元素とIII-Ｖ族
化合物半導体基体（１）を構成する III族元素との化合
物であって融点が４００℃以上のものから成る析出物
（４）を含むＮｉＧｅ薄膜（３）とを有する。
に、この発明によるオーミック電極は、III-Ｖ族化合物
半導体基体（１）より再成長した再成長III-Ｖ族化合物
半導体層（２）と、再成長III-Ｖ族化合物半導体層
（２）上に形成された、Ａｕ、Ｐｔ、ＰｄおよびＡｇか
ら成る群より選ばれた少なくとも一種の元素とIII-Ｖ族
化合物半導体基体（１）を構成する III族元素との化合
物であって融点が４００℃以上のものから成る析出物
（４）を含むＮｉＧｅ薄膜（３）とを有する。
【００１９】ここで、III-Ｖ族化合物半導体基体には、
例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどから
成る基板または層が含まれる。また、このIII-Ｖ族化合
物半導体基体がｎ型である場合、このIII-Ｖ族化合物半
導体基体中にはドナー不純物として、例えばＳｉ、Ｇ
ｅ、Ｔｅ、Ｓｎなどが含まれる。これらのドナー不純物
は、例えばイオン注入、液相エピタキシー（ＬＰＥ）、
分子線エピタキシー（ＭＢＥ）、有機金属気相エピタキ
シー（ＭＯＶＰＥ）などの方法によりIII-Ｖ族化合物半
導体基体中に導入される。
例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどから
成る基板または層が含まれる。また、このIII-Ｖ族化合
物半導体基体がｎ型である場合、このIII-Ｖ族化合物半
導体基体中にはドナー不純物として、例えばＳｉ、Ｇ
ｅ、Ｔｅ、Ｓｎなどが含まれる。これらのドナー不純物
は、例えばイオン注入、液相エピタキシー（ＬＰＥ）、
分子線エピタキシー（ＭＢＥ）、有機金属気相エピタキ
シー（ＭＯＶＰＥ）などの方法によりIII-Ｖ族化合物半
導体基体中に導入される。
【００２０】再成長III-Ｖ族化合物半導体層には、例え
ばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどから成る
層が含まれる。III-Ｖ族化合物半導体基体がｎ型である
場合には、この再成長III-Ｖ族化合物半導体層もｎ型で
ある。この発明によるオーミック電極の好適な一実施形
態において、この再成長III-Ｖ族化合物半導体層はIII-
Ｖ族化合物半導体基体よりも高不純物濃度である。この
再成長III-Ｖ族化合物半導体層がIII-Ｖ族化合物半導体
基体よりも高不純物濃度であることは、この再成長III-
Ｖ族化合物半導体層がIII-Ｖ族化合物半導体基体よりも
低抵抗率であることを意味する。また、この発明による
オーミック電極の好適な一実施形態において、この再成
長III-Ｖ族化合物半導体層はIII-Ｖ族化合物半導体基体
と結晶格子が整合している。
ばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどから成る
層が含まれる。III-Ｖ族化合物半導体基体がｎ型である
場合には、この再成長III-Ｖ族化合物半導体層もｎ型で
ある。この発明によるオーミック電極の好適な一実施形
態において、この再成長III-Ｖ族化合物半導体層はIII-
Ｖ族化合物半導体基体よりも高不純物濃度である。この
再成長III-Ｖ族化合物半導体層がIII-Ｖ族化合物半導体
基体よりも高不純物濃度であることは、この再成長III-
Ｖ族化合物半導体層がIII-Ｖ族化合物半導体基体よりも
低抵抗率であることを意味する。また、この発明による
オーミック電極の好適な一実施形態において、この再成
長III-Ｖ族化合物半導体層はIII-Ｖ族化合物半導体基体
と結晶格子が整合している。
【００２１】ＮｉＧｅ薄膜中に含まれる析出物は、典型
的には、微粒子状の形状を有し、ＮｉＧｅ薄膜中に分散
して存在する。この析出物は、良好なオーミック特性を
得る見地からは、ＮｉＧｅ薄膜と再成長III-Ｖ族化合物
半導体層との界面の近傍における存在確率が小さい方が
好ましく、具体的にはその界面における存在確率は例え
ば５０％以下であるのが好ましい。この析出物は、場合
によっては再成長III-Ｖ族化合物半導体層中にも存在す
ることがあり、その場合にも再成長III-Ｖ族化合物半導
体層とIII-Ｖ族化合物半導体基体との界面の近傍におけ
る存在確率は例えば５０％以下であるのが好ましい。な
お、ＮｉＧｅ薄膜中には、上記の析出物以外の他の物質
（例えば、ＮｉＧａＡｓ）が多少含まれていてもよい。
的には、微粒子状の形状を有し、ＮｉＧｅ薄膜中に分散
して存在する。この析出物は、良好なオーミック特性を
得る見地からは、ＮｉＧｅ薄膜と再成長III-Ｖ族化合物
半導体層との界面の近傍における存在確率が小さい方が
好ましく、具体的にはその界面における存在確率は例え
ば５０％以下であるのが好ましい。この析出物は、場合
によっては再成長III-Ｖ族化合物半導体層中にも存在す
ることがあり、その場合にも再成長III-Ｖ族化合物半導
体層とIII-Ｖ族化合物半導体基体との界面の近傍におけ
る存在確率は例えば５０％以下であるのが好ましい。な
お、ＮｉＧｅ薄膜中には、上記の析出物以外の他の物質
（例えば、ＮｉＧａＡｓ）が多少含まれていてもよい。
【００２２】この発明によるオーミック電極の好適な一
実施形態においては、III-Ｖ族化合物半導体基体はｎ型
ＧａＡｓ基板であり、再成長III-Ｖ族化合物半導体層は
ｎ型ＧａＡｓ層であり、Ａｕ、Ｐｔ、ＰｄおよびＡｇか
ら成る群より選ばれた少なくとも一種の元素はＡｕであ
り、化合物はα´−ＡｕＧａである。
実施形態においては、III-Ｖ族化合物半導体基体はｎ型
ＧａＡｓ基板であり、再成長III-Ｖ族化合物半導体層は
ｎ型ＧａＡｓ層であり、Ａｕ、Ｐｔ、ＰｄおよびＡｇか
ら成る群より選ばれた少なくとも一種の元素はＡｕであ
り、化合物はα´−ＡｕＧａである。
【００２３】この発明によるオーミック電極の形成方法
は、III-Ｖ族化合物半導体基体（１）より再成長した再
成長III-Ｖ族化合物半導体層（２）と、再成長III-Ｖ族
化合物半導体層（２）上に形成された、Ａｕ、Ｐｔ、Ｐ
ｄおよびＡｇから成る群より選ばれた少なくとも一種の
元素とIII-Ｖ族化合物半導体基体（１）を構成する III
族元素との化合物であって融点が４００℃以上のものか
ら成る析出物（４）を含むＮｉＧｅ薄膜（３）とを有す
るオーミック電極の形成方法であって、III-Ｖ族化合物
半導体基体（１）上に、Ｎｉ薄膜（６）、Ａｕ、Ｐｔ、
ＰｄおよびＡｇから成る群より選ばれた少なくとも一種
の元素から成る金属薄膜（７）およびＧｅ薄膜（８）を
順次形成する工程と、Ｎｉ薄膜（６）、金属薄膜（７）
およびＧｅ薄膜（８）が形成されたIII-Ｖ族化合物半導
体基体（１）を熱処理する工程とを有することを特徴と
する。
は、III-Ｖ族化合物半導体基体（１）より再成長した再
成長III-Ｖ族化合物半導体層（２）と、再成長III-Ｖ族
化合物半導体層（２）上に形成された、Ａｕ、Ｐｔ、Ｐ
ｄおよびＡｇから成る群より選ばれた少なくとも一種の
元素とIII-Ｖ族化合物半導体基体（１）を構成する III
族元素との化合物であって融点が４００℃以上のものか
ら成る析出物（４）を含むＮｉＧｅ薄膜（３）とを有す
るオーミック電極の形成方法であって、III-Ｖ族化合物
半導体基体（１）上に、Ｎｉ薄膜（６）、Ａｕ、Ｐｔ、
ＰｄおよびＡｇから成る群より選ばれた少なくとも一種
の元素から成る金属薄膜（７）およびＧｅ薄膜（８）を
順次形成する工程と、Ｎｉ薄膜（６）、金属薄膜（７）
およびＧｅ薄膜（８）が形成されたIII-Ｖ族化合物半導
体基体（１）を熱処理する工程とを有することを特徴と
する。
【００２４】ここで、III-Ｖ族化合物半導体基体には、
例えばＧａＡｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓなど
から成る基板または層が含まれる。また、このIII-Ｖ族
化合物半導体基体がｎ型である場合、このIII-Ｖ族化合
物半導体基体中にはドナー不純物として、例えばＳｉ、
Ｇｅ、Ｔｅ、Ｓｎなどが含まれる。さらに、再成長III-
Ｖ族化合物半導体層には、例えばＧａＡｓ、ＡｌＧａＡ
ｓまたはＩｎＧａＡｓなどから成る基板または層が含ま
れる。この発明によるオーミック電極の形成方法の好適
な一実施形態において、再成長III-Ｖ族化合物半導体層
はIII-Ｖ族化合物半導体基体よりも高不純物濃度であ
る。
例えばＧａＡｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓなど
から成る基板または層が含まれる。また、このIII-Ｖ族
化合物半導体基体がｎ型である場合、このIII-Ｖ族化合
物半導体基体中にはドナー不純物として、例えばＳｉ、
Ｇｅ、Ｔｅ、Ｓｎなどが含まれる。さらに、再成長III-
Ｖ族化合物半導体層には、例えばＧａＡｓ、ＡｌＧａＡ
ｓまたはＩｎＧａＡｓなどから成る基板または層が含ま
れる。この発明によるオーミック電極の形成方法の好適
な一実施形態において、再成長III-Ｖ族化合物半導体層
はIII-Ｖ族化合物半導体基体よりも高不純物濃度であ
る。
【００２５】金属薄膜は、Ａｕ薄膜、Ｐｔ薄膜、Ｐｄ薄
膜およびＡｇ薄膜のうちの一層のみから成る場合のほ
か、これらのうちの二層以上から成る場合もある。さら
に、この金属薄膜は、Ａｕ、Ｐｔ、ＰｄおよびＡｇのう
ちの二種以上の元素の合金から成るものであってもよ
い。
膜およびＡｇ薄膜のうちの一層のみから成る場合のほ
か、これらのうちの二層以上から成る場合もある。さら
に、この金属薄膜は、Ａｕ、Ｐｔ、ＰｄおよびＡｇのう
ちの二種以上の元素の合金から成るものであってもよ
い。
【００２６】この発明によるオーミック電極の形成方法
の好適な一実施形態においては、III-Ｖ族化合物半導体
基体はｎ型ＧａＡｓ基板であり、再成長III-Ｖ族化合物
半導体層はｎ型ＧａＡｓ層であり、Ａｕ、Ｐｔ、Ｐｄお
よびＡｇから成る群より選ばれた少なくとも一種の元素
はＡｕであり、化合物はα´−ＡｕＧａであり、金属薄
膜はＡｕ薄膜である。ここで、α´−ＡｕＧａは面心立
方（ＦＣＣ）構造でその融点Ｔm はβ−ＡｕＧａよりも
４０℃高い４１５℃である。
の好適な一実施形態においては、III-Ｖ族化合物半導体
基体はｎ型ＧａＡｓ基板であり、再成長III-Ｖ族化合物
半導体層はｎ型ＧａＡｓ層であり、Ａｕ、Ｐｔ、Ｐｄお
よびＡｇから成る群より選ばれた少なくとも一種の元素
はＡｕであり、化合物はα´−ＡｕＧａであり、金属薄
膜はＡｕ薄膜である。ここで、α´−ＡｕＧａは面心立
方（ＦＣＣ）構造でその融点Ｔm はβ−ＡｕＧａよりも
４０℃高い４１５℃である。
【００２７】金属薄膜がＡｕ薄膜である場合、すなわち
オーミック電極を形成するための材料としてＮｉ薄膜、
Ａｕ薄膜およびＧｅ薄膜を用いる場合、低い接触抵抗を
得る見地からは、Ｇｅ薄膜に対するＮｉ薄膜の原子比Ｘ
Ni／ＸGe（ＸNi：Ｎｉ薄膜中の原子数、ＸGe：Ｇｅ薄膜
中の原子数）は〜１以下であるのが好ましく、良好な熱
安定性をも得る見地からは、ＸNi／ＸGeは〜０．８であ
るのが好ましい。
オーミック電極を形成するための材料としてＮｉ薄膜、
Ａｕ薄膜およびＧｅ薄膜を用いる場合、低い接触抵抗を
得る見地からは、Ｇｅ薄膜に対するＮｉ薄膜の原子比Ｘ
Ni／ＸGe（ＸNi：Ｎｉ薄膜中の原子数、ＸGe：Ｇｅ薄膜
中の原子数）は〜１以下であるのが好ましく、良好な熱
安定性をも得る見地からは、ＸNi／ＸGeは〜０．８であ
るのが好ましい。
【００２８】この発明によるオーミック電極の形成方法
において、熱処理の温度は、低い接触抵抗を得る見地か
ら、好適には４００〜７５０℃の範囲内に選ばれる。ま
た、この熱処理は、場合によっては、二段階にわたって
行ってもよい。具体的には、一回目の熱処理を二回目の
熱処理の温度よりも低い温度、例えば２００〜４００℃
の温度で行い、その後、二回目の熱処理を４００〜７５
０℃の温度で行うようにしてもよい。
において、熱処理の温度は、低い接触抵抗を得る見地か
ら、好適には４００〜７５０℃の範囲内に選ばれる。ま
た、この熱処理は、場合によっては、二段階にわたって
行ってもよい。具体的には、一回目の熱処理を二回目の
熱処理の温度よりも低い温度、例えば２００〜４００℃
の温度で行い、その後、二回目の熱処理を４００〜７５
０℃の温度で行うようにしてもよい。
【００２９】この発明による半導体装置は、III-Ｖ族化
合物半導体基体（１）上に半導体素子を有し、半導体素
子の電極は、III-Ｖ族化合物半導体基体（１）より再成
長した再成長III-Ｖ族化合物半導体層（２）と、再成長
III-Ｖ族化合物半導体層（２）上に形成された、Ａｕ、
Ｐｔ、ＰｄおよびＡｇから成る群より選ばれた少なくと
も一種の元素とIII-Ｖ族化合物半導体基体（１）を構成
する III族元素との化合物であって融点が４００℃以上
のものから成る析出物（４）を含むＮｉＧｅ薄膜（３）
とを有する。
合物半導体基体（１）上に半導体素子を有し、半導体素
子の電極は、III-Ｖ族化合物半導体基体（１）より再成
長した再成長III-Ｖ族化合物半導体層（２）と、再成長
III-Ｖ族化合物半導体層（２）上に形成された、Ａｕ、
Ｐｔ、ＰｄおよびＡｇから成る群より選ばれた少なくと
も一種の元素とIII-Ｖ族化合物半導体基体（１）を構成
する III族元素との化合物であって融点が４００℃以上
のものから成る析出物（４）を含むＮｉＧｅ薄膜（３）
とを有する。
【００３０】ここで、半導体素子は、ＭＥＳＦＥＴ、Ｊ
ＦＥＴ、ＨＥＭＴなどのＦＥＴのほか、ＨＢＴ（ヘテロ
接合バイポーラトランジスタ）、さらには半導体レーザ
ーや発光ダイオードなどであってよい。
ＦＥＴ、ＨＥＭＴなどのＦＥＴのほか、ＨＢＴ（ヘテロ
接合バイポーラトランジスタ）、さらには半導体レーザ
ーや発光ダイオードなどであってよい。
【００３１】この発明による半導体装置の好適な一実施
形態において、再成長III-Ｖ族化合物半導体層はIII-Ｖ
族化合物半導体基体よりも高不純物濃度である。また、
この発明による半導体装置の好適な一実施形態において
は、Ａｕ、Ｐｔ、ＰｄおよびＡｇから成る群より選ばれ
た少なくとも一種の元素はＡｕであり、化合物はα´−
ＡｕＧａである。
形態において、再成長III-Ｖ族化合物半導体層はIII-Ｖ
族化合物半導体基体よりも高不純物濃度である。また、
この発明による半導体装置の好適な一実施形態において
は、Ａｕ、Ｐｔ、ＰｄおよびＡｇから成る群より選ばれ
た少なくとも一種の元素はＡｕであり、化合物はα´−
ＡｕＧａである。
【００３２】
【作用】この発明によるオーミック電極によれば、Ｔm
＝８５０℃と高融点のＮｉＧｅ薄膜中に、Ａｕ、Ｐｔ、
ＰｄおよびＡｇから成る群より選ばれた少なくとも一種
の元素とIII-Ｖ族化合物半導体基体を構成する III族元
素との化合物であって融点が４００℃以上のもの、例え
ばα´−ＡｕＧａから成る析出物を含むものを有するこ
とにより、特に、β−ＡｕＧａのような低融点の化合物
を含む従来のオーミック電極に比べて良好な熱安定性を
得ることができる。さらに、III-Ｖ族化合物半導体基体
より再成長した再成長III-Ｖ族化合物半導体層上にその
ようなＮｉＧｅ薄膜が形成されていることによる複合的
な効果により、熱安定性以外の諸特性、すなわち低接触
抵抗、低膜抵抗、表面の平坦性、短拡散距離などの特性
をも満足することができる。すなわち、実用上デバイス
に要求される特性を満足し、しかもその形成に必要なプ
ロセスも容易なオーミック電極を実現することができ
る。
＝８５０℃と高融点のＮｉＧｅ薄膜中に、Ａｕ、Ｐｔ、
ＰｄおよびＡｇから成る群より選ばれた少なくとも一種
の元素とIII-Ｖ族化合物半導体基体を構成する III族元
素との化合物であって融点が４００℃以上のもの、例え
ばα´−ＡｕＧａから成る析出物を含むものを有するこ
とにより、特に、β−ＡｕＧａのような低融点の化合物
を含む従来のオーミック電極に比べて良好な熱安定性を
得ることができる。さらに、III-Ｖ族化合物半導体基体
より再成長した再成長III-Ｖ族化合物半導体層上にその
ようなＮｉＧｅ薄膜が形成されていることによる複合的
な効果により、熱安定性以外の諸特性、すなわち低接触
抵抗、低膜抵抗、表面の平坦性、短拡散距離などの特性
をも満足することができる。すなわち、実用上デバイス
に要求される特性を満足し、しかもその形成に必要なプ
ロセスも容易なオーミック電極を実現することができ
る。
【００３３】上述のように構成されたこの発明によるオ
ーミック電極の形成方法によれば、実用上デバイスに要
求される特性を満足するオーミック電極を容易に形成す
ることができる。
ーミック電極の形成方法によれば、実用上デバイスに要
求される特性を満足するオーミック電極を容易に形成す
ることができる。
【００３４】上述のように構成されたこの発明による半
導体装置によれば、半導体素子のオーミック電極が実用
上デバイスに要求される特性を満足するオーミック電極
であることにより、高性能の半導体装置を実現すること
ができる。
導体装置によれば、半導体素子のオーミック電極が実用
上デバイスに要求される特性を満足するオーミック電極
であることにより、高性能の半導体装置を実現すること
ができる。
【００３５】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。この一実施例においては、図１に
示すように、ｎ+ 型ＧａＡｓ基板１上に、このｎ+ 型Ｇ
ａＡｓ基板１より再成長したｎ++型再成長ＧａＡｓ層２
およびＮｉＧｅ薄膜３が順次積層された構造のオーミッ
ク電極が形成されている。ここで、ＮｉＧｅ薄膜３中に
は、α´−ＡｕＧａから成る微粒子状の析出物４が多数
分散して存在している。
照しながら説明する。この一実施例においては、図１に
示すように、ｎ+ 型ＧａＡｓ基板１上に、このｎ+ 型Ｇ
ａＡｓ基板１より再成長したｎ++型再成長ＧａＡｓ層２
およびＮｉＧｅ薄膜３が順次積層された構造のオーミッ
ク電極が形成されている。ここで、ＮｉＧｅ薄膜３中に
は、α´−ＡｕＧａから成る微粒子状の析出物４が多数
分散して存在している。
【００３６】図２にこの一実施例によるオーミック電極
のエネルギーバンド図を示す。図２において、Ｅc およ
びＥv はそれぞれ伝導帯の下端のエネルギーおよび価電
子帯の上端のエネルギー、ＥF はフェルミエネルギーを
示す。
のエネルギーバンド図を示す。図２において、Ｅc およ
びＥv はそれぞれ伝導帯の下端のエネルギーおよび価電
子帯の上端のエネルギー、ＥF はフェルミエネルギーを
示す。
【００３７】次に、上述のように構成されたこの一実施
例によるオーミック電極の形成方法について説明する。
例によるオーミック電極の形成方法について説明する。
【００３８】まず、図３Ａに示すように、ｎ+ 型ＧａＡ
ｓ基板１上にフォトレジストを塗布した後、このフォト
レジストをフォトリソグラフィー法によりパターニング
し、形成すべきオーミック電極に対応する部分に開口を
有するレジストパターン５を形成する。このフォトリソ
グラフィーにおける露光は、例えば縮小投影露光装置
（いわゆるステッパー）のような光学式露光装置を用い
て行われる。なお、このレジストパターン５の形成は、
電子線レジストと電子ビームリソグラフィー法とを用い
て行うようにしてもよい。
ｓ基板１上にフォトレジストを塗布した後、このフォト
レジストをフォトリソグラフィー法によりパターニング
し、形成すべきオーミック電極に対応する部分に開口を
有するレジストパターン５を形成する。このフォトリソ
グラフィーにおける露光は、例えば縮小投影露光装置
（いわゆるステッパー）のような光学式露光装置を用い
て行われる。なお、このレジストパターン５の形成は、
電子線レジストと電子ビームリソグラフィー法とを用い
て行うようにしてもよい。
【００３９】次に、図３Ｂに示すように、例えばスパッ
タや真空蒸着などの方法により、Ｎｉ薄膜６、Ａｕ薄膜
７およびＧｅ薄膜８を順次全面に形成する。この場合、
レジストパターン５の厚さは、これらのＮｉ薄膜６、Ａ
ｕ薄膜７およびＧｅ薄膜８の合計の厚さよりも十分に大
きくなるように選ばれている。
タや真空蒸着などの方法により、Ｎｉ薄膜６、Ａｕ薄膜
７およびＧｅ薄膜８を順次全面に形成する。この場合、
レジストパターン５の厚さは、これらのＮｉ薄膜６、Ａ
ｕ薄膜７およびＧｅ薄膜８の合計の厚さよりも十分に大
きくなるように選ばれている。
【００４０】次に、このようにしてＮｉ薄膜６、Ａｕ薄
膜７およびＧｅ薄膜８が形成されたｎ+ 型ＧａＡｓ基板
１を例えばアセトンのような有機溶剤に浸けてレジスト
パターン２を溶解除去することにより、このレジストパ
ターン５上に形成されたＮｉ薄膜６、Ａｕ薄膜７および
Ｇｅ薄膜８を除去する。これによって、図３Ｃに示すよ
うに、レジストパターン５の開口部に対応する部分にお
けるｎ+ 型ＧａＡｓ基板１上にのみＮｉ薄膜６、Ａｕ薄
膜７およびＧｅ薄膜８が残される。
膜７およびＧｅ薄膜８が形成されたｎ+ 型ＧａＡｓ基板
１を例えばアセトンのような有機溶剤に浸けてレジスト
パターン２を溶解除去することにより、このレジストパ
ターン５上に形成されたＮｉ薄膜６、Ａｕ薄膜７および
Ｇｅ薄膜８を除去する。これによって、図３Ｃに示すよ
うに、レジストパターン５の開口部に対応する部分にお
けるｎ+ 型ＧａＡｓ基板１上にのみＮｉ薄膜６、Ａｕ薄
膜７およびＧｅ薄膜８が残される。
【００４１】次に、このＮｉ薄膜６、Ａｕ薄膜７および
Ｇｅ薄膜８が形成されたｎ+ 型ＧａＡｓ基板１を、例え
ばＲＴＡ（Rapid Thermal Annealing)法や一般的な電気
炉による方法により、例えばＮ2 ガスや微量のＨ2 ガス
を添加したＮ2 ガスから成る雰囲気中において例えば４
００〜７５０℃の温度、好適には４５０〜５５０℃の温
度で、例えば数秒〜数分間熱処理を行う。この熱処理に
より、図１に示すように、ｎ+ 型ＧａＡｓ基板１よりＧ
ａＡｓ層が再成長するとともに例えばこのＧａＡｓ層に
Ｇｅが拡散することによりｎ++型再成長ＧａＡｓ層２が
形成され、このｎ++型再成長ＧａＡｓ層２上に、α´−
ＡｕＧａから成る微粒子状の析出物４を含むＮｉＧｅ薄
膜３が形成される。
Ｇｅ薄膜８が形成されたｎ+ 型ＧａＡｓ基板１を、例え
ばＲＴＡ（Rapid Thermal Annealing)法や一般的な電気
炉による方法により、例えばＮ2 ガスや微量のＨ2 ガス
を添加したＮ2 ガスから成る雰囲気中において例えば４
００〜７５０℃の温度、好適には４５０〜５５０℃の温
度で、例えば数秒〜数分間熱処理を行う。この熱処理に
より、図１に示すように、ｎ+ 型ＧａＡｓ基板１よりＧ
ａＡｓ層が再成長するとともに例えばこのＧａＡｓ層に
Ｇｅが拡散することによりｎ++型再成長ＧａＡｓ層２が
形成され、このｎ++型再成長ＧａＡｓ層２上に、α´−
ＡｕＧａから成る微粒子状の析出物４を含むＮｉＧｅ薄
膜３が形成される。
【００４２】以上により、ｎ++型再成長ＧａＡｓ層２お
よびα´−ＡｕＧａから成る微粒子状の析出物４を含む
ＮｉＧｅ薄膜３から成るオーミック電極が形成される。
よびα´−ＡｕＧａから成る微粒子状の析出物４を含む
ＮｉＧｅ薄膜３から成るオーミック電極が形成される。
【００４３】この一実施例においてオーミック電極形成
用のＡｕ薄膜７およびＧｅ薄膜８の厚さをそれぞれ５ｎ
ｍおよび１００ｎｍに固定し、Ｎｉ薄膜６の厚さを３６
〜６０ｎｍの範囲で４ｎｍずつ変え、またこれらのＮｉ
薄膜６、Ａｕ薄膜７およびＧｅ薄膜８形成後の熱処理を
ＲＴＡ法により温度を変えて５秒間行うことによりオー
ミック電極を形成し、その接触抵抗を測定したところ、
Ｎｉ薄膜６の厚さが４０ｎｍで熱処理温度が４５０℃で
あるときに接触抵抗は最も低くなって約０．２Ωｍｍと
なることがわかった。ただし、ｎ+ 型ＧａＡｓ基板１と
しては、（１００）面方位の半絶縁性ＧａＡｓ基板にＳ
ｉをイオン注入してｎ型化した、不純物濃度が２×１０
18ｃｍ-3のものを用いた。また、ｎ++型再成長ＧａＡｓ
層２はＧｅドープで不純物濃度は１×１０19ｃｍ-3程度
である。さらに、Ｎｉ薄膜６およびＧｅ薄膜８は電子ビ
ームを用いた真空蒸着法により形成し、Ａｕ薄膜７は抵
抗加熱による真空蒸着法により形成した。
用のＡｕ薄膜７およびＧｅ薄膜８の厚さをそれぞれ５ｎ
ｍおよび１００ｎｍに固定し、Ｎｉ薄膜６の厚さを３６
〜６０ｎｍの範囲で４ｎｍずつ変え、またこれらのＮｉ
薄膜６、Ａｕ薄膜７およびＧｅ薄膜８形成後の熱処理を
ＲＴＡ法により温度を変えて５秒間行うことによりオー
ミック電極を形成し、その接触抵抗を測定したところ、
Ｎｉ薄膜６の厚さが４０ｎｍで熱処理温度が４５０℃で
あるときに接触抵抗は最も低くなって約０．２Ωｍｍと
なることがわかった。ただし、ｎ+ 型ＧａＡｓ基板１と
しては、（１００）面方位の半絶縁性ＧａＡｓ基板にＳ
ｉをイオン注入してｎ型化した、不純物濃度が２×１０
18ｃｍ-3のものを用いた。また、ｎ++型再成長ＧａＡｓ
層２はＧｅドープで不純物濃度は１×１０19ｃｍ-3程度
である。さらに、Ｎｉ薄膜６およびＧｅ薄膜８は電子ビ
ームを用いた真空蒸着法により形成し、Ａｕ薄膜７は抵
抗加熱による真空蒸着法により形成した。
【００４４】すなわち、図４は、Ｎｉ薄膜６、Ａｕ薄膜
７およびＧｅ薄膜８の厚さをそれぞれ４０ｎｍ、５ｎｍ
および１００ｎｍに選び、これらのＮｉ薄膜６、Ａｕ薄
膜７およびＧｅ薄膜８形成後の熱処理を、ＲＴＡ法によ
り、５％のＨ2 ガスが添加されたＮ2 ガス雰囲気中にお
いて４００〜６００℃の範囲で温度を変えて５秒間行う
ことにより形成されたオーミック電極の接触抵抗を測定
してその接触抵抗を熱処理温度の関数として示したもの
である。図４より、熱処理温度が４５０℃のときに接触
抵抗は最も低くなって約０．２Ωｍｍとなることがわか
る。なお、接触抵抗の測定はＴＬＭ（Transmission Lin
e Method) 法により行った。また、このオーミック電極
のシート抵抗を測定したところ、約２Ω／□と極めて低
い値であった。
７およびＧｅ薄膜８の厚さをそれぞれ４０ｎｍ、５ｎｍ
および１００ｎｍに選び、これらのＮｉ薄膜６、Ａｕ薄
膜７およびＧｅ薄膜８形成後の熱処理を、ＲＴＡ法によ
り、５％のＨ2 ガスが添加されたＮ2 ガス雰囲気中にお
いて４００〜６００℃の範囲で温度を変えて５秒間行う
ことにより形成されたオーミック電極の接触抵抗を測定
してその接触抵抗を熱処理温度の関数として示したもの
である。図４より、熱処理温度が４５０℃のときに接触
抵抗は最も低くなって約０．２Ωｍｍとなることがわか
る。なお、接触抵抗の測定はＴＬＭ（Transmission Lin
e Method) 法により行った。また、このオーミック電極
のシート抵抗を測定したところ、約２Ω／□と極めて低
い値であった。
【００４５】図５は、この一実施例においてオーミック
電極形成用のＡｕ薄膜７およびＧｅ薄膜８の厚さをそれ
ぞれ５ｎｍおよび１００ｎｍに固定し、Ｎｉ薄膜６の厚
さを変えたときのオーミック電極の接触抵抗の変化を示
す。ただし、オーミック電極を形成するための熱処理
は、ＲＴＡ法により、５％のＨ2 ガスが添加されたＮ2
ガス雰囲気中において４５０℃で５秒間行った。図５よ
り、Ｎｉ薄膜６の厚さが４０ｎｍ前後であるときに最も
低い接触抵抗（０．２Ωｍｍ程度）が得られることがわ
かる。
電極形成用のＡｕ薄膜７およびＧｅ薄膜８の厚さをそれ
ぞれ５ｎｍおよび１００ｎｍに固定し、Ｎｉ薄膜６の厚
さを変えたときのオーミック電極の接触抵抗の変化を示
す。ただし、オーミック電極を形成するための熱処理
は、ＲＴＡ法により、５％のＨ2 ガスが添加されたＮ2
ガス雰囲気中において４５０℃で５秒間行った。図５よ
り、Ｎｉ薄膜６の厚さが４０ｎｍ前後であるときに最も
低い接触抵抗（０．２Ωｍｍ程度）が得られることがわ
かる。
【００４６】また、上述の最も低い接触抵抗が得られた
オーミック電極を光学顕微鏡により観察したところ、極
めて平滑な表面が得られており、エッジもシャープであ
ることが判明した。さらに、このオーミック電極とｎ+
型ＧａＡｓ基板１との界面の部分の断面を透過型電子顕
微鏡により観察したところ、この界面は均一であり、ｎ
+ 型ＧａＡｓ基板１中への金属の拡散深さも〜２０ｎｍ
と浅かった。
オーミック電極を光学顕微鏡により観察したところ、極
めて平滑な表面が得られており、エッジもシャープであ
ることが判明した。さらに、このオーミック電極とｎ+
型ＧａＡｓ基板１との界面の部分の断面を透過型電子顕
微鏡により観察したところ、この界面は均一であり、ｎ
+ 型ＧａＡｓ基板１中への金属の拡散深さも〜２０ｎｍ
と浅かった。
【００４７】なお、上述のようにＮｉ薄膜６、Ａｕ薄膜
７およびＧｅ薄膜８の厚さをそれぞれ４０ｎｍ、５ｎｍ
および１００ｎｍに選んだときのこれらのＮｉ薄膜６、
Ａｕ薄膜７およびＧｅ薄膜８の全体に対するＮｉ薄膜
６、Ａｕ薄膜７およびＧｅ薄膜８の組成比はそれぞれ４
３．８原子％、３．５原子％および５２．７原子％であ
り、このときのＸNi／ＸGeは約０．８３である。
７およびＧｅ薄膜８の厚さをそれぞれ４０ｎｍ、５ｎｍ
および１００ｎｍに選んだときのこれらのＮｉ薄膜６、
Ａｕ薄膜７およびＧｅ薄膜８の全体に対するＮｉ薄膜
６、Ａｕ薄膜７およびＧｅ薄膜８の組成比はそれぞれ４
３．８原子％、３．５原子％および５２．７原子％であ
り、このときのＸNi／ＸGeは約０．８３である。
【００４８】図６は、上述の最も接触抵抗が低いオーミ
ック電極を形成した後に試料を４００℃で熱処理したと
きのそのオーミック電極の接触抵抗の経時変化、すなわ
ちオーミック電極の熱安定性を測定した結果を示す。図
６から明らかなように、オーミック電極形成後に４００
℃で３時間程度熱処理を行っても、接触抵抗の変化はほ
とんど見られず、良好な熱安定性が得られていることが
わかる。
ック電極を形成した後に試料を４００℃で熱処理したと
きのそのオーミック電極の接触抵抗の経時変化、すなわ
ちオーミック電極の熱安定性を測定した結果を示す。図
６から明らかなように、オーミック電極形成後に４００
℃で３時間程度熱処理を行っても、接触抵抗の変化はほ
とんど見られず、良好な熱安定性が得られていることが
わかる。
【００４９】図７は、この一実施例においてオーミック
電極形成用のＮｉ薄膜６およびＧｅ薄膜８の厚さをそれ
ぞれ６０ｎｍおよび１００ｎｍに固定し、Ａｕ薄膜７の
厚さを変えたときのオーミック電極の接触抵抗の変化を
示す。なお、オーミック電極を形成するための熱処理
は、ＲＴＡ法により、５％のＨ2 ガスが添加されたＮ2
ガス雰囲気中において４５０℃で５秒間行った。図７か
らわかるように、Ａｕ薄膜７の厚さが２〜１０ｎｍの範
囲においては、Ａｕ薄膜７の厚さが大きくなるにつれ
て、すなわちＮｉ薄膜６、Ａｕ薄膜７およびＧｅ薄膜８
の全体に対するＡｕ薄膜７の組成比が大きくなるにつれ
て、接触抵抗は低くなっている。
電極形成用のＮｉ薄膜６およびＧｅ薄膜８の厚さをそれ
ぞれ６０ｎｍおよび１００ｎｍに固定し、Ａｕ薄膜７の
厚さを変えたときのオーミック電極の接触抵抗の変化を
示す。なお、オーミック電極を形成するための熱処理
は、ＲＴＡ法により、５％のＨ2 ガスが添加されたＮ2
ガス雰囲気中において４５０℃で５秒間行った。図７か
らわかるように、Ａｕ薄膜７の厚さが２〜１０ｎｍの範
囲においては、Ａｕ薄膜７の厚さが大きくなるにつれ
て、すなわちＮｉ薄膜６、Ａｕ薄膜７およびＧｅ薄膜８
の全体に対するＡｕ薄膜７の組成比が大きくなるにつれ
て、接触抵抗は低くなっている。
【００５０】以上のように、この一実施例によれば、ｎ
+ 型ＧａＡｓ基板１上に、Ｎｉ薄膜６、Ａｕ薄膜７およ
びＧｅ薄膜８を所定パターンで形成した後、４００〜７
５０℃の温度、好適には４５０〜５５０℃前後の温度で
熱処理を行うことにより、図１に示すように、ｎ++型再
成長ＧａＡｓ層２と、Ｔm ＝４１５℃のα´−ＡｕＧａ
から成る微粒子状の析出物４を含むＮｉＧｅ薄膜３とか
ら成るオーミック電極をｎ+ 型ＧａＡｓ基板１上に容易
に形成することができる。そして、このオーミック電極
は、熱安定性や表面の平坦性やエッジのシャープさが良
好であり、低接触抵抗、低膜抵抗、短拡散距離であり、
さらにはその形成に必要なプロセスも簡単であり、Ｇａ
Ａｓに対するオーミック電極として極めて優れたもので
ある。
+ 型ＧａＡｓ基板１上に、Ｎｉ薄膜６、Ａｕ薄膜７およ
びＧｅ薄膜８を所定パターンで形成した後、４００〜７
５０℃の温度、好適には４５０〜５５０℃前後の温度で
熱処理を行うことにより、図１に示すように、ｎ++型再
成長ＧａＡｓ層２と、Ｔm ＝４１５℃のα´−ＡｕＧａ
から成る微粒子状の析出物４を含むＮｉＧｅ薄膜３とか
ら成るオーミック電極をｎ+ 型ＧａＡｓ基板１上に容易
に形成することができる。そして、このオーミック電極
は、熱安定性や表面の平坦性やエッジのシャープさが良
好であり、低接触抵抗、低膜抵抗、短拡散距離であり、
さらにはその形成に必要なプロセスも簡単であり、Ｇａ
Ａｓに対するオーミック電極として極めて優れたもので
ある。
【００５１】以上、この発明の一実施例につき具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【００５２】例えば、上述の一実施例において説明した
オーミック電極の形成方法においては、オーミック電極
に対応した形状のＮｉ薄膜６、Ａｕ薄膜７およびＧｅ薄
膜８をいわゆるリフトオフ法により形成したが、このオ
ーミック電極に対応した形状のＮｉ薄膜６、Ａｕ薄膜７
およびＧｅ薄膜８は、ｎ+ 型ＧａＡｓ基板１の全面にＮ
ｉ薄膜６、Ａｕ薄膜７およびＧｅ薄膜８を順次形成した
後にこれらのＮｉ薄膜６、Ａｕ薄膜７およびＧｅ薄膜８
をエッチング法によりオーミック電極の形状にパターニ
ングすることにより形成するようにしてもよい。
オーミック電極の形成方法においては、オーミック電極
に対応した形状のＮｉ薄膜６、Ａｕ薄膜７およびＧｅ薄
膜８をいわゆるリフトオフ法により形成したが、このオ
ーミック電極に対応した形状のＮｉ薄膜６、Ａｕ薄膜７
およびＧｅ薄膜８は、ｎ+ 型ＧａＡｓ基板１の全面にＮ
ｉ薄膜６、Ａｕ薄膜７およびＧｅ薄膜８を順次形成した
後にこれらのＮｉ薄膜６、Ａｕ薄膜７およびＧｅ薄膜８
をエッチング法によりオーミック電極の形状にパターニ
ングすることにより形成するようにしてもよい。
【００５３】また、上述の一実施例においては、ｎ+ 型
ＧａＡｓ基板１に対するオーミック電極にこの発明を適
用した場合について説明したが、例えばエピタキシャル
成長などにより形成されたｎ+ 型ＧａＡｓ層に対するオ
ーミック電極にこの発明を適用することも可能である。
ＧａＡｓ基板１に対するオーミック電極にこの発明を適
用した場合について説明したが、例えばエピタキシャル
成長などにより形成されたｎ+ 型ＧａＡｓ層に対するオ
ーミック電極にこの発明を適用することも可能である。
【００５４】
【発明の効果】以上述べたように、この発明によるオー
ミック電極によれば、III-Ｖ族化合物半導体に対する、
実用的に満足しうる特性を有するオーミック電極を実現
することができる。また、この発明によるオーミック電
極の形成方法によれば、III-Ｖ族化合物半導体に対す
る、実用的に満足しうる特性を有するオーミック電極を
容易に形成することができる。さらに、この発明による
半導体装置によれば、III-Ｖ族化合物半導体基体上に形
成された半導体素子のオーミック電極が実用上デバイス
に要求される特性を有する高性能の半導体装置を実現す
ることができる。
ミック電極によれば、III-Ｖ族化合物半導体に対する、
実用的に満足しうる特性を有するオーミック電極を実現
することができる。また、この発明によるオーミック電
極の形成方法によれば、III-Ｖ族化合物半導体に対す
る、実用的に満足しうる特性を有するオーミック電極を
容易に形成することができる。さらに、この発明による
半導体装置によれば、III-Ｖ族化合物半導体基体上に形
成された半導体素子のオーミック電極が実用上デバイス
に要求される特性を有する高性能の半導体装置を実現す
ることができる。
【図１】この発明の一実施例によるオーミック電極を示
す断面図である。
す断面図である。
【図２】この発明の一実施例によるオーミック電極のエ
ネルギーバンド図である。
ネルギーバンド図である。
【図３】この発明の一実施例によるオーミック電極の形
成方法を説明するための断面図である。
成方法を説明するための断面図である。
【図４】この発明の一実施例によるオーミック電極の接
触抵抗の熱処理温度依存性の測定結果の一例を示すグラ
フである。
触抵抗の熱処理温度依存性の測定結果の一例を示すグラ
フである。
【図５】この発明の一実施例によるオーミック電極の接
触抵抗のオーミック電極形成用のＮｉ薄膜の厚さ依存性
の測定結果の一例を示すグラフである。
触抵抗のオーミック電極形成用のＮｉ薄膜の厚さ依存性
の測定結果の一例を示すグラフである。
【図６】この発明の一実施例によるオーミック電極の熱
安定性の測定結果の一例を示すグラフである。
安定性の測定結果の一例を示すグラフである。
【図７】この発明の一実施例によるオーミック電極の接
触抵抗のオーミック電極形成用のＡｕ薄膜の厚さ依存性
の測定結果の一例を示すグラフである。
触抵抗のオーミック電極形成用のＡｕ薄膜の厚さ依存性
の測定結果の一例を示すグラフである。
【図８】従来のオーミック電極の一例を説明するための
断面図である。
断面図である。
【図９】従来のオーミック電極の他の例を説明するため
の断面図である。
の断面図である。
【図１０】従来のオーミック電極のさらに他の例を説明
するための断面図である。
するための断面図である。
１ ｎ+ 型ＧａＡｓ基板 ２ ｎ++型再成長ＧａＡｓ層 ３ ＮｉＧｅ薄膜 ４ 析出物 ６ Ｎｉ薄膜 ７ Ａｕ薄膜 ８ Ｇｅ薄膜
Claims (20)
- 【請求項１】 III-Ｖ族化合物半導体基体より再成長し
た再成長III-Ｖ族化合物半導体層と、 上記再成長III-Ｖ族化合物半導体層上に形成された、Ａ
ｕ、Ｐｔ、ＰｄおよびＡｇから成る群より選ばれた少な
くとも一種の元素と上記III-Ｖ族化合物半導体基体を構
成する III族元素との化合物であって融点が４００℃以
上のものから成る析出物を含むＮｉＧｅ薄膜とを有する
オーミック電極。 - 【請求項２】 上記再成長III-Ｖ族化合物半導体層は上
記III-Ｖ族化合物半導体基体よりも高不純物濃度である
ことを特徴とする請求項１記載のオーミック電極。 - 【請求項３】 上記III-Ｖ族化合物半導体基体および上
記再成長III-Ｖ族化合物半導体層はｎ型であることを特
徴とする請求項１または２記載のオーミック電極。 - 【請求項４】 上記III-Ｖ族化合物半導体基体および上
記再成長III-Ｖ族化合物半導体層は互いに結晶格子が整
合していることを特徴とする請求項１、２または３記載
のオーミック電極。 - 【請求項５】 上記III-Ｖ族化合物半導体基体はＧａＡ
ｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓから成ることを特
徴とする請求項１、２、３または４記載のオーミック電
極。 - 【請求項６】 上記再成長III-Ｖ族化合物半導体層はＧ
ａＡｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓから成ること
を特徴とする請求項１、２、３、４または５記載のオー
ミック電極。 - 【請求項７】 上記Ａｕ、Ｐｔ、ＰｄおよびＡｇから成
る群より選ばれた少なくとも一種の元素はＡｕであり、
上記化合物はα´−ＡｕＧａであることを特徴とする請
求項１、２、３、４、５または６記載のオーミック電
極。 - 【請求項８】 上記再成長III-Ｖ族化合物半導体層は上
記III-Ｖ族化合物半導体基体よりも低抵抗率であること
を特徴とする請求項１または２記載のオーミック電極。 - 【請求項９】 上記III-Ｖ族化合物半導体基体はｎ型Ｇ
ａＡｓ基板であり、上記再成長III-Ｖ族化合物半導体層
はｎ型ＧａＡｓ層であり、上記Ａｕ、Ｐｔ、Ｐｄおよび
Ａｇから成る群より選ばれた少なくとも一種の元素はＡ
ｕであり、上記化合物はα´−ＡｕＧａであることを特
徴とする請求項１または２記載のオーミック電極。 - 【請求項１０】 III-Ｖ族化合物半導体基体より再成長
した再成長III-Ｖ族化合物半導体層と、 上記再成長III-Ｖ族化合物半導体層上に形成された、Ａ
ｕ、Ｐｔ、ＰｄおよびＡｇから成る群より選ばれた少な
くとも一種の元素と上記III-Ｖ族化合物半導体基体を構
成する III族元素との化合物であって融点が４００℃以
上のものから成る析出物を含むＮｉＧｅ薄膜とを有する
オーミック電極の形成方法であって、 上記III-Ｖ族化合物半導体基体上に、Ｎｉ薄膜、上記Ａ
ｕ、Ｐｔ、ＰｄおよびＡｇから成る群より選ばれた少な
くとも一種の元素から成る金属薄膜およびＧｅ薄膜を順
次形成する工程と、 上記Ｎｉ薄膜、上記金属薄膜および上記Ｇｅ薄膜が形成
された上記III-Ｖ族化合物半導体基体を熱処理する工程
とを有することを特徴とするオーミック電極の形成方
法。 - 【請求項１１】 上記再成長III-Ｖ族化合物半導体層は
上記III-Ｖ族化合物半導体基体よりも高不純物濃度であ
ることを特徴とする請求項１０記載のオーミック電極の
形成方法。 - 【請求項１２】 上記III-Ｖ族化合物半導体基体および
上記再成長III-Ｖ族化合物半導体層はｎ型であることを
特徴とする請求項１０または１１記載のオーミック電極
の形成方法。 - 【請求項１３】 上記III-Ｖ族化合物半導体基体はＧａ
Ａｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓから成ることを
特徴とする請求項１０、１１または１２記載のオーミッ
ク電極の形成方法。 - 【請求項１４】 上記再成長III-Ｖ族化合物半導体層は
ＧａＡｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓから成るこ
とを特徴とする請求項１０、１１、１２または１３記載
のオーミック電極の形成方法。 - 【請求項１５】 上記金属薄膜はＡｕ薄膜であり、上記
化合物はα´−ＡｕＧａであることを特徴とする請求項
１０、１１、１２、１３または１４記載のオーミック電
極の形成方法。 - 【請求項１６】 上記III-Ｖ族化合物半導体基体はｎ型
ＧａＡｓ基板であり、上記再成長III-Ｖ族化合物半導体
層はｎ型ＧａＡｓ層であり、上記Ａｕ、Ｐｔ、Ｐｄおよ
びＡｇから成る群より選ばれた少なくとも一種の元素は
Ａｕであり、上記化合物はα´−ＡｕＧａであり、上記
金属薄膜はＡｕ薄膜であることを特徴とする請求項１０
または１１記載のオーミック電極の形成方法。 - 【請求項１７】 上記熱処理の温度は４００〜７５０℃
であることを特徴とする請求項１０、１１、１２、１
３、１４、１５または１６記載のオーミック電極の形成
方法。 - 【請求項１８】 III-Ｖ族化合物半導体基体上に半導体
素子を有し、 上記半導体素子の電極は、 上記III-Ｖ族化合物半導体基体より再成長した再成長II
I-Ｖ族化合物半導体層と、 上記再成長III-Ｖ族化合物半導体層上に形成された、Ａ
ｕ、Ｐｔ、ＰｄおよびＡｇから成る群より選ばれた少な
くとも一種の元素と上記III-Ｖ族化合物半導体基体を構
成する III族元素との化合物であって融点が４００℃以
上のものから成る析出物を含むＮｉＧｅ薄膜とを有する
半導体装置。 - 【請求項１９】 上記再成長III-Ｖ族化合物半導体層は
上記III-Ｖ族化合物半導体基体よりも高不純物濃度であ
ることを特徴とする請求項１８記載の半導体装置。 - 【請求項２０】 上記Ａｕ、Ｐｔ、ＰｄおよびＡｇから
成る群より選ばれた少なくとも一種の元素はＡｕであ
り、上記化合物はα´−ＡｕＧａであることを特徴とす
る請求項１８または１９記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23712293A JP3216354B2 (ja) | 1993-08-11 | 1993-08-11 | オーミック電極およびその形成方法ならびに半導体装置 |
| KR1019940019175A KR100403206B1 (ko) | 1993-08-11 | 1994-08-03 | 오믹전극과그형성방법및반도체장치 |
| EP94112523A EP0638937B1 (en) | 1993-08-11 | 1994-08-10 | Ohmic electrode, its fabricating method and semiconductor device using this electrode |
| DE69428750T DE69428750T2 (de) | 1993-08-11 | 1994-08-10 | Ohmische Elektrode, Verfahren zur Herstellung und integrierte Schaltung, die diese Elektrode benützt |
| US08/822,060 US5747878A (en) | 1993-08-11 | 1997-03-24 | Ohmic electrode, its fabrication method and semiconductor device |
| US08/852,923 US6033976A (en) | 1993-08-11 | 1997-05-08 | Ohmic electrode, its fabricating method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23712293A JP3216354B2 (ja) | 1993-08-11 | 1993-08-11 | オーミック電極およびその形成方法ならびに半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758059A true JPH0758059A (ja) | 1995-03-03 |
| JP3216354B2 JP3216354B2 (ja) | 2001-10-09 |
Family
ID=17010740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23712293A Expired - Fee Related JP3216354B2 (ja) | 1993-08-11 | 1993-08-11 | オーミック電極およびその形成方法ならびに半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5747878A (ja) |
| EP (1) | EP0638937B1 (ja) |
| JP (1) | JP3216354B2 (ja) |
| KR (1) | KR100403206B1 (ja) |
| DE (1) | DE69428750T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190142231A (ko) | 2018-06-15 | 2019-12-26 | 도요타 지도샤（주） | 내연 기관 |
| JP2020502788A (ja) * | 2016-12-22 | 2020-01-23 | コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ | Ｉｉｉ−ｖ族材料を含む素子およびシリコン処理工程と互換性を有する接触部を形成する処理 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274468A (ja) * | 1998-03-25 | 1999-10-08 | Sony Corp | オーミック電極およびその形成方法ならびにオーミック電極形成用積層体 |
| US6528405B1 (en) * | 2000-02-18 | 2003-03-04 | Motorola, Inc. | Enhancement mode RF device and fabrication method |
| JP2001284576A (ja) | 2000-03-30 | 2001-10-12 | Toshiba Corp | 高電子移動度トランジスタ及びその製造方法 |
| US6858522B1 (en) * | 2000-09-28 | 2005-02-22 | Skyworks Solutions, Inc. | Electrical contact for compound semiconductor device and method for forming same |
| JP6186380B2 (ja) | 2012-02-23 | 2017-08-23 | センサー エレクトロニック テクノロジー インコーポレイテッド | 半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を形成することを含む方法および半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を含むデバイス |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439573A (en) * | 1977-09-05 | 1979-03-27 | Toshiba Corp | Compound semiconductor device |
| EP0077893A3 (en) * | 1981-10-23 | 1985-05-15 | International Business Machines Corporation | Low-resistance ohmic contacts to n-type group iii-v semiconductors |
| US5045408A (en) * | 1986-09-19 | 1991-09-03 | University Of California | Thermodynamically stabilized conductor/compound semiconductor interfaces |
| US4998158A (en) * | 1987-06-01 | 1991-03-05 | Motorola, Inc. | Hypoeutectic ohmic contact to N-type gallium arsenide with diffusion barrier |
| US4853346A (en) * | 1987-12-31 | 1989-08-01 | International Business Machines Corporation | Ohmic contacts for semiconductor devices and method for forming ohmic contacts |
| JPH0223442A (ja) * | 1988-07-13 | 1990-01-25 | Nec Corp | メモリ制御装置 |
| GB8921004D0 (en) * | 1989-09-15 | 1989-11-01 | Secr Defence | Ohmic contact for gaas and gaa1as |
| EP0531550B1 (en) * | 1991-03-28 | 1997-12-29 | Asahi Kasei Kogyo Kabushiki Kaisha | Field effect transistor |
| US5317190A (en) * | 1991-10-25 | 1994-05-31 | International Business Machines Corporation | Oxygen assisted ohmic contact formation to N-type gallium arsenide |
-
1993
- 1993-08-11 JP JP23712293A patent/JP3216354B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-03 KR KR1019940019175A patent/KR100403206B1/ko not_active IP Right Cessation
- 1994-08-10 EP EP94112523A patent/EP0638937B1/en not_active Expired - Lifetime
- 1994-08-10 DE DE69428750T patent/DE69428750T2/de not_active Expired - Fee Related
-
1997
- 1997-03-24 US US08/822,060 patent/US5747878A/en not_active Expired - Fee Related
- 1997-05-08 US US08/852,923 patent/US6033976A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020502788A (ja) * | 2016-12-22 | 2020-01-23 | コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ | Ｉｉｉ−ｖ族材料を含む素子およびシリコン処理工程と互換性を有する接触部を形成する処理 |
| KR20190142231A (ko) | 2018-06-15 | 2019-12-26 | 도요타 지도샤（주） | 내연 기관 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6033976A (en) | 2000-03-07 |
| EP0638937B1 (en) | 2001-10-24 |
| JP3216354B2 (ja) | 2001-10-09 |
| EP0638937A2 (en) | 1995-02-15 |
| EP0638937A3 (en) | 1995-08-02 |
| KR100403206B1 (ko) | 2004-06-23 |
| DE69428750T2 (de) | 2002-08-01 |
| US5747878A (en) | 1998-05-05 |
| DE69428750D1 (de) | 2001-11-29 |
| KR950007145A (ko) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4186410A (en) | Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors | |
| US7244973B2 (en) | Field-effect semiconductor device and method for making the same | |
| US20060006435A1 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| JPH10125901A (ja) | 電界効果トランジスタ，及びその製造方法 | |
| JPH10270467A (ja) | 半導体装置 | |
| JP3584481B2 (ja) | オーミック電極の形成方法およびオーミック電極形成用積層体 | |
| JPS605570A (ja) | 半導体装置の製造方法 | |
| JPH0758059A (ja) | オーミック電極およびその形成方法ならびに半導体装置 | |
| US8288260B1 (en) | Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility | |
| EP0517443B1 (en) | Method of fabricating GaAs mesfets with enhanced schottky barrier | |
| JP3180501B2 (ja) | オーミック電極の形成方法 | |
| JPH11274468A (ja) | オーミック電極およびその形成方法ならびにオーミック電極形成用積層体 | |
| JP2013214625A (ja) | 窒化物半導体へのオーミック接触領域の形成方法 | |
| JPH0329302B2 (ja) | ||
| JP2904156B2 (ja) | オーミック電極の製造方法 | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JPS62143461A (ja) | ｎ型ＧａＡｓオ−ム性電極 | |
| JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
| JP3064559B2 (ja) | 高電子移動度トランジスタの製造方法 | |
| JP3020578B2 (ja) | 半導体装置 | |
| JP2890885B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63261758A (ja) | 電界効果型半導体装置 | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JP2003045897A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |