JPS63261758A - 電界効果型半導体装置 - Google Patents

電界効果型半導体装置

Info

Publication number
JPS63261758A
JPS63261758A JP9572787A JP9572787A JPS63261758A JP S63261758 A JPS63261758 A JP S63261758A JP 9572787 A JP9572787 A JP 9572787A JP 9572787 A JP9572787 A JP 9572787A JP S63261758 A JPS63261758 A JP S63261758A
Authority
JP
Japan
Prior art keywords
layer
metallic layer
gate
stress
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9572787A
Other languages
English (en)
Inventor
Shigeru Kuroda
黒田 滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9572787A priority Critical patent/JPS63261758A/ja
Publication of JPS63261758A publication Critical patent/JPS63261758A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 この発明は、電界効果型半導体装置において、そのショ
ットゲート電極を、薄い第1の金属層上にアモルファス
層を介して第2の金属層を積層した構造とすることによ
り、 ゲート電極下の半導体基体にストレスが作用することを
防止し、ゲート閾値電圧の変動等を抑制するものである
〔産業上の利用分野〕
本発明は電界効果型半導体装置にかかり、特に温度等に
よるその特性変動を抑制するゲート構造の改善に関する
砒化ガリウム(GaAs)等の化合物半導体を用いた電
界効果型半導体装置の実用化が進められているが、化合
物半導体では安定した絶縁ゲート構造が困難であり、シ
ョットキバリア形ゲート構造が多く行われている。
しかしながら、動作速度を高めるなどの目的からこの半
導体装置を例えば液体窒素温度などで動作させる場合に
ゲート闇値電圧が変動するなどの問題があり、その解決
が要望されている。
〔従来の技術〕
GaAsを半導体材料とするショットキバリア形電界効
果トランジスタ(MES FET)がマイクロ波帯域等
において既に多数用いられており、更に空間分離ドーピ
ングと電子の2次元状態化により一層の高移動度を実現
した高電子移動度電界効果トランジスタ(HEMT)の
実用化が始まっているが、HEMTの一従来例の模式断
面図を第3図に示す。
本従来例では半絶縁性GaAs基板21上に、ノンドー
プのi形GaAs層22と、砒化アルミニウムガリウム
(A1xGa+−xAs)にドナー不純物を高濃度にド
ープした電子供給層23とを成長しており、n型AlG
aAs電子供給層23からi形GaAs層22へ遷移し
た電子によってペテロ接合界面近傍に2次元電子ガス2
4が形成される。
この半導体基体にオーミックコンタクトするソース、ド
レイン電極25とショットキコンタクトするゲート電極
26とを設け、ゲート電極26によるショットキ空乏層
で2次元電子ガス24の面密度を制御してトランジスタ
動作を行わせる。この2次元電子ガス24は不純物散乱
による移動度低下が殆どなく常温でも電子移動度が高い
が、格子散乱が低下する77に程度以下の低温では例え
ばI X 10’cm”/V、sに達する更に高い移動
度が得られる。
〔発明が解決しようとする問題点〕
上述の様に)IEMTは77に程度以下の低温において
最高性能を発揮するが、常温からここまで温度を低下さ
せたときにそのゲート閾値電圧Vthが第4図に例示す
る如く変動する傾向がある。同図は上述の従来例のショ
ットキゲート電極26にAIを用い、L、=1−のゲー
ト長方向すなわちドレイン−ソース方向を、Al6.3
Gao、 7As電子供給層23の(100)面上(0
11)(Oで示す)及び(OII)(・で示す)とした
場合のゲート闇値電圧Vthの温度による変動を示すも
ので、ゲート長をサブミクロンに短縮すればその変動幅
は更に増大する。
このゲート闇値電圧■いの変動の大きい要因にゲート電
極が半導体層に及ぼす熱応力がある。例えば温度300
Kにおける熱膨張係数が約6X10−6/degのGa
As/AlGaAsに対してAIは約24 X 10−
 ’/degと差が大きく、例えば300Kから77K
まで冷却すれば熱応力は3 X 10’dyne/cが
程度に達し、ゲート電極下の半導体層に異方性の分極電
荷を生じて、上述の様に半導体結晶上の方向によって差
がある闇値電圧■いの変動を生じている。
ショットキゲート金属にTi/Pt/Au或いは一5i
等を用いれば闇値電圧■いの変動量はAIよりも小さく
なるものの、この様なゲート14値電圧■いの異方性変
動は集積回路装置の高集積化に甚だ不都合であり、その
改善が強(要望されている。
〔問題点を解決するための手段〕
前記問題点は、半導体基体にショットキコンタクトする
第1の金属層上に、アモルファス層を介して第2の金属
層を積層したゲート電極を備える本発明による電界効果
型半導体装置により解決される。
〔作 用〕
本発明による電界効果型半導体装置は、第1図に示す実
施例の如く、そのゲート電極6を第1の金属層6a−ア
モルファス層6b−第2の金属層6cからなる積層構造
として、第1の金属層6aで半導体基体に対するショッ
トキコンタクトを形成し、アモルファス層6bによって
ストレスを緩和する効果を得、横方向の導体層の機能及
びコンタクト形成は第2の金属層6cに依存する。
第1の金属層6aはショットキコンタクト形成のみを目
的とするために、半導体基体にストレスを及ぼさない様
に極めて薄くすることが可能となる。
また例えば鉄−−’−7ケル(Fe−Ni)、鉄−燐(
Fe−P)などのアモルファス合金は、第2図に例示す
る如くその組成により熱膨張係数を選択することが可能
で、例えばFe−Niアモルファス合金をNi#32w
 t%、Fe−Pアモルファス合金をP#13at%の
組成とすることにより、GaAs / AlGaAsの
熱膨張係数に良く一致する。この様に選択形成したアモ
ルファス層6bにより第2の金属層6cと半導体基体と
の間のストレス緩衝層の効果が得られる。
上述の様に温度変化等によりゲート電極下の半導体基体
にストレスが作用することが防止され、従来構造の電界
効果型半導体装置の如きゲート閾値電圧Vthの変動等
が抑制される。
〔実施例〕
以下本発明を第1図に工程順模式断面図を示す実施例に
より具体的に説明する。
第1図(a)参照: 先ず半絶縁性GaAs基板1上に
分子線エピタキシャル成長法により、ノンドープで厚さ
例えば0.5〜1 umのiJgGaAs層2と、例え
ば濃度2X10111cr11−’程度にシリコ7(S
i)をトープし厚さ例えば40〜50nmのn型Alo
、 aGao、 ?AS層3とを成長した後、その成長
装置内で基板1の温度を80℃程度まで下げて、AIを
厚さ10nm程度に成長する。このAI層6aは単結晶
であるが単結晶であることが必要ではない。
このAI層6a上にスパッタ法等により、例えばFe−
Ni; Ni # 32wt%のアモルファス層6bを
厚さ1000m程度に形成し、更にこのアモルファス層
6b上に、第2のA1層6cを蒸着法等により厚さ例え
ば300圃程度に形成する。
なおこのn型AlGaAs電子供給層3からi形GaA
s層2へ遷移した電子によって、ヘテロ接合界面近傍に
2次元電子ガス4が形成されている。
第1図(b)参照二 通常のりソグラフィ法によるマス
ク(図示省略)を設けて素子間分離を行う領域上の層6
c、6b、6cを選択的に除去し、例えば酸素イオン注
入により素子間分離領域7を形成する。
なお素子間分離はイオンミリング法等にょるメサエッチ
ングを行ってもよい。
次いで図示の如く第2の11層6c上に、ソース、ドレ
イン電極のパターンを開口としたレジストマスク11を
設け、AI層6c、 6aは例えばe#(HiPOt)
系溶液を用いてエツチングし、アモルファス層6bは4
弗化炭素(CF4.)に酸素(0□)を添加したガスプ
ラズマエツチングを行って、ゲート電極6のパターンを
例えば図示の様に形成する。
第1図(C)参照: 例えば金ゲルマニウム(AuGe
)を厚さ30nm、金(Au)を厚さ300nm程度に
被着し、マスク11でリフトオフして、ソース、ドレイ
ン電極5をパターニングし、例えば温度400℃、1分
間程度の加熱処理を窒素(Nz)雰囲気中で行って合金
化領域5Aを形成する。
上述の実施例はゲート長方向を(01丁)方向とした場
合にも、例えば温度300にと77Kにおけるゲート闇
値電圧VthO差が0.05V程度以内に止まり、本発
明の効果が(it認された。また上記の様に半導体層の
成長に続けてゲート金属層6aの成長を行っているため
にショットキコンタクト界面が清浄であり、ショットキ
バリア電圧が約0.75Vと向上している。
以上の説明はGaAsIA lGaAs系)!El’l
Tを引例しているが本発明はこれに限られるものではな
く、例えばMES FET等についても適用することが
でき、更にGaAs/AlGaAs系以外の半導体材料
、例えばInP/InGaAs系等についても同様の効
果を得ることができる。
〔発明の効果〕
以上説明した如く本発明によれば、電界効果型半導体装
置において、そのゲート闇値電圧Vいの温度による変動
等が抑止されて特性の安定性が向上し、その実用化の推
進に大きく寄与する。
【図面の簡単な説明】
第1図は本発明の実施例の工程順模式断面図、第2図は
アモルファス材料の組成と熱膨張係数との相関の例を示
す図、 第3図はHEMTの従来例の模式断面図、第4図は従来
のゲート闇値電圧と温度の相関を示す図である。 図において、 lは半絶縁性GaAs基板、 2はノンドープのi型GaAs層、 3はn型AlGaAs電子供給層、 4は2次元電子ガス、 5はソース、ドレイン電極、 5Aはその合金化領域、 6はゲート電極、 6aは第1の金属層(例えばAI)、 6bはアモルファス層(例えばFe−N1)、6cは第
2の金属層(例えばAI) 7は素子間分離領域、 11はマスクを示す。 (cL) 犯跡]の1程)11帥峨1かz 卒 1 凶 売 2 口 第 3 の ゲ′−ト暦1aa圧とl)廼

Claims (1)

  1. 【特許請求の範囲】 1)半導体基体にショットキコンタクトする第1の金属
    層上に、アモルファス層を介して第2の金属層を積層し
    たゲート電極を備えることを特徴とする電界効果型半導
    体装置。 2)前記第1の金属層が、前記アモルファス層及び前記
    第2の金属層より薄いことを特徴とする特許請求の範囲
    第1項記載の電界効果型半導体装置。
JP9572787A 1987-04-17 1987-04-17 電界効果型半導体装置 Pending JPS63261758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9572787A JPS63261758A (ja) 1987-04-17 1987-04-17 電界効果型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9572787A JPS63261758A (ja) 1987-04-17 1987-04-17 電界効果型半導体装置

Publications (1)

Publication Number Publication Date
JPS63261758A true JPS63261758A (ja) 1988-10-28

Family

ID=14145506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9572787A Pending JPS63261758A (ja) 1987-04-17 1987-04-17 電界効果型半導体装置

Country Status (1)

Country Link
JP (1) JPS63261758A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307668A (ja) * 1990-11-28 1995-11-21 Nec Corp ディジタルアナログ変換装置
JP4912886B2 (ja) * 2003-11-24 2012-04-11 トライクウィント セミコンダクター,インコーポレーテッド モノリシック集積型エンハンスメントモードおよびデプリーションモードfetおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307668A (ja) * 1990-11-28 1995-11-21 Nec Corp ディジタルアナログ変換装置
JP4912886B2 (ja) * 2003-11-24 2012-04-11 トライクウィント セミコンダクター,インコーポレーテッド モノリシック集積型エンハンスメントモードおよびデプリーションモードfetおよびその製造方法

Similar Documents

Publication Publication Date Title
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
WO2002021601A1 (fr) Dispositif a semi-conducteur
JP3449116B2 (ja) 半導体装置
JP4134575B2 (ja) 半導体装置およびその製造方法
US20110217816A1 (en) Field effect transistor and method for fabricating the same
JP3086748B2 (ja) 高電子移動度トランジスタ
JPS61256675A (ja) シヨツトキゲ−ト電界効果トランジスタの製造方法
JP2003100778A (ja) 半導体装置
JP3156620B2 (ja) 電界効果トランジスタ及びその製造方法
JP2005005646A (ja) 半導体装置
JP2004193273A (ja) ヘテロ接合型化合物半導体電界効果トランジスタ及びその製造方法
JP2001185717A (ja) 半導体装置及びその製造方法
JPS63261758A (ja) 電界効果型半導体装置
JP2001110818A (ja) 半導体装置及びその製造方法
KR940010557B1 (ko) 반도체장치
US6410946B1 (en) Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer
JP3256941B2 (ja) 化合物半導体の表面処理方法
JPH025439A (ja) 半導体基板
JPH06163600A (ja) 電界効果トランジスタ
JPS6068661A (ja) 半導体装置
JPS63204661A (ja) 電界効果型化合物半導体装置
JPH0357228A (ja) 化合物半導体装置
JPS63261757A (ja) 電界効果型半導体装置
JPS60136264A (ja) 半導体装置の製造方法
JPH0729917A (ja) 電界効果トランジスタおよびその製造方法