JPH0756967B2 - クロック乗り換え方式 - Google Patents
クロック乗り換え方式Info
- Publication number
- JPH0756967B2 JPH0756967B2 JP63301351A JP30135188A JPH0756967B2 JP H0756967 B2 JPH0756967 B2 JP H0756967B2 JP 63301351 A JP63301351 A JP 63301351A JP 30135188 A JP30135188 A JP 30135188A JP H0756967 B2 JPH0756967 B2 JP H0756967B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- signal
- stuffing
- clock
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号を伝送する際にしばしば必要
となるクロック乗り換え方式に関する。
となるクロック乗り換え方式に関する。
ディジタル通信においては、信号を処理する場合にしば
しばその信号のクロックを乗り換える必要が生じる。こ
のクロック乗り換えには４つの種類がある。１つは信号
のクロックと非同期のクロックに取り換える場合であ
り、もう１つは信号のクロックと同期したクロックに取
り換える場合である。文献（例えば、山下孚編著：「や
さしいディジタル伝送」、第３章、電気通信協会）に詳
述されているように、前者のクロック乗り換えは通常パ
ルススタッフ同期方式により行われ、後者は通常フレー
ムアライナにより行われる。
しばその信号のクロックを乗り換える必要が生じる。こ
のクロック乗り換えには４つの種類がある。１つは信号
のクロックと非同期のクロックに取り換える場合であ
り、もう１つは信号のクロックと同期したクロックに取
り換える場合である。文献（例えば、山下孚編著：「や
さしいディジタル伝送」、第３章、電気通信協会）に詳
述されているように、前者のクロック乗り換えは通常パ
ルススタッフ同期方式により行われ、後者は通常フレー
ムアライナにより行われる。
クロック乗り換えは、しばしば縦続に行われることがあ
る。たとえば、周波数f1の情報信号が周波数f2のクロッ
クにパルススタッフ同期方式により同期化されていると
き、情報信号のみを別に与えられた周波数f1のクロック
に同期クロック乗り換えを行う場合を考える。従来、こ
の目的には第７図に示すようなクロック乗り換え方式が
使われている。なお、第８図（１）〜（４）は第７図に
おける各部の動作波形を示す。第７図において、参照番
号１はパルススタッフ同期方式で挿入された無駄パルス
を除去するデスタッフ回路を、２は非同期のクロック乗
り換え用のバッファメモリを、９はデスタッフによるク
ロックの抜けを平滑化する位相同期発振器（PLO）を、
８は同期クロック乗り換え用のバッファメモリを、７は
バッファメモリ８におけるスリップを防ぐためのスリッ
プ制御回路を、それぞれ示す。
る。たとえば、周波数f1の情報信号が周波数f2のクロッ
クにパルススタッフ同期方式により同期化されていると
き、情報信号のみを別に与えられた周波数f1のクロック
に同期クロック乗り換えを行う場合を考える。従来、こ
の目的には第７図に示すようなクロック乗り換え方式が
使われている。なお、第８図（１）〜（４）は第７図に
おける各部の動作波形を示す。第７図において、参照番
号１はパルススタッフ同期方式で挿入された無駄パルス
を除去するデスタッフ回路を、２は非同期のクロック乗
り換え用のバッファメモリを、９はデスタッフによるク
ロックの抜けを平滑化する位相同期発振器（PLO）を、
８は同期クロック乗り換え用のバッファメモリを、７は
バッファメモリ８におけるスリップを防ぐためのスリッ
プ制御回路を、それぞれ示す。
デスタッフ回路１の入力データ及びこれと同期するクロ
ック信号は第４図（１）のようなものである。データ中
のＳは無駄ビットであり、デスタッフ回路１により除去
されて第８図（２）のようになる。ここでクロック信号
のデスタッフされた部分に抜けが生じている。このクロ
ック信号はPLO9により平滑化され、第８図（３）のよう
な連続クロックになる。バッファメモリ２は、この平滑
化されたクロック信号にデータを同期するためのもので
あり、データは抜けのあるクロックにしたがってメモリ
に書き込まれ、平滑化されたクロックにしたがって読み
出される。さらにデータはバッファメモリ８に接続され
書き込まれる。バッファメモリ８からの読み出しは別に
与えられるクロック信号により行われ、第８図（４）の
ような波形を得る。このとき、与えられた読み出し用ク
ロック信号の周波数が、書き込み側のクロック信号の周
波数と時間平均で完全に一致している場合、バッファメ
モリ８は同期クロック乗り換えを実現する。スリップ制
御回路７はバッファメモリ８においてデータの２度読み
や読み出さないうちに重ね書きするというような状態に
停滞することを避けるよう、書き込み及び読み出しの動
作を制御する。
ック信号は第４図（１）のようなものである。データ中
のＳは無駄ビットであり、デスタッフ回路１により除去
されて第８図（２）のようになる。ここでクロック信号
のデスタッフされた部分に抜けが生じている。このクロ
ック信号はPLO9により平滑化され、第８図（３）のよう
な連続クロックになる。バッファメモリ２は、この平滑
化されたクロック信号にデータを同期するためのもので
あり、データは抜けのあるクロックにしたがってメモリ
に書き込まれ、平滑化されたクロックにしたがって読み
出される。さらにデータはバッファメモリ８に接続され
書き込まれる。バッファメモリ８からの読み出しは別に
与えられるクロック信号により行われ、第８図（４）の
ような波形を得る。このとき、与えられた読み出し用ク
ロック信号の周波数が、書き込み側のクロック信号の周
波数と時間平均で完全に一致している場合、バッファメ
モリ８は同期クロック乗り換えを実現する。スリップ制
御回路７はバッファメモリ８においてデータの２度読み
や読み出さないうちに重ね書きするというような状態に
停滞することを避けるよう、書き込み及び読み出しの動
作を制御する。
クロック乗り換えを縦続に行う他の例として、周波数f1
の情報信号が周波数f2のクロックにパルススタッフ同期
方式により同期化されているとき、情報信号のみを周波
数f3のクロックにパルススタッフ同期方式により同期化
してクロックの乗り換えを行う場合を考える。従来、こ
の目的には第９図に示すようなクロック乗り換え方式が
使われている。なお、第10図（１）〜（４）は第９図に
おける各部の動作波形を示す。第９図において、参照番
号１はデスタッフ回路を、２はバッファムモリを、９は
位相同期発振器（PLO）を、８はバッファメモリを、３
はバッファメモリ８におけるメモリの書き込みと読み出
しとの位相差を検出する位相比較回路を、４は位相比較
回路６の出力に従い無駄パルスを挿入するスタッフ回路
をそれぞれ示す。
の情報信号が周波数f2のクロックにパルススタッフ同期
方式により同期化されているとき、情報信号のみを周波
数f3のクロックにパルススタッフ同期方式により同期化
してクロックの乗り換えを行う場合を考える。従来、こ
の目的には第９図に示すようなクロック乗り換え方式が
使われている。なお、第10図（１）〜（４）は第９図に
おける各部の動作波形を示す。第９図において、参照番
号１はデスタッフ回路を、２はバッファムモリを、９は
位相同期発振器（PLO）を、８はバッファメモリを、３
はバッファメモリ８におけるメモリの書き込みと読み出
しとの位相差を検出する位相比較回路を、４は位相比較
回路６の出力に従い無駄パルスを挿入するスタッフ回路
をそれぞれ示す。
デスタッフ回路１の入力データ及びこれと同期するクロ
ック信号は第10図（１）のようなものである。Ｓは無駄
ビットであり、デスタッフ回路１により除去されて第10
図（２）のようになる。ここでクロック信号には、デス
タッフされた部分に抜けが生じている。このクロック信
号はPLO9により平滑化され、第10図（３）ような連続ク
ロックになる。バッファメモリ２は、この平滑化された
クロック信号にデータを同期化するためのものであり、
データ抜けのあるクロックにしたがって読み出される。
さらにデータはバッファメモリ８に接続され、書き込ま
れる。メモリの読み出しは別に与えられたクロック信号
にしたがって行われるが、位相比較回路３がバッファメ
モリ８における書き込みと読み出しの位相差を検出して
おり、位相差が小さくなるとスタッフ回路４によりスタ
ッフが行われ、バッファメモリ８における読み出しが禁
止されて無駄パルスＳが挿入される。この結果、スタッ
フ回路４の出力波形は、第10図（４）のようになり、ク
ロックの乗り換えが完了する。
ック信号は第10図（１）のようなものである。Ｓは無駄
ビットであり、デスタッフ回路１により除去されて第10
図（２）のようになる。ここでクロック信号には、デス
タッフされた部分に抜けが生じている。このクロック信
号はPLO9により平滑化され、第10図（３）ような連続ク
ロックになる。バッファメモリ２は、この平滑化された
クロック信号にデータを同期化するためのものであり、
データ抜けのあるクロックにしたがって読み出される。
さらにデータはバッファメモリ８に接続され、書き込ま
れる。メモリの読み出しは別に与えられたクロック信号
にしたがって行われるが、位相比較回路３がバッファメ
モリ８における書き込みと読み出しの位相差を検出して
おり、位相差が小さくなるとスタッフ回路４によりスタ
ッフが行われ、バッファメモリ８における読み出しが禁
止されて無駄パルスＳが挿入される。この結果、スタッ
フ回路４の出力波形は、第10図（４）のようになり、ク
ロックの乗り換えが完了する。
上述の従来のクロック乗り換え方式には、縦続に行われ
る場合に回路規模が大きくなるという問題点がある。こ
れは、第１に２つのバッファメモリ２及び８を有してい
ること、第２に同期クロック乗り換え用のバッファメモ
リ８には回路規模が大きなエラスティックメモリを使用
せねばならぬことに起因している。
る場合に回路規模が大きくなるという問題点がある。こ
れは、第１に２つのバッファメモリ２及び８を有してい
ること、第２に同期クロック乗り換え用のバッファメモ
リ８には回路規模が大きなエラスティックメモリを使用
せねばならぬことに起因している。
本発明の第１の発明の方式は、情報信号にパルススタッ
フ同期方式によりスタッフパルスを付加した入力信号か
ら前記スタッフパルスを除去する第一のデスタッフ手段
と、該第一のデスタッフ手段でデスタッフされた信号を
一時記憶する第一のバッファメモリ手段と、該第一のバ
ッファメモリ手段における書き込み及び読み出しの位相
差を監視する位相比較手段と、該位相比較手段の出力信
号により前記第一のバッファメモリ手段の読み出しを制
御してスタッフ率が零のスタッフを行い前記情報信号と
完全に等しい平均周波数をもつ乗り換え用のクロック信
号に同期させるスタッフ手段と、該スタッフ手段により
スタッフされた信号をデスタッフする第二のデスタッフ
手段と、該第二のデスタッフ手段の出力信号を書き込む
ためのランダムアクセスメモリをもち前記乗り換え用ク
ロック信号で読み出す第二のバッファメモリ手段と、該
第二のバッファメモリ手段に対するスリップ制御手段と
を、備えている。
フ同期方式によりスタッフパルスを付加した入力信号か
ら前記スタッフパルスを除去する第一のデスタッフ手段
と、該第一のデスタッフ手段でデスタッフされた信号を
一時記憶する第一のバッファメモリ手段と、該第一のバ
ッファメモリ手段における書き込み及び読み出しの位相
差を監視する位相比較手段と、該位相比較手段の出力信
号により前記第一のバッファメモリ手段の読み出しを制
御してスタッフ率が零のスタッフを行い前記情報信号と
完全に等しい平均周波数をもつ乗り換え用のクロック信
号に同期させるスタッフ手段と、該スタッフ手段により
スタッフされた信号をデスタッフする第二のデスタッフ
手段と、該第二のデスタッフ手段の出力信号を書き込む
ためのランダムアクセスメモリをもち前記乗り換え用ク
ロック信号で読み出す第二のバッファメモリ手段と、該
第二のバッファメモリ手段に対するスリップ制御手段と
を、備えている。
第２の発明の方式は、情報信号にパルススタッフ同期方
式によりスタッフパルスを付加した入力信号から前記ス
タッフパルスを除去するデスタッフ手段と、該デスタッ
フ手段でデスタッフされた信号を書き込み前記情報信号
と完全に等しい平均周波数をもつ乗り換え用クロック信
号で読み出すバッファメモリ手段と、該バッファメモリ
手段に対するスリップ制御手段とを備えている。
式によりスタッフパルスを付加した入力信号から前記ス
タッフパルスを除去するデスタッフ手段と、該デスタッ
フ手段でデスタッフされた信号を書き込み前記情報信号
と完全に等しい平均周波数をもつ乗り換え用クロック信
号で読み出すバッファメモリ手段と、該バッファメモリ
手段に対するスリップ制御手段とを備えている。
第３の発明の方式は、情報信号にパルススタッフ同期方
式によりスタッフパルスを付加した入力信号から前記ス
タッフパルスを除去するデスタッフ手段と、該デスタッ
フ手段でデスタッフされた信号を一時記憶するためのバ
ッファメモリ手段と、該バッファメモリ手段における書
き込み及び読み出しの位相差を監視する位相比較手段
と、該位相比較手段の出力信号により前記バッファメモ
リ手段の読み出しを制御してスタッフを行い乗り換え用
クロック信号に同期させるスタッフ手段とを、備えてい
る。
式によりスタッフパルスを付加した入力信号から前記ス
タッフパルスを除去するデスタッフ手段と、該デスタッ
フ手段でデスタッフされた信号を一時記憶するためのバ
ッファメモリ手段と、該バッファメモリ手段における書
き込み及び読み出しの位相差を監視する位相比較手段
と、該位相比較手段の出力信号により前記バッファメモ
リ手段の読み出しを制御してスタッフを行い乗り換え用
クロック信号に同期させるスタッフ手段とを、備えてい
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の発明の一実施例を示すブロック
図であり、第２図（１）〜（５）はその動作を例示する
波形図である。第１図において、参照番号１はデスタッ
フ回路を、２はバッファメモリを、３はバッファメモリ
２における書き込みと読み出しとの位相差を検出する位
相比較回路を、４は位相比較回路６の出力に従い無駄パ
ルスを挿入するスタッフ回路を、５はデスタッフ回路
を、６はバッファメモリを、７はバッファメモリ６にお
けるスリップ制御回路を、それぞれ示す。第２図（１）
は入力信号を示し、デスタッフ回路１によりデスタッフ
され、第２図（２）のような波形になる。第２図（２）
に示すデータは、バッファメモリ２に送られ、同図に示
すクロックにしたがって書き込まれる。このクロックに
はデスタッフにより抜けが含まれている。バッファメモ
リ２からの読み出しは別に与えられるクロックに従って
行われるが、スタッフ回路４により無駄パルスを挿入さ
れスタッフが実行され、第２図（３）の波形となる。こ
のスタッフは位相比較回路６の出力により制御される。
スタッフされた信号はデスタッフ回路５によりデスタッ
フされ、バッファメモリ６に書き込まれる。ここの入力
波形は第２図（４）のようになり、読み出した結果は同
図（５）のようになる。バッファメモリ６においては、
書き込みと読み出しとのクロックの瞬時周波周数は一致
しており、第７図の従来方式のごとくメモリ素子として
書き込みと読み出しとを独立のクロックで行えるエラス
ティックメモリは必要でなく、書き込みと読み出しを時
分割で行えばRAM（ランダムアクセスメモリ）を使用す
ることができる。通常のRAMはエラスティックメモリよ
りも回路規模が小さくなり、回路の小型化が実現でき
る。
図であり、第２図（１）〜（５）はその動作を例示する
波形図である。第１図において、参照番号１はデスタッ
フ回路を、２はバッファメモリを、３はバッファメモリ
２における書き込みと読み出しとの位相差を検出する位
相比較回路を、４は位相比較回路６の出力に従い無駄パ
ルスを挿入するスタッフ回路を、５はデスタッフ回路
を、６はバッファメモリを、７はバッファメモリ６にお
けるスリップ制御回路を、それぞれ示す。第２図（１）
は入力信号を示し、デスタッフ回路１によりデスタッフ
され、第２図（２）のような波形になる。第２図（２）
に示すデータは、バッファメモリ２に送られ、同図に示
すクロックにしたがって書き込まれる。このクロックに
はデスタッフにより抜けが含まれている。バッファメモ
リ２からの読み出しは別に与えられるクロックに従って
行われるが、スタッフ回路４により無駄パルスを挿入さ
れスタッフが実行され、第２図（３）の波形となる。こ
のスタッフは位相比較回路６の出力により制御される。
スタッフされた信号はデスタッフ回路５によりデスタッ
フされ、バッファメモリ６に書き込まれる。ここの入力
波形は第２図（４）のようになり、読み出した結果は同
図（５）のようになる。バッファメモリ６においては、
書き込みと読み出しとのクロックの瞬時周波周数は一致
しており、第７図の従来方式のごとくメモリ素子として
書き込みと読み出しとを独立のクロックで行えるエラス
ティックメモリは必要でなく、書き込みと読み出しを時
分割で行えばRAM（ランダムアクセスメモリ）を使用す
ることができる。通常のRAMはエラスティックメモリよ
りも回路規模が小さくなり、回路の小型化が実現でき
る。
本実施例で、スタッフ回路４のスタッフ出力はバッファ
メモリ６における読み出しクロックに同期化されるが、
これは平均的に周波数が等しいクロック間での非同期ク
ロック乗り換えに相当する。これは通常のスタッフ率が
ゼロになる正／負／零スタッフを行を行うことを意味す
る。なお、実施例では信号入力が正スタッフされている
場合を示したが、本発明はこのほか負スタッフや正／負
／零スタッフにも適用可能である。
メモリ６における読み出しクロックに同期化されるが、
これは平均的に周波数が等しいクロック間での非同期ク
ロック乗り換えに相当する。これは通常のスタッフ率が
ゼロになる正／負／零スタッフを行を行うことを意味す
る。なお、実施例では信号入力が正スタッフされている
場合を示したが、本発明はこのほか負スタッフや正／負
／零スタッフにも適用可能である。
第３図は本発明の第２の発明の一実施例を示すブロック
図であり、第４図（１）〜（３）はその動作を例示する
波形図である。第１図において、参照番号１はデスタッ
フ回路を、８はバッファメモリを、７はバッファメモリ
８に対するスリップ制御回路を、それぞれ示す。
図であり、第４図（１）〜（３）はその動作を例示する
波形図である。第１図において、参照番号１はデスタッ
フ回路を、８はバッファメモリを、７はバッファメモリ
８に対するスリップ制御回路を、それぞれ示す。
第４図（１）は入力信号を示し、データ中のＳは無駄ビ
ットを表す。この信号はデスタッフ回路１によりデスタ
ッフされ、第４図（２）のような波形になる。第４図
（２）に示すデータはバッファメモリ８に送られ、同図
に示すクロックにしたがって書き込まれる。このクロッ
クにはデスタッフによる抜けが含まれており、第７図の
従来方式ではこれを平滑化して連続的なクロックにして
いる。しかし、クロックの平均周波数は平滑化の前後で
変化しないから、バッファメモリ８の読み出しクロック
として第４図（１）のデータの信号速度と平均的に完全
に等しいものが与えられていれば、ハッファメモリ８の
書き込みクロックが平滑化されていなくても、バッファ
メモリ８は同期クロック乗り換えを実現し、第４図
（３）のような波形を得る。すなわち、情報の信号速度
と平均的に等しい周波数のクロックに乗り換えることが
できる。しかも本実施例では、バッファメモリは１つで
よく、位相同期発振器回路も不要である。
ットを表す。この信号はデスタッフ回路１によりデスタ
ッフされ、第４図（２）のような波形になる。第４図
（２）に示すデータはバッファメモリ８に送られ、同図
に示すクロックにしたがって書き込まれる。このクロッ
クにはデスタッフによる抜けが含まれており、第７図の
従来方式ではこれを平滑化して連続的なクロックにして
いる。しかし、クロックの平均周波数は平滑化の前後で
変化しないから、バッファメモリ８の読み出しクロック
として第４図（１）のデータの信号速度と平均的に完全
に等しいものが与えられていれば、ハッファメモリ８の
書き込みクロックが平滑化されていなくても、バッファ
メモリ８は同期クロック乗り換えを実現し、第４図
（３）のような波形を得る。すなわち、情報の信号速度
と平均的に等しい周波数のクロックに乗り換えることが
できる。しかも本実施例では、バッファメモリは１つで
よく、位相同期発振器回路も不要である。
第５図は、本発明の第３の発明の一実施例を示すブロッ
ク図であり、第６図（１）〜（３）はその動作を例示す
る波形図である。第５図において、参照番号１はデスタ
ッフ回路を、２はバッファメモリを、３はバッファメモ
リ２におけるメモリの書き込みと読み出しとの位相差を
検出する位相比較回路を、４はスタッフ回路を、それぞ
れ示す。
ク図であり、第６図（１）〜（３）はその動作を例示す
る波形図である。第５図において、参照番号１はデスタ
ッフ回路を、２はバッファメモリを、３はバッファメモ
リ２におけるメモリの書き込みと読み出しとの位相差を
検出する位相比較回路を、４はスタッフ回路を、それぞ
れ示す。
第６図（１）は入力信号を示し、データ中のＳは無駄ビ
ットを表す。この信号はデスタッフ手段によりデスタッ
フされ、第６図（２）のような波形になる。第６図
（２）に示すデータはバッファメモリ２に送られ、同図
に示すクロックにしたがって書き込まれる。このクロッ
クにはデスタッフによる抜けが含まれている。バッファ
メモリ２からの読み出しは別に与えれるクロックに従っ
て行われるが、更にスタッフ回路４により無駄パルス４
が挿入されスタッフが実行される。その結果、第６図
（３）のような出力波形を得る。スタッフは位相比較回
路３の出力により制御される。ここで第９図の従来方式
における動作と本実施例の動作との差は、従来方式では
バッファメモリ８の書き込みクロック側入力が位相同期
発振器（PLO）９により平滑化されており、本実施例に
おいては平滑化されていない抜けのあるクロックである
という点である。しかし、平滑化の前後でクロックの周
波数は平均的に一致するので、これと平均周波数か完全
に等しい読出しクロックをバッファメモリ２に与えれ
ば、第５図の方式は、従来技術による第９図の方式と同
等の動作をする。従ってバッファメモリは１つで済み、
PLOも不要になる。
ットを表す。この信号はデスタッフ手段によりデスタッ
フされ、第６図（２）のような波形になる。第６図
（２）に示すデータはバッファメモリ２に送られ、同図
に示すクロックにしたがって書き込まれる。このクロッ
クにはデスタッフによる抜けが含まれている。バッファ
メモリ２からの読み出しは別に与えれるクロックに従っ
て行われるが、更にスタッフ回路４により無駄パルス４
が挿入されスタッフが実行される。その結果、第６図
（３）のような出力波形を得る。スタッフは位相比較回
路３の出力により制御される。ここで第９図の従来方式
における動作と本実施例の動作との差は、従来方式では
バッファメモリ８の書き込みクロック側入力が位相同期
発振器（PLO）９により平滑化されており、本実施例に
おいては平滑化されていない抜けのあるクロックである
という点である。しかし、平滑化の前後でクロックの周
波数は平均的に一致するので、これと平均周波数か完全
に等しい読出しクロックをバッファメモリ２に与えれ
ば、第５図の方式は、従来技術による第９図の方式と同
等の動作をする。従ってバッファメモリは１つで済み、
PLOも不要になる。
なお、ここで述べたパルススタッフ同期は正スタッフ方
式であるが、このほか負スタッフや正／負／零スタッフ
にも適用可能である。
式であるが、このほか負スタッフや正／負／零スタッフ
にも適用可能である。
以上に述べたように本発明により、メモリの回路規模を
従来方式よりも小形化できあるいは従来方式の無駄な部
分を省いて小形化できる効果を得る。
従来方式よりも小形化できあるいは従来方式の無駄な部
分を省いて小形化できる効果を得る。
第１図、第３図、第５図はそれぞれ本発明の第１、第
２、第３の発明の実施例を示すブロック図であり、第２
図（１）〜（５）、第４図（１）〜（３）、第６図
（１）〜（３）は本発明の実施例の動作を示す波形図、
第７図、第９図は従来のクロック乗り換え方式を示すブ
ロック図、第８図（１）〜（４）、第10図（１）〜
（４）は従来方式の動作を示す波形図である。 1,5……デスタッフ回路、2,6,8……バッファメモリ、３
……位相比較回路、４……スタッフ回路、７……スリッ
プ制御回路、９……位相同期発振器（PLO）。
２、第３の発明の実施例を示すブロック図であり、第２
図（１）〜（５）、第４図（１）〜（３）、第６図
（１）〜（３）は本発明の実施例の動作を示す波形図、
第７図、第９図は従来のクロック乗り換え方式を示すブ
ロック図、第８図（１）〜（４）、第10図（１）〜
（４）は従来方式の動作を示す波形図である。 1,5……デスタッフ回路、2,6,8……バッファメモリ、３
……位相比較回路、４……スタッフ回路、７……スリッ
プ制御回路、９……位相同期発振器（PLO）。
Claims (3)
- 【請求項１】情報信号にパルススタッフ同期方式により
スタッフパルスを付加した入力信号から前記スタッフパ
ルスを除去する第一のデスタッフ手段と、該第一のデス
タッフ手段でデスタッフされた信号を一時記憶する第一
のバッファメモリ手段と、該第一のバッファメモリ手段
における書き込み及び読み出しの位相差を監視する位相
比較手段と、該位相比較手段の出力信号により前記第一
のバッファメモリ手段の読み出しを制御してスタッフ率
が零のスタッフを行い前記情報信号と完全に等しい平均
周波数をもつ乗り換え用のクロック信号に同期させるス
タッフ手段と、該スタッフ手段によりスタッフされた信
号をデスタッフする第二のデスタッフ手段と、該第二の
デスタッフ手段の出力信号を書き込むためのランダムア
クセスメモリをもち前記乗り換え用クロック信号で読み
出す第二のバッファメモリ手段と、該第二のバッファメ
モリ手段に対するスリップ制御手段とを、備えているこ
とを特徴としたクロック乗り換え方式。 - 【請求項２】情報信号にパルススタッフ同期方式により
スタッフパルスを付加した入力信号から前記スタッフパ
ルスを除去するデスタッフ手段と、該デスタッフ手段で
デスタッフされた信号を書き込み前記情報信号と完全に
等しい平均周波数をもつ乗り換え用クロック信号で読み
出すバッファメモリ手段と、該バッファメモリ手段に対
するスリップ制御手段とを備えていることを特徴とする
クロック乗り換え方式。 - 【請求項３】情報信号にパルススタッフ同期方式により
スタッフパルスを付加した入力信号から前記スタッフパ
ルスを除去するデスタッフ手段と、該デスタッフ手段で
デスタッフされた信号を一時記憶するためのバッファメ
モリ手段と、該バッファメモリ手段における書き込み及
び読み出しの位相差を監視する位相比較手段と、該位相
比較手段の出力信号により前記バッファメモリ手段の読
み出しを制御してスタッフを行い乗り換え用クロック信
号に同期させるスタッフ手段とを、備えていることを特
徴とするクロック乗り換え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301351A JPH0756967B2 (ja) | 1988-11-28 | 1988-11-28 | クロック乗り換え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301351A JPH0756967B2 (ja) | 1988-11-28 | 1988-11-28 | クロック乗り換え方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02146834A JPH02146834A (ja) | 1990-06-06 |
| JPH0756967B2 true JPH0756967B2 (ja) | 1995-06-14 |
Family
ID=17895822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63301351A Expired - Lifetime JPH0756967B2 (ja) | 1988-11-28 | 1988-11-28 | クロック乗り換え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756967B2 (ja) |
-
1988
- 1988-11-28 JP JP63301351A patent/JPH0756967B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02146834A (ja) | 1990-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996698A (en) | Clock signal resynchronizing apparatus | |
| US5757871A (en) | Jitter suppression circuit for clock signals used for sending data from a synchronous transmission network to an asynchronous transmission network | |
| KR920000165B1 (ko) | 디지탈 프레임 동기 장치 | |
| JPH012432A (ja) | デジタル・フレーム同期装置および同期方法 | |
| US5276688A (en) | Circuit arrangement for bit rate adjustment | |
| JPH04286233A (ja) | スタッフ同期回路 | |
| JPH0756967B2 (ja) | クロック乗り換え方式 | |
| GB2279522A (en) | Pointer jitter suppression in a desynchronizer | |
| JP2555723B2 (ja) | ビット・バッファ回路 | |
| JP2507514B2 (ja) | ディジタル位相比較器 | |
| JP3034561B2 (ja) | フレーム位相同期回路 | |
| JP2793690B2 (ja) | フレーム位相同期回路 | |
| JP3122801B2 (ja) | ポインタ処理回路 | |
| JP4419670B2 (ja) | ディジタル信号処理回路及びディジタル信号処理方法 | |
| JP2630057B2 (ja) | ディジタル同期網のデスタッフ回路 | |
| JPH0144062B2 (ja) | ||
| JPH0744522B2 (ja) | 位相同期回路 | |
| JPH0115182B2 (ja) | ||
| JP3097737B2 (ja) | バーストクロック対応メモリ回路 | |
| JP2002247002A (ja) | 非同期信号伝送装置 | |
| JPS61224739A (ja) | パルススタッフ同期装置 | |
| JP2538779B2 (ja) | 速度変換回路 | |
| JPS63226140A (ja) | デイジタルスタツフ同期の位相検出方式 | |
| JPH01292921A (ja) | スタッフ多重変換装置 | |
| JP2917583B2 (ja) | スタッフ同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 14 |