JPH07507896A - スマートカードからのデータ読出し - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 スマートカードからのデータ読出し 本発明は、スマートカードからデータを読出す方法、そのリーダ、及びスマート カードに関する。

ＩＣカードとしても知られているスマートカードは、マイクロプロセッサ、メモ リ、及びリーダ／ライタ装置と電気的に接続するためのインタフェースを有する カードである。好ましくは、このメモリは不揮発性である。

これにより、メモリは電源供給なしに情報を保持することができる０通常、スマ ートカードに用いられるメモリは、電気的消去及びプログラム可能リードオンリ メモリ（ＥＥＦＲＯＭ）型である。

この種のカードは、例えば医学上の情報等の個人的な情報の保持や個人の身分証 明のため等の多くの目的に使用され得る。あるいは、この種のカードは、銀行の クレジットカード（バンクカード）や支払いカードとして使用され得る。

本発明が特に（ただし排他的にではなく）適用可能なスマートカードの用途は、 電子財布（ｅｌｅｃｔｒｏｎｉｃ　ｐｕｒａｅ）である、電子財布は、通信によ つて銀行又は金融機関とアップロード及びダウンロードされる金額データ（ｖａ ｌｕｅ　ｄａｔａ）を保持している。金額は、データリンクによって接続されて いる電子財布間で交換され得る。従って、金額データを「電子的現金」として用 いることによって売買取引が行える。

スマートカードは、かなりの量の情報を安全な方法で保持することができる。カ ード内のデータは、カードシリアル番号等の製造時における固定デー°夕の組を 含んでいるかもしれない、しかしながら、この固定データは、ユーザには関心を 持たれない、カードは、可変データを入力し、記憶し、出力するために用いられ る。このデータのいくつかは、最初に入力された後に実際には変化せしめられな いものであるが、カードの製造者による固定データとは異なる。これは、使用− 可変データである。

より一般的には、使用−可変データは、カードの通常の使用中に規則的に変化せ しめられるデータである。スマートカードにおける使用−可変データは、確立さ れたプロトコルを使用し、接点（端子）を介してシリアルにカードへ書込みされ 、カードから読出しされる。

ＩＳＯプロトコル７８１６に例示されている読出しプロトコルは、リーダ及びカ ード間の結合が確立された場合にリーダがカードのマイクロプロセッサに電源、 クリック及びリセット信号を印加することを要求している。

次いで、データバイトのリセット応答（ＡＴＲ）シーケンスがカードからソーダ に伝送される。その後、カードは、要求された使用−可変データを伝送するよう にリーダから問い合わせされるかもしれない、これは、比較的複雑でかつ高価な リーダを要求するものである。

カードから選択された使用−可変データを用いること又は表示することが可能な 安価なり−ダが要求されている。

読出しすべき使用−可変データは、アプリケージ８ン毎に変化する。医学用又は 手帳用カードではこのデータは次のアポイントメントの詳細であるかもしれない し、セキュリティカードではロック解除リーダを介してアクセスするためのセキ ュリティコードかもしれないし、電子財布では差引残高の金額かもしれない。

本発明は、安価なスマートカードリーダを適用可能なシステムを提供するもので ある。

本発明の１つの態様によれば、マイクロプロセッサと使用−可変データを保持す るメモリとを有するスマートカードからデータを読出す方法であって、リーダ及 びカード間にデータ伝送バスを確立すべくカードをり−ダに結合し、前記メモリ 内の必要な使用−可変データをアクセスし、アクセスされたデータをカードから リーダへ伝送されるリセット応答信号の一部として組み込むスマートカードから データを読出す方法が提供される。

この方法により、読出しすべきデータはＡＴＲシーケンス内に含ませてリーダに 転送可能であり、リーダは従来のように完全な通信プロトコルによるカードへの 問い合わせ用の容量を必要としない、従ってリーダは、単純化されかつ安価とな る。

ＩＳＯ標準７８１６において、ＡＴＲシーケンスは「履歴バイト」を含んでいる かもしれない、これらは、通常、カードの製造者が例えばカードの識別を表わす のに利用される。好ましくは、本発明においては、ＡＴＲの「履歴バイト」の少 なくとも幾つかが要求されるデータを運ぶのに使用される。

リセット信号がり−ダ内においてカードとの結合がなされたことに自動的に応答 して始動し、カードがリセット応答シーケンスによって自動的に応答することが 好都合である。

ＡＴＲシーケンスに含まれるデータが各続出し時に連続的に変化するようにした 変更例があり得る。これにより、例えば電子財布から読出されたデータは、差引 残高と最後の取引の詳細とを交互に繰り返す、第３の又は他の項目の情報を含ま せるべき場合は、読出しされるデータは、カードがり−ダに挿入される毎に必要 なシーケンスについて１ステップ進むあろう、これは、ＥＥＰＲＯＭのデータア ドレスのシーケンスを提供し、次のアドレスからの次の読出しデータがＡＴＲシ ーケンス内に含まれて伝送されるように、ＡＴＲシーケンスが伝送される毎にア ドレスポインタがアドレスシーケンスについて周期的にステップすることによっ てなされるであろう。

本発明の他の態様によれば、上述した方法によりスマートカードからデータを読 出すために適用されるリーダであって、バッテリと、スマートカードに結合する ためのインタフェース装置と、インタフェース装置を介して受け取ったリセット 応答信号内に含まれる使用−可変データを抽出すべくリセット応答信号を解釈す るに有効な回路手段とを備えたり−ダが提供される。

回路手段は、リセット応答信号を解釈するのに適した論理回路をその構造に基づ いて組み合わせた専用の気構回路であるかも知れないし、又は汎用マイクロプロ セッサとこのマイクロプロセッサを制御するプログラムを含むメモリとを備えて いるかもしれない。

リーダは、スマートカードより小さい小型のハンディユニットに組み込まれ、例 えばキーホルダ状に構成されているかもしれない、リーダには、カードの接点部 を受け入れるスロットが設けられており、このスロットは例えばカードの側部領 域又はコーナー領域のみを受け入れるに充分な大きさが必要である。

本発明の他の態様によれば、上述の方法により読出されたデータを有するために 適用されるスマートカードであって、マイクロプロセッサ及びメモリと、使用− 可変データを保持するメモリ領域と、動作プログラムを保持するメモリ領域とを 有しており、動作プログラムが、メモリからアクセスされる特別の使用−可変デ ータを当該カードによって生成されるリセット応答信号内に含ませるに有効であ るスマートカードが提供される。

本発明は、次の添付図面を参照してより詳細に説明されるであろう。

図１は、本発明によるスマートカード及びスマートカードリーダの斜視図である 。

図２は、挿入されたカードを伴う図１のリーダの平面図である。

図３は、図１及び図２のリーダ及びカードで使用されるリセット及びリセット応 答シーケンスのタイミングを示すタイミング図である。

図４は、従来のリセット応答信号を表わす図である。

図５は、リーダ及びカードの電子要素のブロック図である。

図６は、ソーダ及びカードにおけるプログラムのフローチャートである。

図７は、カードからのシーケンシャルな異なる読出しを可能とする変更例を示す フローチャートである。

図１を参照すると、金額振替システム内の電子財布を構成するスマートカード１ が示されている。このカードは、クレジットカードの大きさであり、データを不 揮発に保持する電気的消去及びプログラム可能リードオンリメモリ（ＥＥＰＲＯ Ｍ）を有している。カード表面上の８つの接点（端子）２ａ〜２ｈからなる接点 バッド２によってリーダ／ライタ装置との結合が可能となる。

使用に際して、カードには、ユ乙ザの銀行に接続されたリーダ／ライタからの金 額を表わすデータがロードされるであろう０次いで売買取引は、ボス（ＰＯ３） のリーダ／ライタを用いて業者の電子財布へ金額データを転送することによって 銀行からオフラインでなされるであろう、最後に、業者は自分の電子財布から累 算金額を自分の銀行へ伝茗するかもしれない。

従来より、リーダ／ライタを介したデータ伝送のための通信は、ある種のプロト コルに従った接点パッド２内の１対の接点によって確立されるシリアル通信であ る。

この種のプロトコルの例は、ＩＳＯ／ｌＥＣ７８１６として知られている。以下 このプロトコルを「前記プロトコル」として参照する。完全な前記プロトコルの 実施には、かなり複雑なり−ダ／ライタマイクロプロセッサ及びプログラムが必 要となり、これはリーダ／ライタを比較的高価なものとしてしまう、カードから のある種のデータを読出しかつ使用する（通常は必ずしもディスプレイは要求さ れない）ことができる小型で安価な装置が要求されている。

図１は、キーホルダ型リーダ３であるこの種の装置を示している。このリーダは 、キーリング取り付は用の穴５をその一端近傍に備えた本体４を有している。リ ーダの他端は、カード１のごときカードを挿入するためのスロット６を有してい る。

°挿入されたカードを伴うリーダが図２に示されている、リーダ内には、カード が完全に挿入された際にパッド２のそれぞれの接点と接続されるばね負荷接点が 設けられている。カードをスロット６へ挿入するという単純な動作によってカー ド及びリーダのそれぞれの接点間の接続が行われる。これにより、リーダ内のバ ッテリからカードに電源が供給される０次いで、リセット信号がリーダからカー ドへ送られ、リセット応答（ＡＴＲ）信号がカードからソーダへ送られる０本発 明によれば、ＡＴＲ信号は、カードのＥＥＰＲＯＭから読出された特定の可変情 報を含んでいる。この例では、その情報は、カードにおける金額データの差引残 高である。自動読出し処理は、リーダ内において、伝送されてきた差引残高金額 データの解釈及び液晶ディスプレイ（ＬＣＤ）７への差引残高の表示をすること を含んでいる。

図３を参照すると、前記ＩＳＯプロトコルによるリセット信号及びリセット応答 信号のタイミングを説明する図が示されている。８つの接点２ａ〜２ｈのうちの ６つが使用されており、これらの接点上の信号は、次の通りである。

２ａ　ＧＮＤ　（接地） ２ｂ　ＶＣＣ（供給電圧〕 ２ｃ　ＶＰＰ　（プログラミング電圧）２ｄ　Ｒ３Ｔ（リセット信号） ２ｅ　ＣＬＫ　（クロック信号） ２ｆ　ｌ１０（データ入出力） スマートカードがリーダに挿入された場合、その存在がソーダの八−ドウエアに よって検出され、リーダ内のマイクロプロセッサの電源がオンとなる。リーダの マイクロプロセッサを制御するソフトウェアは、スマートカードがまだ挿入され ているかチェックし、ｖＣＣ及びＶＰＰ線に電源を印加し、（時間ｔ、において ）ｌ１０線をデータ伝送に適した状態にセットする。

リセット線Ｒ３Ｔは、ｔｏから４０００クロツクサイクルの間（ｔ３）、ローレ ベルに維持される。その後、カードからのリセット応答（ＡＴＲ）シリアル信号 がカードのマイクロプロセッサの制御によって４００〜４０００クロツクサイク ルの間（ｔ□）、初期化される。

図４は、ＡＴＲ信号の構成を示している。従来より、ＡＴＲ信号は、複数のシリ アル８ビツトバイトからなっている。第１のバイトＢ１は初期キャラクタである 。第２のバイトＢ２は、フォーマットキャラクタである０次に複数の任意のイン タフェースキャラクタ８３〜ＢＩが１５の任意の履歴キャラクタＢＨ−ＢＮまで 続き、最後に条件チェックキャラクタＢＣが設けられる。初期キャラクタ後のキ ャラクタ総数は、３２を越えることができない。

履歴キャラクタは、カード製造者によって、製造シリアル番号等の特別のカード 識別情報を担持させるためにしばしば用いられる。本発明のこの実施例では、履 歴キャラクタの最後の８バイトは、カードの差引残高金額情報によって満たされ ている。これにより、カードを使用した際にこの情報は自動的にリーダへ伝送さ れる。

図５を参照すると、ソーダ及びカードの電子要素が概略的に示されている０図で は分離して示されているが、全てではないにしてもほとんどのこれら電子要素が 、単一の集積回路チップ内の回路として実現されることを理解すべきである。

リーダ３の複数のばね接点は、パッド１０として表わされている。これは、カー ド１が挿入された場合にカード上の接点パッド２と接触する。パッド１０の接点 は、バッテリ１１、クロック発生器１２、及びシリアルインタフェース１３に接 続されている。カードが挿入されると、これら接点パッドを通じて電源がカード に供給される。電源送出検出器１４は、これによってカードの挿入を検出し、シ リアルインタフェース１３、クロック発生器１２、マイクロプロセッサ１５及び ディスプレイドライバ１６へ電源を供給するべく応答する。マイクロプロセッサ １５は、ランダムアクセスメモリ（ＲＡＭ）１５ａを使用している。

電源が供給されると、マイクロプロセッサ１５は、リードオンソメモソ（ＲＯＭ ）内のプートアップ（ｂｏｏｔ−υｐ）プログラムに応答し、図３に記載されて いるクロック及びリセット信号を伝送する。

カードは、パッド２に接続されたシリアルインタフェース１７、マイクロプロセ ッサ１８、及びＥＥＰＲＯＭ１９を有している。マイクロプロセッサ１８は、ラ ンダムアクセスメモリ（ＲＡＭ）　１８　ａを使用している。

ＥＥＦＲＯＭは、プログラムセクションＰを有している。このプログラムは、リ セット信号の終了を検出し、ＡＴＲ信号をマイクロプロセッサを介して伝送する べくインタフェースを制御する。ＡＴＲ信号の最後の８バイトは、ＥＥＦＲＯＭ 内に含まれる情報から引き出される、ＥＥＰＲＯＭのアドレスポインタ領域１９ ａは、このメモリの差引残高領域１９ｂのアドレスであるアドレスポインタを含 んている。差引残高領域は、カードの現在の差引残高額を有している。これによ りマイクロプロセッサ１８は、リセット信号に応答して１９ａのアドレスポイン タを読出し、次いで領域１９ｂの内容を読出し、ＡＴＲ信号の最後の８バイトが 差引残高情報を含むように構成する。

ＡＴＲ信号は、インタフェース１７及びインタフェース１３を介してマイクロプ ロセッサ１５によって処理されるべく伝送される。マイクロプロセッサ１５を駆 動するプログラムは、インタフェース１３から引き出される金田信号をデコード し、その結果をディスプレイドライバ１６に印加する。これにより、その金額が ＬＣＤ７に表示される。

図６を参照すると、マイクロプロセッサ１５及び１８を駆動するプログラムのフ ローチャートが示されている。

図６（ａ）は、プロセッサ１５用のリーダのプログラムである。ステップ２１に おいて電源供給がなされると、クロック及びリセット信号が伝送される。ステッ プ２２において、ＡＴＲ信号を許されるタイムスロット内で受け取ったかどうか の判別が行われる。ＮＯであれば、リーダの動作は終了する。ＹＥＳであれば、 ステップ２３において、差引残高額を抽出すべくＡＴＲがデコードされる。ステ ップ２４においては、デコードされた情報が意味のあるものであるかどうかの判 断がなされる。ＮＯであれば、ステップ２５においてエラーメツセージが形成さ れてディスプレイされる。ＹＥＳのであれば、ステップ２６において差引残高額 がディスプレイのためにフォーマットされ、次いでディスプレイされる。ステッ プ２７において３秒間待った後、リーダは処理を終了する。

カード側では（図６（ｂ））、ステップ２８においてリセット信号が終了したか どうか判別される。Ｎｏであれば、システムは待ちとなる。ＹＥＳであれば、ス テップ２９において１９ａ（図５）のアドレスポインタが読出される０次いで、 ステップ３０において、指定されたアドレス１９ｂのデータが読出される０次い で、このように読出された差引残高額データかステップ３１においてＡＴＲにエ ンコードされ、このＡＴＲ信号はステップ３２において伝送される。

図７を参照すると、カード用のフローチャートの辺恒例が示されている。ＡＴＲ 信号が伝送されるステップ３２の後に、ステップ３３においてシステムは新しい アドレスポインタを１９８（図５）に書込む、この新しいアドレスは、周期的な アドレスのシーケンスにおいて、次回に引き出される。このシーケンスはＥＥＰ ＲＯＭに格納されている。これは、次回にカードが立ち上がワた時に、新しいア ドレスポインタが読出されることを意味しており、その結果、異なるアドレスか らのデータがＡＴＲにエンコードされる。アドレスのシーケンスは、カードが挿 入される都度、異なりた要求の情報がり−ダにディスプレイされるように選択さ れる。これにより、２つ、３つ、４つ又はそれ以上の情報が、カードを取り出し 及び挿入する毎に、ソーダによって次々にディスプレイされるであろう。

この電子財布の実施例における他の読出しの例として、最後の取引額、又は銀行 からの最後の引き出し額若しくは銀行への最後の返還額等がある。

前記プロトコルが正確に行われたならば、カードは４００００クロツクサイクル の間、リセット状態に維持され、次の４００００クロツクサイクルの量的にＡＴ Ｒバイトのさらなる伝送を開始しなければならないことに注目することは重要で ある。

通常に使用されるクロックの速度は、３．５７ＭＨｚであり、従ってこれらの図 の各々は１１ミリ秒に対応している。ＡＴＲの最大長は３２バイトであり、これ は９６００ｂｐｓで伝送されるのに３５ミリ秒要する。従って、電源はリーダか ら１１＋１１＋３５＝５７の最大維持期間の間、常にカードに印加されるのみで ある。

リーダは、電源オン時にカードから出力されるＡＴＲバイトの一部として伝送さ れる情報のみを必要としていることが理解できるであろう、従って、カードに現 在の差引残高を要求するコマンドを送る必要はなく、しかもこれに関連してデー タ伝送中に使用されるべき通信プロトコルも不要である。

カードが絶対時間に関して知る必要がないので、ＡＴＲを得るのに非常に低速度 のクロックを用いることができる。

これら全ての要因が、リーダの設計を非常に簡単化することとなり、非常に安価 なマイクロプロセッサ又は適当な論理回路で実現可能とし、その結果、非常に低 コストで製造可能となる。カードとしては、各差引残高のディスプレイにおいて バッテリの負荷が最小となるように、非常に短い時間で電源オンとなることのみ が必要である。

本発明は、以上述べた実施例の詳細に限定されるものではない４例えば、ＡＴＲ 信号の他の部分（多分、履歴バイト部分の異なる又はより少ない若しくはより多 いバイトか、格納されているバイトとは異なるバイト）が要求される使用−可変 データを担持するべく用いられてもよい。

汎用マイクロプロセッサ及びプログラムメモリを用いる代わりに、ソーダは、相 互接続されたゲートアレイ等の特別に設計された論理回路と例えば特別の集積回 路に適用できるように設計された付属回路要素とを用いることができる。

リーダは、他の形態とすることができ、また、スマートアクセスカードから上述 のようにして伝送される適当なデータを受け取ったことにより解除されるであろ うロック等のセキュリティ装置と組み合わせることができる。情報のディスプレ イは必ずしも必要ではなく、上述のような場合にはない方が望ましい。

カードとり−ダとの結合は、電気的接触でなくともよい０例えば、インダクシコ ン、無線又はマイクロ波、及び音響又は赤外の光学インタフェースによりてカー ド及びリーダを結合することが提案される６本発明は、どのような結合方法であ っても適用可能である。

１種類の使用−可変データのみがアクセスされるべき場合てありても、アドレス ポインタは再書込みされるであろう、その理由は、カードの使用法にもよるが、 同一のデータ（例えば差引残高額）が時間毎にメモリ内の種々の場所に書込まれ ているためである。最後に、このためのメモリとして、ＥＥＰＲＯＭが現在では 最も好ましいが、他の種類のメモリも使用することができる。

特表千７７−５０７８９６（７ ）Ｆｉ、３ Ｆｉｇ、４ フロントページの続き （８１）指定国　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。

ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＥ、ＩＴ、ＬＵ、ＭＣ，ＮＬ、ＰＴ、ＳＥ） 、０Ａ（ＢＦ、ＢＪ、ＣＦ、ＣＧ、　ＣＩ、　ＣＭ、　ＧＡ、　ＧＮ、　ＭＬ、 　ＭＲ，ＮＥ、　ＳＮ。

ＴＤ、　ＴＧ）、　ＡＴ、　ＡＵ、　ＢＢ、　ＢＧ、　ＢＲ，ＢＹ。

ＣＡ、ＣＨ，ＣＮ、ＣＺ、ＤＥ、ＤＫ、ＥＳ、ＦＩ、ＧＢ、ＨＵ、ＪＰ、ＫＰ、 ＫＲ，ＫＺ、ＬＫ、ＬＵ、ＬＶ、　ＭＧ、　ＭＮ、　ＭＷ、　ＮＬ、　Ｎｏ、　 ＮＺ、　ＰＬ、　ＰＴ。

ＲＯ，ＲＵ、ＳＤ、ＳＥ、ＳＫ、ＵＡ、ＵＳ、ＵＺ、Ｖ

Claims (17)

【特許請求の範囲】
1. １．マイクロプロセッサと使用−可変データを保持するメモリとを有するスマー トカードからデータを読出す方法であって、リーダ及び前記カード間にデータ伝 送パスを確立すべく該カードを該リーダに結合し、前記メモリ内の必要な使用− 可変データをアクセスし、該アクセスされたデータを前記カードから前記リーダ へ伝送されるリセット応答信号の一部として組み込むことを特徴とするスマート カードからデータを読出す方法。
2. ２．前記リセット応答信号のフォーマットがＩＳＯ／ＩＥＣ７８１６プロトコル に従っていると共に履歴バイトを含んでおり、前記アクセスされたデータが該履 歴バイトとして組み込まれていることを特徴とする請求項１に記載のスマートカ ードからデータを読出す方法。
3. ３．前記メモリがアクセスすべきデータのメモリアドレスを指示するアドレスポ インタを保持していることを特徴とする請求項１又は２に記載のスマートカード からデータを読出す方法。
4. ４．アクセスすべきデータのアドレスが変化し、前記アドレスポインタがこれに より再書込みされろことを特徴とする請求項３に記載のスマートカードからデー タを読出す方法。
5. ５．所定の周期的パターンでステップするように前記アドレスポインタがデータ の各読出し時に周期的に再書込みされ、これにより前記リーダを連続的に使用す る際にデータの所定の異なる組が連続して読出されることを特徴とする請求項４ に記載のスマートカードからデータを読出す方法。
6. ６．前記カードを前記リーダに結合し、その検出をした際にリセット信号を該リ ーダから該カードへ自動的に送り、該リセット信号に応答してリセット応答信号 を該カードから該リーダへ自動的に送り、該リセット応答信号内の使用可変信号 を自動的に解釈し、該解訳したデータを使用することを含むことを特徴とする請 求項１から５のいずれか１項に記載のスマートカードからデータを読出す方法。
7. ７．前記リーダにディスプレイが設けられており、前記解釈されたデータが該デ ィスプレイを活性化して表示されるべく用いられることを特徴とする請求項６に 記載のスマートカードからデータを読出す方法。
8. ８．請求項１から７のいずれか１項に記載の方法によりスマートカードからデー タを読出すために連用されろリーダであって、バッテリと、スマートカードに結 合するためのインタフェース装置と、該インタフェース装置を介して受け取った りセット応答信号内に含まれる使用−可変データを抽出すべく該リセット応答信 号を解釈するに有効な回路手段とを備えたことを特徴とするリーダ。
9. ９．前記回路手段が、マイクロプロセッサと、前記解釈を行うべく該マイクロプ ロセッサを制御するに有効なプログラムを含むメモリとを備えていることを特徴 とする請求項８に記載のリーダ。
10. １０．スマートカードが前記リーダに結合したことに応答する検出手段と、当該 リーダのマイクロプロセッサ又は前記結合に電源供給を行うべく該検出手段に応 答する手段とを備えており、バッテリ寿命を保護するべく該マイクロプロセッサ はそれ以外では電源オフとされていることを特徴とする請求項９に記載のリーダ 。
11. １１．前記リセット応答信号のフォーマットに少なくとも関する限りにおいては ＩＳＯ７８１６プロトコルで動作し、該信号が履歴バイトを有しており、前記使 用−可変データが該履歴バイトに組み込まれていることを特徴とする請求項８か ら１０のいずれか１項に記載のリーダ。
12. １２．前記カードから読出された使用−可変データを表示するためのディスプレ イを含んでいることを特徴とする請求項８から１１のいずれか１項に記載のリー ダ。
13. １３．クレジットカード大のスマートカードより小さく、スロット及び該スロッ ト内のばね接点の組を有しており、該スロットが前記スマートカードの一部を受 け入れることによって該カード上の接点パッドのスマートカード接点と前記ばね 接点との電気的な接触が確立されることを特徴とする請求項８から１２のいずれ か１項に記載のリーダ。
14. １４．請求項１から７のいずれか１項に記載の方法により読出されたデータを有 するために適用されるスマートカードであって、マイクロプロセッサ及びメモリ と、使用−可変データを保持するメモリ領域と、動作プログラムを保持するメモ リ領域とを有しており、該動作プログラムが、前記メモリからアクセスされる特 別の使用−可変データを当該カードによって生成されるリセット応答信号内に含 ませるに有効であることを特徴とするスマートカード。
15. １５．前記メモリが、前記リセット応答信号内に包含されるべくアクセスされる データのアドレスを保持するアドレスポインタを含むことを特徴とする請求項１ ４に記載のスマートカード。
16. １６．前記プログラムが、所定の同期的パターンでステップするように前記アド レスポインタをデータの各続出し時に周期的に再書込みするべく前記マイクロプ ロセッサを制御するのに有効であり、これにより前記リーダを連続的に使用する 際にデータの所定の異なる組が連続して読出されることを特徴とする請求項１５ に記載のスマートカード。
17. １７．当該カードが金額振替システムにおける電子財布であり、前記使用−可変 データが当該カードにおける金額データの差引残高であることを特徴とする請求 項１４から１６のいずれか１項に記載のスマートカード。