JPH0750738B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0750738B2 JPH0750738B2 JP62078066A JP7806687A JPH0750738B2 JP H0750738 B2 JPH0750738 B2 JP H0750738B2 JP 62078066 A JP62078066 A JP 62078066A JP 7806687 A JP7806687 A JP 7806687A JP H0750738 B2 JPH0750738 B2 JP H0750738B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- stress
- silicon oxynitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体基板上の金属配
線間に設ける層間絶縁膜,あるいは金属配線上に設ける
カバー膜に関するものである。
線間に設ける層間絶縁膜,あるいは金属配線上に設ける
カバー膜に関するものである。
従来、半導体基板上の層間絶縁膜あるいはカバー膜とし
ては、SiH4,NH2,N2の混合ガスを原料として、プラズ
マCVD法によるシリコン窒化膜(以下プラズマ窒化膜と
いう)が主に用いられていた。
ては、SiH4,NH2,N2の混合ガスを原料として、プラズ
マCVD法によるシリコン窒化膜(以下プラズマ窒化膜と
いう)が主に用いられていた。
上述した層間絶縁膜あるいはカバー膜として使用される
プラズマ窒化膜は、一般的に350℃以下の成長温度に於
いては内部に大きな圧縮性応力を持っている。従って半
導体基板表面のAl配線上にプラズマ窒化膜を形成する
と、この大きな膜応力によるストレスマイグレーション
のためにAl配線の一部が消失し半導体装置の信頼性を著
しく低下させるという欠点がある。
プラズマ窒化膜は、一般的に350℃以下の成長温度に於
いては内部に大きな圧縮性応力を持っている。従って半
導体基板表面のAl配線上にプラズマ窒化膜を形成する
と、この大きな膜応力によるストレスマイグレーション
のためにAl配線の一部が消失し半導体装置の信頼性を著
しく低下させるという欠点がある。
本発明の目的は、Al配線のストレスマイグレーションを
なくした信頼性の高い半導体装置を提供することにあ
る。
なくした信頼性の高い半導体装置を提供することにあ
る。
本発明の半導体装置は、半導体基板上に形成されたAl配
線のプラズマCVD法により形成された絶縁膜とを有する
半導体装置において、前記絶縁膜のうち前記Al配線の表
面又は裏面に密着して形成された少なくとも一層の絶縁
膜は、1.75〜1.85の屈折率を有するシリコンオキシナイ
トライド膜であることを特徴とするものである。
線のプラズマCVD法により形成された絶縁膜とを有する
半導体装置において、前記絶縁膜のうち前記Al配線の表
面又は裏面に密着して形成された少なくとも一層の絶縁
膜は、1.75〜1.85の屈折率を有するシリコンオキシナイ
トライド膜であることを特徴とするものである。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
第1図において、半導体基板11上に1層目のAl配線12を
形成した後、プラズマCVD法により屈折率1.75〜1.85の
シリコンオキシナイトライド膜14を形成する。15は2層
目のAl配線である。このシリコンオキシナイトライド膜
を形成するには、SiH4,NH3,N2の混合ガスに、酸化ガ
スとしてN2Oガスを添加する。N2Oの代りにO2を用いても
よい。
形成した後、プラズマCVD法により屈折率1.75〜1.85の
シリコンオキシナイトライド膜14を形成する。15は2層
目のAl配線である。このシリコンオキシナイトライド膜
を形成するには、SiH4,NH3,N2の混合ガスに、酸化ガ
スとしてN2Oガスを添加する。N2Oの代りにO2を用いても
よい。
第2図にN2O流量(横軸)と膜の屈折率(縦軸)との関
係を、また第3図にN2O流量(横軸)と膜応力(縦軸)
との関係を示す。
係を、また第3図にN2O流量(横軸)と膜応力(縦軸)
との関係を示す。
第3図に示したように、N2Oを全く添加しなかった場合
のプラズマ窒化膜の応力は約8×109dyn/cm2であるが、
N2Oを添加して形成したシリコンオキシナイトライド膜
ではその応力を1〜3×109dyn/cm2にまで小さくするこ
とができる。また、このシリコンオキシナイトライド膜
を400℃以上の温度で熱処理することによりその応力を
更に下げることができる。
のプラズマ窒化膜の応力は約8×109dyn/cm2であるが、
N2Oを添加して形成したシリコンオキシナイトライド膜
ではその応力を1〜3×109dyn/cm2にまで小さくするこ
とができる。また、このシリコンオキシナイトライド膜
を400℃以上の温度で熱処理することによりその応力を
更に下げることができる。
添加したN2Oの流量を300〜500sccmにした場合のシリコ
ンオキシナイトライド膜の屈折率は第2図に示したよう
に1.75〜1.85である。
ンオキシナイトライド膜の屈折率は第2図に示したよう
に1.75〜1.85である。
従って屈折率が1.75〜1.85となるようにN2O流量を決め
てやれば、膜応力を従来のプラズマ窒化膜の8〜9×10
9dyn/cm2から1〜3×109dyn/cm2にまで小さくすること
ができる。
てやれば、膜応力を従来のプラズマ窒化膜の8〜9×10
9dyn/cm2から1〜3×109dyn/cm2にまで小さくすること
ができる。
第4図は本発明の第2の実施例の縦断面図である。
半導体基板11上に1層目のAl配線12を形成した後、まず
従来から用いられているプラズマ窒化膜16を成長し、さ
らにその上に屈折率が1.75〜1.85のシリコンオキシナイ
トライド膜14を成長する。次いで2層目のAl配線15を形
成する。
従来から用いられているプラズマ窒化膜16を成長し、さ
らにその上に屈折率が1.75〜1.85のシリコンオキシナイ
トライド膜14を成長する。次いで2層目のAl配線15を形
成する。
この第2の実施例では、層間膜の構造がプラズマ窒化膜
16とシリコンオキシナイトライド膜14となっているた
め、層間膜がプラズマ窒化膜のみのものに比べて膜応力
を小さくでき、かつプラズマ窒化膜の有する対クラック
性に優れるという利点も継承できる。
16とシリコンオキシナイトライド膜14となっているた
め、層間膜がプラズマ窒化膜のみのものに比べて膜応力
を小さくでき、かつプラズマ窒化膜の有する対クラック
性に優れるという利点も継承できる。
以上説明したように本発明は、Al配線の表面又は裏面に
密着して形成される絶縁膜を、屈折率が1.75〜1.85のシ
リコンオキシナイトライド膜で構成しAl配線間の層間絶
縁膜あるいはAl配線上のカバー膜として用いることによ
り、従来プラズマ窒化膜の大きな膜応力に起因して発生
していたストレスマイグレーションによるAl配線の消失
を抑えることができるという効果がある。従って半導体
装置の信頼性は向上したものとなる。
密着して形成される絶縁膜を、屈折率が1.75〜1.85のシ
リコンオキシナイトライド膜で構成しAl配線間の層間絶
縁膜あるいはAl配線上のカバー膜として用いることによ
り、従来プラズマ窒化膜の大きな膜応力に起因して発生
していたストレスマイグレーションによるAl配線の消失
を抑えることができるという効果がある。従って半導体
装置の信頼性は向上したものとなる。
第1図は本発明の第1の実施例の縦断面図、第2図はN2
O流量と屈折率との関係を示す図、第3図はN2O流量と膜
応力との関係を示す図、第4図は本発明の第2の実施例
の縦断面図である。 11…半導体基板、12…1層目のAl配線、14…シリコンオ
キシナイトライド膜、15…2層目のAl配線、16…プラズ
マ窒化膜。
O流量と屈折率との関係を示す図、第3図はN2O流量と膜
応力との関係を示す図、第4図は本発明の第2の実施例
の縦断面図である。 11…半導体基板、12…1層目のAl配線、14…シリコンオ
キシナイトライド膜、15…2層目のAl配線、16…プラズ
マ窒化膜。
Claims (1)
- 【請求項1】半導体基板上に形成されたAl配線とプラズ
マCVD法により形成された絶縁膜とを有する半導体装置
において、前記絶縁膜のうち前記Al配線の表面又は裏面
に密着して形成された少なくとも一層の絶縁膜は、1.75
〜1.85の屈折率を有するシリコンオキシナイトライド膜
であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62078066A JPH0750738B2 (ja) | 1987-03-30 | 1987-03-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62078066A JPH0750738B2 (ja) | 1987-03-30 | 1987-03-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63244651A JPS63244651A (ja) | 1988-10-12 |
JPH0750738B2 true JPH0750738B2 (ja) | 1995-05-31 |
Family
ID=13651469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62078066A Expired - Fee Related JPH0750738B2 (ja) | 1987-03-30 | 1987-03-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0750738B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2871836B2 (ja) * | 1990-10-19 | 1999-03-17 | 日本電気株式会社 | 半導体不揮発性記憶装置とその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6010644A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 半導体装置の製造方法 |
JPS60224231A (ja) * | 1984-04-20 | 1985-11-08 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-03-30 JP JP62078066A patent/JPH0750738B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS63244651A (ja) | 1988-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1203087A (en) | Ohmic contact and multi-level interconnection system for integrated circuits | |
US3471754A (en) | Isolation structure for integrated circuits | |
JPH0750738B2 (ja) | 半導体装置 | |
JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
JP3228981B2 (ja) | 半導体装置 | |
JPH0555199A (ja) | 半導体装置 | |
JPH0812845B2 (ja) | 半導体装置の製造方法 | |
JPH0419707B2 (ja) | ||
JPS6150378B2 (ja) | ||
JPH05234991A (ja) | 半導体装置 | |
JPH01220458A (ja) | 半導体装置 | |
JPS60244057A (ja) | 半導体装置 | |
JP2723389B2 (ja) | 半導体装置の製造方法 | |
US6949448B2 (en) | Local oxidation of silicon (LOCOS) method employing graded oxidation mask | |
JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS6057635A (ja) | 半導体装置 | |
JPS5464463A (en) | Semiconductor device | |
JPH09306912A (ja) | 半導体素子の配線形成方法 | |
JPS55110056A (en) | Semiconductor device | |
JPS6356704B2 (ja) | ||
JPH0691075B2 (ja) | 半導体装置 | |
JPH05267476A (ja) | 半導体装置の製造方法 | |
JPS647550A (en) | Semiconductor device | |
JPS5742146A (en) | Manufacture of semiconductor device | |
JPS5898939A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |