JPH07505502A - 検出器として動作する半導体ダイオードと該ダイオードに集積された増幅器回路を備えた検出器回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 検出器として動作する半導体ダイ オードと該ダイオードに集積され た増幅器回路を備えた検出器回路 発明の分野 本発明は、検出器として動作する半導体ダイオードと、該ダイオードに集積され た増幅器回路とを有する検出器回路に関する。

背景技術 本出願における半導体ダイオードは、「検出器として動作する半導体ダイオード 」を意味しており、この半導体ダイオードは放射光検出器（ｒａｄｉａｔｉｏｎ ｄｅｔｅｃｔｏｒ　）として使用されることを目的としている。最も普通には光 ダイオードすなわち、可視波長の範囲内あるいは範囲外の光放射に対する検出器 として使用することである。目的とする種類のダイオードは逆方向で動作する。

ダイオードのｐｎ接合における空乏層か生成されると、入射光により空乏層て電 子・正孔対が発生することによりダイオードを流れる電流が生じ、この電流は放 射光の輝度の測度となる。

通常、光ダイオードは縦方向ｐｉｎダイオード、つまり、半導体本体の１つの表 面に比較的高濃度にドープされたｎ型導電層と、反対の面に比較的高濃度にドー プされたｎ型導電層と、これらの層の間に低濃度にドープされ空乏層が形成され る層があるダイオードとして設計されている。ｐ型層はアノード接点を備え、ｐ 型層はカソード接点を備えている。このタイプのダイオードは均一な空乏層を持 っているので良好な検出特性を存している。すなわち、ダイオードの表面で放射 光が入射光になることには関係なく感度が一様である。しかし、必要な感度を得 るためには比較的広い面積のダイオードを設計しなければならなず、このために 自己容量か大きくなって動作速度が遅くなってしまう。

さらに、横方向光ダイオードは公知である。しかし、横方向光ダイオードは、縦 方向ダイオードが示す均一な空乏層を得ることができず、したがってこれらの横 方向ダイオードは縦方向ダイオードより劣る検出特性を示していた。

良好な特性を得るため、これらのダイオードは、普通５００〜１００１０００ｏ ｈの固有抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）を持つ高抵抗で（欠陥のない）非常に 高品質のシリコンで製造されてきた。

さらに、集積された増幅器を持つ検出器ダイオードを設計することも公知である 。ダイオードと増幅器は、高濃度にドープされた基板上のエプタキシャルシリコ ン層の中につくられる。つぎにダイオードの接触領域は１つは増幅器と同じ表面 につくられ、ダイオードの他の接触領域は基板層によって構成されている。した がって、ダイオードは縦方向ダイオードとしてつくらＬこのダイオードの空乏層 はエピタキシャル層の中に形成される。たとえばＣＭＯ３などのこの種の層は増 幅器に良く適合しているか、シリコンが低品質なので検出器ダイオードの機能は 劣る。

発明の要約 本発明は、説明の導入部で説明したタイプの検出器ダイオードを提供することを 目的としている。つまり本発明によるダイオードは、動作が高速で最適な検出特 性が得られ、簡単かつ経済的で歩留まりの良い製造プロセスによって製造するこ とかできる。

口面の簡単な説明 添付の第１図〜第４図を参照して、発明の詳細な説明する。第１図は、本発明に よる回路のＩ実施例を示すか、第１ａ図は回路の断面を示し、第１ｂ図は半導体 本体の表面を見た図であり、半導体本体の表面にはダイオードおよび増幅器回路 がつくられている。第２図は第１図に示すダイオードの断面をより詳細に示して いる。第３図は増幅器回路がどのように設計されるかの１例を示す。第４図は本 発明の別の実施例を示す。

第１ａ図および第１ｂ図は本発明による検出器回路の１実施例を示す。第１ａ図 は、検出器回路がつくられた半導体ウェハの断面を示し、第１ｂ図は第１ａ図に よる半導体ウェハの上部表面の図である。回路は、高品質のシリコン材料の半導 体ウェハの中につくられる。この目的のためには、欠陥が殆と無い単結晶シリコ ンを製造できる、いわゆるフローティングゾーン法でつくられたシリコンを使用 することが適切である。ウェハｌは、たとえば燐のようなｎ型ドーバン１−を使 用して均一にドープされる。ウェハｌは非常に低濃度でドープされる。たとえば ８ＸｌＯ”ｃｍ−１の不純物濃度でドープさオ＼これは約５００ｏｈｍｃｍの固 有抵抗に該当する。ウェハＩは１．１ｍｍの長さくｅｘｔｅｎｔ）で厚さは５２ ５μｍである。

第１図から明かな通り、検出器として動作する半導体ダイオード２０はウェハＸ の上部表面の中央に配置されている。ダイオード２０は、ダイオード信号を増幅 する増幅器回路が配置されている領域３０によって囲まれている。領域３０の内 部には、多数のｐ形ポケット（ｐ−ｐｏｃｋｅｔｓ）　３６と、多数のｎ形ポケ ット（ｎ−ｐｏｃｋｅｔｓ）　３７が配置されている。ｐ形ポケット３６の中に は多数のｎチャネルトランジスタがつくられており、ポケット３７の中には多数 のｐチャネルトランジスタが配置されている。これらのトランジスタはＣＭＯＳ 形である。これらのトランジスタは、ダイオード２０からの出力信号を増幅する ために自体は既知の増幅器回路が形成されるように、相互に接続され、かつダイ オード２０に接続されている。

内部に回路かつくられているウェハＩは適切な方法で密閉され、供給電圧を供給 するために接点手段に接続され、かつ増幅器回路の出力信号を外部の手段に接続 されている。

第２図でより詳細に示す通り、検出器ダイオードには、中心にｐ＋にドープされ た直径６０μｍの接触領域２１が含まれている。説明した実施例では、この領域 は８角形であるが、８以外の辺数を持った多角形、あるいは円に変えてもよい。

領域２１は、約５μｍの距離をおいて、ｎ″″にドープされた第２の接触領域２ ２によって囲まれている。領域２２の内側限界線（ｉｎｎｅｒ　ｌｉｍｉｔｉｎ ｇ　１ｉｎｅ）は領域２１と同し形をしており、外側の限界線は四角形をしてい る。領域２１の厚さは０゜３５μｍであり、領域２２の厚さは０．２５μｍであ る。領域２１，２２は約１０　！ａｃ　ｍ−”の不純物濃度でドープされており 、これは約５０〜１１００ｏｈ／　ｓ　ｑ　ｕ　ａ　ｒ　ｅの表面固有抵抗に該 当する。シリコンウェハｌの表面には、２酸化シリコンの保護層１０１が配置さ れている。この層の上に５ｉｓＮ４の層１０２がある。層１０１，１０２は増幅 器回路３０の上にも延びており、これらの回路の保護層の役目もしている。層１ ０２の厚さは６０ｎｍであり、検出器が検出しようとしている光の４分の１の波 長を構成するように選ばれている。上に述べた層１０２の厚さは（空気中で）８ ５０ｎｍの波長に適応している。層２１は層２２のギャップ（ｄｉｓｃｏｎｔｉ ｎｕｉｔｙ）を通って放射状に外側に向かって領域２３に延びており、領域２３ にはアノード接点２４が領域２１と接触している。層１０Ｌ１０２は領域２２の 上で、開口部２５（第１ｂ図を参照）がつくられており、ここでカソード接点２ ６が領域２２と接触している。

動作中は、電圧が逆方向にダイオードに印加されている。つまり、ダイオードの カソードがアノードに関してプラス側になる電圧が印加されている。説明したダ イオードでは、この電圧は、たとえば５ボルトである。ダイオードの寸法とウェ ハ１の固有抵抗とに関して電圧が適切に選ばれると、ライン２７で示される形を した境界面（ｉｎｔｅｒｆａｃｅ）を伴って、領域２１の下方に空乏層が形成さ れる。動作電圧を適切に選ぶことによって、見てわかる通り非常に均一な空乏層 が得られる。つまり空乏層は領域２１全体の下方でほぼ一定の厚さになる。この ことは電界強度の条件（ｆｉｅｌｄ　１ｎｔｅｎｓｉｔｙ　ｃｏｎｄｉｔｉｏｎ ｓ）が領域２１の全面積にわたって同一であり、したがって領域２１の内部で入 射光が領域をヒツトする場所に関係なく、検出感度がほぼ一定になるることを意 味している。

ウェハｌの上には、ダイオード２０の中央の光検出部分の上部を除いて、厚さ８ ００ｎｍのホウ素−リン・ケイ酸塩ガラス（ｂｏｒｏｎ−ｐｈｏｓｐｈｏｒｕｓ 　ｓｉｌｉｃａｔｅｇｌａｓｓ）の追加保護層３１が配置されている。厚さ１３ ００ｎｍの５ｉｎｓの追加保護層３２は上述のガラスの層の上に配置されている 。上述の保護層は光に対する比較的良好な透過率を持っているので、光保護層３ ３は増幅器回路３０の上に配置されている。この層は、たとえば金属チタンある いは窒化チタンから成りスパッタリングにより供給されることかできる。また、 今述べた材料以外の他の材料も保護層３３に使用できる。しかし、入射光により 増幅器回路内に電子・正孔対が発生されて回路機能を妨害することを回避するた めに同材料は光に対して低透過率でなければならない。またこの材料は当該光に 対して低反射率を持つように選ぶことが望ましく、このことは保護層からの反射 光がダイオード２０の機能あるいは同じ基板に配置されている他の回路の機能を 妨害するのを防ぐためである。

第３図は増幅器回路３０をどのように設計して、検出器ダイオード２０に接続す るかを示している。ダイオード２０はＣＭＯＳ形の反転増幅器３０１の入力に接 続されている。増幅器にはフィードバック抵抗器３０２が備えられている。ダイ オード２０は逆方向になっている。ダイオードに対する放射入射光はダイオード の空乏層の中に電子・正孔対を発生させ、放射光の強度に対応する電流■６がダ イオードを通って流れ増幅器３０１に対する入力信号になる。増幅器から出力信 号Ｕ、か得られ、この信号は比較器３０５の１つの入力に供給される。基準電流 ■、は、フィードバック抵抗器３０４を備えた増幅器３０３の入力に供給される 。この増幅器から基準電流に対応する出力信号Ｕ、が得られ、この出力信号は比 較器３０５の第２の入力に供給される。出力信号Ｕ、は１．−１．の差に対応し 、Ｌ＞１．の場合はプラスになる。基準電流■、の値を適切に選ぶことにより、 不可避の雑音あるいは各種の妨害などによって生じた希望していない検出信号を 取り除くことかできる。

第４ａ図および第４ｂ図は本発明による検出器ダイオードの別の実施例を示して いるが、第４ａ図は回路の断面を示し、第４ｂ図は、ダイオードと増幅器回路が 配置される回路の表面の図である。ダイオード２０には、ｎ＋にドープされた中 央の接触領域２２１かあるが、この領域はｐ＋にドープされた環状の接触領域２ １１により囲まれ、領域２１＋はつぎにｎｌにドープされた接触領域２２によっ て囲まれている。領域２２１，２２は相互に接続されていてダイオードのカソー ド接点を構成している。領域２１１はダイオードのアノード接点を構成している 。ダイオードの電気的接続は図に模式的に示されている。ダイオードの両端に逆 バイアス電圧が印加されたときに形成される空乏層の広がり（ｅｘｔｅｎｔ）は ライン２７によって図に示されている。

上に説明した通り、本発明による検出器回路は均一に低濃度にトープされた（欠 陥の無い）高品質のシリコンウェハの中につくられる。ここで［低濃度にドープ された」という意味は、シリコンウェハのドーピング濃度がたかだかｌＸｌ０１ ″ｃｍ−’であって、これは１００１０００ｏｈの固を抵抗に該当することを意 味している。

本発明による検出器図は多くの利点を提供する。増幅器回路を検出器ダイオード の非常に近くに配置することができるので、ダイオードからの低レベルの信号を 受け入れることができるが、このことはダイオードの横方向の寸法が短くなり、 ついでダイオードの自己容量が小さくなり、このため全検出器回路の動作が高速 になることを意味している。さらに、いくつかの機能を同一チタンに集積するこ とができる。その上、本発明による回路では、全ての接点が半導体ウェハの１つ かつ同一の側に配置されており、このことは製造および密閉の観点から多くの利 点を提供する。したがって、製造プロセスには、ダイオードおよび増幅器の双方 に従来のプレーナー技術を使用することができる。増幅器回路の中の対応する領 域と同じドーピング方法を使用して、ダイオードの異なる領域の製造をすること かできる。また、必要な保護層も、ダイオードと増幅器回路の双方に同時に加え ることかできる。特に後者は、第２図に示す窒化シリコン層１０２に適用される が、窒化シリコン層は増幅器回路の保護層としての役目をすると同時にダイオー ドの反射防止（ａｎｔｉ−ｒｅｆｌｅｘ）に役立っている。このように、本発明 による検出器回路の製造プロセスは簡単になり、また均一にドープされた均一な シリコンウェハを基礎材料として使用できるということもこの製造プロセスに貢 献している。

エピタキシャル層を加える特殊な方法の工程も必要としない。

上に説明した本発明の実施例では、増幅器回路はＣＭＯＳ技術に基づいて設計す るのが当然だと考えてきた。ＣＭＯＳ技術の代りに、たとえばｎＭＯ３技術、ｐ ＭＯ３技術なと、いくつかの別の既知のプレーナー技術に基づいてこの増幅器回 路を設計してもよいのである。

上に説明した本発明の実施例では、中心部の接触領域あるいは中心部の複数の領 域と外側の接触領域の内側の端部は円形（第４図）あるいは正多角形（第１図） をしている。この形の代わりに、本発明の範囲内であれば、たとえば長方形ある いは楕円形など他の形を使用しても良い。本発明の実施例では、外側の接触領域 の外側の端部は正方形であるか、この形の代わりに、任意の如何なる形にしても よいことは勿論である。

第１図で説明した実施例では、ただ１つの中央接触領域２１が与えられていて、 この領域は外側の接触領域２２によって囲まれている。これに代わるものとして 、外側の接触領域の内側の端部によって制限されている領域の中に、同じ形で相 互に電気的に接続された、いくつかの中央接触領域を相互に隣接して配置しても よいのである。

上に説明した本発明の実施例では、基本材料であるウェハ１は、低ドーピングレ ベルのｎ形導電シリコンで構成されている。しかし、これに代わるものとして、 基本材料を低ドーピングレベルのｐ形導電シリコンで構成してもよいが、この場 合ダイオード２０の他の領域では上に説明した実施例で示した導電型と反対にな る。

本発明による検出器回路では、いくつかの検出器ダイオードを同一シリコンウェ ハの上に配置することができるが、この場合、個別の増幅器回路が各ダイオード に対して配置される。そうすると複数のダイオードは、たとえば異なる光ファイ バからの光を受信するようになる。

ダイオード信号を増幅する増幅器ステージに加えて、任意の追加回路を同一シリ コンウェハの上に配置して、ダイオードおよび増幅器回路と協同動作できるよう にすることができる。したがって、たとえば検出器回路と同じウニ／％の上に０ ＭＯ３，ＩＧＢＴあるいはサイリスタなとの追加回路のドライバを配置すること ができる。

本発明による検出器回路の代表的使用分野は光フアイバ通信用あるいは光カプラ ーの中であるが、他にも極めて多数の使用分野があり、また実行可能なことも勿 論である。

Claims (8)

【特許請求の範囲】
1. １．検出器として動作する半導体ダイオード（２０）と該ダイオードに集積され た増幅器回路（３０）を備えた検出器回路であって、該ダイオードは横方向ダイ オードとして設計され、かつ該ダイオードおよび該増幅器回路とは、均一に低濃 度にドープされた第１導電型（Ｎ）のシリコンウエハの中につくられることを特 徴とする検出器回路。
2. ２．請求項１記載の検出器回路であって、ダイオードは、前記シリコンウエハの 上に配置され、高濃度にドープされた第２導電型（Ｐ）の第１接触領域（２１） を有し、前記第１導電型（Ｎ）の高濃度にドープされた少なくとも１つの第２接 触領域（２２）は、前記第１接触領域から間隔をおき、かつ前記領域を囲んで、 シリコンウエハの表面に配置される、 ことを特徴とする検出器回路。
3. ３．請求項１あるいは請求項２記載の検出器回路であって、放射光保護層（３３ ）は増幅器回路（３０）が配置されているシリコンウエハの表面の該当する部分 の上に加えられることを特徴とする検出器回路。
4. ４．請求項３記載の検出器回路であって、保護層（３３）は低光反射率の材料か らつくられていることを特徴とする検出器回路。
5. ５．請求項４記載の検出器回路であって、保護層（３３）はチタンの層から成る ことを特徴とする検出器回路。
6. ６．請求項１及至５の何れかに記載の検出器回路であって、反射防止層（１０２ ）は、ダイオード（２０）が配置されているシリコンウエハの表面の該当する部 分の上に加えられることを特徴とする検出器回路。
7. ７．請求項６記載の検出器回路であって、増幅器は、ＣＭＯＳプロセスにシリコ ンウエハの表面に窒化シリコン層を形成することが含まれている場合、ＣＭＯＳ 技術に基づいて設計され、反射防止層（１０２）は前記窒化シリコン層から成る ことを特徴とする検出器回路。
8. ８．請求項１及至７の何れかに記載の検出器回路であって、シリコンウエハのド ーピングは、該ウエハの固有抵抗が少なくとも５００ｏｈｍｃｍであることを特 徴とする検出器回路。