JPH07505490A - 低近接3次元インターコネクト - Google Patents

低近接3次元インターコネクト

Info

Publication number
JPH07505490A
JPH07505490A JP5516690A JP51669093A JPH07505490A JP H07505490 A JPH07505490 A JP H07505490A JP 5516690 A JP5516690 A JP 5516690A JP 51669093 A JP51669093 A JP 51669093A JP H07505490 A JPH07505490 A JP H07505490A
Authority
JP
Japan
Prior art keywords
module
modules
electronic circuit
circuit assembly
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5516690A
Other languages
English (en)
Inventor
ウオード,スチーブン・エイ
プラツト,ギル・エイ
グエン,ジヨン・エヌ
ペザリス,ジヨン・エス
Original Assignee
マサチユセツツ・インスチチユート・オブ・テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マサチユセツツ・インスチチユート・オブ・テクノロジー filed Critical マサチユセツツ・インスチチユート・オブ・テクノロジー
Publication of JPH07505490A publication Critical patent/JPH07505490A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/803Three-dimensional arrays or hypercubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/46Bases; Cases
    • H01R13/514Bases; Cases composed as a modular blocks or assembly, i.e. composed of co-operating parts provided with contact members or holding contact members between them
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/023Stackable modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Mechanical Coupling Of Light Guides (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Non-Silver Salt Photosensitive Materials And Non-Silver Salt Photography (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Secondary Cells (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 低近接3次元インターコネクト 発明の背景 この発明は、一般に、コンピュータアーキテクチャ−の分野に関する。
典型的に、コンピュータは、特定タスク又は機能を行う計算モジュールの相互接 続セットを含む。これらのモジュールは、バスを通して各モジュールの引き込み 及び引き出し線を適切に接続することにより全システムに組み立てられる。バス により、多様なコンピュータチップ又はボードはデータを通信し交換することが できる。この標準化アプローチは、システム設計者が相互接続の詳細について煩 うことな(、要求された任意の方式で構成要素を物理的に配置することを可能に した。
しかし、バスアーキテクチャ−は、モジュール間の通信効率を大きく制約する。
これは、高速、高効率コンピュータに対する今日の探求における重大な制限であ る。バスはすべての通信をシリアル化するために、それらは隘路を生成する。事 態を悪化することには、相互通信の全容量は、システムサイズと情報の交換需要 が増大する時、はぼ一定のままである。さらに、各トランザクションによって黄 やされた時間は、最短バスを除いてすべてのバスにおける通信帯域幅を制限する 決定因子である、バスの物理長を収容しなければならない。これらの欠如は、最 新コンピュータシステムにおける通信のベースとしてバスの実行可能性を縮小す る。
モジュール間の通信の効率を高めるために、最新マルチプロセッサーアーキテク チャ−は、バス以外の種々のトポロジーを設計された。そのようなトポロジーと しては、1次元、2次元及び3次元トポロジーがあ発明の要約 将来のコンピュータシステムのサイズは、空間と通信帯域幅の効率的利用のため に3次元トポロジーの使用を指定している。最大柔軟性のために、これらのトポ ロジーは、増分的拡張可能性、任意のスケーラビリティを有し、高速静的及び動 的通信をサポートするべきである。
本発明は、3次元メツシュにおいて配置したモジュール間の機械的、電気的及び 論理的相互接続を標準化するモジュラ−高性能通信基板を設ける。このメツシュ は、機械的及び電気的特性が厳密に制約され高度に最適化された複製近隣リンク から構成される。これらの制約は、現代のスーパーコンピュータにおいて見いだ される特別な相互接続と好都合に匹敵される非局所通信に対する性能パラメータ を許容する。
本発明の好ましい実施態様により、3次元電気回路組立体が設けられる。組立体 は、それぞれの回路をサポートするための複数のモジュールを含む。各モジュー ルは、6つよりも少ない平坦表面に沿って少なくとも3セツトのコネクタを有す る。コネクタは、基板上の回路を隣接モジュールに接合する。隣接モジュールは 、3次元アレイにおいて相互接続する如(、相互に関して方向付けられる。
モジュールは、回路ボード、半導体チップ、マルチチップモジュールと任意の形 状の筐体を含む任意の形式を取る。垂直上部及び下部コネクタを有する回路ボー ドモジュールは、組立体に特に適する。
3次元アレイの好ましい形状は、四面体格子であり、この場合、接合されたモジ ュールの各々は、4つの他のモジュールと通信する。好ましい実施態様は、ダイ ヤモンド格子に同型である。ダイヤモンド格子は、等方性であることにおいて特 に都合が良い。従って、各モジュールは、4つの軸に沿って隣接モジュールに接 続するためのコネクタを有する。
隣接モジュールは、単一共通軸に沿って接続されるが、隣接モジュールからの接 続が反対方向において行われる如く相互に関して回転される。
組立体は、垂直相互接続のみにより複数の平坦モジュールから作製しても良い。
従って、モジュールの各平坦表面は、一対の類似する平行の拡張コネクタセット を支持する。基板の対向表面におけるコネクタセットは、互いに相補的であり、 相互に関して90°回転される。モジュールは、3次元四面体格子を規定する如 く、隣接モジュールに接合される。
別の実施態様において、3次元回路組立体は、三角形状モジュールから構成され 、この場合、各モジュールは3つの隣接モジュールと通信する。コネクタは、モ ジュールの上側三角形表面、下側三角形表面と縁において形成される。各コネク タは、接続軸を横断する軸に沿って配設され、横軸は相互に関して120°変位 される。
各モジュールの基板は、複数の回路チップを支持し、そして補助回路ボードは、 基板に取り付けられる。
ダイヤモンド格子と同型である格子において、各モジュールは、コネクタに関し て物理的に同一であるが、2つの方向のいずれかにおいて方向付けられる。各モ ジュールは、反対定位のモジュールにのみ接続される。2つの定位の各々はまた 、2相クロツクの2相のいずれかで識別され、その結果、近隣モジュールは、モ ジュール間通信において同一クロック相に作用しない。
ダイヤモンド格子と同型であり、平坦な重なりモジュールを具備する格子構造に おいて、モジュールは、格子の各レベル内で水平に離間され、これにより、冷却 剤流の経路と補助ボードの空間を許容する。合成曲折流路は、冷却剤流体、空気 又は液体が指向される時、乱流を保証する。
本発明の3次元組立体は、4要素ベクトルによってアドレス指定される。各ベク トル要素は、基板から送信される特定メツセージが移動する4つの非直交方向を 表現する。4要素アドレス指定系は、2つのモジュールが同一アドレスを割り当 てられず、2つのアドレスが同一モジュールを割り当てられないことを保証する 。
本発明は、さらに、3次元回路組立体を設ける好ましい方法を含む。
まず、複数のモジュールが提供される。それから、回路は複数のモジュール上に 据え付けられる。次に、隣接モジュールは、接続モジュールが3次元アレイを形 成するために相互に関して回転される如く、モジュール軸に沿って接続される。
本発明は、以後、好ましい実施態様と使用方法に関連して記載されるが、発明を この実施態様に限定することは意図されないことが理解される。代わりに、添付 の請求の範囲によって規定された如く、本発明の精神と範囲内に包含されるすべ ての代替物、修正及び等個物を覆うことが意図される。
図面の簡単な説明 第1図は、先行技術の3次元通信インターコネクトを示す。
第2図は、本発明の一実施態様と同型であるダイヤモンド格子の結晶構造を示す 。
第3図は、ダイヤモンド格子の原子を再マツプする直線アレイである。
第4a図は、4つの近隣(4N)へ接続するために各ノードにおいて4つのコネ クタセットを有する3D四面体インターコネクトの分解図を示す。
第4b図は、コネクタが図示された第4a図のモジュールの相互接続を示す。
第5a図と第5b図は、3D−4Nメツシユにおいて具現されたモジュールの詳 細図を示す。
第6図は、3D−3N通信インターコネクトを示す。
第7a図と第7b図は、3D−3N通信インターコネクトにおいて具現されたド ラムの前面図と背面図を示す。
第8図は、平面図と側面図において第7a図と第7b図のモジュールを示す。
発明の詳細な説明 通信網は、接続性を特徴とする。網の分類は、無限網内の中央ノードからn時間 ステップにおいて到達可能なノード数による。到達可能なノード数が直線的に成 長する(例えば、因子X時間ステップ数+定数)ならば、網は、1次元として分 類され、O(n)として指定される。同様に、到達可能なノード数が二次的に成 長するならば、網は、2次元として分類され、0(n2)として指定される。こ うして、異なるノード数が03として成長するならば、網は、3次元として分類 され、O(n”)として指定される。
網における各ノードは、通信ポート又はコネクタセントを通してその近隣に接続 される。ノードは、ポート数又はポートに接続された近隣数を特徴とする。3つ のポートを有するノードは、6つのポートを有するノードよりも複雑でないと考 えられる。
通信網の記述は、接続性と近隣数から定式化される。例えば、1次元トポロジー においてつなぎ合わされた一連の2ポートノードは、LD−2N網と呼ばれる。
2次元デカルトメソシュにおいて接続された4ポートノードの集合は、2D−4 N網と呼ばれる。ある組み合わせに対して、この記述は完全である(例えば、唯 一のID−2N網がある)。他のものに対して、それは不完全である。
スケーラプルな3次元6近隣(3D−6N)通信インターコネクト又はメツシュ 10が、第1図に示される。メツシュは、3次元メツシュを形成するために接続 された基板又はモジュール又はノード12を含む。
第1図は、その面が6つの直近隣へ信号接点並びにパワー及び冷却剤を設ける立 方体として各モジュールを描く。
本発明は、第1図に示されたメソツユよりもより効率的でノード複雑性の低い多 様なトポロジーを開示する。本発明の好ましいトポロジーは、3D−4N網であ る。
好ましい3D−4N網は、ダイヤモンド格子の結晶構造(すなわち、結晶性炭素 )に基づく。ダイヤモンド格子は、本発明の3D−4Nメツシユに組み込まれ、 第2図に示される。ダイヤモンド格子において、各炭素原子は、4つの近隣原子 と結合する4つのリンク又は軸を有する。
4つの原子の集合体は、単位セルを形成し、繰り返された時、完全な結晶格子を 構成する。3D−4Nにおいて、回路支持モジュールは、炭素原子に対応し、各 原子は4つの近隣モジュールにリンクされる。ダイヤモンド格子形状3D−4N メツンユにおける各モジュールをメツシュ内の位置レベルを表現する数(0,1 ,2,3,4)で指定する。レベル0を有する基板は、メツシュの底部に位置付 けられ、レベル1の基板はレベル0基板の上に位置付けられ、レベル2基板は、 レベル1基板の上に位置付けられ、レベル3は次の高レベルにあり、そしてレベ ル4は最高レベルを占有する。それから、レベル4はミ反復格子構造の次グルー プに対してレベル0とラベル付けされる。メツシュのレベルは、各基板の軸を隣 接レベルにおける基板に接続することにより連結される。例えば、各レベル0( 4)基板は、2つのレベル1及び2つのレベル3の基板の軸にリンクされる。各 レベル1基板は、2つのレベル0及び2つのレベル2の基板にリンクされる。各 レベル2の基板は、2つのレベル1及び2つのレベル3の基板にその4つの軸に よってリンクされる。基板のすべてをリンクした後、3D−4Nメツシユは、ダ イヤモンド格子の形式を有する。
3D−4N四面体メッシュは、さらに、第2図に示されたダイヤモンド格子から 平面上への投影によって再マツプされた機械的均質ノードの直交アレイを使用す ることにより概念化される。第3図は、再マツプされた原子の直線アレイを示す 。第3図のノード又は基板は、ダイヤモンド格子セルにおける対応する原子の相 対高さ及びレベルを示すために番号付けされる。第2図のノード間のリンクは、 高位層に位置付けられたノードを指す矢印として、第3図において表現される。
各ノード間の矢印は、水平及び垂直リンクを表現する。例えば、3と4にラベル 付けされた一対のノード間の矢印は、レベル0ノードのすぐ上と次のレベルセッ トのレベル0ノードであるレベル4におけるノードへの水平及び垂直リンクを表 現する。
本発明の3D−4Nメツツユは、X及びX方向におけるノード間の間隔を縮小し 、交互層をオフセットすることにより、第3図の直線アレイから導出され、レベ ル1/2とレベル310の境界においてX方向に、レベルO/1とレベル2/3 の境界においてX方向に通信を行うために、重なる水平表面への接点を可能にす る。 −第4a図は、第2図における四面体格子と第3図の直線アレイに対応す る5レベルのモジュールを有する3D−4Nメツシユ14を示す。3D−4N四 面体インターコネクトは、複数の平面化モジュール又はノード16を含み、各々 はそれぞれの回路を支持する(第4b図)。メツシュ14の最低基板レベルは、 レベル0によって表現される。次に高い基板レベルは、レベル1によって表現さ れ、それから、レベル2、レベル3、そして最高レベルはレベル4によって表現 される。 モジュール16は、レベルO−4において複数の基板の各々に沿って 重なりがある如く、メツシュ14において位置付けられる。垂直コネクタと平坦 基板が、3D−4N四面体インターコネクト14を創設するために使用される。
基板は、コネクタ嵌合を許容するために水平に互いに重なる。これは、基板の各 側における4つの縁の2つのみが接続のために使用されるために可能であり、水 平に重なるが水平の干渉なしに、一様サイズ基板を垂直に接続させる。結果は、 最下レベル0から最高レベル4にらせん状に上昇する3D−4Nメツシユである 。
メツシュは、隣接基板が、相互に関して、好ましくは約90°、コネクタ定位に おいて回転される如く構成される。こうして、任意の一つの基板から通信は、4 つの異なる方向において発生される。例えば、レベル1と指定されたモジュール は、レベル2として指定された2つの基板へ上方にデータを垂直に通信し、そし てレベルOとして指定された2つの基板へ下方にデータを垂直に通信する。
相互接続の3つの例の軸は、第4a図において15において示される。
これらの軸は第3図のリンクに対応し、矢印は上方に第2図のリンクを指す。第 2図、第3図と第4a図の対応するノードは、図番号によって先行された同様の 2桁の番号によって示される。例えば、第2図のノード201は、第3図のノー ド301と第4a図のノード401に対応する。図からノード401はX方向に おいて下方に接続することが見られる。それはまた、不図示の基板とX方向にお いて上方に接続する。下方レベル3における隣接基板403と405は、それぞ れ、基板407.409と411.413にX方向において下方に接続し、X方 向において上方に接続する。それから、レベル2基板は、例えば、モジュール4 15と417にX方向において下方に接続する。最後に、らせんは、モジュール 419へX方向における下方の接続で完成する。
垂直コネクタが使用されるが、有効な接続軸は、図の2軸に沿っていないことが 見られる。例えば、基板405からの接続は、Czs〜X)、(z、x)、(− z、y)と(−z、−y)方向である。隣接レベルの両レベル2と4における接 続軸は、(−z、x)、(−Z、−X)、(z、−y)と(z、y)方向である 。上記のリストから、隣接モジュールは同一軸に沿って反対方向において接続を 有することが見られる。
例えば、レベル2モジユールの(−Z、X)方向は、レベル3の(Z 5−x) 方向と正反対である、等である。下記の如く、接続方向を特徴とする2つのモジ ュール定位がある。
モジュールのメツシュ内に、メツシュの全体で冷却流体を伝達する複数の曲折チ ャネル25を形成する非占有空間がある。流体がチャネルを通って垂直に押しや られる時、空気の乱流が、メツシュ内に生成される。
乱流空気は、メツシュ14内のすべての熱放散基板16を均一に冷却するだめに 多数の交差通路を通って流れる。
複数の全チャネルは、所望ならば、メツシュ14をより密な相互接続に統合させ るために任意の程度に閉じられる。統合は、各レベル内で基板を相互に接近させ 、こうして、レベル間の水平型なりを増大させることにより行われる。密相互接 続は、高速、高効率コンピユータ網を達成するために望ましい。本発明の3D− 4Nメツシユは、無限界に密になるケイパビリティを有するが、そのような構造 は、冷却ケイパビリティを制限される。
ダイヤモンド格子3D−4N網14は、等方性トポロジーを有し、無限網におい て基板の任意のポートから観察された論理サブトリーが、その基板又は同−網に おける任意の他の基板から観察されたすべての他のサブトリーに同型(実質的に 同一)であることを意味する。
このダイヤモンド格子3D−4N網の一層の特性は、すべての基板がインターフ ェースにおいて機械的に同一である組立体の機械的均質性である。こうして、任 意のノードは、網内の任意の位置に置かれ、網の機械的同一性を維持する。ノー ドは均質であるが、それらは、単に機械的に互換性であり、種々の論理機能を行 う。
第4b図は、第4a図の3D−4Nメッシュ内のモジュール16のさらに詳細な 図を示す。各モジュールは、回路工8、ソケット19とピン21を含む。ソケッ ト19は、上のモジュールを連結するために各平面化基板の対向側に沿って据え 付けられる。ピン21は、下のモジュールを接続するための対向側において平面 化基板の各々の下に置かれる。各モジュールのピンとソケットは、各隣接モジュ ールのソケットとピンに相補的である。こうして、複数の基板は、それぞれのソ ケットとピンを通して接合される。
第4b図は、それぞれのコネクタセットを介して、隣接モジュールと通信する各 モジュールを示す。例えば、レベル2として指定されたモジュールは、レベル1 とレベル3として指定されたモジ゛ニールの回路と通信する。この構成は、モジ ュールからの情報を4つの方向において伝搬させる。
各モジュールは、垂直次元のみにおいてその近隣に接続され、個々のボードは、 ブリックの方式において機械の頂部から除去され、又は頂部に追加されることを 意味する。組み立て又は分解の各ステップにおいて、単一ボードのコネクタの半 数のみの嵌合又は分離力が加えられなければならず、そして位置合わせは、単一 ノードの幅のスケールにおいてのみ達成される必要がある。
本発明のメツシュは、合計数千のピンとの多数のコネクタを介して、互いに積み 重ねた非常に大きな回路ボードから構築された、第1図の6近隣デ力ルト3次元 系(3D−6N)に付随した問題を解消する。内部故障を修復するために、欠陥 部分を横切る2次元平面に沿って全機械を分割することを通常意味する機械的ア クセス動作が行われなければならない。
第5a図は、モジュールの上面に据えられた集積回路18と19を示す。回路は 、各ノードにデータを処理させ、それぞれのコネクタセットを通して隣接ノード における他の回路と通信させる。例えば、チップ18aは、モジュール間通信制 御と切り換え回路を設けるが、チップ18bは、局所ノード処理を設ける。
最小水平型なりの実施態様において、3次元容積の4分の1のみが、占有される 。これは、各基板の上にプラグをされる「娘ボード」の如く補助ボードのための 垂直空間を残す。また、この空間は、ディスクドライブの如く分散周辺装置のた めに使用される。第5b図は、基板の上に立設する娘ボード27を示す。娘ボー ドの上部において、4つの集積回路31がある。マルチチップモジュールは、各 ノードにその通信及び処理ケイパビリティを増大させる。
複数のモジュールは、各個のモジュールによってサポートされるクロスポイント スイッチ及びレジスターの使用を通してメツシュにおける通信を容易にする。ク ロスポイントスイッチ及びレジスターは、複数のモジュールの間の並列接続を設 ける。
3D−4Nインターコネクト14のハードウェアの複雑性は、はぼ0(C2W) で成長する幅WのCチャネルの高性能切り換えノードを有するクロスポイントス イッチを特徴とする。3D−6N近隣メソシユの如く網は、6つの近隣スイッチ を使用し、各直交次元に沿って各移動方向に対して一つのチャネルを有する。6 の代わりに4近隣トポロジーを使用することにより、四面体インターコネクト1 4は、スイッチ複雑性の縮小を実現する。ノード当たりの通信ピン数(CW)を 一定にすると、C4= 2 / 3 C6かっ W4 = 3 / 2 W64 及び6つのサブユニットは、それぞれ、4近隣及び6近隣網を表記する。これは 、全ピン等価6近隣スイッチの2/3 C66%)である4近隣スイツチのスイ ッチ複雑性を生ずる。付加チャネルが局所ノードへの通信のために使用されるな らば、5近隣が、7近隣スイツチと比較され、そして節約は、5/7 (75% )に縮小されるが、なお実質的である。
メツシュにおいて、クロスポイントスイッチの信号伝搬遅延の相当な部分は、そ の容量負荷の縮小により直線的に降下する。この負荷は、切り換えチャネルの数 にほぼ対応する。こうして、チャネルの縮小数により、4近隣スイツチ対6近隣 スイツチにおいて個別切り換えノード待ち時間の相当な減少(又は、等測的に、 網クロック周波数の増大)がある。
第4a図に示された如<3D−4N四面体インターコネクト14は、等方性であ る。異方性3D−4N網は、6N 3Dメツシユの各ノードを接続する6つのチ ャネルの2つを除去することにより構成される。構成は、第1図に示された如く であり、各モジュールは、その上面及び下面並びに2つの対向側面において接続 を有する。側方接続は、連続垂直レベルに関してX及びY方向において交替する 。
不幸にも、チャネル幅が一様であるならば、そのような網は、3つの移動方向に 沿って不等帯域幅を有し、知的経路指定と負荷分布を複雑な事項にする。網負荷 を平衡化するために、通信プロセスを高網帯域幅の方向に沿ってさらに分離し、 低網帯域幅の方向に沿って接近させ再配置することが必要になる。代替的に、各 次元においてチャネル当たりの専用ピン数(すなわち、幅)を変化させても良い 。全般的に、異方性網は、等価チャネル及びピンカウントの等方性網よりも劣る 。 第4a図に関して議論された如く、隣接基板は、反対方向において接続する 。2つのノード定位が存在することが見られ、近隣ノードへの接続のX1Y及び Z(深さ)オフセットによって識別される。
近隣への接続オフセット 定位0 定位1 xyz xyz 本発明のノード定位は、「0」と「1」としてラベル付けされる。各ノード定位 の利用可能なリンクオフセットは、互いに反対である。すなわち、定位rOJノ ードは、定位「1」にのみ接続し、また逆でもある。
各ノード対ノード接続は、X又はY方向のいずれか(両方向ではない)における 増分又は減分と、常に、Z(深さ)方向における増分又は減分とを含む。
第1図のデカルト3D−6N網において、メツセージは、通常、「マンハツタン 」ルートに沿って移動し、各ステップは、直交軸の一つの方向において行われる 。四面体インターコネクト14は、3次元トポロジーに拘わらず、表1に示され た4リンクオフセツトに対応する、4つの非直交移動方向を有する。こうして、 3座標系において四面体インターコネクトのノード座標と経路指定方向を記述す ることは困難である。
簡易化アドレス指定機構が、4座標又は4次元アドレス指定系を使用することに より獲得される。4−Dアドレス指定系において、ダイヤモンド格子における各 リンク軸の方向は、4次元の一つに対応する。
上記の如く、四面体インターコネクトにおいて2つのノード定位がある。任意の ノードにおいて、メツセージは、単一方向において4次元のいずれかにおいて移 動する。その方向において一つのリンクを移動すると、メツセージは、反対定位 のノードに到着し、同一方向における同一次元に沿って継続しない。代わりに、 移動は、4次元の任意に沿って、反対方向において進行しなければならない。
一様性のために、定位「0」ノードから定位「1」ノードへの移動は、+1のオ フセット値を有するが、定位「1」ノードから定位「0」ノードへの移動は、− 1のオフセット値を有する。3−D位置オフセット[X、Y、Z]の4−Dアド レスオフセット[A、B、C,D]へのマツピングが、表2に示される。
表2 近隣へのオフセット、定位Oのノード 3−D位置 4−D位置 XYZ ABCD +1 0 −1 +1 0 0 0 −10−1 0+100 0+1 +1 00+10 0−1+1 000+1 近隣へのオフセット:定位1のノード 3−D位!! −4−D位置 XYZ ABCD −10+1 −1000 +10+1 0−100 0 +1−1 000−1 中央網ノードは、[0,0,0,0]とラベル付けされ、そして定位「0」と任 意に宣言される。メツセージは、中央ノード[0,0,0,0]から[1,0, 0,0]、 [0,1,0,0]、 [0,0,1,0]又は[0,0,0,1 ]のいずれかに移動する。いったんこの第2ノード(定位「1」)になると、移 動方向は、4次元のいずれかになるが、反対方向に、すなわち、−1のアドレス 増分に制限される。例えば、第2ノードが[1,0,0,0]であったならば、 メツセージは、[0,0,0,0]、[1、−1,0,0]、[1,0、−1, 0]又は[1,0,0、−1]のいずれかにおける第3ノードに移動する。
継続した移動が+1と−1の交番アドレス座標増分を呼び起こすために、4Dア ドレス座欅の合計は、すべての定位「0」ノード(中央ノードから偶数のホップ 数があるノード)において01そしてすべての定位「1」ノード(中央から奇数 のホップ数があるノード)において+1に制約される。こうして、座標合計は、 ノード定位に正確に等しく、そしてまた、中央からの経路指定距離のパリティに 等しい。
帰納により、その4座標合計が0又は1であるアドレスは、妥当ノードアドレス であることが示される。合計O又は合計1の制約は、ノード座標を2つの4次元 超平面の一つに置かせることに対応し、各超平面は、ノードの定位に対応する。
リンクは、定位「0」を定位「1」ノードに接続する(及びその逆)ために、メ ツセージは、各超平面内を直接に移動することができない。代わりに、それらは 、2つの平面の間をジグザグに進まなければならない。
本発明は4−Dアドレスを使用するために、アドレス指定系がどのように良好に 規定されるかについて関心がある。4−Dアドレス空間は、1゜2つのノードが 同一アドレスを割り当てられない、2.2つのアドレスは同一ノードを割り当て られない、ならば良好に規定される。3空間における物理的ノード位置は一意的 であることが知られるために、これらの2つの性質の検証は、3−D位置から4 −Dアドレスへのマツピングが1対1であることの立証に等しい。
中央ノード[0,0,0,0]をラベル付け、上記の表に示されたオフセットを 使用するならば、ノードの3−D位置([X、Y、Zl )は、次の如く、その 4−Dアドレス([A、B5C5D] )から算出される。
なお、第4量Tは、ノードの定位(0又は1)を示す3−D物理座標に加算され 、その4−Dアドレスの合計によって与えられる。
上記の方程式から、4−Dアドレス[ASB、C%D]は、ただ一つの3−D位 置及び定位[X、Y、ZST]にマツプされることが見られ右側マトリックスは 、一意的な逆マトリーツクスを有し、その結果、こうして、所与の3−D位置( 及び定位、唯一の値を有するように必ず制約される)は、ただ一つの4−Dアド レスにマツプされる。マツピングは、このため、1対1である。
4次元アドレス指定機構は、マンハッタンスタイル方式において四面体インター コネクト内の経路指定を許容するが、4ストリート(リンク)毎に3つが欠ける 。欠けるリンクは、利用可能なルートの数を制限するが、ルート距離の計算は、 なお同一である。通り抜けなければならない最小数のリンクを獲得するために、 すべての4つの座標でアドレス差分を単に合計する。
最小距離ルートに沿った各ステップにおいて、多(て3つの移動方向の選択が可 能である(あて先にいないならば、現アドレスと所望アドレスの間の差分は、同 一符号の多くて3つの非ゼロ座標を有する)。定位「0」ノードにあるならば、 次のホップは、1を次元の一つに加算し、こうして、その目標座標が現ノードの 対応圧挿よりも大きい次元の任意の選択を有する。最小ルート(すなわち、[0 ,0,0,0]〜[0,0,10、−10])に対して、選択は全くない。
4−Dアドレス指定機構が使用され(マンハッタン経路指定を設ける)、4−D における各「欠」リンクがルータ−に利用不能としてマークされるならば、デカ ルト3D−4Nメツシユのために作用するデッドロックのない適応性経路指定機 構はまた、3D−−4’N四面体インターコネクトのために作用する。3D−4 N四面体インターコネクトは、ターンが必要とされる前に、単一「ホップ」を持 続させる真っすぐの通りチャネルを有する。本発明の新しいデッドロックのない 経路指定機構は、四面体インターコネクトにおいて性能と負荷平衡を太き(改良 する。
そのような経路指定機構の一つの例は、所与の形式の一ノードから同一形式の別 のノードへ経路指定する手段としてリンク対のグループ化に係わる。開始ノード は定位1にあり、別の定位1ノードへのルートが必要とされると任意に仮定しよ う。これは、偶数のホップ数が使用されなければならない、すなわち、まず1を 減算し、それからあて先に達するまで、アドレス座標の対に1に加算することを 意味する(4−Dアドレスが可変数のトークンで満たされた4ビンを有するなら ば、これは、一つのビンからトークンを除去し、それを別のビンに置くことに対 応する)。
任意のノードにおいて、どの座標対を減分し、それから増分するかの選択は、1 2の可能性のうちの一つの選択に係わる。これは、6つの異なる符号のない方向 に沿った二重ホップ移動の2つの極性に対応する。
これは、良好に規定されていないことが容易に示される6次元アドレス指定機構 を示唆するものではない(すなわち、異なる6−Dアドレスオフセットを有する 2つのノード間に2つの異なる経路がある)。6つの方向は、4マンハッタンア ドレス次元よりも直接の経路指定のためにより有益である。というのは、移動が 、連続する二重ホップに対して同一方向に継続するためである。こうして、デッ ドロック(及びその適応的修正)を回避するために移動方向の厳格な順序付けを 使用する経路指定戦略が、直接に使用されるが、各ノードにおいて(通常の3つ の代わりに)6つの考察移動方向がある。非適応性システムにおいて、各中間ノ ードで、あて先に達するまで、6つの各二重ホップ方向に沿ってできるだけ遠く に経路指定する。
二重ホップ経路指定機構における各リンクは3つの異なる符号付き移動方向に対 して使用されるために、各符号付きリンク方向において3ワードの緩衝が必要と される。
第6図は、物理的に三角形の固形物から形成した3近隣ノード又は基板(3D− 3N)から構成された別の3次元メツシュ(3D−3N)24を示す。この図に おける各ノードは、その断面が正三角形である平坦固形物を具備する。3つのノ ードは、ドラム28を形成するために垂直に積み重ねられる。ドラムは、垂直列 において組み立てられ、次に、2つの水平次元において密接パックされる。
各ノード26は、120°だけオフセットしたコネクタ30を通して垂直隣接近 隣と通信し、その結果、列におけるノードは、互いに関して回転される。各ノー ドの第3通信ボートは、方形側面の一つにあり、横に隣接するノードの類似ポー トと嵌合する。一つのコネクタは、上面に据え付けられ、別のコネクタは下面に 据え付けられ、そして最後は、側面の一つに据え付けられる。
第7a図と第7b図は、ドラムの前面図と背面図を示す。各ドラム28は、5つ の近隣ドラムと通信し、この場合、3つの横近隣との接続は、ドラム内の異なる レベルにある。近隣ドラム間の横通信は、一般に、適切な横接続による層に達す るために垂直通信を必要とする。垂直面におけるコネクタは、各面がコネクタを 有するらせんを形成する。
ノードグループが3空間においてぴったり合うために、コネクタは、各集合面に 据え付けられる。上側及び下側コネクタが三角形ノードの相違する面にあるとい う条件は、ノードの定位が垂直列を通してらせん状になることを保証する。この ため、ドラム28は、各面上コネクタの条件を満足する最小ノードグループを有 する。
第7a図と第7b図に示されたドラムを第8図に示された図で解釈すると、ドラ ムは、右と左から押されたならば適正に嵌合する(縁コネクタは回転により定位 マークに合わされることを想起せよ)。こうして、列は、任意の高さを有し、隣 接列は、相互に関して1206回転される。
本発明の3D−3Nメツシユ24は、三角形ノードの代わりに方形ノードを有し ても良い。一つの可能性は、方形ノードで構成された3D−3Nメツシユが、4 つの垂直面があるために、3つではな(4つのブロックから成ることである。別 の可能性は、方形の側部の一つにおいてコネクタを据えないことにより、方形ノ ードから3ノードのドラムを創設することである。ドラムは、三角形ノード系の トポロジーを保存するような方式で組み立てられる。
発明が、好ましい実施態様に関連して詳細に示され記載されたが、多くの代替物 、修正及び変形が、添付の請求の範囲によって規定した如〈発明の精神及び範囲 に反することなく、技術における当業者には明らかになることが理解される。例 えば、コネクタは好ましい垂直及び水平表面に取り付けられて示されたが、それ らは、例えば、傾斜させてはす縁において取り付けても良い。用語垂直及び水平 は、単に相対的な用語であり、アレイの定位を限定しない。
従来技術 補正書の写しく翻訳文)提出書 (特許法第184条の8)平成6年9月16日

Claims (40)

    【特許請求の範囲】
  1. 1.3次元電子回路組立体において、それぞれの回路をサポートする複数の平面 化モジュールを具備し、各モジュールは、モジュールにおける回路を隣接モジュ ールに連結するために6つよりも少ない平坦面に沿って少なくとも3セットのコ ネクタを有し、隣接モジュールは、3次元アレイにおいて相互接続する如く相互 に関して方向付けられる3次元電子回路組立体。
  2. 2.各モジュールが、3つの他のモジュールと通信する請求の範囲1に記載の3 次元電子回路組立体。
  3. 3.各モジュールが、4つの他のモジュールと通信する請求の範囲1に記載の3 次元電子回路組立体。
  4. 4.モジュールが、4要素ベクトルによってアレイ内でアドレス指定される請求 の範囲3に記載の3次元電子回路組立体。
  5. 5.3次元アレイが等方性格子である請求の範囲1に記載の3次元電子回路組立 体。
  6. 6.複数の回路チップが、各モジュールによってサポートされる請求の範囲1に 記載の3次元電子回路組立体。
  7. 7.基板に取り付けた補助回路ボードをさらに具備する請求の範囲1に記載の3 次元電子回路組立体。
  8. 8.コネクタが、垂直接続を設ける請求の範囲1に記載の3次元電子回路組立体 。
  9. 9.3次元アレイが、ダイヤモンド格子と同型である格子構造を形成する請求の 範囲1に記載の3次元電子回路組立体。
  10. 10.各モジュールが、2つの定位の一方であり、各定位は、種々の相互接続方 向を有し、各モジュールは、反対定位のモジュールにのみ接続される請求の範囲 1に記載の3次元電子回路組立体。
  11. 11.モジュール間の通信を制御するための2相クロック入力をさらに具備し、 反対定位のモジュールは反対相のクロックにおいて作用する請求の範囲10に記 載の3次元電子回路組立体。
  12. 12.平坦表面を有する複数のモジュールを具備する3次元回路組立体であり、 各表面は、一対の同様の平行の拡張コネクタセットをサポートし、モジュールの 対向表面におけるコネクタセットは、互いに相補的であり、相互に関して90° 回転され、モジュールは、基板が3次元四面体格子を規定する如く隣接モジュー ルに連結される3次元回路組立体。
  13. 13.複数のモジュールが、モジュール間に曲折垂直流路がある如く、レベル内 で水平に離間される請求の範囲12に記載の3次元回路組立体。
  14. 14.基板が、4要素ベクトルによってアレイ内でアドレス指定される請求の範 囲12に記載の3次元電子回路組立体。
  15. 15.複数の回路チップが、モジュール内の基板によってサポートされる請求の 範囲12に記載の3次元電子回路組立体。
  16. 16.モジュール内の基板に取り付けた補助回路ボードをさらに具備する請求の 範囲12に記載の3次元電子回路組立体。
  17. 17.各モジュールが、2つの定位の一方にあり、各定位は、種々の相互接続方 向を有し、各モジュールは、反対定位のモジュールにのみ接続される請求の範囲 12に記載の3次元電子回路組立体。
  18. 18.モジュール間の通信を制御するための2相クロック入力をさらに具備し、 反対定位のモジュールは反対相のクロックにより信号を出力する請求の範囲17 に記載の3次元電子回路組立体。
  19. 19.3次元電子回路組立体において、それぞれの回路をサポートする複数のモ ジュールを具備し、各モジュールは、4つの軸に沿ってモジュールの3次元アレ イの隣接モジュールへ接続するためのコネクタを有し、隣接モジュールは、単一 共通軸に沿って接続されるが、隣接モジュールからの接続が反対方向において為 される如く、相互に関して回転される3次元電子回路組立体。
  20. 20.モジュールが、4要素ベクトルによってアレイ内でアドレス指定される請 求の範囲19に記載の3次元電子回路組立体。
  21. 21.モジュール間の通信を制御するための2相クロック入力をさらに具備し、 反対定位のモジュールは反対相のクロックにおいて作用する3次元電子回路組立 体。
  22. 22.コネクタが、垂直接続を設ける請求の範囲19に記載の3次元電子回路組 立体。
  23. 23.ダイヤモンド格子と同型である3次元格子構造において相互接続した複数 のモジュールを具備する3次元電子回路組立体。
  24. 24.3次元電子回路組立体において、それぞれの回路をサポートする複数のモ ジュールを具備し、各モジュールは、モジュールの3次元アレイの4つの隣接モ ジュールへ接続するためのコネクタを有し、モジュールは、一意的な4次元ベク トルによってアレイの各モジュールをアドレス指定する通信回路構成をサポート する3次元電子回路組立体。
  25. 25.各モジュールの回路が、垂直に接続される請求の範囲24に記載の3次元 電子回路組立体。
  26. 26.3次元電子回路組立体において、それぞれの回路をサポートする複数のモ ジュールを具備し、各モジュールは、隣接モジュールの回路を接続する4つのコ ネクタセットを有し、モジュールは、相互に関して回転され、各モジュールは4 つの隣接モジュールに連結される3次元電子回路組立体。
  27. 27.3次元電子回路組立体において、それぞれの回路をサポートする複数のモ ジュールを具備し、各モジュールは、隣接モジュールの回路を接続する3つのコ ネクタセットを有し、モジュールは、相互に関して回転され、各モジュールは3 つの隣接モジュールに連結される3次元電子回路組立体。
  28. 28.モジュールが三角形である請求の範囲27に記載の3次元電子回路組立体 。
  29. 29.コネクタが、モジュールの上側三角形表面、下側三角形表面と縁において 形成され、各コネクタは、接続軸を横断する軸に沿って配設され、横軸は相互に 関して120°変位される請求の範囲26に記載の3次元電子回路組立体。
  30. 30.3次元電子回路組立体を設ける方法において、複数のモジュールを設ける 段階と、 複数のモジュールにおいて回路をサポートする段階と、接続されたモジュールが 3次元アレイを形成するために相互に関して回転される如く、6つよりも少ない モジュール軸に沿って隣接モジュールを接続する段階とを含む方法。
  31. 31.モジュール間の曲折チャネルを通って冷却流体を押し流す段階をさらに含 む請求の範囲30に記載の方法。
  32. 32.4要素ベクトルでモジュールをアドレス指定する段階をさらに含む請求の 範囲30に記載の方法。
  33. 33.接続されたモジュールの各々が、3つの他のモジュールと通信する請求範 囲30に記載の方法。
  34. 34.接続されたモジュールが、各々、4つの他のモジュールと通信する請求の 範囲30に記載の方法。
  35. 35.3次元アレイが等方性である請求の範囲30に記載の方法。
  36. 36.多重電子回路チップを各モジュールに取り付けることをさらに含む請求の 範囲30に記載の方法。
  37. 37.補助回路ボードを各モジュールに取り付けることをさらに含む請求の範囲 30に記載の方法。
  38. 38.モジュールが垂直接続を通して接続される請求の範囲30に記載の方法。
  39. 39.3次元アレイが、ダイヤモンド格子と同型である請求の範囲30に記載の 方法。
  40. 40.3次元アレイ内の基板が、2つの定位の一方を取り、方法は、さらに、定 位によりクロック信号の交番相において通信するようにモジュールを計時するこ とを含む請求の範囲30に記載の方法。
JP5516690A 1992-03-17 1993-03-17 低近接3次元インターコネクト Pending JPH07505490A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US85260392A 1992-03-17 1992-03-17
US852,603 1992-03-17
PCT/US1993/002416 WO1993019432A1 (en) 1992-03-17 1993-03-17 Low-neighborhood three-dimensional interconnect

Publications (1)

Publication Number Publication Date
JPH07505490A true JPH07505490A (ja) 1995-06-15

Family

ID=25313769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5516690A Pending JPH07505490A (ja) 1992-03-17 1993-03-17 低近接3次元インターコネクト

Country Status (7)

Country Link
US (1) US5568361A (ja)
EP (1) EP0631678B1 (ja)
JP (1) JPH07505490A (ja)
AT (1) ATE145292T1 (ja)
AU (1) AU3811393A (ja)
DE (1) DE69305981T2 (ja)
WO (1) WO1993019432A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091576A (ja) * 1996-08-05 1998-04-10 Samsung Electron Co Ltd マルチメディアバスを持つマルチメディアシステム
JP2002099350A (ja) * 2000-09-21 2002-04-05 Cybernetics Technology Co Ltd 結合型コンピュータ
JPWO2014185462A1 (ja) * 2013-05-17 2017-02-23 日本電気株式会社 基板と基板装置及び基板接続方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691885A (en) * 1992-03-17 1997-11-25 Massachusetts Institute Of Technology Three-dimensional interconnect having modules with vertical top and bottom connectors
US5696667A (en) * 1996-04-15 1997-12-09 Arizona Digital, Inc. Backplane for high speed data processing system
US5982634A (en) * 1996-11-14 1999-11-09 Systran Corporation High speed switch package provides reduced path lengths for electrical paths through the package
US5930119A (en) * 1998-02-26 1999-07-27 Arizona Digital, Inc. Backplane having reduced LC product
US6512396B1 (en) 1999-01-29 2003-01-28 Arizona Digital, Inc. High speed data processing system and method
US6469901B1 (en) * 2000-05-15 2002-10-22 3C Interactive, Inc. System and method for cartridge-based, geometry-variant scalable electronic systems
US6711043B2 (en) 2000-08-14 2004-03-23 Matrix Semiconductor, Inc. Three-dimensional memory cache system
US6765813B2 (en) * 2000-08-14 2004-07-20 Matrix Semiconductor, Inc. Integrated systems using vertically-stacked three-dimensional memory cells
US6545891B1 (en) * 2000-08-14 2003-04-08 Matrix Semiconductor, Inc. Modular memory device
US20040115995A1 (en) * 2002-11-25 2004-06-17 Sanders Samuel Sidney Circuit array module
US20070167081A1 (en) * 2006-01-17 2007-07-19 David Edelson Modular multi configuration standardized bus computer system
WO2008097329A2 (en) * 2006-06-23 2008-08-14 Massachusetts Institute Of Technology Digital assembler for digital materials
US7907423B2 (en) * 2007-10-04 2011-03-15 Tyco Electronics Brasil Ltda. Modular power distribution assembly and method of making same
EP2401894B1 (en) * 2009-02-26 2015-04-08 Koninklijke Philips N.V. Routing messages over a network of interconnected devices of a networked control system
US9220180B2 (en) 2010-12-09 2015-12-22 Richard Anthony Dunn, JR. System and methods for scalable parallel data processing and process control
US8279597B2 (en) 2010-05-27 2012-10-02 International Business Machines Corporation Heatsink allowing in-situ maintenance in a stackable module
US8174826B2 (en) * 2010-05-27 2012-05-08 International Business Machines Corporation Liquid cooling system for stackable modules in energy-efficient computing systems
US8179674B2 (en) 2010-05-28 2012-05-15 International Business Machines Corporation Scalable space-optimized and energy-efficient computing system
US8358503B2 (en) 2010-05-28 2013-01-22 International Business Machines Corporation Stackable module for energy-efficient computing systems
US20110317373A1 (en) * 2010-06-23 2011-12-29 Mcdermid William James Method and Apparatus for Interconnecting Circuit Boards
US8322906B2 (en) 2011-08-08 2012-12-04 XtraLight Manufacturing Partnership Ltd Versatile lighting units
TWI565394B (zh) * 2013-03-20 2017-01-01 緯創資通股份有限公司 具鎖扣腳墊的電子裝置、其鎖扣腳墊結構、及堆疊式電子裝置系統
US9203772B2 (en) 2013-04-03 2015-12-01 Hewlett-Packard Development Company, L.P. Managing multiple cartridges that are electrically coupled together
US9644829B2 (en) 2013-04-25 2017-05-09 Xtralight Manufacturing, Ltd. Systems and methods for providing a field repairable light fixture with a housing that dissipates heat
WO2017104103A1 (ja) * 2015-12-17 2017-06-22 パナソニックIpマネジメント株式会社 接続構造体
EP3622788A1 (en) * 2017-05-09 2020-03-18 Cubic Corporation Dual purpose latch
US10993323B2 (en) 2019-01-14 2021-04-27 Cody Elsing Stackable printed circuit board
KR102301027B1 (ko) * 2020-01-14 2021-09-10 주식회사 럭스로보 모듈을 이용한 독자 참여형 전자책 시스템 및 동작 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1472536A (en) * 1921-08-31 1923-10-30 Philip W T R Thomson Educational building block
US2967267A (en) * 1958-03-26 1961-01-03 Litton Systems Inc Reactive intercoupling of modular units
US3594689A (en) * 1967-09-23 1971-07-20 Hopt Kg R & E Building block for electrical or electronic construction kits
US4423465A (en) * 1981-09-30 1983-12-27 Teng Ching Weng Combination electronic circuit element with multidirectionally adjustable joints
US4954458A (en) * 1982-06-03 1990-09-04 Texas Instruments Incorporated Method of forming a three dimensional integrated circuit structure
DE3321321A1 (de) * 1982-06-19 1983-12-22 Ferranti plc, Gatley, Cheadle, Cheshire Elektrische schaltungsanordnung
US4499607A (en) * 1982-09-13 1985-02-12 Higgins David M Geometrically-integrated architecture of microcircuits for high-speed computers
US4742552A (en) * 1983-09-27 1988-05-03 The Boeing Company Vector image processing system
US4727410A (en) * 1983-11-23 1988-02-23 Cabot Technical Ceramics, Inc. High density integrated circuit package
JPS6199361A (ja) * 1984-10-22 1986-05-17 Fujitsu Ltd 半導体装置
JPS61101067A (ja) * 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
DE3586893D1 (de) * 1984-12-28 1993-01-21 Micro Co Ltd Stapelverfahren fuer gedruckte schaltungen.
JPS61168951A (ja) * 1985-01-22 1986-07-30 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路チツプの実装構造
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
DE3616821A1 (de) * 1986-05-17 1987-11-19 Hilberg Wolfgang Netzwerke von n-dimensionalen wuerfeln und prismen fuer die informationstechnik
DE3735455A1 (de) * 1987-03-18 1988-09-29 Telefonbau & Normalzeit Gmbh Elektrische bauelemente
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
JPH01136360A (ja) * 1987-11-24 1989-05-29 Mitsubishi Electric Corp 半導体装置
US4833568A (en) * 1988-01-29 1989-05-23 Berhold G Mark Three-dimensional circuit component assembly and method corresponding thereto
JP2560456B2 (ja) * 1988-11-09 1996-12-04 株式会社島津製作所 半導体チップの実装構造
JP2721223B2 (ja) * 1989-01-30 1998-03-04 株式会社東芝 電子部品装置及びその製造方法
US5000713A (en) * 1989-08-23 1991-03-19 Cheng Ming H Combinable toy blocks
US5113117A (en) * 1989-09-08 1992-05-12 Massachusetts Institute Of Technology Miniature electrical and mechanical structures useful for constructing miniature robots
US5133073A (en) * 1990-05-29 1992-07-21 Wavetracer, Inc. Processor array of N-dimensions which is physically reconfigurable into N-1

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091576A (ja) * 1996-08-05 1998-04-10 Samsung Electron Co Ltd マルチメディアバスを持つマルチメディアシステム
JP2002099350A (ja) * 2000-09-21 2002-04-05 Cybernetics Technology Co Ltd 結合型コンピュータ
JPWO2014185462A1 (ja) * 2013-05-17 2017-02-23 日本電気株式会社 基板と基板装置及び基板接続方法

Also Published As

Publication number Publication date
DE69305981D1 (de) 1996-12-19
EP0631678A1 (en) 1995-01-04
ATE145292T1 (de) 1996-11-15
AU3811393A (en) 1993-10-21
WO1993019432A1 (en) 1993-09-30
US5568361A (en) 1996-10-22
EP0631678B1 (en) 1996-11-13
DE69305981T2 (de) 1997-05-15

Similar Documents

Publication Publication Date Title
JPH07505490A (ja) 低近接3次元インターコネクト
US5691885A (en) Three-dimensional interconnect having modules with vertical top and bottom connectors
US5715391A (en) Modular and infinitely extendable three dimensional torus packaging scheme for parallel processing
US7620736B2 (en) Network topology having nodes interconnected by extended diagonal links
JPH0833873B2 (ja) 超次元アレイ内のプロセツサ相互接続方法およびその装置
KR102309907B1 (ko) 컴퓨터 네트워크에서 직접 상호 연결 스위치 배선과 증가를 관리하는 방법 및 장치
WO2012103705A1 (zh) 计算机子系统和计算机系统
CN109564914A (zh) 用于堆叠硅互连(ssi)技术集成的独立接口
JPH01321511A (ja) 工業用高速インテリジェントコントローラのための印刷回路ボード配置
EP0358704B1 (en) Method and apparatus for simulating m-dimension connection networks in an n-dimension network where m is less than n
US20080101395A1 (en) System and Method for Networking Computer Clusters
Jain et al. VLSI considerations for TESH: A new hierarchical interconnection network for 3-D integration
US6301247B1 (en) Pad and cable geometries for spring clip mounting and electrically connecting flat flexible multiconductor printed circuit cables to switching chips on spaced-parallel planar modules
CN109494218B (zh) 双面超导量子芯片
CN108183872B (zh) 交换机系统及其构建方法
CN115802602B (zh) 三维堆叠装置及方法、电路板和电子设备
KR20050059227A (ko) 단일 셸프 라우터
JP2006323818A (ja) 非均一クロスバースイッチプレーントポロジのためのシステム及び方法
JPH07200508A (ja) ノード間結合方式
Shively et al. A high performance reconfigurable parallel processing architecture
EP0493876A2 (en) Reducing circuit path crossovers in stacked multiprocessor board arrays
CN115799230B (zh) 堆叠芯片及电子设备
Wilkinson Overlapping connectivity interconnection networks for shared memory multiprocessor systems
EP3079071B1 (en) A panel with electronic circuits and a set of panels
JPH04113445A (ja) 並列計算機