JPH0749767A - 飽和処理機能を備えた演算処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 飽和処理に係るプログラムステップ数を低減
する。 【構成】 演算器（１０４）から演算実行によりオーバ
フローしたか否かの情報又は任意の正・負の上限値を越
えたか否か等の演算結果情報（１０７）を出力するよう
にし、その演算結果情報を用いて選択回路（２０６）に
より演算結果と定数記憶手段（２０５）に格納されてい
る正の上限値と負の上限値のいずれか１つを最終演算結
果として選択し、１命令で飽和処理を実行する。 【効果】 プログラムステップ数の増加を抑えて、パイ
プライン処理を乱さずに飽和処理を行え、処理速度を高
めることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサや
マイクロコンピュータ等の演算処理装置に係り、特に演
算においてオーバーフローが発生した場合や、演算結果
の値をリミッタ処理する場合等のように、演算結果が予
め定めた値を越えた場合の最終演算結果を設定値に置き
換える飽和処理機能を備えた演算処理装置に関する。

【０００２】

【従来の技術】従来の飽和処理方式の一例として、文献
１「Ｈ８／５３２ ＨＤ６４７５３２８ ＨＤ６４３５
３２８ ハードウェアマニュアル（昭和６３年１２月株
式会社日立製作所発行）」の第３４１頁から第３６８頁
において論じられているものが知られている。これによ
れば、演算器により演算を実行した後、その演算結果が
飽和（オーバフロー）したか否かを判定し、飽和してい
た場合には演算結果が正であるか否かを判定し、その結
果により演算器のレンジにおける正の最大値（以下、Ｍ
ＡＸ値と称す。）又は負の最大値（以下、ＭＩＮ値と称
す。）を最終演算結果とする。例えば、３２ビット符号
付き整数の演算ではＭＡＸ値は「０ｘ７ＦＦＦＦＦＦ
Ｆ」、ＭＩＮ値は「０ｘ８０００００００」である。

【０００３】また、ディジタル・シグナル・プロセッサ
（以下、ＤＳＰと称す。）による飽和処理方式として、
従来、文献２「ＴＭＳ３２０１０ディジタル・シグナル
・プロセッサ ユーザーズ・マニュアル（昭和６２年７
月日本テキサス・インスツメンツ株式会社発行）の第３
頁から第５７頁において論じられている。これによれ
ば、オーバフローを起こす可能性のある演算を実行する
前に飽和処理モードを設定し、その後に実行した演算結
果に対して飽和処理を実行するものであり、飽和処理モ
ードを設定するとそれ以降の全ての演算について飽和処
理を実行する。したがって、飽和処理モードを設定した
後に、飽和処理が必要でない演算を実行する場合は、飽
和処理モードの設定を解除する命令を付加している。

【０００４】また、最近では、アナログオペアンプのデ
ィジタル化による実現に伴い任意の値を上限値とするリ
ミッタ処理が必要となっている。上記従来技術によりリ
ミッタ処理を行おうとすると、演算実行後に演算結果と
リミッタ設定値を比較し、その大小関係によって演算結
果、正のリミッタ値又は負のリミッタ値を選択して最終
演算結果とすることになる。

【０００５】

【発明が解決しようとする課題】上記文献１の従来技術
においては、飽和処理についての十分な配慮がなされて
おらず、演算実行後に飽和処理が必要か否かの判定を行
わせる判定命令と、演算した結果が正か否かを判定する
判定命令が必要となる。そのため、プログラムステップ
数が増大し、さらにプログラム実行時にパイプラインが
乱れるという問題がある。

【０００６】また、上記文献２の従来技術は、飽和処理
を必要とする演算の直後に飽和処理が必要でない演算を
実行する場合についての十分な配慮がなされておらず、
飽和処理が必要でない演算の直前に飽和処理モードを解
除する命令を付加する必要がある。そのため、プログラ
ムステップ数が増大し、さらにプログラム実行時にパイ
プラインが乱れるという問題がある。さらに、飽和処理
モードの設定命令と解除命令の間に多くの命令が存在す
る場合、プログラムを一目見ただけでは飽和処理がなさ
れるか否かが不明であるという問題がある。また、リミ
ッタ処理についての十分な配慮がなされておらず、演算
実行後に正のリミッタ値より大きいか否かの判定と負の
リミッタ値より小さいか否かの判定が必要となる。その
ため、プログラムステップ数が増大し、さらにプログラ
ム実行時にパイプラインが乱れるという問題がある。

【０００７】本発明の目的は、オーバーフロー処理やリ
ミッタ処理等のための飽和処理に係るプログラムステッ
プ数を低減できる飽和処理機能を備えた演算処理装置を
提供することにある。

【０００８】

【課題を解決するための手段】本発明の演算処理装置
は、上記目的を達成するため、以下の手段を備えること
を特徴とする。

【０００９】基本的手段としては、制御信号に従って２
つの入力値を加減算して演算結果とその演算結果が予め
定めた値を越えたか否かの信号を含む演算結果情報を生
成する演算器と、少なくとも１つの設定値が格納された
定数記憶手段と、前記演算結果情報に基づいて前記演算
結果と前記定数記憶手段の設定値の１つを最終演算結果
として選択する選択回路とを備えたものとする。

【００１０】本発明は、加減算にかかる入力値が符号付
きの場合又は符号なしの場合、またオーバーフロー処理
又はリミッタ処理に合わせて、以下のような具体的な変
形が可能である。

【００１１】符号付き入力値を加減算する演算器のオー
バーフロー処理を行う場合は、演算結果情報は加減算に
てオーバーフローが発生したか否かを表すオーバーフロ
ー情報及び入力値と演算結果との正負を表す正負情報と
する。そして、定数記憶手段に設定値として正の上限値
と負の上限値を格納する。選択回路としてマルチプレク
サを用い、このマルチプレクサに演算結果と正の上限値
と負の上限値とをそれぞれ入力する。そして、そのマル
チプレクサをオーバーフローが発生しなかったときは演
算結果を選択し、オーバーフローが発生したときは正負
情報に従って正の上限値と負の上限値の一方を選択して
出力するように形成することができる。これに対し、符
号なし入力値を加減算する演算器のオーバーフロー処理
を行う場合は、演算結果情報はキャリー又はボローが発
生したか否かを表すキャリー情報とし、マルチプレクサ
はキャリー情報に基づきキャリー又はボローが発生しな
かったときは演算結果を選択し、キャリー又はボローが
発生したときはキャリー又はボローに従って正の上限値
と負の上限値の一方を選択して出力するように形成す
る。

【００１２】符号付き入力値を加減算する演算器のオー
バーフロー処理を行う場合の他の手段として、演算結果
情報をオーバーフロー情報と演算結果の正負を表す正負
情報として情報記憶回路に格納するようにし、定数記憶
手段に正の上限値のみを格納し、負の上限値に代えて正
の上限値の１の補数、すなわち正の上限値の反転値を演
算器で演算により求めるようにすることができる。これ
により、マルチプレクサは情報記憶回路の演算結果情報
に基づきオーバーフローが発生しなかったときは演算結
果を選択し、オーバーフローが発生したときは正負情報
の内容に従って正の上限値と正の上限値の１の補数の一
方を選択して出力するように形成する。同様に、符号な
し入力値を加減算する演算器のオーバーフロー処理を行
う場合の他の手段として、演算結果情報をキャリー・ボ
ローが発生したか否かを表すキャリー情報と加算と減算
の種別を表す演算種類情報とし、これらを情報記憶回路
に格納し、負の上限値に代えて正の上限値の１の補数、
すなわち正の上限値の反転値を演算器で演算により求め
るようにすることができる。これにより、マルチプレク
サは情報記憶回路の演算結果情報に基づき、キャリー又
はボローが発生しなかったときは演算結果を選択し、キ
ャリー又はボローが発生したときは演算種類に従って正
の上限値と正の上限値の１の補数の一方を選択して出力
するように形成する。

【００１３】選択回路としては、マルチプレクサに代え
て情報記憶回路の演算結果情報に基づき、演算結果、正
の上限値又は負の上限値のいずれか１つを選択し、記最
終演算結果として所定のレジスタ等の記憶エリアに格納
する機能を備えた回路により実現できる。

【００１４】任意の上限値（正の上限値、負の上限値）
によるリミッタ処理を行う場合は、定数記憶手段を演算
器の２つの入力にそれぞれ接続された任意の正の上限値
を格納する読み書き可能なＭＡＸレジスタと任意の負の
上限値を格納する読み書き可能なＭＩＮレジスタにより
形成する。そして、演算器は正の上限値又は負の上限値
と演算結果との大小関係を判定して演算結果情報とす
る。また、選択回路は演算器の出力とＭＡＸレジスタと
ＭＩＮレジスタとに接続されたマルチプレクサとする。
そして、マルチプレクサは演算結果情報に基づき演算結
果と正の上限値と負の上限値の１つを選択することによ
り、演算結果のリミット処理を行う。

【００１５】この場合において、演算器として第１と第
２の演算器を設け、一方の演算器により加減算を実行し
た後、制御信号に応答して両方の演算器により分担して
演算結果と正の上限値及び負の上限値との比較判定を実
行するようにすることができる。

【００１６】

【作用】本発明によれば、次の作用により上記の目的が
達成される。

【００１７】演算器から演算実行によりオーバフローし
たか否かの情報又は任意の正・負の上限値を越えたか否
か等の演算結果情報を出力するようにし、その演算結果
情報を用いて選択回路により演算結果と正の上限値と負
の上限値のいずれかを最終演算結果として選択するよう
にしたから、１命令で飽和処理を実行することができ
る。その結果、プログラムステップ数の増加を抑えて、
パイプライン処理を乱さずに飽和処理を行えるととも
に、処理速度を高めることができる。

【００１８】

【実施例】以下、本発明を図示実施例に基づいて説明す
る。 （第１実施例）図１に、本発明を１６ビット固定長のＲ
ＩＳＣプロセッサに適用した実施例を示す。図示のよう
に、本実施例のマイクロコンピュータ１１５は中央演算
処理装置（ＣＰＵ）１１１、入出力装置（Ｉ／Ｏ）１１
３、不揮発性ＲＡＭ １１４、これらを結ぶ外部バス１
１２、情報処理プログラムの命令群が格納される図示し
ていないＲＯＭ、等を含んで形成されている。ここで、
本発明の特徴を有するＣＰＵ１１１の構成を説明する。
レジスタファイル１００はバスａ１０１を介して情報が
書き込まれ、書き込まれた情報はバスｂ１０２とバスｃ
１０３を介して読み出される。演算器１０４はバスｂ１
０２とバスｃ１０３を介してレジスタファイル１００に
接続されている。定数発生器１０５は予め設定されてい
る正の上限値と負の上限値を発生する。マルチプレクサ
１０６は演算器１０４から出力される演算結果情報１０
７に基づいて、演算器１０４から出力される演算結果と
定数発生器１０５から出力される正の上限値又は負の上
限値のいずれか１つを選択出力する。演算結果情報１０
７は、オーバーフロー情報ＯＶと、正負情報Ｎを含んで
いる。オーバーフロー情報ＯＶは、演算結果にオーバー
フローが発生したときを、例えば”１”に設定し、オー
バーフローが発生しないときを”０”に設定する。ま
た、正負情報Ｎは、例えば演算結果が正のとき”０”を
設定し、演算結果が負のときは”１”を設定する。ま
た、オーバーフロー情報ＯＶはＯＶフラグ１１０として
制御回路１０８に入力され、正負情報ＮはＮフラグ１１
６として制御回路１０８に入力される。リードライト回
路１０９はバスａ１０１、バスｂ１０２、バスｃ１０３
および外部バス１１２に接続されている。制御回路１０
８は図示していないＲＯＭから命令を読み出し、その命
令に従ってレジスタファイル１００のデータの読み出し
及び書き込み、演算器１０４の動作の制御、マルチプレ
クサ１０６の動作の制御等、ＣＰＵ１１１の構成要素を
制御して所定の演算処理プログラムを実行する。

【００１９】マルチプレクサ１０６の具体的な実施例を
図２又は図３に示す。図２に示すように、マルチプレク
サ１０６は正の上限値、負の上限値及び演算結果Ｓをそ
れぞれ入力とするアンドゲート１０６ａ、ｂ、ｃを備え
る。これらのアンドゲート１０６ａ、ｂ、ｃの出力は、
反転出力のオアゲート１０６ｄを介してインバータ１０
６ｅに入力され、このインバータ１０６ｅの出力をマル
チプレクサ１０６の出力としている。アンドゲート１０
６ｃはオーバーフロー情報ＯＶが”０”のとき、すなわ
ちオーバーフローが発生しないときに開かれ、演算結果
Ｓがそのままマルチプレクサ１０６の出力になる。アン
ドゲート１０６ａはオーバーフロー情報ＯＶが”１”
で、かつ正負情報Ｎが”１”のとき開かれ、正の上限値
がマルチプレクサ１０６の出力になる。アンドゲート１
０６ｂはオーバーフロー情報ＯＶが”１”で、かつ正負
情報Ｎが”０”のとき開かれ、負の上限値がマルチプレ
クサ１０６の出力になる。このような機能のマルチプレ
クサ１０６は図３に示す構成によっても実現できる。

【００２０】図３は、ＣＭＯＳインバータトランスミッ
ションゲートを用いて構成したマルチプレクサである。
本構成のマルチプレクサは、正の上限値を入力とするト
ランスミッションゲート１０６ｉ、負の上限値を入力と
するトランスミッションゲート１０６ｇ、演算結果Ｓを
入力とするトランスミッションゲート１０６ｆ、ｈと正
の上限値あるいは演算結果Ｓを入力とするトランスミッ
ションゲート１０６ｋと負の上限値あるいは演算結果Ｓ
を入力とするトランスミッションゲート１０６ｊ、正負
情報Ｎと演算情報Ｅをそれぞれ入力とするトランスミッ
ションゲート１０６ｌ、ｍとを備える。トランスミッシ
ョンゲート１０６ｇ、ｉのセレクタは、オーバフロー情
報ＯＶであり、トランスミッションゲート１０６ｆ、ｈ
のセレクタは、オーバフロー情報ＯＶの反転信号であ
る。トランスミッションゲート１０６ｌ、ｍのセレクタ
は制御回路からの演算の符号の有無情報Ｕ、トランスミ
ッションゲート１０６ｋのセレクタは、トランスミッシ
ョンゲート１０６ｌ、ｍの出力信号、トランスミッショ
ンゲート１０６ｊのセレクタは、トランスミッションゲ
ート１０６ｌ、ｍの出力信号の反転信号となる。オーバ
フロー情報ＯＶが”１”のとき、トランスミッションゲ
−トｇ、ｉがｏｎ、トランスミッションゲート１０６
ｆ、ｈがｏｆｆとなり、正の上限値がトランスミッショ
ンゲート１０６ｋの入力となり負の上限値がトランスミ
ッションゲート１０６ｊの入力となる。次に、正負情報
Ｎが”１”のとき、トランスミッションゲート１０６ｋ
がｏｎ、正の上限値がマルチプレクサの出力となる。オ
ーバフロー情報Ｎが”１”でかつ正負情報Ｎが”０”の
とき、トランスミッションゲ−トｊがｏｎし、負の上限
値がマルチプレクサの出力になる。これら以外の場合
は、演算結果Ｓがマルチプレクサの出力になる。

【００２１】オーバフロー情報ＯＶは例えば図４に示す
手段により演算器１０４から出力される。同図（Ａ）
は、演算器１０４で取り扱うディジタルデータのビット
フォーマットの例を示している。これは、最上位ビット
（ＭＳＢ）がデータの正負を表す符号部になっており、
それ以下（ＭＳＢ−１〜ＬＳＢ）がデータの絶対量を示
す数値部になっている。オーバフロー情報ＯＶは、同図
（Ｂ）に示すように、演算の際のＭＳＢすなわち符号部
での桁上がり信号ＷｓとＭＳＢの１つ下位のビット（Ｍ
ＳＢ−１）すなわち数値部の桁上がり信号Ｗｏとを入力
とする排他的オアゲート１０４ａの出力である。また、
正負情報Ｎは、演算結果ＳのＭＳＢすなわち演算結果Ｓ
の符号部である。

【００２２】ここで、本実施例のオーバーフロー処理
（飽和処理）を説明する前に、その前提となる加算（以
下、ＡＤＤと呼ぶ。）命令、減算（以下、ＳＵＢと呼
ぶ。）命令、転送（以下、ＭＯＶと呼ぶ。）命令につい
て説明する。ＡＤＤ命令が発行されると、制御回路１０
８が命令を取り込んだ後デコードし、制御信号を発生す
る。制御信号により、レジスタファイル１００に格納さ
れている足す数（以下、加数と呼ぶ。）と足される数
（以下、被加数と呼ぶ。）を読み出し、演算器１０４に
入力する。演算器１０４は読み出された被加数に加数を
加算する。加数と被加数が共に正で、演算結果が負。あ
るいは加数と被加数が共に負で、演算結果が正。すなわ
ち演算結果にオーバフローが発生していた場合にはＯＶ
フラグを”１”にセットする。また、加数と被加数が共
に正で、演算結果が正。あるいは加数と被加数が共に負
で、演算結果が正。あるいは加数が正で、被加数が負。
あるいは加数が負で、被加数が正。すなわち演算結果に
オーバフローが発生していなかった場合にはＯＶフラグ
を”０”にクリアする。そして、演算結果を加数が格納
されていたレジスタに格納する。上述した加算処理のＡ
ＤＤ命令の動作をＣ言語で下記に記述する。ここで、レ
ジスタファイル１００を配列Ｒ［１６］、被加数のレジ
スタの配列番号をｍ、加数のレジスタの配列番号をｎ、
ＯＶフラグをＯＶと定義する。

【００２３】 ＡＤＤ （ｌｏｎｇ ｍ，ｌｏｎｇ ｎ） ｛ ｌｏｎｇ ｄｅｓｔ，ｓｒｃ ； ｉｆ （（ｌｏｎｇ ）Ｒ［ｎ］ ＞＝０） ｄｅｓｔ＝０ ； ｅｌｓｅ ｄｅｓｔ＝１ ； ｉｆ （（ｌｏｎｇ ）Ｒ［ｍ］ ＞＝０） ｓｒｃ＝０ ； ｅｌｓｅ ｓｒｃ＝１ ； ｓｒｃ＋＝ｄｅｓｔ ； Ｒ［ｎ］＋＝Ｒ［ｍ］ ； ｉｆ （（ｌｏｎｇ）Ｒ［ｎ］＞＝０） Ｎ＝０ ； ｅｌｓｅ Ｎ＝１ ； ｄｅｓｔ＋＝Ｎ ； ｉｆ （（ｓｒｃ＝＝０ ｜ ｜ ｓｒｃ＝＝２ ） ｛ ｉｆ （ｄｅｓｔ＝＝１） ＯＶ＝１ ； ｅｌｓｅ ＯＶ＝０ ； ｝ ｅｌｓｅ ＯＶ＝０ ； なお、上記記述の中で、ｓｒｃ、ｄｅｓｔ、ａｎｓは演
算器１０４の動作を示すために導入した仮のフラグであ
り、演算器１０４では等価な演算を実行しているもので
あり、以下の記述においても同様の意味を持つ。

【００２４】次にＳＵＢ命令を説明する。ＳＵＢ命令が
発行されると、制御回路１０８が命令を取り込んだ後デ
コードし、制御信号を発生する。制御信号により、レジ
スタファイルに格納されている引く数（以下、減数と呼
ぶ。）と引かれる数（以下、被減数と呼ぶ。）を演算器
１０４に読み出す。次に、演算器１０４は読み出された
被減数から減数を減算する。減数が正で被減数が負で演
算結果が正、あるいは減数が負で被減数が正で演算結果
が負、すなわち演算結果にオーバフローが発生していた
場合にはＯＶフラグに”１”をセットする。また、減数
が正で被減数が負で演算結果が負、減数が負で被減数が
正で演算結果が正、減数と被減数が共に正、減数と被減
数が共に負、すなわち演算結果にオーバフローが発生し
ていない場合はＯＶフラグを”０”にクリアする。そし
て、演算結果を減数が格納されていたレジスタに格納す
る。上述の減算処理のＳＵＢ命令の動作をＣ言語で下記
に記述する。ここで、レジスタファイル１００を配列Ｒ
［１６］、被減数のレジスタの配列番号をｎ、減数のレ
ジスタの配列番号をｍと定義する。

【００２５】 ＳＵＢ （ｌｏｎｇ ｍ，ｌｏｎｇ ｎ） ｛ ｌｏｎｇ ｄｅｓｔ，ｓｒｃ ； ｉｆ （（ｌｏｎｇ ）Ｒ［ｎ］ ＞＝０） ｄｅｓｔ＝０ ； ｅｌｓｅ ｄｅｓｔ＝１ ； ｉｆ （（ｌｏｎｇ ）Ｒ［ｍ］ ＞＝０） ｓｒｃ＝０ ； ｅｌｓｅ ｓｒｃ＝１ ； ｓｒｃ＋＝ｄｅｓｔ ； Ｒ［ｎ］−＝Ｒ［ｍ］ ； ｉｆ （（ｌｏｎｇ）Ｒ［ｎ］＞＝０） Ｎ＝０ ； ｅｌｓｅ Ｎ＝１ ； ｄｅｓｔ＋＝Ｎ ； ｉｆ （（ｓｒｃ＝＝１） ｛ ｉｆ （ｄｅｓｔ＝＝１） ＯＶ＝１ ； ｅｌｓｅ ＯＶ＝０ ； ｝ ｅｌｓｅ ＯＶ＝０ ； ｝ 次に、ＭＯＶ命令を説明する。ＭＯＶ命令が発行される
と、制御回路１０８が命令を取り込んだ後デコードし、
制御信号を発生する。制御信号により、転送元のレジス
タからその内容を読み出す。次に、転送先のレジスタに
その内容を格納するものである。ＭＯＶ命令の詳細な動
作をＣ言語で下記に記述する。ここで、記憶回路である
レジスタファイル１００を配列Ｒ［１６］、転送元のレ
ジスタの配列番号をｍ、転送先のレジスタの配列番号を
ｎと定義する。

【００２６】 ＡＤＤ、ＳＵＢ、ＭＯＶ命令の実行時のパイプライン動
作の一例を図５に示す。命令が発行されると最初の段
（ＩＦ：Instruction Fetch）で命令を取り込み、次の
段（ＩＤ：Instruction Decode）で命令をデコードし、
次の段（ＥＸ）で演算を実行する。次の命令については
一段づつずらして命令の取り込み、デコード、演算の実
行をする。以下、本発明の特徴である飽和処理につい
て、正負の符号付きデータの加算／減算の場合と、符号
なしデータの加算／減算の場合の４つに分けて説明す
る。

【００２７】（１）符号付きデータの加算における飽和
処理 この場合の飽和処理は、図６に示すように飽和処理付き
加算（以下、ＡＤＤＳＳと示す。）命令により行う。Ａ
ＤＤＳＳ命令が発行されると、制御回路１０８が命令を
取り込んだ後デコードし、制御信号を発生する（ステッ
プ１６００、１６０１）。これにより、レジスタファイ
ルに格納されている加数と被加数が演算器１０４に読み
出される（ステップ１６０２）。次に、演算器１０４が
読み出された被加数に加数を加算する（ステップ１６０
３）。加数と被加数が共に正で、演算結果が負の場合、
あるいは加数と被加数が共に負で、演算結果が正の場
合、すなわち演算結果にオーバフローが発生していた場
合にはＯＶフラグを”１”にセットする。また、加数と
被加数が共に正で、演算結果が正の場合、あるいは加数
と被加数が共に負で、演算結果が正の場合、あるいは加
数が正で、被加数が負の場合、あるいは加数が負で、被
加数が正の場合、すなわち演算結果にオーバフローが発
生していなかった場合にはＯＶフラグを”０”にクリア
される（ステップ１６０４）。このＯＶフラグはマルチ
プレクサ１０６に送られる。また、演算結果Ｓが負であ
った場合にはＮフラグが”１”にセットされ、演算結果
Ｓが正であった場合にはＮフラグが”０”にクリアされ
る（ステップ１６０５）。このＮフラグはマルチプレク
サ１０６に送られる。マルチプレクサ１０６は、図２に
示したように、ＯＶ＝１かつＮ＝１のときは定数発生器
１０５から出力される正の上限値を選択し、バスａ１０
１を介して加数が格納されていたレジスタに格納する
（ステップ１６０８）。同様に、ＯＶ＝１かつＮ＝０の
ときは定数発生器１０５から出力される負の上限値を選
択して、バスａ１０１を介して加数が格納されていたレ
ジスタに格納する（ステップ１６０９）。上記のいずれ
でもなかった場合には、マルチプレクサ１０６は演算結
果Ｓをバスａ１０１を介して加数が格納されていたレジ
スタに格納する（ステップ１６１０）。図６のステップ
１６０２からステップ１６１０までの処理は、図８のＥ
Ｘ段で並列に実行される。上記のＡＤＤＳＳ命令の動作
をＣ言語で下記に記述する。ここで、レジスタファイル
１００を配列Ｒ［１６］、被加数のレジスタの配列番号
をｍ、加数のレジスタの配列番号をｎ、定数発生器を配
列Ｃ［２］とし、正の上限値が格納されている配列をＣ
［０］、負の上限値が格納されている配列をＣ［１］と
定義する。

【００２８】 ＡＤＳＳ （ ｌｏｎｇ ｍ，ｌｏｎｇ ｎ ） ｛ ｌｏｎｇ ｄｅｓｔ，ｓｒｃ ； ｉｆ （ （ｌｏｎｇ） Ｒ［ｎ］＞＝０ ） ｄｅｓｔ＝０ ； ｅｌｓｅ ｄｅｓｔ＝１； ｉｆ （ （ｌｏｎｇ） Ｒ［ｍ］＞＝０ ） ｓｒｃ＝０ ； ｅｌｓｅ ｓｒｃ＝１； ｓｒｃ＋＝ｄｅｓｔ ； Ｒ［ｎ］＋＝Ｒ［ｍ］ ； ｉｆ （（ｌｏｎｇ） Ｒ［ｎ］＞＝０ ） Ｎ＝０ ； ｅｌｓｅ Ｎ＝１ ； ｄｅｓｔ＋＝Ｎ ； ｉｆ （（ｓｒｃ＝＝０ ｜ ｜ ｓｒｃ＝＝２ ） ｛ ｉｆ （ｄｅｓｔ＝＝１） ＯＶ＝１ ； ｛ ｉｆ （Ｎ＝０ ） Ｒ［ｎ］＝Ｃ［１］ ； ｅｌｓｅ Ｒ［ｎ］＝Ｃ［０］ ； ｝ ｅｌｓｅ ＯＶ＝０ ； ｝ ｅｌｓｅ ＯＶ＝０ ； ｝ （２）符号付きデータの減算における飽和処理 この場合の飽和処理は、図７に示すように、飽和処理付
き減算（以下、ＳＵＢＳＳと示す。）命令により行う。
ＳＵＢＳＳ命令が発行されると、制御回路１０８が命令
を取り込んだ後デコードし制御信号を発生する（ステッ
プ１７００、１７０１）。これによりレジスタファイル
１００に格納されている減数と被減数が演算器１０４に
読み出される（ステップ１７０２）。次に、演算器１０
４は読み出された被減数から減数を減算する（ステップ
１７０３）。減数が正で被減数が負で、演算結果が正の
場合、あるいは減数が負で被減数が正で、演算結果が負
の場合、すなわち演算結果にオーバフローが発生してい
た場合にはＯＶフラグに”１”をセットし、マルチプレ
クサ１０６にその情報を送る。また、減数が正で被減数
が負で、演算結果が負の場合、減数が負で被減数が正
で、演算結果が正の場合、減数と被減数が共に正の場
合、減数と被減数が共に負の場合、すなわち演算結果に
オーバフローが発生していない場合はＯＶフラグを”
０”にクリアし、マルチプレクサ１０６にその情報を送
る（ステップ１７０４）。また、演算結果Ｓが負であっ
た場合にはＮフラグが”１”にセットされ、正であった
場合にはＮフラグを”０”にクリアし、マルチプレクサ
１０６にその情報を送る（ステップ１７０５）。図７の
ステップ１７０２からステップ１７１０までの処理は、
図８のＥＸ段で並列に実行される。ＳＵＢＳＳ命令の詳
細な動作をＣ言語で下記に記述する。ここで、記憶回路
であるレジスタファイル１００を配列Ｒ［１６］、被減
数のレジスタの配列番号をｎ、減数のレジスタの配列番
号をｍ、定数発生器を配列Ｃ［２］とし、正の上限値が
格納されている配列をＣ［０］、負の上限値が格納され
ている配列をＣ［０］とする。

【００２９】 ＳＵＢＳＳ （ ｌｏｎｇ ｍ，ｌｏｎｇ ｎ ） ｛ ｌｏｎｇ ｄｅｓｔ，ｓｒｃ ； ｉｆ （ （ｌｏｎｇ） Ｒ［ｎ］＞＝０ ） ｄｅｓｔ＝０ ； ｅｌｓｅ ｄｅｓｔ＝１； ｉｆ （ （ｌｏｎｇ） Ｒ［ｍ］＞＝０ ） ｓｒｃ＝１ ； ｅｌｓｅ ｓｒｃ＝０； ｓｒｃ＋＝ｄｅｓｔ ； Ｒ［ｎ］−＝Ｒ［ｍ］ ； ｉｆ （（ｌｏｎｇ） Ｒ［ｎ］＞＝０ ） Ｎ＝０ ； ｅｌｓｅ Ｎ＝１ ； ｄｅｓｔ＋＝Ｎ ； ｉｆ （（ｓｒｃ＝＝１ ） ｛ ｉｆ （ｄｅｓｔ＝＝１） ＯＶ＝１ ； ｛ ｉｆ （Ｎ＝０ ） Ｒ［ｎ］＝Ｃ［１］ ； ｅｌｓｅ Ｒ［ｎ］＝Ｃ［０］ ； ｝ ｅｌｓｅ ＯＶ＝０ ； ｝ ｅｌｓｅ ＯＶ＝０ ； ｝ 上述したＡＤＤＳＳ命令とＳＵＢＳＳ命令のパイプライ
ン処理動作を図８で説明する。図８において、ＩＦ段と
ＩＤ段の処理は図５の場合と同じである。ＥＸ段で演算
器１０４による加算又は減算とマルチプレクサ１０６に
よる判定及びレジスタへの格納を実行する。

【００３０】（３）符号なしデータの加算における飽和
処理 この場合の飽和処理は、飽和処理付き加算（以下、ＡＤ
ＤＳＵと呼ぶ。）命令により行う。無符号のデータのビ
ットフォーマットを図９（Ａ）に示す。この場合の演算
結果情報１０７は図９（Ｂ）に示すように、ＭＢＳの桁
上がり信号Ｗｓがオーバフロー情報ＯＶとして出力され
る。このＡＤＤＳＵ命令の実行は図１０に示すように、
制御回路１０８が命令を取り込んだ後デコードして制御
信号を発生する（ステップ３０００、３００１）。これ
により、制御回路１０８は、演算情報Ｅをマルチプレク
サ１０６のＮ信号の替わりに入力する。この演算情報Ｅ
は、例えば符号なし加算の場合は”０”をセットし、符
号なし減算の場合は”１”をセットする。すなわち、Ａ
ＤＤＳＵ命令の場合は”０”がセットされる（ステップ
３００２）。さらに、レジスタファイル１００に格納さ
れている加数と被加数が演算器１０４に読みだされ、加
算処理が実行される（ステップ３００３、３００４）。
この演算においてＭＳＢの桁上がり信号Ｗｓが”１”す
なわちキャリーが発生した場合にはＯＶフラグを”１”
にセットし、キャリーが発生しなかった場合にはＯＶフ
ラグを”０”にクリアする。この情報はマルチプレクサ
１０６に送られる（ステップ３００５）。マルチプレク
サ１０６はＯＶフラグが”１”のときは正の上限値をバ
スａ１０１を介して加数が格納されていたレジスタに格
納し、ＯＶフラグが”０”のときは演算結果Ｓをバスａ
を介して加数が格納されていたレジスタに格納する（ス
テップ３００７〜３００９）。ＡＤＤＳＵ命令の動作を
Ｃ言語で下記に記述する。ここで、レジスタファイル１
００を配列Ｒ［１６］、被加数のレジスタの配列番号を
ｍ、加数のレジスタの配列番号をｎ、定数発生器を配列
Ｃ［２］とし、正の上限値が格納されている配列をＣ
［０］と定義する。

【００３１】 （４）符号なしデータの減算における飽和処理 この場合の飽和処理は、図１１に示すように、飽和処理
付き減算（以下、ＳＵＢＳＵと呼ぶ。）命令により行
う。ＳＵＢＳＵ命令が発行されると、制御回路１０８が
命令を取り込んだ後デコードして制御信号を発生する
（ステップ３１００、３１０１）。これにより、制御回
路１０８は、演算情報Ｅをマルチプレクサ１０６のＮ信
号の替わりに入力する。この演算情報Ｅは、例えば符号
なし加算の場合は”０”をセットし、符号なし減算の場
合は”１”をセットする。すなわち、ＳＵＢＳＵ命令の
場合は”１”がセットされる（ステップ３１０２）。さ
らに、レジスタファイル１００に格納されている減数と
被減数が演算器１０４に読みだされ、減算処理が実行さ
れる（ステップ３１０３、３１０４）。そしてさらに演
算器１０４の演算においてボローが発生した場合はＯＶ
フラグを”１”にセットし、ボローが発生しなかった場
合はＯＶフラグを”０”にクリアし、マルチプレクサ１
０６にこの情報を送る（ステップ３１０５）。マルチプ
レクサ１０６はＯＶフラグが”１”のときは負の上限値
を減数が格納されていたレジスタにバスａ１０１を介し
て格納し、ＯＶフラグが”０”のときは演算結果Ｓを減
数が格納されていたレジスタにバスａ１０１を介して格
納する（ステップ３１０７〜３１０９）。ＳＵＢＳＵ命
令の動作をＣ言語で下記に記述する。ここで、タファイ
ル１００を配列Ｒ［１６］、被減数のレジスタの配列番
号をｍ、減数のレジスタの配列番号をｎ、定数発生器を
配列Ｃ［２］とし、負の上限値が格納されている配列を
Ｃ［１］と定義する。

【００３２】 上述したＡＤＤＳＵ命令とＳＵＢＳＵ命令のパイプライ
ン処理動作のタイムチャートを図１２に示す。前述のパ
イプライン処理と同様、ＥＸ段で加算／減算とマルチプ
レクサ１０６による判定及びレジスタ１００への格納を
実行する。

【００３３】上述したように、第１実施例は、正負の符
号付きと符号なしのデータ、及び加算と減算に対応させ
て、４種類の飽和処理付き命令を設ける。また、マイク
ロコンピュータ１１５内に、正／負の上限値を発生する
定数発生器１０５と、演算結果Ｓと正／負の上限値のい
ずれか１つを選択して最終演算結果とするマルチプレク
サ１０６とを設ける。そして、演算器１０４から演算結
果Ｓに基づいてオーバーフローとその状況を示す演算結
果情報１０７を出力するようにし、その演算結果情報１
０７に従ってマルチプレクサ１０６を動作させるように
したことを特徴とする。したがって、本実施例によれ
ば、演算の実行後に飽和処理の要否を判定する命令、演
算結果等の正負を判定する命令、あるいは飽和処理の解
除命令が不要になる。その結果、飽和処理に伴うプログ
ラムステップ数の増加を抑えることができるから、処理
速度を向上できると共に、パイプライン処理が乱される
ことがない。

【００３４】なお、上記実施例のマルチプレクサ１０６
に代えて、演算器１０４に定数発生器１０５から正／負
の上限値を入力し、演算器１０４において最終演算結果
を選択する方法も考えられる。しかし、演算器１０４が
複雑になり、処理時間も増大するという問題がある。こ
の点、本実施例では、マルチプレクサ１０６を設けるこ
とにより演算器１０４の負担を軽減し、従来の演算器１
０４とほぼ同等の演算器１０４により飽和処理付き演算
の実行時間を短縮することができる。

【００３５】ここで、上述した第１実施例におけるＡＤ
ＤＳＳ命令、ＳＵＢＳＳ命令、ＡＤＤＳＵ命令、ＳＵＢ
ＳＵ命令の割り付けについて図１３を参照して説明す
る。ここでは、ＡＤＤＳＳ命令を例にとって説明する。
１６ビット固定長のＲＩＳＣプロセッサにおいては、２
の１６乗個の空間に命令を割り付けなければならない。
ＡＤＤＳＳ命令では命令弁別のための「命令の指定領
域」３３００と、加数のレジスタを弁別するための「加
数の指定領域」３３０１と、被加数のレジスタを弁別す
るための「被加数の指定領域」３３０２が必要になる。
いま、加数と被加数を格納するレジスタファイル１００
の要素が１６個の場合、「加数の指定領域」３３０１と
して４ビット、「被加数の指定領域」３３０２として４
ビット必要になる。そのため、残りの８ビットすなわち
２の８乗個の空間にマイコンとして機能するに必要な命
令を全て割り付けなければならない。ＡＤＤＳＳ命令で
は２５６個の空間が必要となる。ＳＵＢＳＳ命令、ＡＤ
ＤＳＵ命令、ＳＵＢＳＵ命令も同様の空間を必要とす
る。そのため、２の１６乗個の空間のうち飽和処理の命
令のみで１０２４個を占めることになる。ＲＩＳＣプロ
セッサにおいての命令の割付は非常にタイトであり、Ｒ
ＩＳＣプロセッサでは、命令セットを縮小することが必
須となる。

【００３６】（第２実施例）図１４に、飽和演算処理に
かかる命令セットの増加を抑えた本発明の第２実施例を
示す。図１４において、図１に示した第１実施例と同一
機能構成を有するブロックには同一符号を付して説明を
省略する。本実施例が第１実施例と異なるのは、ＣＰＵ
２０３の内部構成にある。すなわち、演算器１０４はオ
ーバフロー情報ＯＶと演算結果の正負情報Ｎからなる演
算結果情報２０２を出力するように形成され、その演算
結果情報２０２を情報記憶回路２００に格納するように
している。また、定数設定器１０５に代えて、オーバー
フローの設定値である正の上限値のみがレジスタファイ
ル１００に格納されている。そして、演算器１０４は所
定の演算結果Ｓの他に、レジスタファイル１００から読
み出した正の上限値と、この正の上限値の１の補数を演
算して出力可能に形成されている。マルチプレクサ１０
６は情報記憶回路２００から出力される指示信号２０１
に基づいて、演算器１０４から出力される演算結果Ｓ、
正の上限値、この正の上限値の１の補数の中の１つを選
択して出力するようになっている。以下、本実施例によ
る飽和処理について、正負の符号付きデータの加算／減
算と、正負の符号なしデータの加算／減算の４つに分け
て説明する。なお、正の上限値の１の補数は「負の上限
値」と同じ意味である。

【００３７】（１）符号付きのデータの加算における飽
和処理 この場合の飽和処理は、ＡＤＤ命令と飽和処理付き転送
（以下、ＭＯＶＳＳと示す。）命令を実行することによ
り実現できる。この場合の処理手順を図１５に示す。Ａ
ＤＤ命令が発行されると、制御回路１０８が命令を取り
込んだ後デコードして制御信号を発生する（ステップ１
８００，１８０１）。これにより、レジスタファイル１
００に格納されている加数と被加数が演算器１０４に読
み出され、演算が実行され、演算結果Ｓが、オーバフロ
ーした場合には情報記憶回路のＯＶフラグを”１”にセ
ットし、オーバフローしなかった場合には”０”にクリ
アする（ステップ１８０４）。また、演算結果Ｓが負の
場合には情報記憶回路のＮフラグを”１”にセットし、
正の場合は”０”にクリアする（ステップ１８０５）。
次に、ＭＯＶＳＳ命令が発行されると、制御回路１０８
が命令を取り込んだ後デコードして制御信号を発生する
（ステップ１８１０，１８１１）。これにより、レジス
タファイル１００に格納されている演算結果Ｓと正の上
限値が演算器１０４に読み出される（ステップ１８１
２）。次いで、演算器１０４にて正の上限値の１の補数
をとる（ステップ１８１３）。正の上限値の１の補数を
とる処理は正の上限値を反転することと等価である。最
後に、マルチプレクサ１０６は、情報記憶回路のＯＶフ
ラグが”１”でかつＮフラグが”１”であった場合は、
正の上限値をバスａ１０１を介して加数が格納されてい
たレジスタに格納する（ステップ１８１５）。同様にＯ
Ｖフラグが”１”でかつＮフラグが”０”であった場合
は、正の上限値の反転値をバスａ１０１を介して加数が
格納されていたレジスタに格納する（ステップ１８１
６）。

【００３８】（２）符号付きのデータの減算における飽
和処理 この処理は、ＳＵＢ命令と飽和処理付き転送（以下、Ｍ
ＯＶＳＳと示す。）命令を実行することにより実現でき
る。その場合の処理手順を図１６に示す。ＳＵＢ命令が
発行されると、制御回路１０８は命令を取り込んだ後デ
コードして制御信号を発生する（ステップ１９００，１
９０１）。これにより、レジスタファイル１００に格納
されている減数と被減数を演算器１０４に読み出し、演
算を実行し演算結果Ｓを減数が格納されていたレジスタ
に格納する（ステップ１９０２，１９０３）。演算結果
Ｓが、オーバフローした場合には情報記憶回路のＯＶフ
ラグを”１”にセットし、オーバフローしなかった場合
には”０”にクリアする（ステップ１９０４）。また、
演算結果Ｓが負の場合には情報記憶回路のＮフラグを”
１”にセットし、正の場合は”０”にクリアする（ステ
ップ１９０５）。次に、ＭＯＶＳＳ命令が発行される
と、制御回路１０８は命令を取り込んだ後デコードして
制御信号を発生する（ステップ１９１０，１９１１）。
これにより、レジスタファイル１００に格納されている
演算結果Ｓと正の上限値が演算器１０４に読み出される
（ステップ１９１２）。次に、演算器１０４で正の上限
値の１の補数が演算される（ステップ１９１３）。最後
に、マルチプレクサ１０６は、情報記憶回路のＯＶフラ
グが”１”でかつＮフラグが”１”であった場合は、正
の上限値をバスａ１０１を介して加数が格納されていた
レジスタに格納する（ステップ１９１５）。同様にＯＶ
フラグが”１”でかつＮフラグが”０”であった場合
は、正の上限値の反転値をバスａ１０１を介して加数が
格納されていたレジスタに格納する（ステップ１９１
６）。飽和処理付き転送の動作をＣ言語で下記に記述す
る。ここで、レジスタファイル１００を配列Ｒ［１
６］、正の上限値のレジスタの配列番号をｍ、演算結果
のレジスタの配列番号をｎ、ＯＶフラグをＯＶ、Ｎフラ
グをＮと定義する。

【００３９】 ＭＯＶＳＳ （ｌｏｎｇ ｍ， ｌｏｎｇ ｎ ） ｛ ｉｆ （ ＯＶ＝１ ＆＆Ｎ＝０ ） Ｒ［ｎ］ ＝Ｒ［ｍ］ ； ｉｆ （ ＯＶ＝１ ＆＆Ｎ＝１ ） Ｒ［ｎ］＝〜Ｒ［ｍ］ ； ｝ 上述した飽和処理付き転送（ＭＯＶＳＳ）を用いた飽和
処理付き加算と飽和処理付き減算のパイプライン処理の
手順を図１７に示す。ここで、加算を例にとって説明す
る。ＡＤＤ命令が発行されると、ＩＦ段で命令を読み込
み、ＩＤ段で命令をデコードし、ＥＸ段で加数及び被加
数の判定と演算を実行し、演算結果Ｓと演算結果情報の
オーバフロー情報と正負情報を算出する。このオーバフ
ロー情報は情報記憶回路２００のＯＶフラグ、正負情報
は情報記憶回路２００のＮフラグに記憶される。一方、
ＭＯＶＳＳ命令を発行すると、ＩＦ段で命令を読み込
み、ＩＤ段で命令をデコードする。前の命令であるＡＤ
ＤのＥＸ段でＯＶフラグとＮＧフラグが確定しているた
め、ＭＯＶＳＳ命令のＥＸ段でフラグの状況により最終
演算結果を確定することができる。

【００４０】（３）符号なしデータの加算における飽和
処理 この処理は、符号なし加算（以下、ＡＤＤＵ命令と呼
ぶ。）と無符号飽和処理付き転送（ＭＯＶＳＵ）を実行
することにより実現できる。この場合の処理手順を図１
８に示す。ＡＤＤ命令が発行されると、前述と同様にス
テップ２０００〜２００３において、レジスタファイル
１００に格納されている加数と被加数を読み出され、演
算器１０４で加算が実行され、その演算結果Ｓは加数が
格納されていたレジスタに格納される。次いで、加算を
実行しているときには情報記憶回路２００のＥフラグ
を”１”にセットし、減算を実行しているときには情報
記憶回路２００のＥフラグを”０”にクリアする（ステ
ップ２００４）。演算においてキャリーが発生した場合
には情報記憶回路２００のＯＶフラグを”１”にセット
し、キャリーが発生しなかった場合には情報記憶回路２
００のＯＶフラグを”０”にクリアする（ステップ２０
０５）。次に、ＭＯＶＳＵ命令が発行されると、制御回
路１０８の動作によりレジスタファイル１００に格納さ
れている演算結果Ｓと正の上限値が演算器１０４に読み
出される（ステップ２００８〜２０１０）。演算器１０
４は、正の上限値の１の補数をとる（ステップ２０１
１）。さらに制御回路１０８は符号付き演算の場合はＵ
を”１”にセットし、符号付き演算の場合はＵを”０”
にクリアする。最後にマルチプレクサ１０６は、情報記
憶回路２００のＯＶフラグが”１”でかつＥフラグが”
０”の場合は正の上限値を選択し、先の演算結果が格納
されていたレジスタに最終演算結果として格納する（ス
テップ２０１３）。また、情報記憶回路２００のＯＶフ
ラグが”１”でかつＥフラグが”１”の場合は正の上限
値を反転した値を選択し、先の演算結果が格納されてい
たレジスタに最終演算結果として格納する（ステップ２
０１４）。この場合は、先に符号なし加算が実行されて
いることから、ステップ２０１４が実行されることはな
い。

【００４１】（４）符号なしデータの減算における飽和
処理 無符号値での減算における飽和処理は、符号なし減算
（以下、ＳＵＢＵ命令と呼ぶ。）とＭＯＶＳＵ命令を実
行することにより実現できる。この処理の手順を図１９
を用いて説明する。始めにＳＵＢ命令が発行されると、
制御回路１０８の動作により、ステップ２１００〜２１
０２において、レジスタファイル１００に格納されてい
る減数と被減数が演算器１０４に読み出される。次い
で、演算器１０４は被減数から減数を減算し、演算結果
Ｓを減数が格納されていたレジスタに格納する。そし
て、ステップ２１０４でＥフラグを”１”にセットす
る。また、演算においてボローが発生した場合はＣフラ
グを”１”にセットし、ボローが発生しなかった場合
は”０”にクリアする（ステップ２１０５〜２１０
７）。このＣフラグ及びＥフラグの情報は情報記憶回路
２００に記憶される。そして、ＭＯＶＳＵ命令が発行さ
れ、最終演算結果が確定する。この場合は、先に減算が
実行されていることから、ステップ２０１３が実行され
ることはない。

【００４２】ここで、符号なし飽和処理付き転送の動作
をＣ言語で下記に記述する。ここで、レジスタファイル
１００を配列Ｒ［１６］、正の上限値のレジスタの配列
番号をｍ、演算結果のレジスタの配列番号をｎ、Ｃフラ
グをＣ、ＥフラグをＥと定義する。

【００４３】 ＭＯＶＳＵ（ｌｏｎｇ ｍ， ｌｏｎｇ ｎ ） ｛ ｉｆ （ ＯＶ＝１ ＆＆Ｅ＝０ ） Ｒ［ｎ］ ＝Ｒ［ｍ］ ； ｉｆ （ ＯＶ＝１ ＆＆Ｅ＝１ ） Ｒ［ｎ］＝〜Ｒ［ｍ］ ； ｝ 上述した第２実施例のＭＯＶＳＳ命令、ＭＯＶＳＵ命令
の割り付けを図２０に示す。例えば、ＭＯＶＳＳ命令を
例にとって説明すると、命令の弁別のための「命令の指
定領域」３４００と、正の上限値のレジスタを弁別する
ための「上限値の指定領域」３４０１と、演算結果のレ
ジスタを弁別するための「演算結果の指定領域」３４０
２が必要である。いま、加数及び被加数を格納するレジ
スタファイル１００の要素が１６個の場合、「上限値の
指定領域」３４０１に４ビット、「演算結果の指定領
域」３４０２に４ビット必要になる。すなわち、ＭＯＶ
ＳＳ命令で２５６個の空間が必要となる。ＭＯＶＳＵ命
令も同様の空間を必要とするため、２の１６乗個の空間
のうち飽和処理を実行するために、５１２個の空間が増
加する。しかし、第１の実施例においては飽和処理のた
めに１０２４個の空間を必要としたが、第２の実施例に
おいては飽和処理のために占める空間は５１２個に減少
することができる。

【００４４】（第３実施例）上記第２実施例のＭＯＶＳ
Ｓ命令とＭＯＶＳＵ命令は、正の上限値のレジスタと演
算結果のレジスタを指定する必要があるために、１６ビ
ットの命令コードのうち８ビットが占有されている。そ
こで、命令コードをさらに縮小できる本発明の第３実施
例を図２１を用いて説明する。

【００４５】図１又は図１４に示した第１又は第２実施
例と同一機能構成を有するブロックには同一符号を付し
て説明を省略する。本実施例が第１又は第２実施例と異
なるのは、ＣＰＵ３０６の内部構成にある。すなわち、
演算器１０４の演算結果はバスａ１０１を介してレジス
タファイル１００に直接書き込み可能になっている。ま
た、演算器１０４はオーバフロー情報ＯＶと演算結果が
正であるか否かの情報ＮＧからなる演算結果情報３０４
を生成して情報記憶回路３００に格納する。定数発生器
３０５は図１実施例と同様に、予め定められた正の上限
値と負の上限値とを発生する。定数発生器３０５は情報
記憶回路３００から出力される選択信号３０３により正
の上限値あるいは負の上限値のいずれか１個を発生し、
バスａ１０１を介してレジスタファイル１００に書き込
む。この書き込み動作は、情報記憶回路３００から出力
される制御信号３０２により制御される。図３９に定数
発生器３０５と情報記憶回路３００の具体的な実施例を
示す。図３９に示すように定数発生器３０５は正の上限
値と負の上限値の記憶回路と負の上限値及び正の上限値
をそれぞれ入力とするトランスミッションゲート３０５
ａと３０５ｂを備える。また、情報記憶回路３００は、
オーバフロー情報と正負情報の記憶回路と定数発生器３
０５からの出力を入力とし、ＯＶフラグをセレクタとす
るトランスミッションゲート３００ａを備える。トラン
スミッションゲート３０５ａのセレクタはＮフラグの反
転信号、トランスミッションゲート３０５ｂのセレクタ
はＮフラグである。トランスミッションゲート３０５ａ
はＮフラグが”０”のとき開かれ、負の上限値が定数発
生器３０５の出力となり、トランスミッションゲート３
００ａの入力となる。また、トランスミッションゲート
３０５ｂはＮフラグが”１”のとき開かれ、正の上限値
が定数発生器３０５の出力となり、トランスミッション
ゲート３００ａの入力となる。そして、ＯＶフラグが”
１”のときトランスミッションゲート３００ａが開か
れ、定数発生器３０５の出力がバスａ１０１に出力され
る。以下、本実施例による飽和処理について、正負の符
号付きデータの加算／減算と、正負の符号なしデータの
加算／減算の４つに分けて説明する。

【００４６】（１）符号付きデータの加算における飽和
処理 この場合の飽和処理は、図２２に示すように、ＡＤＤ命
令と飽和処理付き転送（以下、ＳＥＴＬＳと示す。）命
令を実行することにより実現できる。ＡＤＤ命令が発行
されると、前述の場合と同様に、制御回路１０８の動作
により命令の取り込み、デコードが実行され、レジスタ
ファイル１００に格納されている加数と被加数が演算器
１０４に読み出される（ステップ２２００〜２２０
２）。演算器１０４は読み出された被加数に加数を加算
し、演算結果Ｓを加数が格納されていたレジスタに格納
する（ステップ２２０３）。この加算の結果、オーバフ
ローした場合はＯＶフラグを”１”にセットし、オーバ
フローしなかった場合は”０”にクリアする（ステップ
２２０４）。また、演算結果Ｓが負であった場合はＮフ
ラグを”１”にセットし、正であった場合は”０”にク
リアする（ステップ２２０５）。これらのＯＶフラグと
Ｎフラグは情報記憶回路３００に記憶される。次に、Ｓ
ＥＴＬＳ命令を説明する。ＳＥＴＬＳ命令が発行される
と命令の取り込み、デコードを経てＮフラグが定数発生
器３０５に送られ、（ステップ２２１０〜２２１２）。
Ｎフラグが”１”のときは正の上限値、Ｎフラグが”
０”のときは負の上限値が出力される。情報記憶回路３
００は、ＯＶフラグが”１”のときは定数発生器３０５
の出力をＡＤＤ命令の演算結果Ｓが格納されていたレジ
スタにバスａ１０１を介して格納し、ＯＶフラグが”
０”のときは処理を終了する（ステップ２２１６〜２２
１７）。

【００４７】（２）符号付きデータの減算における飽和
処理 この場合の飽和処理は、図２３に示すように、ＳＵＢ命
令とＳＥＴＬＳ命令を実行することにより実現できる。
始めにＳＵＢ命令が発行されると、制御回路１０８の動
作により、命令の取り込み、デコードが実行され、レジ
スタファイル１００に格納されている減数と被減数が演
算器１０４に読み出される（ステップ２３００〜２３０
２）。ついで、演算器１０４に減算を実行させ、その減
算結果Ｓを減数が格納されていたレジスタに格納する
（ステップ２３０３）。演算結果がオーバフローした場
合はＯＶフラグを”１”にセットし、オーバフローしな
かった場合は”０”にクリアする（ステップ２３０
４）。また、演算結果Ｓが負であった場合はＮフラグ
を”１”にセットし、正であった場合は”０”にクリア
する（ステップ２２０５）。これらのＯＶフラグとＮフ
ラグは情報記憶回路３００に記憶される。次に、ＳＥＴ
ＬＳ命令を説明する。ＳＥＴＬＳ命令が発行されると命
令の取り込み、デコードを経てＮフラグが定数発生器３
０５に送られる（ステップ２３１０〜２２１２）。Ｎフ
ラグが”１”のときは正の上限値、Ｎフラグが”０”の
ときは負の上限値が出力される。情報記憶回路３００
は、ＯＶフラグが”１”のときは定数発生器３０５の出
力をＡＤＤ命令の演算結果Ｓが格納されていたレジスタ
にバスａ１０１を介して格納し、ＯＶフラグが”０”の
ときは処理を終了する（ステップ２３１６〜２３１
７）。このような飽和処理付き格納の動作をＣ言語で下
記に記述する。ここで、記憶回路であるレジスタファイ
ル１００を配列Ｒ［１６］、演算結果のレジスタの配列
番号をｎ、定数発生器の定数格納部分をＣＯＮＳＴ
［２］、ＯＶフラグをＯＶ、ＮフラグをＮと定義し、Ｃ
ＯＮＳＴ［０］には正の上限値が格納してあり、ＣＯＮ
ＳＴ［１］には負の上限値が格納してあるものとする。

【００４８】 ＳＥＴＬＳ （ｌｏｎｇ ｎ） ｛ ｉｆ （ＯＶ＝１ ） Ｒ［ｎ］ ＝ＣＯＮＳＴ［Ｎ］ ； ｝ 上述したＳＥＴＬＳ命令を用いた加算における飽和処理
と減算における飽和処理のパイプライン動作を図２４で
説明する。加算命令を例にとって説明すると、ＤＤ命令
が発行されると、ＩＦ段で命令を読み込み、ＩＤ段で命
令をデコードし、ＥＸ段で加算結果による情報を算出す
る。ここで、ＯＶフラグとＮＧフラグは情報記憶回路３
００に記憶される。次に、ＳＥＴＬＳ命令を発行する
と、ＡＤＤ命令から一段遅れてＩＦ段で命令を読み込
み、ＩＤ段で命令がデコードされる。この段階でＡＤＤ
命令のＥＸ段による各フラグが確定しているため、ＳＥ
ＴＬＳ命令のＥＸ段でフラグの状況により最終演算結果
を確定することが可能となる。

【００４９】（３）符号なしデータの加算における飽和
処理 無符号値での加算における飽和処理は、図２５に示すよ
うに、ＡＤＤＵ命令と無符号飽和処理付き格納（以下、
ＳＥＴＬＵと呼ぶ。）命令を実行することにより実現で
きる。始めにＡＤＤ命令を発行すると、制御回路１０８
が命令を取り込んだ後デコードし、制御信号を発生する
（ステップ２４００，２４０１）。制御信号により、レ
ジスタファイル１００に格納されている加数と被加数を
演算器１０４に読み出す（ステップ２４０２）。次に、
演算器１０４において読み出された被加数に加数を加算
し、演算結果Ｓを加数が格納されていたレジスタに格納
する（ステップ２４０３）。そして，制御回路が加算を
実行しているときには情報記憶回路３００のＥフラグ
を”１”にセットし，減算を実行しているときには情報
記憶回路３００のＥフラグを”０”にクリアする（ステ
ップ２４０４）。演算においてキャリーが発生した場合
には情報記憶回路３００のＯＶフラグを”１”にセット
し，キャリーが発生しなかった場合には情報記憶回路３
００のＯＶフラグを”０”にクリアする（ステップ２４
０５）。ＯＶフラグ及びＥフラグの情報は情報記憶回路
３００に記憶される。次に、ＳＥＴＬＵ命令を説明す
る。ＳＥＴＬＵ命令が発行されると命令の取り込み、デ
コードを経てＵフラグが情報記憶回路３００に送られる
（ステップ２４０８〜２４１０）。Ｕフラグは符号なし
のときは”１”にセットされ、符号ありのときは”０”
にクリアされる。この場合、符号なし転送であるから、
Ｕフラグは”１”にセットされ、トランスミッションゲ
ート３００ｃが開かれ、Ｅフラグが定数発生器のセレク
タとなる。この場合、先の演算で加算が実行されている
ことからＥフラグが”０”となり、トランスミッション
ゲート３０５ｂが開かれ、正の上限値が定数発生器の出
力となる。情報記憶回路３００は、ＯＶフラグが”１”
のときは定数発生器３０５の出力をＡＤＤＵ命令の演算
結果Ｓが格納されていたレジスタにバスａ１０１を介し
て格納し、ＯＶフラグが”０”のときは処理を終了する
（ステップ２４１４〜２４１５）。

【００５０】（４）符号なしデータの減算における飽和
処理 無符号値での減算における飽和処理は、図２６に示すよ
うに、ＳＵＢＵ命令とＳＥＴＬＵ命令を実行することに
より実現できる。始めにＳＵＢ命令を発行すると、制御
回路１０８が命令を取り込んだ後デコードし、制御信号
を発生する（ステップ２５００，２５０１）。制御信号
により、レジスタファイル１００に格納されている減数
と被減数を演算器１０４に読み出す（ステップ２５０
２）。次に、演算器１０４において読み出された被減数
に減数を減算し、演算結果Ｓを減数が格納されていたレ
ジスタに格納する（ステップ２５０３）。そして、制御
回路が加算を実行しているときには情報記憶回路３００
のＥフラグを”１”にセットし、減算を実行していると
きには情報記憶回路３００のＥフラグを”０”にクリア
する（ステップ２５０４）。演算においてボローが発生
した場合には情報記憶回路３００のＯＶフラグを”１”
にセットし，ボローが発生しなかった場合には情報記憶
回路３００のＯＶフラグを”０”にクリアする（ステッ
プ２５０５）。ＯＶフラグ及びＥフラグの情報は情報記
憶回路３００に記憶される。次に、ＳＥＴＬＵ命令を説
明する。ＳＥＴＬＵ命令が発行されると命令の取り込
み、デコードを経てＵフラグが情報記憶回路３００に送
られる（ステップ２５０８〜２５１０）。Ｕフラグは符
号なしのときは”１”にセットされ、符号ありのとき
は”０”にクリアされる。この場合、符号なし転送であ
るから、Ｕフラグは”１”にセットされ、トランスミッ
ションゲート３００ｃが開かれ、Ｅフラグが定数発生器
のセレクタとなる。この場合、先の演算で減算が実行さ
れていることからＥフラグが”１”となり、トランスミ
ッションゲート３０５ｂが開かれ、負の上限値が定数発
生器の出力となる。情報記憶回路３００は、ＯＶフラグ
が”１”のときは定数発生器３０５の出力をＳＵＢＵ命
令の演算結果Ｓが格納されていたレジスタにバスａ１０
１を介して格納し、ＯＶフラグが”０”のときは処理を
終了する（ステップ２５１４〜２５１５）。ＳＥＴＬＵ
命令の動作をＣ言語で下記に記述する。ここで、記憶回
路であるレジスタファイル１００を配列Ｒ［１６］、演
算結果のレジスタの配列番号をｎ、定数発生器の定数格
納部分を配列ＣＯＮＳＴ［２］、ＯＶフラグをＯＶと定
義し、ＣＯＮＳＴ［１］には正の上限値が格納してあ
り、ＣＯＮＳＴ［０］には負の上限値が格納してあるも
のとする。

【００５１】 ＳＥＴＬＳ （ｌｏｎｇ ｎ） ｛ ｉｆ （ＯＶ＝１ ） Ｒ［ｎ］ ＝ＣＯＮＳＴ［Ｅ］ ； ｝ ここで、ＳＥＴＬＳ命令とＳＥＴＬＵ命令の割り付けを
図２７に示す。例えば、ＳＥＴＬＳ命令の場合、「命令
の指定領域」３５００とレジスタの弁別のための「演算
結果の指定領域」３５０１のみが必要である。いま、演
算結果Ｓを格納するレジスタファイル１００の要素が１
６個の場合、「演算結果の指定領域」３５０１に４ビッ
ト割り付ければよい。すなわち、ＳＥＴＬＳ命令で１６
個の空間が必要となる。ＳＥＴＬＵ命令も同様の空間を
必要とするため、２の１６乗個の空間のうち飽和処理を
実行するための命令の空間は３２個となる。以上のよう
に、第２実施例においては飽和処理のために５１２個の
空間を必要としたが、第３実施例においては飽和処理の
ために占める空間は３２個に減少することができる。以
上のように、本実施例では、第１実施例の効果に加え
て、ＡＤＤ命令あるいはＳＵＢ命令の演算結果が格納さ
れているレジスタ番号を指定するのみで飽和演算処理が
実現可能であるため、正の上限値のレジスタと演算結果
のレジスタを指定する必要のあるＭＯＶＳＳ命令及びＭ
ＯＶＳＵ命令からさらにコード量を縮小することができ
る。

【００５２】（第４実施例）図２８に、本発明を１６ビ
ット固定長のＲＩＳＣプロセッサに適用してなる第４実
施例示す。図において、第１実施例と同一機能構成を有
するブロックは同一符号を付して説明を省略する。本実
施例は、任意の上・下限値で飽和処理を行うことを特徴
とし、図１の定数発生器１０５に代えて、バスａ１０１
を介して読み書き可能で演算器１０４とマルチプレクサ
１０６に接続されているＭＡＸレジスタ４００、と、バ
スａ１０１を介して読み書き可能で演算器１０４とマル
チプレクサ１０６に接続されているＭＩＮレジスタ４０
１とを設けたことにある。マルチプレクサ４０２の具体
的な実施例を図４０に示す。ＣＭＯＳインバータトラン
スミッションゲートを用いて構成したマルチプレクサで
ある。本構成のマルチプレクサは、任意の正の上限値を
入力とするトランスミッションゲートｉ、任意の負の上
限値を入力とするトランスミッションゲートｇ、演算結
果Ｓを入力とするトランスミッションゲートｆ、ｈと任
意の正の上限値あるいは演算結果Ｓを入力とするトラン
スミッションゲートｋと任意の負の上限値あるいは演算
結果Ｓを入力とするトランスミッションゲートｊ、正負
情報Ｎと選択情報ＣＳをそれぞれ入力とするトランスミ
ッションゲートｌ、ｍとを備える。選択情報ＣＳは演算
器１０４により任意の正の上限値と比較して比較信号Ｃ
が”１”になった場合は”１”にセットされ、任意の負
の上限値と比較して比較信号Ｃが”１”になった場合
は”０”にクリアされる。トランスミッションゲートｇ
とｉのセレクタは、オーバフロー情報ＯＶと比較情報Ｃ
のオアゲートの出力信号である。比較情報Ｃは、演算器
１０４により任意の正の上限値と演算結果を比較して演
算結果が大きかった場合、あるいは任意の負の上限値と
演算結果を比較して演算結果が小さかった場合は”１”
にセットされ、正の上限値と演算結果を比較して演算結
果が小さかった場合、あるいは任意の負の上限値と演算
結果を比較して演算結果が大きかった場合は”０”にク
リアされる。トランスミッションゲートｆとｈのセレク
タは、オーバフロー情報ＯＶの反転信号あるいは比較情
報Ｃの反転信号である。トランスミッションゲートｌ、
ｍのセレクタはオーバフロー情報ＯＶ、トランスミッシ
ョンゲートｋのセレクタは、トランスミッションゲート
ｌ、ｍの出力信号、トランスミッションゲートｊのセレ
クタは、トランスミッションゲートｌ、ｍの出力信号の
反転信号となる。オーバフロー情報ＯＶが”１”のと
き、トランスミッションゲ−トｇ、ｉがｏｎ、トランス
ミッションゲートｆ、ｈがｏｆｆとなり、任意の正の上
限値がトランスミッションゲートｋの入力となり任意の
負の上限値がトランスミッションゲートｊの入力とな
る。次に、正負情報Ｎが”１”のとき、トランスミッシ
ョンゲートｋがｏｎ、任意の正の上限値がマルチプレク
サの出力となる。オーバフロー情報Ｎが”１”でかつ正
負情報Ｎが”０”のとき、トランスミッションゲ−トｊ
がｏｎし、任意の負の上限値がマルチプレクサの出力に
なる。これら以外の場合は、演算結果Ｓがマルチプレク
サの出力になる。

【００５３】（１）加算における任意上・下限値の飽和
処理 加算において任意の上・下限値で飽和処理を実行するに
は、任意上・下限値の飽和処理付き加算（ＡＤＤＬ）命
令を実行することにより実現できる。この処理の手順を
図２９に示す。まず、ＡＤＤＬ命令が発行されると、制
御回路１０８が命令を取り込んだ後デコードし、制御信
号を発生する（ステップ２６００，２６０１）。制御信
号により、レジスタファイル１００から加数と被加数を
演算器１０４に読み出す（ステップ２６０２）。次に、
演算器１０４で被加数に加数を加算する（ステップ２６
０３）。そしてオーバフロー情報をＯＶフラグに、正負
情報をＥフラグにセットする（ステップ２６０４〜２６
０５）。ここで、オーバフローが発生しなかった場合に
は、演算器１０４は演算結果Ｓと任意の正の上限値を比
較する（ステップ２６０６）。次に、演算器１０４は演
算結果Ｓと任意の負の上限値を比較する（ステップ２６
０７）。これにより、演算器１０４から比較情報Ｃと選
択信号ＣＳがマルチプレクサ４０２に出力される（ステ
ップ２６０８）。これらの情報により、マルチプレクサ
４０２はオーバフローが発生しかつ演算結果が負の場合
あるいは比較結果が任意の正の上限値より大きかった場
合は任意の正の上限値を加数が格納されていたレジスタ
にバスａ１０１を介して格納する（ステップ２６１
０）。また、オーバフローが発生しかつ演算結果が正の
場合あるいは比較結果が任意の負の上限値より大きかっ
た場合は任意の負の上限値を加数が格納されていたレジ
スタにバスａ１０１を介して格納する（ステップ２６１
１）。そして、それ以外の場合は、演算結果Ｓを加数が
格納されていたレジスタに格納する（ステップ２６１
２）。

【００５４】ＡＤＤＬ命令の動作をＣ言語で下記に記述
する。ここで、記憶回路であるレジスタファイル１００
を配列Ｒ［１６］、被加数のレジスタの配列番号をｍ、
加数のレジスタの配列番号をｎ、ＭＡＸレジスタの内容
をＭＡＸ、ＭＩＮレジスタの内容をＭＩＮ、オーバフロ
ー情報ををＯＶ、正負情報をＮと定義する。

【００５５】 ＡＤＤＬ （ ｌｏｎｇ ｍ，ｌｏｎｇ ｎ ） ｛ ｌｏｎｇ ｄｅｓｔ，ｓｒｃ ； ｉｆ （ （ｌｏｎｇ） Ｒ［ｎ］＞＝０ ） ｄｅｓｔ＝０ ； ｅｌｓｅ ｄｅｓｔ＝１； ｉｆ （ （ｌｏｎｇ） Ｒ［ｍ］＞＝０ ） ｓｒｃ＝０ ； ｅｌｓｅ ｓｒｃ＝１； ｓｒｃ＋＝ｄｅｓｔ ； Ｒ［ｎ］＋＝Ｒ［ｍ］ ； ｉｆ （（ｌｏｎｇ） Ｒ［ｎ］＞＝０ ） Ｎ＝０ ； ｅｌｓｅ Ｎ＝１ ； ｄｅｓｔ＋＝Ｎ ； ｉｆ （（ｓｒｃ＝＝０ ｜ ｜ ｓｒｃ＝＝２ ） ｛ ｉｆ （ｄｅｓｔ＝＝１） ＯＶ＝１ ； ｛ ｉｆ （Ｎ＝０ ） Ｒ［ｎ］＝（ｌｏｎｇ ）ＭＩＮ ； ｅｌｓｅ Ｒ［ｎ］＝（ｌｏｎｇ ） ＭＡＸ ； ｝ ｅｌｓｅ ＯＶ＝０ ； ｝ ｅｌｓｅ ＯＶ＝０ ； ｉｆ （（ｌｏｎｇ） Ｒ［ｎ］ ＞ （ｌｏｎｇ） ＭＡＸ） Ｒ［ｎ］ ＝ （ｌｏｎｇ） ＭＡＸ ； ｉｆ （（ｌｏｎｇ） Ｒ［ｎ］ ＜ （ｌｏｎｇ） ＭＩＮ） Ｒ［ｎ］＝（ ｌｏｎｇ ） ＭＩＮ ； ｝ （２）減算における任意の上・下限値による飽和処理 減算において任意の上・下限値で飽和処理を実行するに
は、任意上・下限値飽和処理付き減算（ＳＵＢＬ）命令
により実現できる。この処理の手順を図３０に示す。ま
ず、ＳＵＢＬ命令が発行されると、制御回路１０８が命
令を取り込んだ後デコードし、制御信号を発生する（ス
テップ２７００，２７０１）。制御信号により、レジス
タファイル１００から減数と被減数を演算器１０４に読
み出す（ステップ２７０２）。次に、演算器１０４で被
減数から減数を減算する（ステップ２７０３）。そして
オーバフロー情報をＯＶフラグに、正負情報をＥフラグ
にセットする（ステップ２７０４〜２７０５）。ここ
で、オーバフローが発生しなかった場合には、演算器１
０４は演算結果Ｓと任意の正の上限値を比較する（ステ
ップ２７０６）。次に、演算器１０４は演算結果Ｓと任
意の負の上限値を比較する（ステップ２７０７）。これ
により、演算器１０４から比較情報Ｃと選択信号ＣＳが
マルチプレクサ４０２に出力される（ステップ２７０
８）。これにより、マルチプレクサ４０２はオーバフロ
ーが発生しかつ演算結果が負の場合あるいは比較結果が
任意の正の上限値より大きかった場合は任意の正の上限
値を加数が格納されていたレジスタにバスａ１０１を介
して格納する（ステップ２７１０）。また、オーバフロ
ーが発生しかつ演算結果が正の場合あるいは比較結果が
任意の負の上限値より大きかった場合は任意の負の上限
値を加数が格納されていたレジスタにバスａ１０１を介
して格納する（ステップ２７１１）。そして、それ以外
の場合は、演算結果Ｓを加数が格納されていたレジスタ
に格納する（ステップ２７１２）。

【００５６】ＡＤＤＬ命令の動作をＣ言語で下記に記述
する。ここで、記憶回路であるレジスタファイル１００
を配列Ｒ［１６］、被加数のレジスタの配列番号をｍ、
加数のレジスタの配列番号をｎ、ＭＡＸレジスタの内容
をＭＡＸ、ＭＩＮレジスタの内容をＭＩＮ、オーバフロ
ー情報ををＯＶ、正負情報をＮと定義し、以下に示す。

【００５７】 ＳＵＢＳＳ （ ｌｏｎｇ ｍ，ｌｏｎｇ ｎ ） ｛ ｌｏｎｇ ｄｅｓｔ，ｓｒｃ ； ｉｆ （ （ｌｏｎｇ） Ｒ［ｎ］＞＝０ ） ｄｅｓｔ＝０ ； ｅｌｓｅ ｄｅｓｔ＝１； ｉｆ （ （ｌｏｎｇ） Ｒ［ｍ］＞＝０ ） ｓｒｃ＝１ ； ｅｌｓｅ ｓｒｃ＝０； ｓｒｃ＋＝ｄｅｓｔ ； Ｒ［ｎ］−＝Ｒ［ｍ］ ； ｉｆ （（ｌｏｎｇ） Ｒ［ｎ］＞＝０ ） Ｎ＝０ ； ｅｌｓｅ Ｎ＝１ ； ｄｅｓｔ＋＝Ｎ ； ｉｆ （（ｓｒｃ＝＝１ ） ｛ ｉｆ （ｄｅｓｔ＝＝１） ＯＶ＝１ ； ｛ ｉｆ （Ｎ＝０ ） Ｒ［ｎ］＝（ｌｏｎｇ ）ＭＩＮ ； ｅｌｓｅ Ｒ［ｎ］＝（ｌｏｎｇ） ＭＡＸ ； ｝ ｅｌｓｅ ＯＶ＝０ ； ｝ ｅｌｓｅ ＯＶ＝０ ； ｉｆ （（ｌｏｎｇ ） Ｒ［ｎ］＞ （ｌｏｎｇ） ＭＡＸ ） Ｒ［ｎ］＝ （ｌｏｎｇ） ＭＡＸ ； ｉｆ（（ｌｏｎｇ ） Ｒ［ｎ］＜ （ｌｏｎｇ） ＭＩＮ ） Ｒ［ｎ］＝（ ｌｏｎｇ） ＭＩＮ ； ｝ 上記のＡＤＤＬ命令とＳＵＢＬ命令のパイプライン動作
を図３１に示す。ＡＤＤＬを例にとって説明すると、Ｉ
Ｆ段で命令を読み込み、ＩＤ段で命令をデコードし、第
１のＥＸ段で加算を実行し、第２のＥＸ段で演算結果と
ＭＡＸレジスタの内容を比較し、第３のＥＸ段で演算結
果とＭＩＮレジスタの内容を比較し、これに基づいて最
終的な演算結果をレジスタファイル１００へ格納する。

【００５８】このように、第４実施例によれば、任意の
上・下限値における飽和処理を１命令（ＡＤＤＬ命令又
はＳＵＢＬ命令）で実行することができる。

【００５９】（第５実施例）図３２に、本発明の第５実
施例を示す。本実施例は、前記各実施例と同様に、１６
ビット固定長のＲＩＳＣプロセッサに本発明を適用した
ものである。本実施例が図２８に示した第４実施例と相
違する点は、演算器５００を追加したことにある。すな
わち、演算器５００の一方の入力はバスｃ１０３を介し
てレジスタファイル１００に接続されている。この演算
器５００の他方の入力にＭＡＸレジスタ４００が接続さ
れている。マルチプレクサ５０４には演算結果とＭＡＸ
レジスタ４００から任意の正の上限値、ＭＩＮレジスタ
４０１から任意の負の上限値が入力される。情報記憶回
路５０３には一次演算情報５０５が格納される。一次演
算情報５０５にはオーバフロー情報ＯＶと正負情報Ｎを
含んでいる。また、演算結果ＳとＭＡＸレジスタの比較
情報ＣＳ１、演算結果ＳとＭＩＮレジスタの比較情報Ｃ
Ｓ２はマルチプレクサ５０４に入力される。比較情報Ｃ
Ｓ１は演算結果ＳとＭＡＸレジスタを比較し、演算結果
Ｓが大きかった場合に”１”にセットされ、演算結果Ｓ
が小さかった場合に”０”にクリアされる。比較情報Ｃ
Ｓ２は演算結果ＳとＭＩＮレジスタを比較し、演算結果
Ｓが小さかった場合に”１”にセットされ、演算結果Ｓ
が大きかった場合に”０”にクリアされる。マルチプレ
クサ５０４の具体的な実施例を図４１に示す。図４１に
示すようにマルチプレクサ５０４は任意の正の上限値、
任意の負の上限値、演算結果Ｓをそれぞれ入力とするア
ンドゲート５０４ａ、ｂ、ｃを備える。これらのアンド
ゲート５０４ａ、ｂ、ｃの出力は反転出力のオアゲート
５０４ｄを介してインバータ５０４ｅに入力され、この
インバータ５０４ｄの出力をマルチプレクサ５０４の出
力としている。アンドゲート５０４ａはＯＶ＝１かつＮ
＝０あるいはＣＳ２＝１のとき開かれ、任意の正の上限
値がマルチプレクサ５０４の出力となる。アンドゲート
５０４ｂはＯＶ＝１かつＮ＝０あるいはＣＳ２＝１のと
き開かれ、任意の負の上限値がマルチプレクサ５０４の
出力となる。アンドゲート５０４ｃはＯＶ＝０かつＣＳ
１＝０あるいはＯＶ＝０かつＣＳ２＝０のとき開かれ、
任意の負の上限値がマルチプレクサ５０４の出力とな
る。以下、本実施例のマイクロコンピュータを用いた場
合の任意の上・下限値による飽和処理について説明す
る。

【００６０】（１）加算における任意の上・下限値飽和
処理 この処理はＡＤＤ命令と任意上・下限値転送（ＬＭＴ）
命令を実行することにより実現できる。この処理手順を
図３３に示す。まず、ＡＤＤ命令が発行されると、制御
回路１０８が命令を取り込んだ後デコードし、制御信号
を発生する（ステップ２８００、２８０１）。制御信号
により、レジスタファイル１００から加数と被加数を演
算器１０４に読み出す（ステップ２８０２）。次に、演
算器１０４において被加数に加数を加算し、演算結果Ｓ
を加数が格納されていたレジスタに格納する（ステップ
２８０３）。次に、演算においてオーバフローが発生し
ていた場合にはオーバフロー情報ＯＶに”１”をセット
し，オーバフローが発生していなかった場合にはオーバ
フロー情報ＯＶに”０”をクリアする（ステップ２８０
４）。また、演算結果Ｓが負であった場合は正負情報Ｎ
を”１”にセットし、正であった場合は”０”にクリア
する（ステップ２８０５）。これらのＯＶフラグとＮフ
ラグは情報記憶回路５０３に記憶される。ＬＭＴ命令が
発行されると、制御回路１０８が命令を取り込んだ後デ
コードし、制御信号を発生する（ステップ２８０４，２
８０５）。制御信号により、先の演算結果Ｓを演算器１
０４と５００の両方に読み出す。演算器１０４では任意
の正の上限値と演算結果Ｓを比較し，比較情報ＣＳ１を
マルチプレクサに送る（ステップ２８０９）。一方，演
算器５００では任意の負の上限値と演算結果Ｓを比較
し，比較情報ＣＳ２をマルチプレクサに送る（ステップ
２８１０）。マルチプレクサでは，情報記憶回路５０３
からのＯＶフラグとＮフラグとＣＳ１とＣＳ２により任
意の正の上限値あるいは負の上限値あるいは演算結果Ｓ
を選択し，演算結果Ｓが格納されていたレジスタにバス
ａ１０１を介して格納する（ステップ２８１１〜２８１
４）。

【００６１】（２）減算における任意の上・下限値飽和
処理 この処理は、ＳＵＢ命令と任意上・下限値転送（ＬＭ
Ｔ）命令を実行することにより実現できる。この処理手
順を図３４に示す。まず、ＳＵＢ命令が発行されると、
制御回路１０８が命令を取り込んだ後デコードし、制御
信号を発生する（ステップ２９００，２９０１）。制御
信号により、レジスタファイルから減数と被減数を演算
器１０４に読み出す（ステップ２９０２）。次に、演算
器１０４において読み出された被減数から減数を減算
し、演算結果Ｓを減数が格納されていたレジスタに格納
する（ステップ２９０３）。次に、演算においてオーバ
フローが発生していた場合にはオーバフロー情報ＯＶ
に”１”をセットし，オーバフローが発生していなかっ
た場合にはオーバフロー情報ＯＶに”０”をクリアする
（ステップ２９０４）。また、演算結果Ｓが負であった
場合は正負情報Ｎを”１”にセットし、正であった場合
は”０”にクリアする（ステップ２９０５）。これらの
ＯＶフラグとＮフラグは情報記憶回路５０３に記憶され
る。ＬＭＴ命令が発行されると、制御回路１０８が命令
を取り込んだ後デコードし、制御信号を発生する（ステ
ップ２９０４，２９０５）。制御信号により、先の減算
結果Ｓを演算器１０４と５００にそれぞれ読み出す（ス
テップ２９０６）。演算器１０４では任意の正の上限値
と演算結果Ｓを比較し、比較情報ＣＳ１をマルチプレク
サに送る（ステップ２９０９）。一方、演算器５００で
は任意の負の上限値と演算結果Ｓを比較し、比較情報Ｃ
Ｓ２をマルチプレクサに送る（ステップ２９１０）。マ
ルチプレクサでは、情報記憶回路５０３からのＯＶフラ
グとＮフラグとＣＳ１とＣＳ２により任意の正の上限値
あるいは負の上限値あるいは演算結果Ｓを選択し、演算
結果Ｓが格納されていたレジスタにバスａ１０１を介し
て格納する（ステップ２９１１〜２９１４）。

【００６２】ＬＭＴ命令の動作をＣ言語で下記に記述す
る。ここで、記憶回路であるレジスタファイル１００を
配列Ｒ［１６］、演算結果のレジスタの配列番号をｎ、
ＭＡＸレジスタの内容をＭＡＸ、ＭＩＮレジスタの内容
をＭＩＮ、オーバフロー情報ををＯＶ、正負情報をＮ、
比較情報ＣＳ１をＣＳ１、比較情報ＣＳ２をＣＳ２と定
義する。

【００６３】 ＬＭＴ （ｌｏｎｇ ｎ） ｛ ｉｆ （ ＯＶ＝１ ） ； ｛ ｉｆ （Ｎ＝０ ） Ｒ［ｎ］＝（ｌｏｎｇ ）ＭＩＮ ； ｅｌｓｅ Ｒ［ｎ］＝（ｌｏｎｇ） ＭＡＸ ； ｝ ｅｌｓｅ ｉｆ （ＣＳ１＝１ ） Ｒ［ｎ］＝（ｌｏｎｇ）ＭＡＸ ； ｅｌｓｅ ｉｆ （ＣＳ２＝１ ） Ｒ［ｎ］＝（ｌｏｎｇ）ＭＩＮ ； ｝ 上述したＬＭＴ命令を用いて任意上・下限値飽和処理付
き加算と、任意上・下限値飽和処理付き減算のパイプラ
イン処理を図３５に示す。例えば、ＡＤＤ命令が発行さ
れると、ＩＦ段で命令を読み込み、ＩＤ段で命令をデコ
ードし、ＥＸ段で演算を実行する。次いで、ＬＭＴ命令
が発行されると、ＡＤＤ命令から一段づつ遅れたＩＦ段
で命令を読み込み、ＩＤ段で命令がデコードされる。そ
して、ＬＭＴ命令のＥＸ段において演算器１０４と演算
器５００による大小比較と、マルチプレクサ１０６にお
ける選択が実行されるものである。これにより、１ステ
ップで任意上・下限値飽和転送を実行することができ
る。

【００６４】（第６実施例）図３６に、本発明の飽和演
算処理付きのマイクロコンピュータを適用してなるサー
ボアンプ装置の実施例を示す。図示のように、本実施例
のサーボアンプ装置は、指令装置６０１、本発明を適用
したマイクロコンピュータ６０２、アンプ６０３、モー
タ６０４、速度検出装置６０５により構成される。本装
置は、速度検出回路６０５により検出されたモータ６０
４の速度Ｚ６０８と、指令装置６０１により与えられる
速度指令Ｘ６０６を用い、マイクロコンピュータ６０２
において以下の制御演算を実行し、電圧指令Ｙ６０７を
算出する。そして、その電圧指令Ｙをアンプ６０３で増
幅して、モータ６０４の速度を制御するものである。

【００６５】Ｅ＝Ｘ−Ｚ Ｉ←Ｉ＋Ｅ Ｙ←Ａ＊Ｅ＋Ｂ＊Ｉ （Ａ、Ｂは制御係数） ここで、精度の高い制御をするためには、Ｘ、Ｙ、Ｚを
３２ビットで演算する必要がある。従来技術を用いて、
上記制御演算を実行する場合の処理フローを図３７に示
す。同図に示すように、ステップ７０２又はステップ７
１０においてオーバフローを発生する可能性のある命令
を実行した後、ステップ７０３〜７０６及びステップ７
１１〜７１４に示す飽和演算処理を実行する必要があ
る。このようにサーボアンプ装置における制御演算で飽
和演算を実行するには飽和演算のため６ステップの命令
を実行する必要がある。図３６に示したサーボアンプ装
置の場合、制御演算をサンプリングタイム毎に実行する
ことになる。したがって、数ステップの命令数の増加は
制御性能を低下させる大きな原因となる。

【００６６】本発明はその命令数の増加を抑えるもので
あり、図３８に本発明の第２実施例の飽和処理を適用し
てモータ速度の制御演算を実行する場合の処理フローを
示す。図示のように、ステップ８０２において３２ビッ
トの加算が終了した後、ステップ８０３に示すＭＯＶＳ
Ｓ命令を発行するようにする。これにより、例えばステ
ップ８０２の加算においてオーバフローが発生し、かつ
演算結果Ｓが正の場合には最終演算結果を正の上限値
（Ｈ’７ＦＦＦＦＦＦＦ）とする。また、オーバフロー
が発生し、かつ演算結果Ｓが負の場合には最終演算結果
を正の上限値の反転値（Ｈ’８０００００００）とす
る。そのいずれでもなかった場合には、先の演算結果Ｓ
をそのまま最終演算結果とする。これにより、ステップ
７０３〜ステップ７０６及びステップ７１１〜ステップ
７１４の命令を実行することなく飽和演算を実行するこ
とができる。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
演算器の演算実行によりオーバフローしたか否かの情報
又は任意の正・負の上限値を越えたか否か等の演算結果
情報を出力するようにし、その演算結果情報を用いて選
択回路により自動的に演算結果と定数記憶手段に格納さ
れている設定値（正の上限値、負の上限値）のいずれか
１つを最終演算結果として選択するようにしているか
ら、１命令で飽和処理付き演算を実行することができ
る。その結果、プログラムステップ数の増加を抑えて、
パイプライン処理を乱さずに飽和処理を行え、処理速度
を高めることができる。

【００６８】また、演算結果の状態すなわちオーバフロ
ーしたか否か及び正か否かの情報を記憶する情報記憶回
路を設けたものによれば、オーバフローを発生する可能
性のある演算命令の実行後に、演算結果情報により正の
上限値、負の上限値又は演算結果のいずれか１つを自動
的にレジスタ等の記憶エリアに転送するようにできるた
め、命令セットのコード量の増加を防止する効果があ
る。

【図面の簡単な説明】

【図１】本発明の飽和処理機能を備えたマイクロコンピ
ュータの第１実施例の構成図である。

【図２】第１実施例のマルチプレクサの一例の構成図で
ある。

【図３】第１実施例のマルチプレクサの他の例の構成図
である。

【図４】第１実施例の演算器から出力されるオーバーフ
ロー情報の説明図であり、（Ａ）は演算器の入力と出力
のビットフォーマット、（Ｂ）は演算器のオーバーフロ
ー情報出力部を示す図である。

【図５】ＡＤＤ命令等の命令のパイプライン処理動作を
説明するタイムチャートである。

【図６】符号付きデータの飽和処理付き加算（ＡＤＤＳ
Ｓ）命令の処理フロー図である。

【図７】符号付きデータの飽和処理付き減算（ＳＵＢＳ
Ｓ）命令の処理フロー図である。

【図８】ＡＤＤＳＳ命令とＳＵＢＳＳ命令のパイプライ
ン処理動作を説明するタイムチャートである。

【図９】第１実施例の演算器から出力されるキャリー情
報の説明図であり、（Ａ）は演算器の入力と出力のビッ
トフォーマット、（Ｂ）は演算器のキャリー情報出力部
を示す図である。

【図１０】符号無しデータの飽和処理付き加算（ＡＤＤ
ＳＵ）命令の処理フロー図である。

【図１１】符号無しデータの飽和処理付き減算（ＳＵＢ
ＳＵ）命令の処理フロー図である。

【図１２】ＡＤＤＳＵ命令とＳＵＢＳＵ命令のパイプラ
イン処理動作を説明するタイムチャートである。

【図１３】飽和処理付き命令のアドレス空間の割付けを
説明する図である。

【図１４】本発明の飽和処理機能を備えたマイクロコン
ピュータの第２実施例の構成図である。

【図１５】ＡＤＤ命令と飽和処理付き転送（ＭＯＶＳ
Ｓ）命令により符号付きデータの加算における飽和処理
を行う処理フローである。

【図１６】ＳＵＢ命令と飽和処理付き転送（ＭＯＶＳ
Ｓ）命令により符号付きデータの減算における飽和処理
を行う処理フローである。

【図１７】ＡＤＤ命令とＭＯＶＳＳ命令のパイプライン
処理動作を説明するタイムチャートである。

【図１８】ＡＤＤ命令と飽和処理付き転送（ＭＯＶＳ
Ｕ）命令により符号無しデータの加算における飽和処理
を行う処理フローである。

【図１９】ＳＵＢ命令と飽和処理付き転送（ＭＯＶＳ
Ｕ）命令により符号無しデータの減算における飽和処理
を行う処理フローである。

【図２０】飽和処理付き転送（ＭＯＶＳＵ／ＭＯＶＳ
Ｕ）命令のアドレス空間の割付けを説明する図である。

【図２１】本発明の飽和処理機能を備えたマイクロコン
ピュータの第３実施例の構成図である。

【図２２】ＡＤＤ命令と飽和処理付き転送（ＳＥＴＬ
Ｓ）命令により符号付きデータの加算における飽和処理
を行う処理フローである。

【図２３】ＳＵＢ命令と飽和処理付き転送（ＳＥＴＬ
Ｓ）命令により符号付きデータの減算における飽和処理
を行う処理フローである。

【図２４】ＡＤＤ命令とＳＥＴＬＳ命令のパイプライン
処理動作を説明するタイムチャートである。

【図２５】ＡＤＤ命令と飽和処理付き転送（ＳＥＴＬ
Ｕ）命令により符号無しデータの加算における飽和処理
を行う処理フローである。

【図２６】ＳＵＢ命令と飽和処理付き転送（ＳＥＴＬ
Ｕ）命令により符号無しデータの減算における飽和処理
を行う処理フローである。

【図２７】飽和処理付き転送（ＳＥＴＬＳ／ＳＥＴＬ
Ｕ）命令のアドレス空間の割付けを説明する図である。

【図２８】本発明の飽和処理機能を備えたマイクロコン
ピュータの第４実施例の構成図である。

【図２９】加算結果を任意の上・下限値に制限する飽和
処理付き加算（ＡＤＤＬ）命令の処理フローである。

【図３０】減算結果を任意の上・下限値に制限する飽和
処理付き減算（ＳＵＢＬ）命令の処理フローである。

【図３１】ＡＤＤＬ／ＳＵＢＬ命令のパイプライン処理
動作を説明する図である。

【図３２】本発明の飽和処理機能を備えたマイクロコン
ピュータの第５実施例の構成図である。

【図３３】ＡＤＤ命令と任意上限値転送（ＬＭＴ）命令
により加算結果を任意の上・下限値に制限する処理フロ
ーである。

【図３４】ＳＵＢ命令と任意上限値転送（ＬＭＴ）命令
により減算結果を任意の上・下限値に制限する処理フロ
ーである。

【図３５】ＡＤＤ命令とＬＭＴ命令のパイプライン処理
動作を説明する図である。

【図３６】本発明の飽和処理機能を備えたマイクロプロ
セッサを適用してなるサーボアンプ装置の一実施例の構
成図である。

【図３７】サーボアンプ装置に従来技術の飽和処理を適
用した場合の飽和処理フローである。

【図３８】サーボアンプ装置に本発明の第２実施例のマ
イクロコンピュータを適用した場合の飽和処理フローで
ある。

【図３９】図２１に示した実施例の定数発生器３０５と
情報記憶回路３００の具体的な実施例の構成図を示す。

【図４０】図２８に示した実施例のマルチプレクサの具
体的な実施例の構成図を示す。

【図４１】図３２に示した実施例のマルチプレクサの具
体的な実施例の構成図を示す。

【符号の説明】

１００…レジスタファイル １０１…バスａ １０２…バスｂ １０３…バスｃ １０４…演算器 １０５…定数発生器 １０６…マルチプレクサ １０７…演算結果情報 １０８…制御回路 １０９…リードライト回路 １１０…ＯＶフラグ １１１…ＣＰＵ １１２…外部バス １１３…Ｉ／Ｏ １１４…不揮発性ＲＡＭ １１５…マイクロコンピュータ ２００…情報記憶回路 ２０１…指示信号 ２０２…演算結果情報 ２０３…ＣＰＵ ３００…情報記憶回路 ３０１…選択信号 ３０２…制御信号 ３０３…制御信号 ３０４…演算結果情報 ３０５…定数発生器 ３０６…ＣＰＵ ４００…ＭＡＸレジスタ ４０１…ＭＩＮレジスタ ４０３…ＣＰＵ ５００…演算器 ５０１…ＣＰＵ ６００…指令装置 ６０１…マイクロコンピュータ ６０２…アンプ ６０３…モータ ６０４…速度検出回路 ６０５…速度指令Ｘ ６０６…電圧指令Ｙ ６０７…速度情報Ｚ

Claims (8)

【特許請求の範囲】
1. 【請求項１】制御信号に従って２つの入力値を加減算し
   て演算結果とその演算結果が予め定めた値を越えたか否
   かの信号を含む演算結果情報を生成する演算器と、少な
   くとも１つの設定値が格納された定数記憶手段と、前記
   演算結果情報に基づいて前記演算結果と前記定数記憶手
   段の設定値の１つを最終演算結果として選択する選択回
   路とを含んでなる演算処理装置。
2. 【請求項２】 請求項１において、 前記演算結果情報は前記加減算にてオーバーフローが発
   生したか否かを表すオーバーフロー情報と前記入力値と
   前記演算結果との正負を表す正負情報とを含み、前記定
   数記憶手段に格納された設定値は正の上限値と負の上限
   値を含み、前記選択回路は前記演算結果と前記正の上限
   値と前記負の上限値とをそれぞれ入力とするマルチプレ
   クサを含み、該マルチプレクサは前記演算結果情報に基
   づき、オーバーフローが発生しなかったときは前記演算
   結果を選択し、オーバーフローが発生したときは前記正
   負情報の内容に従って前記正の上限値と前記負の上限値
   の一方を選択して出力することを特徴とする演算処理装
   置。
3. 【請求項３】 請求項１において、 前記演算結果情報はキャリー又はボローが発生したか否
   かを表すキャリー情報を含み、前記定数記憶手段に格納
   された設定値は正の上限値と負の上限値を含み、前記選
   択回路は前記演算結果と正の上限値と負の上限値とがそ
   れぞれ入力されるマルチプレクサを含み、該マルチプレ
   クサは前記キャリー情報に基づきキャリー又はボローが
   発生しなかったときは前記演算結果を選択し、キャリー
   又はボローが発生したときはキャリー又はボローに従っ
   て前記正の上限値と前記負の上限値の一方を選択して出
   力することを特徴とする演算処理装置。
4. 【請求項４】 請求項１において、 前記演算結果情報は前記加減算にてオーバーフローが発
   生したか否かを表すオーバーフロー情報と前記演算結果
   の正負を表す正負情報とを含み、該演算結果情報を格納
   する情報記憶回路を有し、前記定数記憶手段に格納され
   た設定値は正の上限値であり、前記演算器は前記制御信
   号に応答して前記正の上限値の１の補数を演算して出力
   するものとされ、前記選択回路は前記演算結果と前記正
   の上限値と前記正の上限値の１の補数とをそれぞれ入力
   とするマルチプレクサを含み、該マルチプレクサは前記
   演算結果情報に基づき、オーバーフローが発生しなかっ
   たときは前記演算結果を選択し、オーバーフローが発生
   したときは前記正負情報の内容に従って前記正の上限値
   と前記正の上限値の１の補数の一方を選択して出力する
   ことを特徴とする演算処理装置。
5. 【請求項５】 請求項１において、 前記演算結果情報は前記加減算にてキャリー・ボローが
   発生したか否かを表すキャリー情報と加算と減算の種別
   を表す演算種類情報とを含み、該演算結果情報を格納す
   る情報記憶回路を有し、前記定数記憶手段に格納された
   設定値は正の上限値であり、前記演算器は前記制御信号
   に応答して前記正の上限値の１の補数を演算して出力す
   るものとされ、前記選択回路は前記演算結果と前記正の
   上限値と前記正の上限値の１の補数とをそれぞれ入力と
   するマルチプレクサを含み、該マルチプレクサは前記演
   算結果情報に基づき、キャリー又はボローが発生しなか
   ったときは前記演算結果を選択し、キャリー又はボロー
   が発生したときは前記演算種類情報に従って前記正の上
   限値と前記正の上限値の１の補数の一方を選択して出力
   することを特徴とする演算処理装置。
6. 【請求項６】 請求項１において、 前記演算結果情報は前記加減算にてオーバーフローが発
   生したか否かを表すオーバーフロー情報と前記演算結果
   の正負を表す正負情報とを含み、該演算結果情報を格納
   する情報記憶回路を有し、前記定数記憶手段に格納され
   た設定値は正の上限値と負の上限値であり、前記選択回
   路は前記情報記憶回路の前記演算結果情報に基づき、オ
   ーバーフローが発生しなかったときは前記演算結果を選
   択し、オーバーフローが発生したときは前記正負情報の
   内容に従って前記正の上限値と前記負の上限値の一方を
   選択して前記最終演算結果とすることを特徴とする演算
   処理装置。
7. 【請求項７】 請求項１において、 前記定数記憶手段は前記演算器の２つの入力にそれぞれ
   接続された任意の正の上限値を格納する読み書き可能な
   ＭＡＸレジスタと任意の負の上限値を格納する読み書き
   可能なＭＩＮレジスタとを含んでなり、前記演算器は前
   記予め定められた値として前記ＭＡＸレジスタと前記Ｍ
   ＩＮレジスタに格納された前記正の上限値と前記負の上
   限値を用い、該正の上限値又は該負の上限値と前記演算
   結果との大小関係を前記演算結果情報とするものであ
   り、前記選択回路は前記演算器の出力と前記ＭＡＸレジ
   スタと前記ＭＩＮレジスタとに接続されたマルチプレク
   サを含み、該マルチプレクサは前記演算結果情報に基づ
   き前記演算結果と前記正の上限値と前記負の上限値の１
   つを選択することを特徴とする演算処理装置。
8. 【請求項８】 請求項１において、 前記定数記憶手段は前記演算器の２つの入力にそれぞれ
   接続された任意の正の上限値を格納する読み書き可能な
   ＭＡＸレジスタと任意の負の上限値を格納する読み書き
   可能なＭＩＮレジスタとを含み、前記演算器は第１と第
   ２の演算器を有し、該第１の演算器は前記加減算を実行
   した後、制御信号に応答して前記予め定められた値とし
   て前記正の上限値を用いて前記演算結果が該正の上限値
   を越えたか否かを判定し、前記第２の演算器は前記制御
   信号に応答して前記予め定められた値として前記負の上
   限値を用い、前記演算結果が該負の上限値を越えたか否
   か判定し、該判定結果を前記演算結果情報とするもので
   あり、前記選択回路は前記第１の演算器の出力と前記Ｍ
   ＡＸレジスタと前記ＭＩＮレジスタとに接続されたマル
   チプレクサを含んでなり、前記マルチプレクサは前記演
   算結果情報に基づき前記演算結果が前記正の上限値及び
   前記負の上限値を越えていなければ該演算結果を選択
   し、前記演算結果が前記正の上限値を越えていれば該正
   の上限値を選択し、前記演算結果が前記負の上限値を越
   えていれば該負の上限値を選択することを特徴とする演
   算処理装置。