KR970016944A - 포화연산을 적절하게 행하는 프로세서 및 그 제어방법 - Google Patents

포화연산을 적절하게 행하는 프로세서 및 그 제어방법 Download PDF

Info

Publication number
KR970016944A
KR970016944A KR1019960042468A KR19960042468A KR970016944A KR 970016944 A KR970016944 A KR 970016944A KR 1019960042468 A KR1019960042468 A KR 1019960042468A KR 19960042468 A KR19960042468 A KR 19960042468A KR 970016944 A KR970016944 A KR 970016944A
Authority
KR
South Korea
Prior art keywords
integer
value
calculation
bit
range
Prior art date
Application number
KR1019960042468A
Other languages
English (en)
Inventor
노부오 히가키
마사토 스즈키
사토시 오구라
신야 미야지
Original Assignee
모리시다 요이치
마쯔시다 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴키 산교 가부시키가이샤 filed Critical 모리시다 요이치
Publication of KR970016944A publication Critical patent/KR970016944A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/3808—Details concerning the type of numbers or the way they are handled
    • G06F2207/3812—Devices capable of handling different types of numbers
    • G06F2207/382—Reconfigurable for different fixed word lengths
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49905—Exception handling
    • G06F7/4991—Overflow or underflow
    • G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 발명의 산술연산회로(2) 및 포화연산 보정회로(3)는 레지스터-데이터 버스 사이에 병렬로 접속되고, 각각이 각자의 연산명령에 의하여 기동된다. 포화연산 보정회로(3)의 기동시에는 레지스터 파일(1)의 출력이 미리 정해진 상한값, 하한값을 초과하고 있는지가 판정되고, 그 판정결과에 따라서 연산결과, 상기 상한값, 상기 하한값 중 어느 하나가 선택적으로 출력된다.

Description

포화연산을 적절하게 행하는 프로세서 및 그 제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 제1실시예에 따른 포화연산기능을 갖는 프로세서의 구성도.
제7도는 본 발명의 제1실시예에 따른 프로세서의 연산실행부(14)의 내부 구성도.

Claims (15)

  1. 명령에 포함되는 조작해야할 값의 판독장소의 지시와, 그 조작내용의 지시와, 조작된 결과의 저장장소의 지시를 해독하는 해독수단과; 해독된 판독장소의 지시에 따라 그 판독장소로부터 조작해야할 값을 전송하는 제1데이타 전송수단과; 해독된 조작내용의 지시에 따라 조작해야할 값에 대하여 지시된 내용의 조작을 행하는 조작수단과; 해독된 저장장소의 지시에 따라서 그 저장장소로 조작된 결과를 전송하는 제2데이터 전송수단과를 포함하는데, 상기 해독수단에 의하여 해독되는 명령은 제1조작내용의 지시를 포함하는 제1명령과, 제2조작내용의 지시를 포함하는 제2명령을 포함하고, 상기 조작수단은, 상기 해독수단이 제1조작내용의 지시를 해독하면 제1데이터 전송수단에 의하여 전송되는 조작해야할 값에 대하여 연산을 행하여 그 연산결과를 출력하는 연산수단과, 상기 해독수단이 제2조작내용의 지시를 해독하면 제1데이터 전송수단에 의하여 전송되는 조작해야할 값이 소정 범위를 초과하고 있는지의 여부를 판정하여, 만약 초과하면 소정의 값을 출력하고, 만약 초과하지 않으면 제1데이터 전송수단으로 전송되는 값을 그대로 출력하는 포화연산수단을 포함하고, 상기 제2데이터 전송수단은 연산수단이 출력한 연산결과 및 포화연산수단이 출력한 값의 어느 한 쪽을 그 저장장소로 전송하는 것을 특징으로 하는 프로세서.
  2. 제1항에 있어서, 상기 연산수단은 부호부 정수연산을 행하고, 상기 제2명령은 소정 범위의 지시를 포함하며, 상기 해독수단은 제2명령이 지시하는 소정 범위를 식별하는 식별부를 포함하고, 상기 포화연산수단은 식별된 소정 범위의 부호부 정수의 상한값을 발생하는 정수발생부와, 연산수단에 의한 연산결과와 상기 발생된 상한값의 대소 비교를 행하는 비교회로와, 상기 대소 비교의 결과 연산수단에 의한 연산결과가 상기 발생된 상한값을 상회하면 상한값을 제2전송수단으로 출력하는 출력부를 포함하는 것을 특징으로 하는 프로세서.
  3. 제2항에 있어서, 상기 연산수단은 32비트의 부호부 정수연산을 행하고, 상기 식별부는 해독된 제2명령이 지시하는 소정 범위가 24비트 부호부 정수로 표현할 수 있는 범위인지 16비트 부호부 정수로 표현할 수 있는 범위인지를 식별하고, 상기 정수발생부는 상기 식별된 소정 범위가 24비트 부호부 정수로 표현할 수 있는 범위이면 24비트 부호부 정수의 상한값을 발생하고, 상기 소정 범위가 16비트 부호부 정수로 표현할 수 있는 범위이면 16비트 부호부 정수의 상한값을 발생하는 것을 특징으로 하는 프로세서.
  4. 제1항에 있어서, 상기 연산수단은 부호부 정수연산을 행하고, 상기 해독수단은 제2명령이 지시하는 소정 범위를 식별하는 식별부를 포함하고, 상기 포화연산수단은 상기 식별된 소정 범위의 부호부 정수의 하한값을 발생하는 정수발생부와, 상기 연산수단에 의한 연산결과와 상기 발생된 하한값의 대소를 비교하는 비교회로와, 상기 대소 비교의 결과 연산수단에 의한 연산결과가 상기 발생된 하한값을 하회하고 있는 경우 소정 값으로서 상기 하한값을 제2전송수단으로 출력하는 출력부를 포함하는 것을 특징으로 하는 프로세서.
  5. 제2항에 있어서, 상기 연산수단은 32비트의 부호부 정수연산을 행하고, 상기 식별부는 상기 해독된 제2명령이 지시하는 소정 범위가 24비트 부호부 정수로 표현할 수 있는 범위인지 16비트 부호부 정수로 표현할 수 있는 범위인지를 식별하고, 상기 정수발생부는 상기 식별된 소정 범위가 24비트 부호부 정수로 표현할 수 있는 범위이면 24비트 부호부 정수의 하한값을 발생하고, 상기 소정 범위가 16비트 부호부 정수로 표현할 수 있는 범위이면 16비트 부호부 정수의 하한값을 발생하는 것을 특징으로 하는 프로세서.
  6. 제1항에 있어서, 상기 연산수단은 부호부 정수연산을 행하고, 상기 해독수단은 제2명령이 지시하는 소정 범위를 식별하는 식별부를 포함하고, 상기 포화연산수단은 상기 식별된 소정 범위의 부호부 정수의 상한값 및 하한값을 발생하는 정수발생부와, 상기 연산수단에 의한 연산결과와 상기 발생된 상한값 및 하한값의 대소 비교를 행하는 비교회로와, 상기 대소 비교의 결과 상기 연산수단에 의한 연산결과가 상기 발생된 상한값 및 하한값의 어느 한쪽을 초과하면, 그 한쪽의 값을 제2전송수단으로 출력하는 출력부를 포함하는 것을 특징으로 하는 프로세서.
  7. 제2항에 있어서, 상기 연산수단은 32비트의 부호부 정수연산을 행하고, 상기 식별부는 해독된 제2명령이 지시하는 소정 범위가 24비트 부호부 정수로 표현할 수 있는 범위인지 16비트 부호부 정수로 표현할 수 있는 범위인지를 식별하고, 상기 정수발생부는 식별된 소정 범위가 24비트 부호부 정수로 표현할 수 있는 범위라면 24비트 부호부 정수의 상한값 및 하한값을 발생하고, 소정 범위가 16비트 부호부 정수로 표현할 수 있는 범위라면 16비트 부호부 정수의 상한값 및 하한값을 발생하는 것을 특징으로 하는 프로세서.
  8. 제1항에 있어서, 상기 연산수단은 복수 레지스터의 보존값에 대하여 부호 없는 정수연산을 행하고, 상기 해독수단은 상기 제2명령이 지시하는 소정 범위를 식별하는 식별부를 포함하고; 상기 포화연산수단은 상기 식별된 소정 범위의 상한값을 발생하는 정수발생부와, 상기 연산수단에 의한 연산결과와 상기 발생된 상한값의 대소 비교를 행하는 비교회로와, 상기 대소 비교의 결과 연산수단에 의한 연산결과가 상기 발생된 상한값을 초과하면 상한값을 제2전송수단으로 출력하는 출력부를 포함하는 것을 특징으로 하는 프로세서.
  9. 제8항에 있어서, 상기 연산수단은 복수 레지스터의 보존값에 대하여 32비트의 부호 없는 정수연산을 행하고, 상기 식별부는 상기 해독된 제2명령이 지시하는 소정 범위가 24비트 부호부 정수로 표현할 수 있는 범위인지 16비트 부호부 정수로 표현할 수 있는 범위인지를 식별하고, 상기 정수발생부는 상기 식별된 소정 범위가 24비트 부호부 정수로 표현할 수 있는 범위라면 24비트 부호 없는 정수의 상한값을 발생하고, 소정 범위가 16비트 부호부 정수로 표현할 수 있는 범위라면 16비트 부호 없는 정수의 상한값을 발생하는 것을 특징으로 하는 프로세서.
  10. 제1항에 있어서, 상기 연산수단은 부호부 정수연산을 행하고, 프로세서는 상기 연산수단의 연산결과가 자리수를 초과하고 있는 경우에는 온으로 설정되고, 자리수를 초과 하고 있지 않는 경우에는 오프로 설정되는 자리초과 플래그를 추가로 포함하며, 상기 포화연산수단은 자리초과 플래그의 온·오프 상태를 감시함으로써 제1데이터 전송수단에 의하여 전송되는 조작해야할 값이 소정 범위를 초과하고 있는지의 여부를 판정하는 감시부를 포함하는 것을 특징으로 하는 프로세서.
  11. 제10항에 있어서 프로세서는 상기 연산수단의 연산결과가 마이너스 부호를 나타내면 온으로 전환되고, 플러스 부호를 나타내면 오프로 전환되는 네가티브 플래그를 추가로 포함하고, 상기 포화연산수단에 있어서의 감시부는 네가티브 플래그의 온·오프 상태를 감시함으로써 제1데이터 전송수단에 의하여 전송되는 조작해야 할 값이 소정 범위의 상한값을 상회하고 있는지 혹은 하한값을 하회하고 있는지를 판정하는 판정부를 포함하는 것을 특징으로 하는 프로세서.
  12. 제1항에 있어서, 상기 연산수단은 부호부 정수연산을 행하고, 프로세서는 상기 연산수단의 연산결과가 소정 비트에 대하여 자리올림하고 있는 경우는 온으로 설정되고 자리올림 하고 있지 않는 경우는 오프로 설정되는 자리올림 플래그를 추가로 포함하며, 상기 포화연산수단은 자리올림 플래그가 온인지 오프인지를 감시함으로써 제1데이터 전송수단에 의하여 전송되는 조작해야할 값이 소정 범위를 초과하고 있는지의 여부를 판정하는 감시부를 포함하는 것을 특징으로 하는 프로세서.
  13. 제12항에 있어서, 프로세서는 연산수단의 연산결과가 마이너스 부호를 나타내면 온으로 전환되고 플러스부호를 나타내면 오프로 전환되는 네가티브 플래그를 추가로 포함하며, 상기 포화연산수단에 있어서의 감시부는 네가티브 플래그가 온인지 오프인지를 감시함으로써 제1데이터 전송수단에 의하여 전송되는 조작해야할 값이 소정 범위의 상한값을 상회하고 있는지 하한값을 하회하고 있는지를 판정하는 판정부를 포함하는 것을 특징으로 하는 프로세서.
  14. 제1항에 있어서, 상기 연산수단은 복수 레지스터의 보존값에 대하여 부호 없는 정수연산을 행하고, 프로세서는 소정 비트에서 자리올림이 발생하고 있는 경우는 온으로 설정되고 자리올림이 발생하고 있지 않는 경우는 오프로 설정되는 자리올림 플래그를 수가로 포함하며, 상기 포화연산수단은 자리올림 플래그가 온인지 오프인지를 감시함으로써 제1데이터 전송수단에 의하여 전송되는 조작해야할 값이 소정 범위를 초과하고 있는지의 여부를 판정하는 감시부를 포함하는 것을 특징으로 하는 프로세서.
  15. 연산해야할 값을 연산하고 연산결과를 출력하는 연산수단과, 상기 연산수단의 연산결과가 소정 범위를 초과하고 있는지의 여부를 판정하여 초과하고 있으면 소정값을 출력하고 초과하고 있지 않으면 연산결과를 그대로 출력하는 포화연산수단과, 상기 연산수단에 의하여 출력된 연산결과 혹은 상기 포화연산수단에 의하여 출력된 값을 저장하는 저장수단을 포함하는 프로세서를 제어하는 제어방법에 있어서, 연산내용을 상기 연산수단에 지시하고, 연산결과의 저장장소를 상기 저장수단에 지시하는 단계와; 상기 연산수단의 연산결과의 저장장소 및 소정 범위를 상기 포화연산수단에 지시하고, 상기 포화연산수단이 출력한 값의 저장장소를 상기 저장수단에 지시하는 단계를 포함하는 것을 특징으로 하는 프로세서 제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960042468A 1995-09-29 1996-09-25 포화연산을 적절하게 행하는 프로세서 및 그 제어방법 KR970016944A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7252737A JPH0997178A (ja) 1995-09-29 1995-09-29 飽和演算処理装置および方法
JP95-252,737 1995-09-29

Publications (1)

Publication Number Publication Date
KR970016944A true KR970016944A (ko) 1997-04-28

Family

ID=17241572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960042468A KR970016944A (ko) 1995-09-29 1996-09-25 포화연산을 적절하게 행하는 프로세서 및 그 제어방법

Country Status (7)

Country Link
US (1) US5847978A (ko)
EP (1) EP0766169B1 (ko)
JP (1) JPH0997178A (ko)
KR (1) KR970016944A (ko)
CN (2) CN1515999A (ko)
DE (1) DE69613071T2 (ko)
TW (1) TW317625B (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
CN1210647C (zh) 1996-11-29 2005-07-13 松下电器产业株式会社 适于作由正值处理及饱和运算处理组成的修整处理的处理器
US6078940A (en) * 1997-01-24 2000-06-20 Texas Instruments Incorporated Microprocessor with an instruction for multiply and left shift with saturate
US6301597B1 (en) * 1997-11-18 2001-10-09 Intrinsity, Inc. Method and apparatus for saturation in an N-NARY adder/subtractor
US6301600B1 (en) * 1997-11-18 2001-10-09 Intrinsity, Inc. Method and apparatus for dynamic partitionable saturating adder/subtractor
US6115731A (en) * 1998-04-07 2000-09-05 Lucent Technologies Inc. Scalable overflow clamp and method for a digital gain scaler/summer
US6535900B1 (en) * 1998-09-07 2003-03-18 Dsp Group Ltd. Accumulation saturation by means of feedback
US6529930B1 (en) * 1998-11-16 2003-03-04 Hitachi America, Ltd. Methods and apparatus for performing a signed saturation operation
GB2343970A (en) * 1998-11-20 2000-05-24 Advanced Risc Mach Ltd Arithmetic operations in a data processing system
US6519620B1 (en) * 1999-04-22 2003-02-11 International Business Machines Corporation Saturation select apparatus and method therefor
US6499046B1 (en) 1999-05-20 2002-12-24 International Business Machines Corporation Saturation detection apparatus and method therefor
DE10041511C1 (de) 2000-08-24 2001-08-09 Infineon Technologies Ag Additionsschaltung für digitale Daten
US7206800B1 (en) * 2000-08-30 2007-04-17 Micron Technology, Inc. Overflow detection and clamping with parallel operand processing for fixed-point multipliers
US7039906B1 (en) 2000-09-29 2006-05-02 International Business Machines Corporation Compiler for enabling multiple signed independent data elements per register
US6834337B1 (en) 2000-09-29 2004-12-21 International Business Machines Corporation System and method for enabling multiple signed independent data elements per register
JP3779602B2 (ja) 2001-11-28 2006-05-31 松下電器産業株式会社 Ｓｉｍｄ演算方法およびｓｉｍｄ演算装置
FR2835938A1 (fr) * 2002-02-08 2003-08-15 St Microelectronics Sa Operateur saturant a haute efficacite
EP1387259B1 (en) * 2002-07-31 2017-09-20 Texas Instruments Incorporated Inter-processor control
US6986023B2 (en) * 2002-08-09 2006-01-10 Intel Corporation Conditional execution of coprocessor instruction based on main processor arithmetic flags
US7461118B2 (en) * 2003-04-09 2008-12-02 Infineon Technologies Ag Arithmetic logic unit with merged circuitry for comparison, minimum/maximum selection and saturation for signed and unsigned numbers
US7467176B2 (en) 2004-02-20 2008-12-16 Altera Corporation Saturation and rounding in multiply-accumulate blocks
US20050210089A1 (en) * 2004-03-19 2005-09-22 Arm Limited Saturating shift mechanisms within data processing systems
US7689640B2 (en) * 2005-06-06 2010-03-30 Atmel Corporation Method and apparatus for formatting numbers in microprocessors
US8620980B1 (en) 2005-09-27 2013-12-31 Altera Corporation Programmable device with specialized multiplier blocks
US8266199B2 (en) 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8041759B1 (en) 2006-02-09 2011-10-18 Altera Corporation Specialized processing block for programmable logic device
US8266198B2 (en) 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8301681B1 (en) 2006-02-09 2012-10-30 Altera Corporation Specialized processing block for programmable logic device
US8386550B1 (en) 2006-09-20 2013-02-26 Altera Corporation Method for configuring a finite impulse response filter in a programmable logic device
US7930336B2 (en) 2006-12-05 2011-04-19 Altera Corporation Large multiplier for programmable logic device
US8386553B1 (en) 2006-12-05 2013-02-26 Altera Corporation Large multiplier for programmable logic device
US8650231B1 (en) 2007-01-22 2014-02-11 Altera Corporation Configuring floating point operations in a programmable device
US8645450B1 (en) 2007-03-02 2014-02-04 Altera Corporation Multiplier-accumulator circuitry and methods
US8959137B1 (en) 2008-02-20 2015-02-17 Altera Corporation Implementing large multipliers in a programmable integrated circuit device
US8307023B1 (en) 2008-10-10 2012-11-06 Altera Corporation DSP block for implementing large multiplier on a programmable integrated circuit device
JP5556025B2 (ja) * 2009-02-27 2014-07-23 日本電気株式会社 ストレージシステム
US8468192B1 (en) 2009-03-03 2013-06-18 Altera Corporation Implementing multipliers in a programmable integrated circuit device
US8645449B1 (en) 2009-03-03 2014-02-04 Altera Corporation Combined floating point adder and subtractor
US8706790B1 (en) 2009-03-03 2014-04-22 Altera Corporation Implementing mixed-precision floating-point operations in a programmable integrated circuit device
US8650236B1 (en) 2009-08-04 2014-02-11 Altera Corporation High-rate interpolation or decimation filter in integrated circuit device
US8412756B1 (en) 2009-09-11 2013-04-02 Altera Corporation Multi-operand floating point operations in a programmable integrated circuit device
US8396914B1 (en) 2009-09-11 2013-03-12 Altera Corporation Matrix decomposition in an integrated circuit device
US8539016B1 (en) 2010-02-09 2013-09-17 Altera Corporation QR decomposition in an integrated circuit device
US8601044B2 (en) 2010-03-02 2013-12-03 Altera Corporation Discrete Fourier Transform in an integrated circuit device
US8484265B1 (en) 2010-03-04 2013-07-09 Altera Corporation Angular range reduction in an integrated circuit device
US8510354B1 (en) 2010-03-12 2013-08-13 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8539014B2 (en) 2010-03-25 2013-09-17 Altera Corporation Solving linear matrices in an integrated circuit device
US8589463B2 (en) 2010-06-25 2013-11-19 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8862650B2 (en) 2010-06-25 2014-10-14 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8577951B1 (en) 2010-08-19 2013-11-05 Altera Corporation Matrix operations in an integrated circuit device
US8645451B2 (en) 2011-03-10 2014-02-04 Altera Corporation Double-clocked specialized processing block in an integrated circuit device
US9600278B1 (en) 2011-05-09 2017-03-21 Altera Corporation Programmable device using fixed and configurable logic to implement recursive trees
US8812576B1 (en) 2011-09-12 2014-08-19 Altera Corporation QR decomposition in an integrated circuit device
US8949298B1 (en) 2011-09-16 2015-02-03 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US9053045B1 (en) 2011-09-16 2015-06-09 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US8762443B1 (en) 2011-11-15 2014-06-24 Altera Corporation Matrix operations in an integrated circuit device
US8543634B1 (en) 2012-03-30 2013-09-24 Altera Corporation Specialized processing block for programmable integrated circuit device
US9098332B1 (en) 2012-06-01 2015-08-04 Altera Corporation Specialized processing block with fixed- and floating-point structures
US8996600B1 (en) 2012-08-03 2015-03-31 Altera Corporation Specialized processing block for implementing floating-point multiplier with subnormal operation support
US9207909B1 (en) 2012-11-26 2015-12-08 Altera Corporation Polynomial calculations optimized for programmable integrated circuit device structures
US9189200B1 (en) 2013-03-14 2015-11-17 Altera Corporation Multiple-precision processing block in a programmable integrated circuit device
US9348795B1 (en) 2013-07-03 2016-05-24 Altera Corporation Programmable device using fixed and configurable logic to implement floating-point rounding
US9747074B2 (en) 2014-02-25 2017-08-29 Kabushiki Kaisha Toshiba Division circuit and microprocessor
US9684488B2 (en) 2015-03-26 2017-06-20 Altera Corporation Combined adder and pre-adder for high-radix multiplier circuit
CN106406813B (zh) * 2016-08-31 2019-01-29 宁波菲仕电机技术有限公司 一种通用伺服控制算术逻辑单元
US10942706B2 (en) 2017-05-05 2021-03-09 Intel Corporation Implementation of floating-point trigonometric functions in an integrated circuit device
CN112181354B (zh) * 2020-10-12 2021-08-10 上海芯旺微电子技术有限公司 一种移位饱和同步处理的方法及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442734A (en) * 1987-08-10 1989-02-15 Fujitsu Ten Ltd Arithmetic circuit
EP0381191A2 (en) * 1989-01-31 1990-08-08 Nec Corporation Floating-point processor provided with high-speed detector of overflow and underflow exceptional conditions
JPH06175821A (ja) * 1992-12-10 1994-06-24 Fujitsu Ltd 演算装置
JPH06337792A (ja) * 1993-05-27 1994-12-06 Matsushita Electric Ind Co Ltd プログラム変換装置およびプロセッサ
JPH0749767A (ja) * 1993-08-05 1995-02-21 Hitachi Ltd 飽和処理機能を備えた演算処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856032A (ja) * 1981-09-29 1983-04-02 Toshiba Corp パイプライン演算装置
JPH04309123A (ja) * 1991-04-08 1992-10-30 Nec Corp 冗長２進演算回路
JP3487903B2 (ja) * 1993-11-12 2004-01-19 松下電器産業株式会社 演算装置及び演算方法
US5448509A (en) * 1993-12-08 1995-09-05 Hewlett-Packard Company Efficient hardware handling of positive and negative overflow resulting from arithmetic operations
JP2591463B2 (ja) * 1993-12-27 1997-03-19 日本電気株式会社 リミッタ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442734A (en) * 1987-08-10 1989-02-15 Fujitsu Ten Ltd Arithmetic circuit
EP0381191A2 (en) * 1989-01-31 1990-08-08 Nec Corporation Floating-point processor provided with high-speed detector of overflow and underflow exceptional conditions
JPH06175821A (ja) * 1992-12-10 1994-06-24 Fujitsu Ltd 演算装置
JPH06337792A (ja) * 1993-05-27 1994-12-06 Matsushita Electric Ind Co Ltd プログラム変換装置およびプロセッサ
JPH0749767A (ja) * 1993-08-05 1995-02-21 Hitachi Ltd 飽和処理機能を備えた演算処理装置

Also Published As

Publication number Publication date
US5847978A (en) 1998-12-08
EP0766169B1 (en) 2001-05-30
CN1114152C (zh) 2003-07-09
JPH0997178A (ja) 1997-04-08
CN1159031A (zh) 1997-09-10
CN1515999A (zh) 2004-07-28
DE69613071T2 (de) 2001-09-20
DE69613071D1 (de) 2001-07-05
EP0766169A1 (en) 1997-04-02
TW317625B (ko) 1997-10-11

Similar Documents

Publication Publication Date Title
KR970016944A (ko) 포화연산을 적절하게 행하는 프로세서 및 그 제어방법
US4905277A (en) Method for enciphering and deciphering instructions in a microcomputer, and a microcomputer used for effecting same
KR100445542B1 (ko) 프로세서의커스텀오퍼레이션들을위한방법및장치
KR910010301A (ko) 명령 지정방법 및 실행장치
KR100745430B1 (ko) 인사이퍼링 또는 디사이퍼링 방법, 장치 및 컴퓨터 판독 가능 기록 매체
ATE185204T1 (de) Signalverarbeitungseinrichtung
US10929145B2 (en) Mask generation using reduction operators and scatter use thereof
US20190205238A1 (en) Apparatus and method for pausing processor trace for efficient analysis
TW364097B (en) SIMD correction circuit for arithmetic/shift operations
KR900006853A (ko) 마이크로 프로세서
JPH0546383A (ja) データ処理装置
JPH1049369A (ja) データ処理装置
US5140684A (en) Access privilege-checking apparatus and method
JP2004280801A (ja) プロセッサおよびこのプロセッサ用のプログラムを生成するコンパイラ装置
JP3556252B2 (ja) オフセット合計を計算するデータ処理システムとその方法
KR960011683A (ko) 연산 코드의 일부로 사용되는 부분을 포함한 오퍼랜드 필드를 갖는 명령어를 실행하는 마이크로프로세서
WO2010067522A1 (ja) 演算ユニット、プロセッサ及び並列演算方法
US5434988A (en) Data processor implementing a two's complement addressing technique
US5935237A (en) Microprocessor capable of carrying out different data length instructions
JP5732139B2 (ja) データ要素の条件付き選択
JP2557629B2 (ja) 割込方式
KR920007657A (ko) 유기 기기의 제어장치
Ramirez An Overview of Intel's MMX Technology
JP2004038521A (ja) マイクロコンピュータ
KR970049601A (ko) 메모리 데이터 암호화 기능을 구비한 마이컴

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20040228

Effective date: 20050929

E601 Decision to refuse application