JPH0748624B2 - 対数増幅器 - Google Patents
対数増幅器Info
- Publication number
- JPH0748624B2 JPH0748624B2 JP63149984A JP14998488A JPH0748624B2 JP H0748624 B2 JPH0748624 B2 JP H0748624B2 JP 63149984 A JP63149984 A JP 63149984A JP 14998488 A JP14998488 A JP 14998488A JP H0748624 B2 JPH0748624 B2 JP H0748624B2
- Authority
- JP
- Japan
- Prior art keywords
- logarithmic
- logarithmic conversion
- voltage
- operational amplifier
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は放射線計測回路等に用いられる入力電流値の
対数に比例した出力電圧を発生する対数増幅器に関する
ものである。
対数に比例した出力電圧を発生する対数増幅器に関する
ものである。
第３図は従来の対数増幅器の一例を示す回路図であり、
図において、１は入力端子、２は演算増幅器（第１の演
算増幅器）、３はこの演算増幅器２のフィードバック素
子として用いられる対数変換素子であるトランジスタ
で、このトランジスタ３のコレクタは演算増幅器２の逆
相入力端子に接続され、エミッタは演算増幅器２の出力
端子４に接続されている。31,32はそれぞれトランジス
タ３のエミッタおよびベースの接合部から外部の電極ま
での間にある内部抵抗を示す。
図において、１は入力端子、２は演算増幅器（第１の演
算増幅器）、３はこの演算増幅器２のフィードバック素
子として用いられる対数変換素子であるトランジスタ
で、このトランジスタ３のコレクタは演算増幅器２の逆
相入力端子に接続され、エミッタは演算増幅器２の出力
端子４に接続されている。31,32はそれぞれトランジス
タ３のエミッタおよびベースの接合部から外部の電極ま
での間にある内部抵抗を示す。
次に動作について説明する。
トランジスタ３のコレクタ電流ICとベース〜エミッタ間
電圧Ｖの関係は次式で表わされる。
電圧Ｖの関係は次式で表わされる。
IC＝IS（lqv/kT−１） （１） ここでIS：逆方向飽和電流 q:電子電荷 k:ボルツマン定数 T:絶対温度 式（１）を書き直すと次式となる。
ここでISはICに比べて非常に小さいので省略すると次式
となる。
となる。
第３図の回路において入力端子１に入力電流が与えられ
ると、演算増幅器２の作用により入力電流はトランジス
タ３のコレクタ電流ICとなり、トランジスタ３のエミッ
タには式（３）に示される対数化された電圧Ｖが発生す
る。この電圧は出力端子４から取出される。
ると、演算増幅器２の作用により入力電流はトランジス
タ３のコレクタ電流ICとなり、トランジスタ３のエミッ
タには式（３）に示される対数化された電圧Ｖが発生す
る。この電圧は出力端子４から取出される。
従って第３図の回路の入力端子１に入力電流を供給すれ
ば、出力端子４に入力電流値の対数に比例した電圧が得
られる。
ば、出力端子４に入力電流値の対数に比例した電圧が得
られる。
〔発明が解決しようとする課題〕 従来の対数増幅器は以上のように構成されているので、
トランジスタ３のエミッタ電極およびベース電極が有す
る内部抵抗31,32の電圧降下を含んだ対数電圧が得られ
る。すなわち、上記（１）式は理想的なトランジスタに
対する式であり、実際のトランジスタ３における（３）
式の電圧値Ｖは正確な対数電圧ではなく、内部抵抗31,3
2の値をそれぞれR31，R32とし、エミッタ電流をIe、ベ
ース電流をIbとすると、内部抵抗の作用を含めた対数電
圧値Vrは次式で表わされる。
トランジスタ３のエミッタ電極およびベース電極が有す
る内部抵抗31,32の電圧降下を含んだ対数電圧が得られ
る。すなわち、上記（１）式は理想的なトランジスタに
対する式であり、実際のトランジスタ３における（３）
式の電圧値Ｖは正確な対数電圧ではなく、内部抵抗31,3
2の値をそれぞれR31，R32とし、エミッタ電流をIe、ベ
ース電流をIbとすると、内部抵抗の作用を含めた対数電
圧値Vrは次式で表わされる。
この（４）式の第２項は対数特性に対する誤差であり、
入力電流が大きいほど誤差が大きくなるため、入力電流
の最大値が制限されるという問題点があった。
入力電流が大きいほど誤差が大きくなるため、入力電流
の最大値が制限されるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、対数変換素子の内部抵抗に起因する対数変換
誤差電圧を除去し、正確な対数変換を行うようにして入
力電流の範囲を拡大した対数増幅器を得ることを目的と
する。
たもので、対数変換素子の内部抵抗に起因する対数変換
誤差電圧を除去し、正確な対数変換を行うようにして入
力電流の範囲を拡大した対数増幅器を得ることを目的と
する。
この発明に係る対数増幅器は対数変換素子の内部抵抗に
よって発生する対数変換誤差電圧と同じ値の誤差相当電
圧を演算増幅器の出力端子に設けた抵抗器に発生させ、
対数変換素子の対数変換出力電圧から上記誤差相当電圧
を差し引く誤差補正手段を設けたものである。
よって発生する対数変換誤差電圧と同じ値の誤差相当電
圧を演算増幅器の出力端子に設けた抵抗器に発生させ、
対数変換素子の対数変換出力電圧から上記誤差相当電圧
を差し引く誤差補正手段を設けたものである。
この発明における対数増幅器は抵抗器に対数変換素子の
順方向電流を流すことにより現われる電圧から上記対数
変換素子の内部抵抗に起因する対数変換誤差電圧を除去
することにより、正確な対数出力電圧を得ると共に、正
確な対数変換の可能な最大電流値も拡張するようにした
ものである。
順方向電流を流すことにより現われる電圧から上記対数
変換素子の内部抵抗に起因する対数変換誤差電圧を除去
することにより、正確な対数出力電圧を得ると共に、正
確な対数変換の可能な最大電流値も拡張するようにした
ものである。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例を示す回路図であって、第１図
において第３図と同一または均等な構成部分には同一符
号を付して重複説明を省略する。第１図において、５は
トランジスタ３に直列接続される可変抵抗器（誤差電圧
発生抵抗）で、この可変抵抗器５の抵抗値R5は に設定されている。
図はこの発明の一実施例を示す回路図であって、第１図
において第３図と同一または均等な構成部分には同一符
号を付して重複説明を省略する。第１図において、５は
トランジスタ３に直列接続される可変抵抗器（誤差電圧
発生抵抗）で、この可変抵抗器５の抵抗値R5は に設定されている。
６は入力抵抗、７は帰還抵抗、８は誤差補正手段である
演算増幅器（第２の演算増幅器）で、この演算増幅器８
の逆相入力端子に入力抵抗６を接続すると共に、上記逆
相入力端子と演算増幅器８の出力端子との間に帰還抵抗
７を接続し、かつ入力抵抗６と帰還抵抗７との抵抗値を
同じ値にすることにより利得が１の反転増幅器が構成さ
れる。なお、上記可変抵抗器5,入力抵抗6,帰還抵抗７お
よび演算増幅器８により誤差補正手段を構成する。
演算増幅器（第２の演算増幅器）で、この演算増幅器８
の逆相入力端子に入力抵抗６を接続すると共に、上記逆
相入力端子と演算増幅器８の出力端子との間に帰還抵抗
７を接続し、かつ入力抵抗６と帰還抵抗７との抵抗値を
同じ値にすることにより利得が１の反転増幅器が構成さ
れる。なお、上記可変抵抗器5,入力抵抗6,帰還抵抗７お
よび演算増幅器８により誤差補正手段を構成する。
次に動作について説明する。
入力端子１に入力電流が与えられると、トランジスタ３
のエミッタには入力電流値の対数に比例した電圧が得ら
れるが、この電圧は厳密には式（４）の第２項に相当す
る誤差を含んでいる。可変抵抗器５にはトランジスタ３
のエミッタ電流が流れるため、式（４）の第２項に比例
した電圧が現われる。すなわち、式（４）の第２項は次
のように書き直せる。
のエミッタには入力電流値の対数に比例した電圧が得ら
れるが、この電圧は厳密には式（４）の第２項に相当す
る誤差を含んでいる。可変抵抗器５にはトランジスタ３
のエミッタ電流が流れるため、式（４）の第２項に比例
した電圧が現われる。すなわち、式（４）の第２項は次
のように書き直せる。
従って可変抵抗器５の抵抗値をR5とし、この可変抵抗器
５の抵抗値R5を （６）式のように調整することにより可変抵抗器５の両
端には式（４）の第２項と等しいトランジスタ３の内部
抵抗31,32に起因する対数変換誤差電圧を再現できる。
５の抵抗値R5を （６）式のように調整することにより可変抵抗器５の両
端には式（４）の第２項と等しいトランジスタ３の内部
抵抗31,32に起因する対数変換誤差電圧を再現できる。
また、入力抵抗6,帰還抵抗７および演算増幅器８は利得
が１の反転増幅器を構成しているので、出力端子４には
トランジスタ３のエミッタ電圧から可変抵抗器５に現わ
れた対数変換誤差電圧を差引いた電圧が現われる。この
結果、出力端子４に現われる電圧は式（４）の電圧値か
ら、その第２項の誤差成分を除去した値となり、式
（３）の電圧値に一致する。すなわち、上記の差引きに
より出力端子４には内部抵抗31,32に起因する対数変換
誤差電圧を含まない正確な対数出力電圧が現われる。ま
たこれにより正確な対数変換の可能な入力電流の最大値
も拡張される。この方法による入力電流の上限の拡張の
程度は前述の式（６）を満足させる精度にもよるが、通
常１桁〜２桁程度最大入力電流を拡大できる。
が１の反転増幅器を構成しているので、出力端子４には
トランジスタ３のエミッタ電圧から可変抵抗器５に現わ
れた対数変換誤差電圧を差引いた電圧が現われる。この
結果、出力端子４に現われる電圧は式（４）の電圧値か
ら、その第２項の誤差成分を除去した値となり、式
（３）の電圧値に一致する。すなわち、上記の差引きに
より出力端子４には内部抵抗31,32に起因する対数変換
誤差電圧を含まない正確な対数出力電圧が現われる。ま
たこれにより正確な対数変換の可能な入力電流の最大値
も拡張される。この方法による入力電流の上限の拡張の
程度は前述の式（６）を満足させる精度にもよるが、通
常１桁〜２桁程度最大入力電流を拡大できる。
なお上記実施例では調整要素として可変抵抗器５を設
け、式（６）の関係を満すことによってトランジスタ３
の内部抵抗31,32に起因する対数変換誤差電圧の補償を
行ったが、このような補償を行うための調整要素として
は、入力抵抗６または帰還抵抗７のいずれかを可変抵抗
器としても同様の補償が可能である。
け、式（６）の関係を満すことによってトランジスタ３
の内部抵抗31,32に起因する対数変換誤差電圧の補償を
行ったが、このような補償を行うための調整要素として
は、入力抵抗６または帰還抵抗７のいずれかを可変抵抗
器としても同様の補償が可能である。
次に、第２図は本発明の他の実施例を示す回路図で、第
１図の実施例に温度補償回路10,15を加えたものであ
る。半導体接合の電流電圧特性を利用した対数増幅器
は、半導体接合の温度特性に起因する温度特性を有する
ので、高精度が要求される場合には温度補償を必要とす
る。すなわち、温度補償回路10は演算増幅器11、トラン
ジスタ12および定電流源13により構成され、また温度補
償回路15は演算増幅器16、温度補償抵抗17、可変抵抗器
18,19、定電圧ダイオード20、抵抗器21,22により構成さ
れている。そして、抵抗器19,21は出力電圧に一定のバ
イアス電圧を加えるためのものであり、抵抗器22および
定電圧ダイオード20はバイアス回路を構成する抵抗器1
9,21に一定の電圧を供給するためのものである。
１図の実施例に温度補償回路10,15を加えたものであ
る。半導体接合の電流電圧特性を利用した対数増幅器
は、半導体接合の温度特性に起因する温度特性を有する
ので、高精度が要求される場合には温度補償を必要とす
る。すなわち、温度補償回路10は演算増幅器11、トラン
ジスタ12および定電流源13により構成され、また温度補
償回路15は演算増幅器16、温度補償抵抗17、可変抵抗器
18,19、定電圧ダイオード20、抵抗器21,22により構成さ
れている。そして、抵抗器19,21は出力電圧に一定のバ
イアス電圧を加えるためのものであり、抵抗器22および
定電圧ダイオード20はバイアス回路を構成する抵抗器1
9,21に一定の電圧を供給するためのものである。
しかして温度補償回路10の機能は以下のとおりである。
また、式（３）を書き直すと、 となり、トランジスタ12は定電流源13によってエミッタ
電流が一定に保たれているので、コレクタ電流も一定で
あり、これをＩＣ′とする。トランジスタ12の逆方向飽
和電流ISはトランジスタ３のそれと等しいとするとトラ
ンジスタ12について次式が成立つ、 式（３）′と式（７）よりＶとV12の差をとれば、 逆方向飽和電流ISが消去され、逆方向飽和電流ISの温度
変化に起因する温度変化が消去される。すなわち、上記
演算増幅器11は式（８）の演算を行っている。
また、式（３）を書き直すと、 となり、トランジスタ12は定電流源13によってエミッタ
電流が一定に保たれているので、コレクタ電流も一定で
あり、これをＩＣ′とする。トランジスタ12の逆方向飽
和電流ISはトランジスタ３のそれと等しいとするとトラ
ンジスタ12について次式が成立つ、 式（３）′と式（７）よりＶとV12の差をとれば、 逆方向飽和電流ISが消去され、逆方向飽和電流ISの温度
変化に起因する温度変化が消去される。すなわち、上記
演算増幅器11は式（８）の演算を行っている。
一方、温度補償回路15において温度補償抵抗17は、その
抵抗値RTCが絶対温度Ｔに比例するように作られてお
り、これを RTC＝R17×Ｔ ………（９） とする。このような温度補償抵抗17は銅や白金等の金属
の抵抗体を利用して作られることが知られている。可変
抵抗器18の抵抗値をR23とすると、温度補償回路15の利
得は となる。この温度補償回路15の入力電圧は式（８）の値
となるので、出力電圧V0は次式で表わされる。
抵抗値RTCが絶対温度Ｔに比例するように作られてお
り、これを RTC＝R17×Ｔ ………（９） とする。このような温度補償抵抗17は銅や白金等の金属
の抵抗体を利用して作られることが知られている。可変
抵抗器18の抵抗値をR23とすると、温度補償回路15の利
得は となる。この温度補償回路15の入力電圧は式（８）の値
となるので、出力電圧V0は次式で表わされる。
式（11）の値には温度によって変化する要素が除去され
ており、温度補償が行われたことを示している。
ており、温度補償が行われたことを示している。
以上のようにこの発明によれば対数増幅器を対数変換素
子の内部抵抗に起因する対数変換誤差電圧とほぼ同じ電
圧が上記対数変換素子に流れる順方向電流が流れること
により現われる抵抗器と、この抵抗器の電圧を上記対数
変換誤差電圧から差引く演算増幅器とを付加して構成し
たので、対数変換の精度が改善され、また正確な対数変
換の可能な入力電流の上限も拡張されるという効果があ
る。
子の内部抵抗に起因する対数変換誤差電圧とほぼ同じ電
圧が上記対数変換素子に流れる順方向電流が流れること
により現われる抵抗器と、この抵抗器の電圧を上記対数
変換誤差電圧から差引く演算増幅器とを付加して構成し
たので、対数変換の精度が改善され、また正確な対数変
換の可能な入力電流の上限も拡張されるという効果があ
る。
第１図は本発明の一実施例による対数増幅器の構成を示
す回路図、第２図は本発明の他の実施例を示す対数増幅
器の回路図、第３図は従来の対数増幅器を示す回路図で
ある。２は演算増幅器（第１の演算増幅器）、３はトラ
ンジスタ（対数変換素子）、５は可変抵抗器（誤差電圧
発生抵抗，誤差補正手段）、６は入力抵抗（誤差補正手
段）、７は帰還抵抗（誤差補正手段）、８は演算増幅器
（第２は演算増幅器，誤差補正手段）。
す回路図、第２図は本発明の他の実施例を示す対数増幅
器の回路図、第３図は従来の対数増幅器を示す回路図で
ある。２は演算増幅器（第１の演算増幅器）、３はトラ
ンジスタ（対数変換素子）、５は可変抵抗器（誤差電圧
発生抵抗，誤差補正手段）、６は入力抵抗（誤差補正手
段）、７は帰還抵抗（誤差補正手段）、８は演算増幅器
（第２は演算増幅器，誤差補正手段）。
Claims (1)
- 【請求項１】第１の演算増幅器の出力端子と逆相入力端
子との間に対数変換素子を並列接続し、半導体接合の電
流対電圧特性の対数特性を利用してなる対数増幅器にお
いて、上記第１の演算増幅器の出力端子と上記対数変換
素子との間に接続された誤差電圧発生抵抗，上記対数変
換素子と誤差電圧発生抵抗との接続点に正相入力端子が
接続されると共に上記第１の演算増幅器の出力端子に入
力抵抗を介して逆相入力端子が接続された第２の演算増
幅器，その第２の演算増幅器の逆相入力端子と出力端子
との間に接続された帰還抵抗によって成され、上記対数
変換素子に流れる順方向電流を上記誤差電圧発生抵抗に
流すことによりその対数変換素子の内部抵抗に起因する
対数変換誤差電圧とほぼ同じ電圧をその誤差電圧発生抵
抗器に発生させ、その誤差電圧発生抵抗器に発生された
電圧をその対数変換誤差電圧を含む対数変換電圧から除
去するように上記誤差電圧発生抵抗，入力抵抗および帰
還抵抗が設定された誤差補正手段を備えたことを特徴と
する対数増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149984A JPH0748624B2 (ja) | 1988-06-20 | 1988-06-20 | 対数増幅器 |
| US07/279,773 US4891603A (en) | 1988-06-20 | 1988-12-05 | Logarithmic amplifier |
| GB8828524A GB2219879B (en) | 1988-06-20 | 1988-12-07 | Logarithmic amplifier |
| DE3843397A DE3843397A1 (de) | 1988-06-20 | 1988-12-23 | Logarithmische verstaerker |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149984A JPH0748624B2 (ja) | 1988-06-20 | 1988-06-20 | 対数増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01318308A JPH01318308A (ja) | 1989-12-22 |
| JPH0748624B2 true JPH0748624B2 (ja) | 1995-05-24 |
Family
ID=15486927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63149984A Expired - Fee Related JPH0748624B2 (ja) | 1988-06-20 | 1988-06-20 | 対数増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4891603A (ja) |
| JP (1) | JPH0748624B2 (ja) |
| DE (1) | DE3843397A1 (ja) |
| GB (1) | GB2219879B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126846A (en) * | 1988-08-08 | 1992-06-30 | Kabushiki Kaisha Toshiba | Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same |
| US5004906A (en) * | 1989-01-20 | 1991-04-02 | Fuji Photo Film Co., Ltd. | Logarithmic amplifier, and image read-out apparatus using the same |
| JP3536936B2 (ja) * | 1994-09-12 | 2004-06-14 | 富士写真フイルム株式会社 | 対数増幅器 |
| AU2001232600A1 (en) * | 2000-02-25 | 2001-09-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Photodiode bias circuit |
| EP1128313A1 (en) * | 2000-02-25 | 2001-08-29 | Telefonaktiebolaget Lm Ericsson | Logarithmic amplifier |
| US6934470B1 (en) * | 2001-12-20 | 2005-08-23 | Micrel, Incorporated | Measurement of optical power in optical fiber networks |
| US8004341B1 (en) | 2010-04-30 | 2011-08-23 | Analog Devices, Inc. | Logarithmic circuits |
| CN102457236B (zh) * | 2010-10-29 | 2014-10-29 | 贵州华阳电工有限公司 | 单电源发散放大电路 |
| US11502655B2 (en) * | 2019-08-29 | 2022-11-15 | Texas Instruments Incorporated | Logarithmic amplifier circuit |
| US10956687B1 (en) * | 2019-12-12 | 2021-03-23 | Texas Instruments Incorporated | Logarithmic amplifier |
| US20230342564A1 (en) * | 2022-04-26 | 2023-10-26 | Texas Instruments Incorporated | Bipolar transistor logarithmic converter with ac diode connection |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3584232A (en) * | 1969-01-21 | 1971-06-08 | Bell Telephone Labor Inc | Precision logarithmic converter |
| GB1297364A (ja) * | 1969-04-16 | 1972-11-22 | ||
| US3700918A (en) * | 1970-04-13 | 1972-10-24 | Mitsubishi Electric Corp | Logarithmic amplifier |
| US3624409A (en) * | 1970-09-03 | 1971-11-30 | Hewlett Packard Co | Logarithmic converter |
| FR2220925B1 (ja) * | 1973-02-27 | 1976-04-30 | Thomson Csf | |
| GB1453709A (en) * | 1973-12-05 | 1976-10-27 | Texas Instruments Ltd | Monitoring system |
-
1988
- 1988-06-20 JP JP63149984A patent/JPH0748624B2/ja not_active Expired - Fee Related
- 1988-12-05 US US07/279,773 patent/US4891603A/en not_active Expired - Lifetime
- 1988-12-07 GB GB8828524A patent/GB2219879B/en not_active Expired - Lifetime
- 1988-12-23 DE DE3843397A patent/DE3843397A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB2219879A (en) | 1989-12-20 |
| GB2219879B (en) | 1992-11-18 |
| DE3843397C2 (ja) | 1991-08-22 |
| DE3843397A1 (de) | 1989-12-21 |
| GB8828524D0 (en) | 1989-01-11 |
| US4891603A (en) | 1990-01-02 |
| JPH01318308A (ja) | 1989-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3282039B2 (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| JPH0748624B2 (ja) | 対数増幅器 | |
| US3566289A (en) | Current amplifier and inverting circuits | |
| JPS59184924A (ja) | 電流源装置 | |
| US4051446A (en) | Temperature compensating circuit for use with a crystal oscillator | |
| US3952595A (en) | Temperature correcting circuit | |
| JPH0160922B2 (ja) | ||
| US3914624A (en) | Circuit to raise a quantity to a predetermined power | |
| JP2930100B2 (ja) | 赤外線センサのレベル調整回路 | |
| JPS6222282B2 (ja) | ||
| JP3305864B2 (ja) | 信号変換回路 | |
| JPS6321125B2 (ja) | ||
| JPH0529856A (ja) | 可変利得増幅器 | |
| JPH0833787B2 (ja) | 電圧基準回路 | |
| JPH0561656B2 (ja) | ||
| JPH0712131B2 (ja) | 電子ボリューム回路 | |
| JPH07306728A (ja) | 基準電圧発生回路 | |
| JPH0610443Y2 (ja) | 対数変換回路 | |
| JPH029294B2 (ja) | ||
| JPH0450520Y2 (ja) | ||
| JPS649775B2 (ja) | ||
| JPS5947356B2 (ja) | 抵抗変化センサ用対数変換回路 | |
| JPS6049236A (ja) | 熱電対の基準点補償回路 | |
| JPH0430478A (ja) | 半導体圧力センサのスパン電圧温度補償方法 | |
| JPH0312248B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |